KR100430690B1 - 반도체소자의콘택형성방법 - Google Patents

반도체소자의콘택형성방법 Download PDF

Info

Publication number
KR100430690B1
KR100430690B1 KR10-1998-0061998A KR19980061998A KR100430690B1 KR 100430690 B1 KR100430690 B1 KR 100430690B1 KR 19980061998 A KR19980061998 A KR 19980061998A KR 100430690 B1 KR100430690 B1 KR 100430690B1
Authority
KR
South Korea
Prior art keywords
oxide film
silicon rich
rich oxide
forming
gas
Prior art date
Application number
KR10-1998-0061998A
Other languages
English (en)
Other versions
KR20000045440A (ko
Inventor
김정호
김진웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0061998A priority Critical patent/KR100430690B1/ko
Publication of KR20000045440A publication Critical patent/KR20000045440A/ko
Application granted granted Critical
Publication of KR100430690B1 publication Critical patent/KR100430690B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로서, 반도체소자의 콘택홀을 Si-리치 산화막을 사용한 자기정렬 콘택홀 형성기술로 형성할 경우에 산화막 식각 기구와 다른 식각 기구를 갖는 Si을 산화막에 첨가하므로써 산화막 식각시 산화막 식각 장벽으로 사용하는 Si-리치 산화막에 대한 식각선택비를 증가시켜 공정 여유도를 확보할 수 있도록 하는 기술이다.

Description

반도체소자의 콘택 형성방법
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 보다 상세하게는 식가장벽의 식각선택비를 증가시켜 자기정렬적인 콘택공정을 용이하게 실시할 수 있도록 하는 기술에 관한 것이다.
종래의 반도체소자의 콘택홀 형성방법에는 직접 콘택홀 형성방법과 측벽 스페이서를 사용하여 절연을 진행하는 콘택홀 형성방법과 자기정렬 콘택홀 형성방법 등이 있다.
이 중 직접 콘택홀과 측벽 스페이서 콘택홀 형성방법은 리소그래피 공정의 해상(resolution)한계와 오버레이 정확도 한계로 인하여 0.3 ㎛ 이하의 디자인 룰을 갖는 소자제조에는 그 사용에 불가하다.
자기정렬 공정에는 산화막 식각시에 식각 장벽막으로 사용하는 물질에 따라 폴리를 이용하는 자기정렬과 질화막을 이용하는 자기정렬이 있다.
폴리를 이용하는 자기정렬에는 다시 산화막 식각시 식각장벽막으로 폴리실리콘을 전면에 증착하여 사용하는 폴리장벽 자기정렬과 콘택홀이 형성될 지역에만 패드모양으로 형성하는 패드폴리 자기정렬이 있다.
폴리를 이용하는 자기정렬은 산화막 식각기구와 다른 식각기구를 갖는 폴리를 사용하기 때문에 산화막 식각시 폴리에 대하여 매우 높은 식각선택비를 용이하게 형성할 수 있는 장점이 있다.
그러나, 폴리장벽 자기정렬의 경우 콘택홀간의 절연 문제가 있고 패드폴리자기정렬의 경우에는 콘택패드와 실리콘기판간에 정렬 불량이 발생하였을때 Si 기판의 손상이 발생하는 문제가 있다.
패드 폴리자기정렬에서는 실리콘기판의 손상 방지를 위하여 스페이서를 사용하는 방법과 폴리머를 사용하는 방법등으로 콘택홀패드를 확장시키는 방법이 제시되고 있다.
그러나, 질화막을 사용하는 자기정렬은 산화막 식각시에 질화막에 대하여 고선택비를 확보하기 위하여 지나치게 많은 폴리머 유발가스를 사용하기 때문에 공정 재현성 문제와 좁은 공정 윈도우 문제 및 경사콘택 형성으로 인한 좁은 콘택 면적 문제등이 발생한다.
이외에 질화막을 사용하므로써 발생할 수 있는 문제로 질화막에 의한 스트레스가 있다. 이러한 질화막에 의한 스트레스를 개선하기 위한 방법으로는 질화막 대신에 산화막을 사용하는 방법이 있다.
그러나, 보통의 산화막을 사용할 경우, 산화막 식각시 산화막에 대하여 높은 식각선택비를 확보하는 것은 최근 기술에서는 매우 어렵다.
본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 콘택 형성시에 실리콘리치산화막에 대한 높은 식각선택비를 확보할 수 있는 반도체소자의 콘택 형성방법을 제공함에 그 목적이 있다.
도 1 내지 도 3 은 본 발명의 제1실시예에 따른 반도체소자의 콘택 형성공정을 도시한 단면도.
도 4 는 본 발명의 제2실시예에 따른 반도체소자의 콘택 형성방법을 도시한 단면도.
도 5 는 본 발명의 제3실시예에 따른 반도체소자의 콘택 형성방법을 도시한 단면도.
＜도면의주요부분에대한부호설명＞
1, 11, 21 : 워드라인 2, 12, 22 : 실리콘리치산화막패턴
3, 13 : 실리콘리치산화막 4, 15, 24 : BPSG막
4a, 15a, 24a : 콘택홀 5 : 감광막패턴
14,23 : 실리콘리치산화막 스페이서
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택 형성방법은,
실리콘기판 상에 워드라인용 폴리실리콘층과 실리콘리치산화막을 증착하고 이를 선택적으로 제거하여 워드라인과 실리콘리치산화막패턴을 형성하는 공정과;
상기 워드라인과 실리콘리치산화막패턴을 포함한 전체 구조의 상부에 실리콘리치산화막을 형성하는 공정과;
상기 실리콘리치산화막 상부에 BPSG막을 형성하고 그 위에 콘택마스크용 감광막패턴을 형성하는 공정과;
상기 감광막패턴을 마스크로 하여 C-F 계 불활성가스가 첨가된 가스, C-H-F 계 가스, C-H-F 계에 불황성가스가 첨가된 가스 및 수소를 함유하는 가스로 이루어지는 군에서 선택된 한가지 식각가스로 상기 BPSG막을 선택 식각함으로써 콘택홀을 형성하는 공정을 포함하는 것과,
상기 실리콘리치산화막패턴은 하드마스크용으로 사용하는 것과,
상기 실리콘리치산화막은 고밀도 플라즈마 CVD 방법을 사용하여 형성하는 것과,
상기 C-H-F 계 가스는 CH3F 또는 C2HF5이 사용되는 것과,
상기 BPSG 막 식각 공정은 상기 C-H-F 계 가스에 불활성 가스를 첨가하여 실시하는 것과,
상기 수소를 함유하는 가스는 H2, C2H2, CH3F 또는 CH2F2중에서 임의의 한가지가 사용되는 것을 제1특징으로 한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 콘택 형성 방법은,
실리콘기판 상의 워드라인용 폴리실리콘층과 실리콘리치산화막을 증착하고 이를 선택적으로 제거하여 워드라인과 실리콘리치산화막패턴을 형성하는 공정과;
상기 워드라인과 실리콘리치산화막패턴의 측면에 산화막스페이서를 형성하는 공정과;
상기 산화막스페이서와 실리콘리치산화막패턴상부를 포함한 전체 구조의 상부에 BPSG막을 형성하는 공정과;
상기 BPSG막의 상부에 콘택마스크용 감광막패턴을 형성하는 공정과;
상기 감광막패턴을 마스크로 하여 C-F 계 불활성가스가 첨가된 가스, C-H-F 계 가스, C-H-F 계에 불활성가스가 첨가된 가스 및 수소를 함유하는 가스로 이루어지는 군에서 선택된 한가지 식각가스로 상기 BPSG막을 선택 식각함으로써 콘택홀을 형성하는 공정을 포함하는 것과,
상기 실리콘리치산화막패턴은 하드마스크용으로 사용하는 것과,
상기 산화막스페이서는 실리콘리치산화막으로 형성하는 것과,
상기 실리콘리치산화막을 식각방지층으로 사용하는 것과,
상기 실리콘리치산화막은 고밀도 플라즈마 CVD ( chemical vapor deposition) 방법으로 형성하는 것과,
상기 C-H-F 계 가스는 CH3F 또는 C2HF5가 사용되는 것과,
상기 BPSG 막 식각 공정은 상기 C-H-F 계 가스에 불활성 가스를 첨가하여 실시하는 것과,
상기 수소를 함유하는 가스는 H2, C2H2, CH3F 또는 CH2F2중에서 임의의 한가지가 사용되는 것을 제2특징으로한다.
본 발명의 기술적 원리는, Si-리치 산화막을 사용한 자기정렬 콘택홀 형성기술로 반초체소자의 콘택홀을 형성할 경우에 산화막 식각 기구와 다른 식각 기구를 갖는 Si을 산화막에 첨가하므로써 산화막 식각시 산화막 식각 장벽으로 사용하는 Si-리치 산화막에 대한 식각선택비를 증가시켜 공정 마진을 확보할 수 있다.
이하, 본 발명의 실시예들에 따른 반도체소자의 콘택 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 1 내지 도 3 은 본 발명의 제1실시예에 따른 반도체소자의 콘택 형성공정 단면도이다.
도 4 는 본 발명의 제2실시예에 따른 반도체소자의 콘택홀형성단면도이다.
도 5 는 본 발명의 제3실시예에 따른 반도체소자의 콘택홀형성단면도이다.
본 발명의 제1실시예에 따른 반도체소자의 콘택 형성방법은, 먼저 도 1 에 도시된 바와같이, 실리콘기판(미도시)상에 워드라인용 폴리실리콘층과 하드마스크용 실리콘리치 산화막을 순차적으로 증착하고 그위에 워드라인마스크용 감광막패턴 (미도시)을 형성한다.
그다음, 상기 제1감광막패턴(미도시)을 마스크로 상기 제1실리콘리치 산화막과 폴리실리콘층을 노광 및 현상공정을 진행한후 이를 선택적으로 패터닝하여 워드라인(1)과 하드마스크용 실리콘리치산화막패턴(2)을 형성한다.
이어서, 상기 제1감광막패턴(미도시)을 제거하고, 도 2 에 도시된 바와같이, 상기 상기 워드라인(1)과 실리콘리치산화막패턴(2)을 포함한 전체 구조의 상부에 산화막 식각시의 식각장벽으로 사용하기 위해 실리콘리치산화막(3)을 형성한다.
이때, 상기 실리콘리치산화막(3)은 PECVD(Plasma enhanced chemical vapor deposition) 또는 고밀도 플라즈마 CVD 방법을 사용하여 형성한다.
또한, 상기 실리콘리치산화막(3)은 실리콘 함량을 조절하여 식각선택비를 조절한다.
그다음, 전체 구조의 상부에 BPSG막(4)을 형성하여 평탄화공정을 진행하고, 그 위에 콘택홀마스크용 제2감광막패턴(5)을 형성한다.
이어서, 상기 제2감광막패턴(5)을 마스크로 상기 BPSG막(4)을 패터닝하여 상기 BPSG막(4)에 콘택홀(4a)을 형성한다.
이때, 실리콘리치산화막에 대하여 높은 식각선택비를 확보할 수 있도록 C4F8과 같은 다량의 폴리머 유발가스를 사용한다.
또한, 상기 BPSG막 식각시에 실리콘리치산화막에 대한 높은 식각선택비를 확보하기 위해 CH3F, C2F6,C3F8, C4, C2F4, C2CF5등 C-F 계 가스 또는 C-H-F 계 가스를 사용한다.
그리고, 상기 BPSG막 식각시에 Ar, Ne, He, Xe 등의 불활성 가스를 첨가하여 사용하거나 H2, C2H2,CH3F, CH2F2등 수소를 포함한 가스를 사용할 수도 있다.
그다음, 도면에는 도시하지 않았지만, 상기 실리콘리치산화막(3)을 식각하여 콘택홀(4a)을 연다. 이때, 상기 실리콘리치 산화막(3)은 콘택홀(4a)내에서 스페이서(미도시)로 형성되어 워드라인(1)을 절연시킨다.
또한, 본 발명의 제2실시예는, 도 4 에 도시된 바와같이, 실리콘기판(미도시)상에 워드라인용 폴리실리콘층과 하드마스크용 실리콘리치 산화막을 순차적으로 증착하고 그위에 워드라인마스크용 감광막패턴(미도시)을 형성한다.
그다음, 상기 제1감광막패턴(미도시)을 마스크로 상기 제1실리콘리치 산화막과 폴리실리콘층을 노광 및 현상공정을 진행한후 이를 선택적으로 패터닝하여 워드라인(11)과 하드마스크용 실리콘리치산화막패턴(12)을 형성한다.
이어서, 상기 제1감광막패턴(미도시)을 제거하고, 상기 워드라인(11)과 실리콘리치산화막패턴(12)을 포함한 전체 구조의 상부에 산화막을 증착하고 이를 이방성 식각공정에 의해 식각하여 상기 워드라인(11)과 실리콘리치산화막패턴(12)의 측면에 산화막스페이서(13)를 형성한다.
그다음, 실시예 1에서 사용한 증착방법을 사용하여 상기 전체 구조의 상부에 실리콘리치산화막(14)을 형성하고, 그 위에 BPSG막(15)을 형성하여 평탄화공정을 진행하고, 도면에는 도시하지 않았지만, 그 위에 콘택홀마스크용 제2감광막패턴(미도시)을 형성한다.
이어서, 실시예 1 에서 사용한 식각가스를 사용하여 상기 감광막패턴(미도시)을 마스크로 상기 BPSG막(15)을 패터닝하여 콘택홀(15a)을 형성한다.
그다음, 도면에는 도시하지 않았지만, 상기 실리콘리치산화막(14)을 식각하여 콘택홀(15a)을 열므로써 워드라인(11)을 절연시킨다.
그리고, 본 발명의 제3 실시예는, 도 5 에 도시된 바와같이, 실리콘기판(미도시)상에 워드라인용 폴리실리콘층과 하드마스크용 제1실리콘리치산화막을 순차적으로 증착하고 상기 제1실리콘리치산화막상부에 워드라인마스크용 감광막패턴(미도시)을 형성한다.
그다음, 상기 제1감광막패턴(미도시)을 마스크로 상기 제1실리콘리치 산화막과 폴리실리콘층을 노광 및 현상공정을 진행한후 이를 선택적으로 패터닝하여 워드라인(21)과 하드마스크용 실리콘리치산화막패턴(22)을 형성한다.
이어서, 상기 제1감광막패턴(미도시)을 제거하고, 상기 워드라인(21)과 실리콘리치산화막패턴(22)을 포함한 전체 구조의 상부에 제2 실리콘리치산화막(미도시)을 증착하고 이를 이방성 식각공정에 의해 식각하여 상기 워드라인(21)과 실리콘리치산화막패턴(22)의 측면에 실시예1에서 사용한 증착방법을 사용하여 실리콘리치산화막스페이서(23)를 형성한다.
그다음, 상기 전체 구조의 상부에 BPSG막(24)을 형성하여 평탄화공정을 진행하고, 도면에는 도시하지 않았지만, 그 위에 콘택홀마스크용 제2감광막패턴(미도시)을 형성한다.
이어서, 실시예 1에서 사용한 식각가스를 이용하여 상기 감광막패턴(미도시)을 마스크로 상기 BPSG막(24)을 패터닝하여 콘택홀(24a)을 형성한다. 이때, 상기 콘택홀(24a) 형성시에 실리콘리치산화막스페이서(23)는 워드라인(21)을 절연시킨다.
상기한 바와같이, 본 발명에 따른 반도체소자의 콘택 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, 실리콘리치산화막을 산화막의 식각시에 식각장벽으로사용하여 실리콘리치 산화막에 대하여 높은 식각 선택비를 확보할 수 있으므로, 종래의 질화막을 식각장벽으로 사용할 경우에 발생하는 스트레스에 의한 소자 특성의 악화를 방지할 수 있다.
또한, 본 발명에 있어서는 산화막 식각시에 실리콘리치산화막에 대한 높은 식각 선택비를 확보하고 보다 안정된 플라즈마 유지와 실리콘리치 펀치쓰로우 (punch-through) 및 에칭스톱(etch stop)을 개선시키고 프로세스 윈도우(window)를 확장시킬 수 있다.

Claims (12)

  1. 실리콘기판 상에 워드라인용 폴리실리콘층과 실리콘리치산화막을 증착하고 이를 선택적으로 제거하여 워드라인과 실리콘리치산화막패턴을 형성하는 공정과;
    상기 워드라인과 실리콘리치산화막패턴을 포함한 전체 구조의 상부에 실리콘리치산화막을 형성하는 공정과;
    상기 실리콘리치산화막 상부에 BPSG막을 형성하고 그 위에 콘택마스크용 감광막패턴을 형성하는 공정과;
    상기 감광막패턴을 마스크로 하여 C-F 계 불활성가스가 첨가된 가스, C-H-F 계 가스, C-H-F 계에 불활성가스가 첨가된 가스 및 수소를 함유하는 가스로 이루어지는 군에서 선택된 한가지 식각가스로 상기 BPSG막을 선택 식각함으로써 콘택홀을 형성하는 공정을 포함하는 것을 특징으로하는 반도체소자의 콘택 형성 방법.
  2. 제 1 항에 있어서,
    상기 실리콘리치산화막패턴은 하드마스크용으로 사용하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  3. 제 1 항에 있어서,
    상기 실리콘리치산화막은 고밀도 플라즈마 CVD 방법을 사용하여 형성하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  4. 제 1 항에 있어서,
    상기 C-H-F 계 가스는 CH3F 또는 C2HF5가 사용되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  5. 제 1 항에 있어서
    상기 수소를 함유하는 가스는 H2, C2H2,CH3F 또는 CH2F2중에서 임의의 한 가지가 사용되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  6. 실리콘기판 상에 워드라인용 폴리실리콘층과 실리콘리치산화막을 증착하고 이를 선택적으로 제거하여 워드라인과 실리콘리치산화막패턴을 형성하는 공정과;
    상기 워드라인과 실리콘리치산화막패턴의 측면에 산화막스페이서를 형성하는 공정과;
    상기 산화막스페이서와 실리콘리치산화막패턴상부를 포함한 전체 구조의 상부에 BPSG막을 형성하는 공정과;
    상기 BPSG막의 상부에 콘택마스크용 감광막패턴을 형성하는 공정과;
    상기 감광막패턴을 마스크로 하여 C-F 계 불활성가스가 첨가된 가스, C-H-F 계 가스, C-H-F 계에 불활성가스가 첨가된 가스 및 수소를 함유하는 가스로 이루어지는 군에서 선택된 한가지 식각가스로 상기 BPSG막을 선택 식각함으로써 콘택홀을형성하는 공정을 포함하는 것을 특징으로하는 반도체소자의 콘택 형성 방법.
  7. 제 6 항에 있어서, 상기 실리콘리치산화막패턴은 하드마스크용으로 사용하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  8. 제 6 항에 있어서, 상기 산화막스페이서는 실리콘리치산화막으로 형성하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  9. 제 8 항에 있어서, 상기 실리콘리치산화막은 식각방지층으로 사용하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  10. 제 6 항에 있어서,
    상기 실리콘리치산화막은 고밀도 플라즈마 CVD 방법으로 형성하는 것을 특징으로하는 반도체소자의 콘택 형성방법.
  11. 제 6 항에 있어서,
    상기 C-H-F 계 가스는 CH3F 또는 C2CF5가 사용되는 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  12. 제 6 항에 있어서,
    상기 수소를 함유하는 가스는 H2, C2H2,CH3F 또는 CH2F2중에서 임의의 한가지가 사용되는 것을 특징으로하는 반도체소자의 콘택 형성방법.
KR10-1998-0061998A 1998-12-30 1998-12-30 반도체소자의콘택형성방법 KR100430690B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0061998A KR100430690B1 (ko) 1998-12-30 1998-12-30 반도체소자의콘택형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0061998A KR100430690B1 (ko) 1998-12-30 1998-12-30 반도체소자의콘택형성방법

Publications (2)

Publication Number Publication Date
KR20000045440A KR20000045440A (ko) 2000-07-15
KR100430690B1 true KR100430690B1 (ko) 2004-07-27

Family

ID=19568694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0061998A KR100430690B1 (ko) 1998-12-30 1998-12-30 반도체소자의콘택형성방법

Country Status (1)

Country Link
KR (1) KR100430690B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438660B1 (ko) * 2001-06-29 2004-07-02 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성방법
KR20040041252A (ko) * 2002-11-09 2004-05-17 삼성전자주식회사 반도체 소자의 자장 유도 반응성 이온 식각방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005799A (ko) * 1994-07-28 1996-02-23 김주용 반도체 소자의 자기정렬 콘택 형성 방법
JPH09320980A (ja) * 1996-05-30 1997-12-12 Sony Corp 半導体装置の製造方法
JPH10173049A (ja) * 1996-12-11 1998-06-26 Fujitsu Ltd 半導体装置及びその製造方法
JPH10189736A (ja) * 1996-12-20 1998-07-21 Texas Instr Inc <Ti> 接点の性能を向上させる方法および半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005799A (ko) * 1994-07-28 1996-02-23 김주용 반도체 소자의 자기정렬 콘택 형성 방법
JPH09320980A (ja) * 1996-05-30 1997-12-12 Sony Corp 半導体装置の製造方法
JPH10173049A (ja) * 1996-12-11 1998-06-26 Fujitsu Ltd 半導体装置及びその製造方法
JPH10189736A (ja) * 1996-12-20 1998-07-21 Texas Instr Inc <Ti> 接点の性能を向上させる方法および半導体素子

Also Published As

Publication number Publication date
KR20000045440A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100244793B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100430690B1 (ko) 반도체소자의콘택형성방법
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR100585084B1 (ko) 반도체 소자의 셀프 얼라인 콘택 식각 방법
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
KR100256809B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20000045442A (ko) 반도체소자의 콘택 형성방법
KR100461335B1 (ko) 반도체 소자의 콘택 형성 방법
KR100376985B1 (ko) 반도체 소자의 콘택 형성방법
KR100634267B1 (ko) 반도체 장치에서 소자 분리 영역의 형성 방법
KR20000045437A (ko) 반도체소자의 자기정렬적인 콘택 형성방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100458087B1 (ko) 반도체장치제조방법
KR100257767B1 (ko) 반도체 장치 제조 방법
KR100370783B1 (ko) 반도체 소자의 워드라인 스페이서 형성방법
KR960008563B1 (ko) 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법
KR100436773B1 (ko) 반도체 소자의 패턴 형성을 위한 식각 방법
US7943053B2 (en) Method of forming a micro pattern in semiconductor device
KR100413043B1 (ko) 반도체 장치의 게이트 전극 형성 방법
KR100604779B1 (ko) 자기정렬 콘택을 구비하는 반도체 장치 및 그 제조방법
KR20010048964A (ko) 다마슨 공정을 이용한 반도체 소자의 구리 배선층 형성방법
KR20020046681A (ko) 반도체 소자의 콘택홀 형성방법
KR20010036161A (ko) 하드마스크를 이용한 자기정렬 콘택의 콘택홀 형성방법
KR20000063964A (ko) 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
KR20020040270A (ko) 반도체소자 콘택 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee