JPH09320980A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 セルフアラインコンタクト形成工程における
エッチングストッパ層の膜減りを防止し、絶縁耐圧の低
下や短絡を防止する。 【解決手段】 セルフアラインコンタクトホール９開口
用のレジストマスク８の厚さを含むアスペクト比ｈ／ａ
が、サイドウォールスペーサ５の肩部上部において略２
以上４．５以下となるように、レジストマスク８の開口
形状や厚さ等を制御する。 【効果】 ＳｉＯ₂ 等の層間絶縁膜と、Ｓｉ₃ Ｎ₄ から
なるサイドウォールスペーサ５とのエッチング選択比
は、レジストマスク８の厚さを含むアスペクト比が略２
以上４．５以下の範囲で最大値をとる。したがって、こ
の範囲のアスペクト比を採用することにより、課題を達
成することが可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、さらに詳しくは、セルフアラインコンタクト
構造を高信頼性をもって形成する工程を有する、半導体
装置の製造方法に関する。

【０００２】

【従来の技術】ＬＳＩ等の半導体装置の高集積度化、高
性能化が進展するに伴い、ゲート電極や接続孔等のデザ
インルールもクォータミクロンあるいはそれ以下に縮小
されつつある。かかる半導体装置においては、高集積度
化に付随する各種問題点を回避するために、多層配線に
おける層間接続構造においても、レイアウト上あるいは
プロセス上に多数の工夫が採り込まれている。

【０００３】その一例として、リソグラフィ時における
露光装置のアライメントずれと寸法偏差の問題がある。
現在の露光装置においては、マスクアライメント時の位
置合わせ精度ずれは、ステッパで８０ｎｍ、スキャンタ
イプのもので５０ｎｍと言われている。このため、例え
ば複数のゲート電極間への微細なコンタクトホール形成
が困難となりつつある。

【０００４】この問題を解決するために案出された方法
が、セルフアラインコンタクト（Ｓｅｌｆ Ａｌｉｇｎ
ｅｄ Ｃｏｎｔａｃｔ）技術である。セルフアラインコ
ンタクトは、ゲート電極等の側面にサイドウォールスペ
ーサおよびエッチングストッパ層を形成しておくことに
より、複数のゲート電極間の半導体基板の不純物拡散層
等に臨む接続孔を、自己整合的に開口する方法である。
セルフアラインコンタクトの採用により、微細な開口を
有するレジストマスクを接続孔開口予定部に厳密に位置
合わせする工程は不要となる。また位置合わせマージン
も不要となるので、半導体チップやセル面積の縮小も可
能となる。

【０００５】従来のセルフアラインコンタクトの製造方
法の概略を、図５および図６を参照して説明する。まず
図５（ａ）に示すように、シリコン等の半導体基板１上
にゲート絶縁膜２、ゲート電極３およびオフセット絶縁
膜４を順次形成する。つぎに酸化シリコン等によるサイ
ドウォール形成層（図示せず）を全面に堆積し、これを
全面エッチバックして図５（ｂ）に示すようにサイドウ
ォールスペーサ５をゲート電極３およびオフセット絶縁
膜４の側面に残し、さらに全面にＳｉ₃ Ｎ₄ 等のエッチ
ングストッパ層６をコンフォーマルに形成する。なおサ
イドウォールスペーサ５の形成工程の前後に、半導体基
板１に不純物拡散層（図示せず）を形成する。この後図
５（ｃ）に示すように、酸化シリコン等の層間絶縁膜７
を全面に形成し、さらにセルフアラインコンタクト開口
用のレジストマスク８をパターニングする。レジストマ
スク８パターニングの露光時の正確な位置合わせは、さ
ほど厳密性を必要としない。さらに図６（ｄ）に示すよ
うに、レジストマスク８をエッチングマスクとして層間
絶縁膜７を異方性エッチングする。この際、対Ｓｉ₃ Ｎ
₄ 選択比の高いエッチング条件を採用し、エッチングス
トッパ層６上でエッチングを停止させる。この後、図６
（ｅ）に示すように、露出したエッチングストッパ層６
をウェットエッチングやイオン性の弱いドライエッチン
グ等で除去し、半導体基板１の不純物拡散層に臨むセル
フアラインコンタクトホール９を完成する。

【０００６】エッチングストッパ層６を除去して完成し
たセルフアラインコンタクトホール９部分の概略平面図
を図６（ｅ）に示す。セルフアラインコンタクトホール
９の底部の開口は、サイドウォールスペーサ５により自
己整合的に規制された位置と幅を有し、リソグラフィの
解像限界以下の微小な開口幅とすることも可能である。

【０００７】

【発明が解決しようとする課題】セルフアラインコンタ
クトプロセスにおける技術的キーポイントは、エッチン
グストッパ層となるＳｉ₃ Ｎ₄ に対する選択比の高いＳ
ｉＯ₂ エッチング条件の採用である。この選択比が不充
分であると、エッチングストッパ層がエッチング除去さ
れ、エッチングストッパ層から露出したサイドウォール
スペーサやオフセット絶縁膜が膜減りし、この結果コン
タクトプラグ／ゲート電極間の耐圧の低下や、短絡等の
不具合が生じる。

【０００８】ＳｉＯ₂ ／Ｓｉ₃ Ｎ₄ 間のエッチング選択
比を高める方法として、例えば第４１回応用物理学関係
連合講演会（１９９４年春季年会）講演予稿集ｐ５３
７、講演番号２９ｐ−ＺＦ−２に報告されているよう
に、ＣＦ系のエッチングガスにＣＯを添加した混合ガス
を用いる方法がある。これはＳｉＯ₂ の異方性エッチン
グにおけるイオン性はある程度抑制し、主としてＳｉ₃
Ｎ₄ 上にカーボンリッチなＣＦ系ポリマによる保護膜を
堆積し、ＳｉＯ₂ のエッチングレートの低下は高密度プ
ラズマエッチング装置を採用することにより選択比を得
る方法である。

【０００９】しかしながら、セルフアラインコンタクト
の異方性エッチングにおいては、サイドウォールスペー
サ５の上部肩部のエッチングストッパ層６のエッチング
レートが、平坦部のエッチングストッパ層６のエッチン
グレートに比較して大きい、すなわち選択比が小さいと
いう特異的な問題がある。これは、異方性エッチングの
ためにイオンの垂直入射性を高めると、サイドウォール
スペーサ５上部肩部に堆積すべきＣＦ系ポリマが、優先
的にスパッタリング除去されるためである。この原因
は、イオンによるスパッタリング効率は、イオン入射角
が４０〜６０°で最大となるためとされる。サイドウォ
ールスペーサ５上部肩部上のエッチングストッパ層６部
分での選択比を向上するため、異方性エッチングにおけ
るイオンモード性を弱めたり、過度のポリマ堆積を形成
すると、高アスペクト比のコンタクトホール底部でエッ
チングが停止するという問題が新たに発生する。

【００１０】本発明は上述したセルフアラインコンタク
ト形成工程を含む半導体装置の製造方法における、これ
ら従来技術の問題点を解決することをその課題とする。
すなわち本発明の課題は、エッチングストッパ層として
Ｓｉ₃ Ｎ₄ を用いたセルフアラインコンタクト加工を含
む半導体装置の製造方法において、ＳｉＯ₂ ／Ｓｉ₃Ｎ
₄ 間の選択比を向上し、かつスループットの高い異方性
エッチングが可能な半導体装置の製造方法を提供するこ
とである。また本発明の別の課題は、絶縁耐圧の低下や
短絡等の虞れのない、信頼性の高いセルフアラインコン
タクト構造を有する半導体装置の製造方法を提供するこ
とである。

【００１１】

【課題を解決するための手段】本発明は上述した技術的
課題を達成するためになされたものである。すなわち本
発明の半導体装置の製造方法は、半導体基板上にゲート
絶縁膜を介して複数のゲート電極を形成する工程、この
ゲート絶縁膜上および複数のゲート電極上全面に、サイ
ドウォール形成層を形成する工程、サイドウォール形成
層を異方性エッチングして、先の複数のゲート電極側面
にサイドウォールスペーサを形成する工程、全面にエッ
チングストッパ層を形成する工程、このエッチングスト
ッパ層上に層間絶縁膜を形成する工程、この層間絶縁膜
上に、先の複数のゲート電極間の半導体基板およびサイ
ドウォールスペーサに臨む開口部を有するレジストマス
クを形成する工程、このレジストマスクをエッチングマ
スクとして、少なくとも層間絶縁膜を異方性エッチング
し、セルフアラインコンタクトホールを開口する工程を
有する半導体装置の製造方法において、このセルフアラ
インコンタクトホールの、レジストマスクの厚さをも含
めたアスペクト比は、サイドウォールスペーサ上部肩部
分において、略２以上４．５以下であることを特徴とす
るものである。

【００１２】本発明の半導体装置の製造方法の一実施態
様においては、このレジストマスクの開口平面形状は、
複数の開口を有していてもよい。また本発明の半導体装
置の製造方法においては、エッチングストッパ層は、窒
化シリコン層を含むとともに、層間絶縁膜は、酸化シリ
コン層を含む場合に好ましく適用することができる。

【００１３】つぎに作用の説明に移る。本発明者は、セ
ルフアラインコンタクトの異方性エッチングにおけるキ
ーポイントとなる、ＳｉＯ₂ ／Ｓｉ₃ Ｎ₄ 間の選択比に
ついて鋭意検討を進めた結果、ガス種の選択等のエッチ
ン条件の他に、セルフアラインコンタクトホール部分で
のレジストマスクの厚さを含めた実質的なアスペクト比
が、選択比に大きく影響することを見出した。この関係
を図４を参照して説明する。

【００１４】図４はセルフアラインコンタクト開口時の
ＳｉＯ₂ ／Ｓｉ₃ Ｎ₄ 間の選択比と、アスペクト比の関
係を示すグラフである。エッチングは、マグネトロンＲ
ＩＥ装置を採用し、エッチングガスはＣＦ系ガスとして
Ｃ₄ Ｆ₈ と、ＣＯを含む混合ガスを用いた。またここで
言うアスペクト比とは、セルフアラインコンタクトホー
ル９のサイドウォールスペーサ５の上部肩部分（図４の
点線円で囲った部分Ｓ）からレジストマスク８の表面ま
での距離ｈの値を、レジストマスク８の開口幅ａの値で
除した、ｈ／ａの値である。

【００１５】図４のグラフから明らかなように、アスペ
クト比が略２以上４．５以下の範囲で、エッチング選択
比２０以上を達成できることが判る。かかる高選択比条
件を用いれば、Ｓ部分のエッチングストッパ層６がエッ
チオフされる前に、セルフアラインコンタクトホール９
底部の層間絶縁膜７を残渣なく除去することが充分可能
である。このアスペクト比ｈ／ａの値の制御は、レジス
トマスク８の開口径ａ、厚さ、あるいは層間絶縁膜の厚
さ等の設計により可能である。またデバイス構造の関係
から、アスペクト比が２未満とならざるを得ない場合が
ある。この場合にはレジストマスク８の開口平面形状を
複数とし、開口径ａを縮小することにより実質的なアス
ペクト比を略２以上４．５以下の範囲に制御すればよ
い。

【００１６】

【実施例】以下、本発明の具体的実施例につき、添付図
面を参照して説明する。なお従来技術の説明に供した図
５および図６中と同様の構成部分には、同一の参照符号
を付すものとする。

【００１７】実施例１ 本実施例は、レジストマスクの開口平面形状を単一の開
口とし、レジストマスクの厚さを制御することによりア
スペクト比を制御し、ＳｉＯ₂ ／Ｓｉ₃ Ｎ₄ 間の選択比
を向上した例であり、これを図１参照して説明する。

【００１８】本実施例で採用した被処理基板の構造は、
基本的には従来例の説明に供した図５（ｃ）で示したも
のと同様である。すなわち、本実施例で採用した被処理
基板は図１（ａ）に示すように、例えばシリコン等の半
導体基板１上に熱酸化により１０ｎｍの厚さに形成され
たゲート絶縁膜２、ｎ⁺ 多結晶シリコンからなる５００
ｎｍの厚さの複数のゲート電極３、ＳｉＯ₂ からなる５
００ｎｍの厚さのオフセット絶縁膜４、ゲート電極３お
よびオフセット酸化膜４の側面に形成された幅２５０ｎ
ｍの厚さのＳｉＯ₂ からなるサイドウォールスペーサ
５、全面に減圧ＣＶＤにより形成された、Ｓｉ₃ Ｎ₄ か
らなる５０ｎｍの厚さのエッチングストッパ層６、全面
に形成されたＳｉＯ₂ やＰＳＧ等からなる層間絶縁膜
７、そして例えば１．２μｍの厚さに形成されたセルフ
アラインコンタクト開口用のレジストマスク８からなる
ものである。このレジストマスクには、サイドウォール
スペーサ５およびサイドウォールスペーサ５間の半導体
基板１に臨む例えば０．８μｍ径の単一の開口がパター
ニングされている。このレジストマスク８パターニング
の露光時の正確な位置合わせは、さほど厳密性を必要と
しない。層間絶縁膜７の厚さは、例えばオフセット絶縁
膜４上の平坦部で８００ｎｍであり、その表面はリフロ
ー熱処理や化学的機械研磨等により平坦化されていても
よい。また複数の隣接するゲート電極３間の距離は例え
ば８５０ｎｍである。

【００１９】かかる構造の被処理基板を、マグネトロン
ＲＩＥ装置により下記エッチン条件により２段階エッチ
ングして、図１（ｂ）に示すようにセルフアラインコン
タクトホール９を形成した。 第１段エッチング（層間絶縁膜７のエッチング） Ｃ₄ Ｆ₈ 流量 １０ ｓｃｃｍ ＣＯ流量 １５０ ｓｃｃｍ Ａｒ流量 ２００ ｓｃｃｍ ガス圧力 ５．３ Ｐａ ＲＦパワー １６００ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 ２０ ℃ 第２段エッチング（エッチングストッパ層６のエッチング） ＣＨＦ₃ 流量 ２０ ｓｃｃｍ Ｏ₂ 流量 ２０ ｓｃｃｍ ガス圧力 ２．７ Ｐａ ＲＦパワー ５００ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 ２０ ℃

【００２０】本実施例で採用した被処理基板は、レジス
トマスク８の厚さを１．２μｍと比較的厚く形成するこ
とにより、セルフアラインコンタクトホール９のアスペ
クト比は、サイドウォールスペーサ６肩部上部におい
て、レジストマスク８の厚さを含めて、２．５となるよ
うに設計してある。したがって、この部分でのＳｉＯ₂
／Ｓｉ₃ Ｎ₄ 間のエッチング選択比は、図４のグラフか
ら明らかなように最も高い領域である。

【００２１】このため、第１段エッチングにおいて最も
スパッタアウトされ易いサイドウォールスペーサ５の肩
部上部においても、エッチングストッパ層６が消失する
不具合は発生せず、したがってサイドウォールスペーサ
５やオフセット絶縁膜４が膜減りすることもない。第２
段エッチングを終了し、レジストマスク８を剥離した後
のセルフアラインコンタクトホール９部分の平面形状を
図１（ｃ）に示す。セルフアラインコンタクトホール９
底面には、半導体基板１とサイドウォールスペーサ５が
露出している。この後、常法に準じて図示しないコンタ
クトプラグや上層配線を形成する。

【００２２】本実施例によれば、単一の開口平面形状の
レジストマスクの厚さを最適化することにより、ＳｉＯ
₂ ／Ｓｉ₃ Ｎ₄ 間のエッチング選択比を高め、形状に優
れたセルフアラインコンタクトホールを有する半導体装
置を製造することが可能である。

【００２３】実施例２ 本実施例は、レジストマスクの開口平面形状を複数の長
円形状の開口とすることによりアスペクト比を制御し、
ＳｉＯ₂ ／Ｓｉ₃ Ｎ₄ 間の選択比を向上した例であり、
これを図２参照して説明する。

【００２４】本実施例で採用した図２（ａ）に示す被処
理基板の構造は、基本的には従来例の説明に供した図５
（ｃ）で示したものと同様である。すなわち、シリコン
等の半導体基板１上に熱酸化により１０ｎｍの厚さに形
成されたゲート絶縁膜２、ｎ⁺ 多結晶シリコンからなる
５００ｎｍの厚さの複数のゲート電極３、ＳｉＯ₂ から
なる３００ｎｍの厚さのオフセット絶縁膜４、ゲート電
極３およびオフセット酸化膜４の側面に形成された幅２
００ｎｍの厚さのＳｉＯ₂ からなるサイドウォールスペ
ーサ５、全面に減圧ＣＶＤにより形成された５０ｎｍの
厚さのエッチングストッパ層６、全面に形成されたＳｉ
Ｏ₂ やＰＳＧ等により形成された層間絶縁膜７、そして
例えば０．５μｍの厚さに形成されたセルフアラインコ
ンタクト開口用のレジストマスク８からなるものであ
る。このレジストマスク８には、サイドウォールスペー
サ５およびサイドウォールスペーサ５間の半導体基板１
に臨む、例えば０．８μｍ×０．３μｍ径の２つの長円
形開口が平行にパターニングされており、２つの開口間
のスリットは０．２μｍとなっている。かかる形状のレ
ジストマスクは、例えば化学増幅レジストとエキシマレ
ーザリソグラフィにより形成することができる。このレ
ジストマスク８パターニングの露光時の正確な位置合わ
せは、さほど厳密性を必要としない。層間絶縁膜７の厚
さは、例えばオフセット絶縁膜４上の平坦部で４００ｎ
ｍである。また複数の隣接するゲート電極３間の距離は
１．０μｍである。

【００２５】かかる構造の被処理基板を、マグネトロン
ＲＩＥ装置により下記エッチン条件により２段階エッチ
ングした。 第１段エッチング（層間絶縁膜７のエッチング） Ｃ₄ Ｆ₈ 流量 １０ ｓｃｃｍ ＣＯ流量 １５０ ｓｃｃｍ Ａｒ流量 ２００ ｓｃｃｍ ガス圧力 ５．３ Ｐａ ＲＦパワー １６００ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 ２０ ℃ 第２段エッチング（エッチングストッパ層６のエッチング） ＣＨＦ₃ 流量 ２０ ｓｃｃｍ Ｏ₂ 流量 ２０ ｓｃｃｍ ガス圧力 ２．７ Ｐａ ＲＦパワー ５００ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 ２０ ℃

【００２６】本実施例で採用した被処理基板は、レジス
トマスク８の開口形状を複数に分割することにより、レ
ジストマスク８の厚さを含めたセルフアラインコンタク
トホール９開口の短径方向のアスペクト比は、サイドウ
ォールスペーサ５の肩部上部において３．０となるよう
に設計してある。したがって、この部分でのＳｉＯ₂／
Ｓｉ₃ Ｎ₄ 間のエッチング選択比は図４のグラフから明
らかなように、最も高い値を示す。

【００２７】このため、第１段エッチングにおいて最も
スパッタアウトされ易いサイドウォールスペーサ５の肩
部上部においても、エッチングストッパ層６が消失する
不具合は発生せず、したがってサイドウォールスペーサ
５やオフセット絶縁膜４が膜減りすることもない。第１
段エッチング終了後のセルフアラインコンタクトホール
９部分の形状を図２（ｂ）に示す。この後イオンモード
の弱い第２段エッチングでエッチングストッパ層６を除
去し、さらにレジストマスク８を剥離してセルフアライ
ンコンタクトホール９を完成した。セルフアラインコン
タクトホール９部分の平面形状を図２（ｃ）に示す。長
円形の２つのセルフアラインコンタクトホール底面に
は、半導体基板１とサイドウォールスペーサ５が露出し
ている。

【００２８】この後常法に準じて図示しないコンタクト
プラグや上層配線を形成する。セルフアラインコンタク
トホール９にはスリット状の層間絶縁膜７のピラーが残
るが、コンタクトプラグや上層配線の形成時のステップ
カバレッジに支障を来さない限り、このまま残しておい
てよい。また別途等方性エッチング等により除去してか
らコンタクトプラグや上層配線を形成してもよい。

【００２９】本実施例によれば、レジストマスクの開口
平面形状を複数の長円形に分割することにより、ＳｉＯ
₂ ／Ｓｉ₃ Ｎ₄ 間のエッチング選択比を高め、形状に優
れたセルフアラインコンタクトホールを有する半導体装
置を製造することが可能である。

【００３０】実施例３ 本実施例は、レジストマスクの開口平面形状を同心円状
の開口とすることによりアスペクト比を制御し、ＳｉＯ
₂ ／Ｓｉ₃ Ｎ₄ 間の選択比を向上した例であり、これを
図３参照して説明する。

【００３１】本実施例で採用した図３（ａ）に示す被処
理基板の構造は、基本的には従来例の説明に供した図５
（ｃ）で示したものと同様である。すなわち、シリコン
等の半導体基板１上に熱酸化により１０ｎｍの厚さに形
成されたゲート絶縁膜２、ｎ⁺ 多結晶シリコンからなる
５００ｎｍの厚さの複数のゲート電極３、ＳｉＯ₂ から
なる３００ｎｍの厚さのオフセット絶縁膜４、ゲート電
極３およびオフセット酸化膜４の側面に形成された幅２
００ｎｍの厚さのＳｉＯ₂ からなるサイドウォールスペ
ーサ５、全面に減圧ＣＶＤにより形成された５０ｎｍの
厚さのエッチングストッパ層６、全面に形成されたＳｉ
Ｏ₂ やＰＳＧ等により形成された層間絶縁膜７、そして
例えば０．５μｍの厚さに形成されたセルフアラインコ
ンタクト開口用のレジストマスク８からなるものであ
る。

【００３２】このレジストマスク８は、図３（ｂ）に示
す開口平面形状に示すように、サイドウォールスペーサ
５およびサイドウォールスペーサ５間の半導体基板１に
望む例えば直径０．８μｍの円形の開口を有し、同心円
状に直径０．２μｍのレジストピラー８ａが形成されて
いる。したがって、同心円状のレジストマスク８開口幅
は０．３μｍである。かかる形状のレジストマスクも、
例えば化学増幅レジストとエキシマレーザリソグラフィ
により形成することができる。このレジストマスク８パ
ターニングの露光時の正確な位置合わせは、さほど厳密
性を必要としない。層間絶縁膜７の厚さは、例えばオフ
セット絶縁膜４上の平坦部で４００ｎｍである。また複
数の隣接するゲート電極３間の距離は１．０μｍであ
る。

【００３３】かかる構造の被処理基板を、マグネトロン
ＲＩＥ装置により下記エッチン条件により２段階エッチ
ングして、図３（ｃ）に示すようにセルフアラインコン
タクトホール９を形成した。 第１段エッチング（層間絶縁膜７のエッチング） Ｃ₄ Ｆ₈ 流量 １０ ｓｃｃｍ ＣＯ流量 １５０ ｓｃｃｍ Ａｒ流量 ２００ ｓｃｃｍ ガス圧力 ５．３ Ｐａ ＲＦパワー １６００ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 ２０ ℃ 第２段エッチング（エッチングストッパ層６のエッチング） ＣＨＦ₃ 流量 ２０ ｓｃｃｍ Ｏ₂ 流量 ２０ ｓｃｃｍ ガス圧力 ２．７ Ｐａ ＲＦパワー ５００ Ｗ（１３．５６ＭＨｚ） 被処理基板温度 ２０ ℃

【００３４】本実施例で採用した被処理基板は、レジス
トマスク８の開口形状を同心円状とすることにより、レ
ジストマスク８の厚さを含めたセルフアラインコンタク
トホール９の半径方向のアスペクト比は、サイドウォー
ルスペーサ５の肩部上部において３．０となるように設
計してある。したがって、この部分でのＳｉＯ₂ ／Ｓｉ
₃ Ｎ₄ 間のエッチング選択比は図４のグラフから明らか
なように最も高い値を示す。

【００３５】このため、第１段エッチングにおいて最も
スパッタアウトされ易いサイドウォールスペーサ５の肩
部上部においても、エッチングストッパ層６が消失する
不具合は発生せず、したがってサイドウォールスペーサ
５やオフセット絶縁膜４が膜減りすることもない。この
後、第２段エッチングでエッチングストッパ層６を除去
後、レジストマスク８を剥離し、常法に準じて図示しな
いコンタクトプラグや上層配線を形成する。セルフアラ
インコンタクトホール９に円形の層間絶縁膜７のピラー
が残るが、コンタクトプラグや上層配線の形成時のステ
ップカバレッジに支障を来さない限り、このまま残して
おいてよい。また別途等方性エッチング等により除去し
てからコンタクトプラグや上層配線を形成してもよい。

【００３６】本実施例によれば、レジストマスクの開口
平面形状を同心円状とすることにより、ＳｉＯ₂ ／Ｓｉ
₃ Ｎ₄ 間のエッチング選択比を高め、形状に優れたセル
フアラインコンタクトホールを有する半導体装置を製造
することが可能である。

【００３７】以上、本発明を３例の実施例により詳細に
説明したが、本発明はこれら実施例に何ら限定されるも
のではない。すなわち、実施例におけるレジストマスク
や層間絶縁膜の厚さ、レジストマスクの開口径やその形
状等は、サイドウォールスペーサの肩部上部において略
２以上４．５以下となるように設計すればよく、実施例
の形状に限定されない。またサイドウォールスペーサと
エッチングストッパ層を共用するセルフアラインコンタ
クト構造、すなわち、サイドウォールスペーサをＳｉ₃
Ｎ₄ により形成する場合にも本発明を適用することがで
きる。また本発明の技術的思想を敷衍すれば、複数のゲ
ート電極間のセルフアラインコンタクトに限らず、例え
ばゲート電極とＬＯＣＯＳ間の半導体基板に望むセルフ
アラインコンタクトの形成にも適用できることは自明で
ある。またプラズマエッチング方法や装置等も各種変更
が可能である。特にプラズマエッチング装置としてはＥ
ＣＲプラズマエッチング装置、誘導結合プラズマエッチ
ング装置やヘリコン波プラズマエッチング装置等、イオ
ン密度の高いプラズマを発生しうるエッチング装置を使
用することが均一性、低ダメージあるいはスループット
の観点から好ましい。

【００３８】

【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、エッチングストッパ
層を利用したセルフアラインコンタクトホール加工にお
いて、層間絶縁膜とエッチングストッパ層とのエッチン
グ選択比が向上できる。エッチング選択比を過剰のポリ
マ堆積に依存する必要がないので、エッチングレート減
少によるスループット低下の虞れもない。これにより、
サイドウォールスペーサやオフセット絶縁膜のエッチン
グが防止され、ゲート電極とコンタクトプラグ間の距離
を充分に確保できるので、絶縁耐圧が向上し、信頼性の
高い高集積化された半導体装置の製造方法を提供するこ
とが可能となった。

【図面の簡単な説明】

【図１】本発明を適用した実施例１の工程を、その工程
順に説明する概略断面図および平面図である。

【図２】本発明を適用した実施例２の工程を、その工程
順に説明する概略断面図および平面図である。

【図３】本発明を適用した実施例３の工程を、その工程
順に説明する概略断面図および平面図である。

【図４】レジストマスクを含めたアスペクト比と、Ｓｉ
Ｏ₂ ／Ｓｉ₃ Ｎ₄ 間のエッチング選択比を示すグラフで
ある。

【図５】一般的なセルフアラインコンタクトの形成工程
の、前半の工程を示す概略断面図である。

【図６】一般的なセルフアラインコンタクトの形成工程
の、後半の工程を示す概略断面図および平面図である。

【符号の説明】

１…半導体基板、２…ゲート絶縁膜、３…ゲート電極、
４…オフセット絶縁膜、５…サイドウォールスペーサ、
６…エッチングストッパ層、７…層間絶縁膜、８…レジ
ストマスク、８ａ…レジストピラー、９…セルフアライ
ンコンタクトホール、Ｓ…サイドウォールスペーサの肩
部上部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 半導体基板上にゲート絶縁膜を介して複
   数のゲート電極を形成する工程、 前記ゲート絶縁膜上および前記複数のゲート電極上全面
   に、サイドウォール形成層を形成する工程、 前記サイドウォール形成層を異方性エッチングして、前
   記複数のゲート電極側面にサイドウォールスペーサを形
   成する工程、 全面にエッチングストッパ層を形成する工程、 前記エッチングストッパ層上に層間絶縁膜を形成する工
   程、 前記層間絶縁膜上に、前記複数のゲート電極間の半導体
   基板およびサイドウォールスペーサに臨む開口部を有す
   るレジストマスクを形成する工程、 前記レジストマスクをエッチングマスクとして、少なく
   とも前記層間絶縁膜を異方性エッチングし、セルフアラ
   インコンタクトホールを開口する工程を有する半導体装
   置の製造方法において、 前記セルフアラインコンタクトホールの、前記レジスト
   マスクの厚さをも含めたアスペクト比は、 前記サイドウォールスペーサの上部肩部分において、 略２以上４．５以下であることを特徴とする半導体装置
   の製造方法。
2. 【請求項２】 前記レジストマスクの開口平面形状は、
   複数の開口を有することを特徴とする請求項１記載の半
   導体装置の製造方法。
3. 【請求項３】 前記エッチングストッパ層は、窒化シリ
   コン層を含むとともに、 前記層間絶縁膜は、酸化シリコン層を含むことを特徴と
   する請求項１記載の半導体装置の製造方法。