JPH09129730A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 コンタクトホールの深さの違いにより、オー
バーエッチング量がばらつき、ウエハプロセスの歩留り
が低下したりデバイス性能が低下する。 【解決手段】 基板１上に形成された第１の層間絶縁膜
３と第２の層間絶縁膜６との間に、第１の層間絶縁膜３
に形成される第１のコンタクトホール４のレジストマス
ク１１を形成する際に形成した反射防止膜１２を除去せ
ず残存させておく。この反射防止膜１２は第２の層間絶
縁膜６とエッチング選択性を有するシリコン窒化膜より
なる。第３及び第２の層間絶縁膜９、６を選択的にエッ
チングできる条件にてエッチングし、反射防止膜１２の
表面で一旦エッチングを停止させた後、エッチング条件
を変更し、反射防止膜１２及び第１の層間絶縁膜３をエ
ッチングし、ウエハ内で深さの異なる第３のコンタクト
ホール１０を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関するもので、特に深さの異なる複数個のコンタ
クトホールを同一工程にて形成する方法に関するもので
ある。

【０００２】

【従来の技術】近年の半導体装置の高密度化に伴い、パ
ターンサイズはますます微細化し、その構造もますます
複雑となってきている。従って、写真製版時のレジスト
プロセスの安定性を向上させるため、反射防止膜がプロ
セス中に用いられるようになった。この反射防止膜を用
いることにより、下地からの光の反射を防止し、０．４
μｍ径以下の微細なレジストパターンを安定して形成す
ることができる。また、半導体装置における製造コスト
についてもますます低コスト化が進んでいる。従って、
絶縁膜を介して形成される配線と配線間及び基板と配線
間とを電気的に接続するためのコンタクトホールを形成
する工程において、製造コストを抑えるため、深さの異
なるコンタクトホールを同一工程にて形成し、製造工程
数を減少させる必要性があった。

【０００３】図１０は従来の半導体装置の製造方法を説
明するための一部製造工程断面図であって、（ａ）はメ
モリセル等のパターンが密に形成される箇所、（ｂ）は
周辺回路部等のパターンが疎な箇所を示している。ま
た、この図において、１はシリコン等の半導体からなる
基板、２は基板１上に薄い絶縁膜を介して形成され、多
結晶シリコン単層膜又は多結晶シリコン膜とタングステ
ンシリサイド膜との積層膜等の絶縁体膜からなる第１の
配線、３はこの第１の配線２上に形成され、例えばシリ
コン酸化膜等の絶縁膜からなる第１の層間絶縁膜であ
る。

【０００４】４はこの第１の層間絶縁膜３を貫通し、基
板１にまで到達する開口部である第１のコンタクトホー
ル、５は上記第１の層間絶縁膜３上に形成され、多結晶
シリコン単層膜、又は多結晶シリコン膜とタングステン
シリサイド膜との積層膜等の導電体膜からなる第２の配
線で、この第２の配線５は第１のコンタクトホール４を
介して基板１と電気的に接続されている。

【０００５】６はこの第２の配線５上に形成され、例え
ばシリコン酸化膜等の絶縁膜からなる第２の層間絶縁
膜、７は上記第１及び第２の層間絶縁膜３、６を貫通し
て、基板１まで到達する開口部である第２のコンタクト
ホール、８は上記第２の層間絶縁膜６上に形成され、多
結晶シリコン単層膜、又は多結晶シリコン膜とタングス
テンシリサイド膜との積層膜等の導電体膜からなる第３
の配線で、この第３の配線８は第２のコンタクトホール
７を介して基板１と電気的に接続されている。９はこの
第３の配線８上に形成され、例えばシリコン酸化膜等の
絶縁膜からなる第３の層間絶縁膜で、第１、第２及び第
３の層間絶縁膜３、６、９によって絶縁積層体が構成さ
れる。１０は上記第１、第２及び第３の層間絶縁膜３、
６、９を貫通し、基板１まで到達する開口部である第３
のコンタクトホール、１１はこの第３のコンタクトホー
ル１０を形成するためのレジストマスクである。

【０００６】次に、図１０を用いて従来の半導体装置の
製造方法について説明する。まず、基板１にフィールド
酸化膜（図示せず）を形成し、分離領域を形成する。そ
の後、ゲート酸化膜（図示せず）を形成する。次に、Ｃ
ＶＤ法又はスパッタ法にて多結晶シリコン単層膜又は多
結晶シリコン膜とタングステンシリサイド膜との積層膜
を堆積した後、写真製版法で第１の配線２のレジストマ
スクを形成し、ドライエッチングにより第１の配線２を
形成する。次に、レジストマスクを除去した後、常圧Ｃ
ＶＤ法にて第１の層間絶縁膜３を形成し、この第１の層
間絶縁膜３上にプラズマＣＶＤ法にて反射防止膜（図示
せず）を堆積する。

【０００７】この反射防止膜上に写真製版法にて第１の
コンタクトホール４を形成するためのレジストマスクを
形成した後、ドライエッチングにより第１の層間絶縁膜
３を貫通し、基板１に到達する第１のコンタクトホール
４を形成する。その後、レジストマスクを除去した後、
熱リン酸液によるウェットエッチングにて反射防止膜を
除去した後、ＣＶＤ法又はスパッタ法にて多結晶シリコ
ン単層膜、又は多結晶シリコン膜とタングステンシリサ
ド膜との積層膜を堆積し、写真製版法で第２の配線５に
エッチングするためのレジストマスクを形成し、その
後、ドライエッチングを施すことにより第２の配線５を
形成する。

【０００８】その後、レジストマスクを除去した後、第
２の層間絶縁膜６を堆積し、この第２の層間絶縁膜６上
に第２のコンタクトホール７を形成するためのレジスト
マスクを写真製版法で形成し、ドライエッチングにより
第１及び第２の層間絶縁膜３、６を貫通し、基板１まで
達する第２のコンタクトホール７を形成する。その後、
レジストマスクを除去した後、ＣＶＤ法又はスパッタ法
にて多結晶シリコン単層膜又は多結晶シリコン膜とタン
グステンシリサイド膜との積層膜を堆積し、写真製版法
で第３の配線８をエッチングするためのレジストマスク
を形成する。次に、ドライエッチングを施すことによ
り、第３の配線８を形成し、レジストマスクを除去す
る。

【０００９】次に、第３の層間絶縁膜９を堆積し、この
第３の層間絶縁膜９上に、第３のコンタクトホール１０
を形成するためのレジストマスク１１を写真製版法で形
成し、ドライエッチングにより第１、第２及び第３の層
間絶縁膜３、６、９を貫通し、基板１まで達する第３の
コンタクトホール１０を形成した後、レジストマスク１
１を除去する。その後、この第３のコンタクトホール１
０を介して基板１と電気的に接続される第４の配線（図
示せず）が形成されることとなる。

【００１０】

【発明が解決しようとする課題】しかしながら、上述し
たような従来の半導体装置の製造方法において、層間絶
縁膜の厚みは、図１０（ａ）に示すようにメモリセル部
等のパターンが密な箇所において厚く、図１０（ｂ）に
示すように周辺回路部等のパターンが疎な箇所において
薄くなる。このように厚さの異なる層間絶縁膜に基板１
まで達するコンタクトホールを同時に形成する工程にお
いては、パターンが密な箇所である層間絶縁膜の膜厚の
厚い箇所に合わせて、エッチングされることとなるた
め、パターンが疎な箇所である層間絶縁膜の膜厚の薄い
箇所のコンタクトホールの底部においては、基板１がオ
ーバーエッチングされることとなる。つまり、浅いコン
タクトホールでは、基板１に対するオーバーエッチング
量が深いコンタクトホールの底部と比較して２〜５倍程
度となる。

【００１１】従って、上述したようにコンタクトホール
の深さの違いによるオーバーエッチングにより、基板の
削れ量がばらつき、分離耐圧や接合リークが悪化した
り、ばらついたりする等の問題が生じていた。さらに、
このようにチップ内及びウエハ内でのデバイス特性のば
らつきが発生するため、ウエハプロセスの歩留り及びデ
バイス性能が低下するという課題があった。

【００１２】また、配線上に深さの異なるコンタクトホ
ールを形成する際においては、配線を突き抜け、配線間
がショートしたり、またコンタクト抵抗値が上昇した
り、この抵抗値がばらつき、安定したデバイスが得られ
ないという課題があった。

【００１３】本発明は係る課題を解決するためなされた
もので、製造コストを上昇させることなくデバイス性能
のばらつきを抑え、向上させることができる半導体装置
の製造方法を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明の請求項１記載の
半導体装置の製造方法は、半導体基板上に絶縁膜と導電
体層とをそれぞれ所定パターンで複数層交互に形成し、
上記複数の絶縁膜が互いに連接して積層されてなる絶縁
積層体の上面に形成される導電体層と上記絶縁積層体下
に形成された導電体層又は半導体基板とを電気的に接続
するため、上記絶縁積層体をエッチングしてコンタクト
ホールを形成する半導体装置の製造方法において、上記
絶縁積層体の下層に位置する絶縁膜上に形成する反射防
止膜を、当該絶縁膜より上層に形成される絶縁膜とエッ
チング選択性を有する絶縁物で構成するとともに、上記
絶縁膜のパターニング後も上記反射防止膜を除去せず残
存させておくことにより、上記コンタクトホールを形成
するための上記絶縁積層体のエッチング工程において、
上記反射防止膜で一旦エッチングを停止させるようにし
たことを特徴とするものである。

【００１５】また、本発明の請求項２記載の半導体装置
の製造方法は、請求項１において、反射防止膜より下層
に位置する半導体基板又は同一導電体層上に絶縁積層体
を単一のマスクパターンでエッチングして互いに深さの
異なるコンタクトホールを形成する方法において、上記
反射防止膜より上層に形成された絶縁膜を当該反射防止
膜と選択的にエッチングできる条件にてエッチングし、
当該反射防止膜で一旦エッチングを停止させた後、エッ
チング条件を変更し、当該反射防止膜をエッチングした
後、さらに当該反射防止膜より下層に形成された絶縁膜
をエッチングし、上記半導体基板又は同一の導電体層ま
で達する互いに深さの異なるコンタクトホールを形成す
るようにしたことを特徴とするものである。

【００１６】さらに、本発明の請求項３記載の半導体装
置の製造方法は、請求項１又は２において、絶縁積層体
に除去せず残存させておく反射防止膜を、上記絶縁積層
体の最下層の絶縁膜上に形成するものとしたことを特徴
とするものである。

【００１７】さらに、本発明の請求項４記載の半導体装
置の製造方法は、請求項１ないし３のいずれかにおい
て、絶縁膜の表面を平坦化した後、当該絶縁膜の表面に
反射防止膜を形成するようにしたことを特徴とするもの
である。

【００１８】本発明の請求項５記載の半導体装置の製造
方法は、請求項１ないし４のいずれかにおいて、反射防
止膜より下層に位置する半導体基板又は導電体層上に形
成する深いコンタクトホールと、上記反射防止膜の表面
上に位置する導電体層上に形成する浅いコンタクトホー
ルとを、単一マスクパターンで絶縁積層体をエッチング
して形成するようにしたことを特徴とするものである。

【００１９】本発明の請求項６記載の半導体装置の製造
方法は、請求項１ないし５のいずれかにおいて、反射防
止膜より下層に位置する半導体基板又は導電体層上に形
成する深いコンタクトホールと、上記反射防止膜より上
層に位置する導電体層上に形成する浅いコンタクトホー
ルとを、単一マスクパターンで絶縁積層体をエッチング
して形成する方法において、上記反射防止膜より上層に
形成された上記導電体層の表面に、当該導電体層より上
層に形成された絶縁膜とエッチング選択性を有する絶縁
物からなるエッチングストッパ膜を形成することによ
り、上記深いコンタクトホール及び上記浅いコンタクト
ホールとを形成するためのエッチング工程において、上
記反射防止膜及び上記エッチングストッパ膜で一旦エッ
チングを停止させるようにしたことを特徴とするもので
ある。

【００２０】本発明の請求項７記載の半導体装置の製造
方法は、半導体基板上に絶縁膜と導電体層とをそれぞれ
所定パターンで複数層交互に形成し、上記複数の絶縁膜
が互いに連接して形成されてなる絶縁積層体下に形成さ
れた第１の導電体層又は半導体基板、及び当該第１の導
電体層より上層に形成された第２の導電体層と、さらに
当該第２の導電体層より上層に形成される第３の導電体
層とを電気的に接続するため、単一のマスクパターンで
上記絶縁積層体をエッチングして浅いコンタクトホール
と深いコンタクトホールとを形成する半導体装置の製造
方法において、上記絶縁積層体の上記第１の導電体層又
は半導体基板より上層に、かつ上記第２の導電体層より
下層に形成された絶縁膜上に、当該絶縁膜より上層に形
成される絶縁膜とエッチング選択性を有する絶縁物から
なる第１のエッチングストッパ膜が形成され、上記第２
の導電体層の表面に当該第２の導電体層より上層に形成
される絶縁膜とエッチング選択性を有する絶縁物からな
る第２のエッチングストッパ膜を形成することにより、
上記深いコンタクトホール及び浅いコンタクトホールを
形成するための上記絶縁積層体のエッチング工程におい
て、上記第１のエッチングストッパ膜及び第２のエッチ
ングストッパ膜で一旦エッチングを停止させた後、当該
第１のエッチングストッパ膜及び第２のエッチングスト
ッパ膜をエッチングし、さらに当該第１のエッチングス
トッパ膜より下層に形成された絶縁膜をエッチングする
ことにより、上記深いコンタクトホール及び浅いコンタ
クトホールを形成するようにしたことを特徴とするもの
である。

【００２１】

【発明の実施の形態】

実施の形態１．図１及び図２は本発明の実施の形態１で
ある半導体装置の製造方法を説明するための一部製造工
程断面図である。この図において、（ａ）はメモリセル
等のパターンが密に形成される箇所であって、（ｂ）は
周辺回路部等のパターンが疎に形成される箇所を示して
いる。また、この図において、１はシリコン等の半導体
からなる基板、２はこの基板１上に薄い絶縁膜を介して
形成され、多結晶シリコン単層膜、又は多結晶シリコン
膜とタングステンシリサド膜との積層膜等の導電体膜か
らなり、例えば膜厚約２００ｎｍの第１の配線、３はこ
の第１の配線２上に形成され、例えばシリコン酸化膜等
の絶縁膜からなり、例えば、膜厚約１００ｎｍである第
１の層間絶縁膜、４はこの第１の層間絶縁膜３を貫通
し、基板１にまで到達する開口部である第１のコンタク
トホール、５は上記第１の層間絶縁膜３上に形成された
反射防止膜１２（後に更に詳しく説明する）上に形成さ
れ、多結晶シリコン単層膜又は多結晶シリコン膜とタン
グステンシリサイド膜との積層膜等の導電体膜からな
る、例えば膜厚約２００ｎｍの第２の配線で、この第２
の配線５は第１のコンタクトホール４を介して基板１と
電気的に接続されている。

【００２２】６はこの第２の配線５上に形成され、例え
ばシリコン酸化膜等の絶縁膜からなる膜厚約２００ｎｍ
の第２の層間絶縁膜、７は上記第１及び第２の層間絶縁
膜３、６を貫通して、基板１まで到達する開口部である
第２のコンタクトホール、８は上記第２の層間絶縁膜６
上に形成され、多結晶シリコン単層膜又は多結晶シリコ
ン膜とタングステンシリサイド膜との積層膜等の導電体
膜からなる例えば膜厚５００ｎｍの第３の配線で、この
第３の配線８は第２のコンタクトホール７を介して基板
１と電気的に接続されている。９はこの第３の配線８上
に形成され、例えばシリコン酸化膜等の絶縁膜からなる
膜厚約２００ｎｍの第３の層間絶縁膜である。

【００２３】１０は上記第１、第２及び第３の層間絶縁
膜３、６、９を貫通し、基板１まで到達する開口部であ
る第３のコンタクトホール、１１はこの第３のコンタク
トホール１０を形成するためのレジストマスクである。
１２は上記第１のコンタクトホール４を形成するための
レジストマスクを形成するために上記第１の層間絶縁膜
３上に形成された例えばチタンナイトライド（Ｔｉ
Ｎ）、プラズマシリコン窒化膜（Ｐ−ＳｉＮ）、オキシ
ナイトライド（Ｐ−ＳｉＯＮ）等の絶縁膜からなる反射
防止膜で、この実施例においては膜厚約６０〜７０ｎｍ
のプラズマシリコン窒化膜を用いており、この反射防止
膜１２は、この反射防止膜１２上に形成された第２及び
第３の層間絶縁膜６、９とエッチング選択性を有する物
質であればよい。また、１３は第１のコンタクトホール
４を形成するためのレジストマスクである。

【００２４】次に図１及び図２を用いて本発明の実施の
形態１の半導体装置の製造方法について説明する。ま
ず、基板１にフィールド酸化膜（図示せず）を形成し、
分離領域を形成する。次に、ゲート酸化膜（図示せず）
を形成する。次に、ＣＶＤ法又はスパッタ法にて多結晶
シリコン単層膜又は多結晶シリコン膜とタングステンシ
リサイド膜の積層膜を堆積した後、写真製版法により第
１の配線２のレジストマスクを形成し、ドライエッチン
グにより第１の配線２を形成した後、このレジストマス
クを除去する。次に、例えばイオン注入法などにより基
板１に不純物イオンを導入し、拡散層を形成する（図示
せず）。その後、常圧ＣＶＤ法にて、シリコン酸化膜を
堆積し、エッチバック法やＣＭＰ法（Chemical Mechani
cal Polishing）により表面を平坦化し第１の配線２と
後に形成される第２の配線５間の第１の層間絶縁膜３を
形成する。

【００２５】次に、第１の層間絶縁膜３上に反射防止膜
１２となるシリコン窒化膜をプラズマＣＶＤ法等により
堆積する。その後、図１（ｉ）に示されるように、この
反射防止膜１２上に、写真製版法により第２の配線５と
基板１とを電気的に接続するための第１のコンタクトホ
ール４をエッチングするためのレジストマスク１３を形
成する。反射防止膜１２は段差部等からの露光光の散乱
を防ぐためのもので、この写真製版プロセス中の露光時
において、反射防止膜１２を形成することによって０．
４μｍ以下の微細なホールが形成でき、写真製版のプロ
セスが安定化される。

【００２６】次に、上述したように形成されたレジスト
マスク１３をマスクとして、ＥＣＲ放電型プラズマエッ
チング装置によりＣＦ₄／Ｏ₂の混合ガスを用い、エッチ
ング圧力５ｍＴｏｒｒで反射防止膜１２をエッチングし
た後、同じ装置でＣ₄Ｆ₈／Ｏ₂の混合ガスを用い、エッ
チング圧力１ｍＴｏｒｒで第１の層間絶縁膜３をエッチ
ングし、第１のコンタクトホール４を形成する。その
後、レジストマスク１３を除去した後、写真製版時に使
用した反射防止膜１２を除去せずこの反射防止膜１２上
に減圧ＣＶＤ法やスパッタ法により多結晶シリコン単層
膜又は多結晶シリコン膜とタングステンシリサイド膜と
の積層膜を堆積する。続いて写真製版法にて第２の配線
５のエッチング時に用いるレジストマスクを作成し、こ
のレジストマスクをマスクとしてドライエッチングによ
り第２の配線５を形成する。

【００２７】次に、常圧ＣＶＤ法等によりシリコン酸化
膜を堆積し、第２の配線５と後に形成する第３の配線８
との間の第２の層間絶縁膜６を形成する。その後、第３
の配線８と基板１との間を電気的に接続するための第２
のコンタクトホール７をエッチングにて形成するための
レジストマスクを写真製版法にて形成し、このレジスト
マスクをマスクとして、ＥＣＲ放電型プラズマエッチン
グ装置を使用し、Ｃ₄Ｆ₈／Ｏ₂混合ガスを用い、エッチ
ング圧力１ｍＴｏｒｒで第２の層間絶縁膜６をエッチン
グした後、同じ装置で、ＣＦ₄／Ｏ₂混合ガスを用い、エ
ッチング圧力５ｍＴｏｒｒで反射防止膜１２をエッチン
グし、同じ装置で、Ｃ₄Ｆ₈／Ｏ₂混合ガスを用い、エッ
チング圧力１ｍＴｏｒｒで第１の層間絶縁膜３をエッチ
ングして、第２のコンタクトホール７を形成する。

【００２８】次に、減圧ＣＶＤ法やスパッタ法により多
結晶シリコン単層膜又は多結晶シリコン膜とタングステ
ンシリサイド膜との積層膜を堆積する。次に、図１（ｉ
ｉ）に示されるように写真製版法にて第３の配線８のエ
ッチング時に用いるレジストマスクを作成し、このレジ
ストマスクをマスクとしてドライエッチングを施すこと
により第３の配線８を形成した後、レジストマスクを除
去する。

【００２９】次に、常圧ＣＶＤ法等によりシリコン酸化
膜を堆積し、第３の配線８と第４の配線（図示せず）と
の間の第３の層間絶縁膜９を形成する。その後、図１
（ｉｉｉ）に示されるように、第４の配線（図示せず）
と基板１との間を電気的に接続する第３のコンタクトホ
ール１０をエッチングにて形成するためのレジストマス
ク１１を写真製版法にて形成する。次に、このレジスト
マスク１１をマスクとしてドライエッチングを施すこと
により第３のコンタクトホール１０を形成する。このと
き、第３の層間絶縁膜９と第２の層間絶縁膜６を構成す
るシリコン酸化膜のエッチング条件は反射防止膜１２を
構成するシリコン窒化膜と大きく選択比が取れる条件で
行う。

【００３０】つまり、図２（ｉ）の（ａ）（ｂ）に示さ
れるように、第２及び第３の層間絶縁膜６、９の厚みは
メモリセル等のパターンが密な箇所においては厚く、周
辺回路部等のパターンが疎な箇所においては薄くなって
いるため、上述したエッチング条件を用い膜厚の厚い箇
所に合わせてエッチングすることとなるが、第２及び第
３の層間絶縁膜６、９がエッチングされ、反射防止膜１
２に到達しても反射防止膜１２のエッチング速度は非常
に小さいので、反射防止膜１２がストッパ膜の役割を果
たし浅い第３のコンタクトホール１０及び深い第３のコ
ンタクトホール１０共に反射防止膜１２までエッチング
されエッチングがストップすることとなる。

【００３１】この実施の形態においてのエッチング条件
は、ＥＣＲ放電型プラズマエッチング装置を使用し、Ｃ
₄Ｆ₈／Ｏ₂の混合ガスを用い、エッチング圧力は１ｍＴｏ
ｒｒであった。このときの反射防止膜１２であるシリコ
ン窒化膜のエッチング速度は、第２及び第３の層間絶縁
膜６、９であるシリコン酸化膜のエッチング速度の１／
２０以下であるため第３のコンタクトホール１０の底部
においては、事実上、反射防止膜１２でエッチングは停
止することとなる。次に、図２（ｉｉ）に示されるよう
に、第３のコンタクトホール１０の底部の反射防止膜１
２をドライエッチングにより除去する。つまり、上記第
２及び第３の層間絶縁膜６、９をエッチングした同じ装
置で連続的にＣＦ₄／Ｏ₂の混合ガスを用い、エッチング
圧力５ｍＴｏｒｒでエッチングすることにより、反射防
止膜１２がエッチングされる。

【００３２】続いて、図２（ｉｉｉ）に示されるように
第３のコンタクトホール１０が形成される箇所にある第
１の層間絶縁膜３をドライエッチングにて除去する。つ
まり上述した同じ装置で連続的にＣ₄Ｆ₈／Ｏ₂の混合ガ
スを用い、エッチング圧力１ｍＴｏｒｒでエッチングす
ることにより、第１の層間絶縁膜３がエッチングされ、
基板１の表面が露出し第３のコンタクトホール１０が形
成されることとなる。このとき、第１の層間絶縁膜３は
平坦化されているので、基板１内でほぼ均一の膜厚であ
る。従って、第３のコンタクトホール１０を形成するた
めに行われる第１の層間絶縁膜３のエッチング深さは等
しくなるため、基板１に対するオーバーエッチング量が
等しくなり、基板１のいずれに設けられた第３のコンタ
クトホールの底部における基板１の削れ量も等しくする
ことができる。

【００３３】つまり、上述したように周辺回路部に形成
される浅い第３のコンタクトホール１０においても、基
板１に対するオーバーエッチング量を抑えることができ
るため、分離耐圧や接合リークの悪化を防ぐことができ
る。さらに、基板１内において、第３のコンタクトホー
ル１０の底部の基板１の削れ量のばらつきをなくすこと
により、チップ内及びウエハ内でのデバイス特性のばら
つきを抑え、ウエハプロセスの歩留りを向上させること
ができる。また、このように、写真製版の際に用いた反
射防止膜１２を利用することによって深さの異なるコン
タクトホールを製造工程数を増やすことなく、上述した
効果が得られる。

【００３４】さらに、この実施の形態において、反射防
止膜１２を形成する前に第１の層間絶縁膜３をエッチバ
ック法又はＣＭＰ法により平坦化することによって第１
の層間絶縁膜３の膜厚の均一化を図り、基板のオーバー
エッチング量を少なくしているが、特別に平坦化せずと
も第１の層間絶縁膜３の一層だけであれば基板１内の膜
厚の差も元々小さいため、基板１におけるオーバーエッ
チング量は抑制できる。

【００３５】また、上述した反射防止膜１２について
は、上記説明したものに限るものでなく、絶縁物でかつ
反射防止膜１２上に形成された層間絶縁膜とエッチング
選択比が大きくとれるものであればよく、反射防止膜１
２の膜厚も必要以上に厚くすると、エッチング時にレジ
ストロス量が多くなるため、薄い方が良いが物質固有の
バルクの反射率となる膜厚以上なくてはならない。

【００３６】また、この実施の形態においては、反射防
止膜１２を最下層に形成された第１の層間絶縁膜３上に
形成した方法について説明したが、これに限るものでな
く、最下層でなければ上層となるほど効果は小さくなる
ものの同様の効果が得られる。

【００３７】実施の形態２．図３は本発明の実施の形態
２を示す半導体装置の製造方法を説明するための製造工
程断面図であって、上述した実施の形態１の半導体装置
の製造方法で説明した工程と全く同一の工程で、基板１
上に第１の配線２、第１の層間絶縁膜３、反射防止膜１
２、第１のコンタクトホール４を形成する。その後ＣＶ
Ｄ法又はスパッタ法にて、反射防止膜１２上に多結晶シ
リコン単層膜又は多結晶シリコン膜とタングステンシリ
サイド膜との積層膜を堆積し、第１のコンタクトホール
４上に形成される第２の配線５と、反射防止膜１２に接
して形成される第５の配線１４とを形成するためのレジ
ストマスクを写真製版法により形成する。次に、図３
（ｉ）に示されるように、このレジストマスクをマスク
としてドライエッチングを施し、第５の配線１４及び第
２の配線５を形成した後、このレジストマスクを除去
し、第２及び第５の配線５、１４上に第２の層間絶縁膜
６を堆積する。次に、第２の層間絶縁膜６上に形成され
る第６の配線（図示せず）と第５の配線１４とを電気的
に接続するための第４のコンタクトホール１５を形成す
る。この第４のコンタクトホール１５の形成方法につい
て以下述べる。

【００３８】まず、写真製版法にて第２の層間絶縁膜６
に第４のコンタクトホール１５が形成されるべき領域が
開口部となるレジストマスク１６を形成する。このと
き、このレジストマスク１６の開口部は図３（ｉｉ）に
示すように、第５の配線１４のパターンより踏み外して
パターニングしてもよい。つまり、第２の層間絶縁膜６
のエッチングにおいては、ＥＣＲプラズマエッチング装
置によりＣ₄Ｆ₈／Ｏ₂の混合ガスを用いエッチング圧力
１ｍＴｏｒｒによって行う。この場合、反射防止膜１２
であるシリコン窒化膜のエッチング速度は第２の層間絶
縁膜６であるシリコン酸化膜の１／２０以下であるの
で、第５の配線１４を踏み外した部分においては、事実
上反射防止膜１２でエッチングが停止することとなる。

【００３９】従って図３（ｉｉ）に示される第４のコン
タクトホール１５は、写真製版時にレジストマスクの位
置が多少ずれても第５の配線１４直下の反射防止膜１２
によってエッチングは停止するので、反射防止膜１２下
に形成された第１の配線２又は基板１と第５の配線１４
との電気的短絡を防ぐことができる。よって、写真製版
工程での重ね合わせ精度、コンタクトホールの解像度を
緩和することができるため、写真製版工程の難易度が軽
減し、ウエハプロセスの歩留りが向上する。

【００４０】実施の形態３．図４は本発明の実施の形態
３を示す半導体装置の製造方法を説明するための製造工
程断面図であってこの実施の形態３においては、図４
（ｉ）に示すように第２の層間絶縁膜６を形成するまで
の工程は、上述した実施の形態２と全く同一であるの
で、ここではその工程の詳細な説明は省略する。この実
施の形態３が実施の形態２と異なる点は、反射防止膜１
２上に形成された第５の配線１４と接続するために形成
される第４のコンタクトホール１５及び基板１と第２の
層間絶縁膜６に形成される第３の配線（図示せず）とを
接続するための第２のコンタクトホール７の互いに深さ
の異なるコンタクトホールを同時に形成する点である。
この形成方法について図４に基づいて説明する。

【００４１】図４（ｉｉ）に示すように、基板１及び第
５の配線１４に第２及び第４のコンタクトホール７、１
５が形成されるように所定領域が開口部となるレジスト
マスク１７を写真製版法により形成し、ＥＣＲ放電型プ
ラズマエッチング装置により、Ｃ₄Ｆ₈／Ｏ₂の混合ガス
を用いてエッチング圧力１ｍＴｏｒｒで第２の層間絶縁
膜６のエッチングを行う。この時、第５の配線１４及び
反射防止膜１２のエッチング速度は非常に小さいため、
事実上、反射防止膜１２及び第５の配線１４の表面層に
てエッチングが停止することとなる。

【００４２】次に、同じ装置で連続的にＣＦ₄／Ｏ₂の混
合ガスを用い、エッチング圧力５ｍＴｏｒｒで反射防止
膜１２のエッチングを行う。この時、図４（ｉｉｉ）に
示すように反射防止膜１２及び第５の配線１４のエッチ
ング速度はほぼ同じであるが、反射防止膜１２の膜厚は
約６０〜７０ｎｍで、第５の配線１４の膜厚は約２００
ｎｍであるため、反射防止膜１２を完全にエッチングす
るためオーバーエッチングを施しても第５の配線１４は
わずかに残ることとなる。さらに、再び同じ装置でＣ₄
Ｆ₈／Ｏ₂の混合ガスを用い、エッチング圧力１ｍＴｏｒ
ｒでエッチングすることによって、第２のコンタクトホ
ール７の底部の第１の層間絶縁膜３を完全に除去し、第
２及び第４のコンタクトホール７、１５が完成する。こ
のとき第５の配線１４上の第４のコンタクトホール１５
の底部においては、第５の配線１４がエッチングされ突
き抜ける恐れがあるが、図４（ｉｖ）に示されるよう
に、もし、第５の配線１４を突き抜けたとしても、直下
に反射防止膜１２があり、このエッチング条件における
反射防止膜１２のエッチング速度は、第５の配線１４と
同等で第１の層間絶縁膜３のエッチング速度の１／２０
以下で充分低いために、反射防止膜１２でエッチングが
停止する。従って、第５の配線１４とのコンタクトを形
成する部分で反射防止膜１２によりエッチングがストッ
プするため、反射防止膜１２下の配線層である第１の配
線２又は基板１との電気的短絡を防ぐことができる。

【００４３】実施の形態４．図５及び図６は本発明の実
施の形態４を示す半導体装置の製造方法を説明するため
の製造工程断面図であって、１８は第２の層間絶縁膜６
上に形成された第６の配線で、第６の配線１８下に第２
の層間絶縁膜３を介して第５の配線１４が形成されたも
のである。１９は上記第６の配線１８の表面に形成され
た例えば反射防止膜１２と同じ絶縁膜のシリコン窒化膜
等の絶縁膜からなる膜厚約７０ｎｍのエッチングストッ
パ膜である。２０は中間層に形成された第６の配線１８
に達する第５のコンタクトホール、２１はこの第５のコ
ンタクトホール２０及び第３のコンタクトホール１０を
形成するためのレジストマスクである。

【００４４】これらの図を用いて、この実施の形態４の
半導体装置の製造方法について以下説明する。第２の層
間絶縁膜６を形成するまでの工程は、上述したものと全
く同一であるので、ここではその詳細な説明は省略す
る。次に、第２の層間絶縁膜６の表面に減圧ＣＶＤ法や
スパッタ法にて多結晶シリコン単層膜又は多結晶シリコ
ン膜とタングステンシリサイド膜との積層膜を堆積した
後、プラズマＣＶＤ法等によりシリコン窒化膜を堆積
し、写真製版法により第６の配線１８をエッチングにて
形成するためのレジストマスクを形成した後、このレジ
ストマスクをマスクとしてドライエッチングを施し、エ
ッチングストッパ膜１９が表面に形成された第６の配線
１８が形成される。その後レジストマスクを除去する。
次に、図５（ｉ）に示すように、常圧ＣＶＤ法によりシ
リコン酸化膜を堆積し、第３の層間絶縁膜９を形成す
る。

【００４５】次に基板１にまで達する深い第３のコンタ
クトホール１０と浅い第５のコンタクトホール２０の形
成方法を詳細に説明する。まず、写真製版法により第３
及び第５のコンタクトホール１０、２０となる領域が開
口部となるレジストマスク２１を形成する。このレジス
トマスク２１をマスクとして、実施の形態１と同様にエ
ッチングを行うがエッチングする条件は、第３及び第２
の層間絶縁膜９、６を構成する絶縁膜が反射防止膜１２
及びエッチングストッパ膜１９とのエッチング選択比が
大きくとれる条件を用いる。この実施の形態４において
は、例えばＥＣＲ放電型プラズマエッチング装置により
Ｃ₄Ｆ₈／Ｏ₂の混合ガスを用い、エッチング圧力１ｍＴ
ｏｒｒで行う。このとき、図５（ｉｉ）に示されるよう
に、第５のコンタクトホール２０において、エッチング
ストッパ膜１９までエッチングが進んだ後も、第３のコ
ンタクトホール１０を形成するため反射防止膜１２に達
するまで過剰にエッチングされることとなるが、エッチ
ングストッパ膜１９のエッチング速度は、シリコン酸化
膜のエッチング速度の１／２０以下であるので、第５の
コンタクトホール２０において事実上エッチングストッ
パ膜１９でエッチングが停止することとなる。

【００４６】続いて、図５（ｉｉｉ）に示されるように
連続的に同じ装置でＣＦ₄／Ｏ₂の混合ガスを用い、エッ
チング圧力５ｍＴｏｒｒでエッチングすることにより、
第３のコンタクトホール１０における反射防止膜１２と
第５のコンタクトホール２０におけるエッチングストッ
パ膜１９がエッチングされる。さらに、図６に示される
ように再びＣ₄Ｆ₈／Ｏ₂の混合ガスを用い、エッチング
圧力１ｍＴｏｒｒで第３のコンタクトホール１０におけ
る第１の層間絶縁膜３をエッチングすることにより基板
１及び第６の配線１８まで達する第３及び第５のコンタ
クトホール１０、２０が形成されることとなる。このと
き、基板１と第６の配線１８のエッチング速度は第１の
層間絶縁膜３を形成するシリコン酸化膜のエッチング速
度の１／３０以下であるため、第６の配線１８を突き抜
けることなく、第６の配線１８下の層間絶縁膜を介して
形成された第５の配線１４との電気的短絡を防ぐことが
できる。

【００４７】つまり、第６の配線１８の表面にエッチン
グストッパ膜１９を形成していなければ、第３のコンタ
クトホール１０及び第５のコンタクトホール２０を形成
する工程において第２及び第３の層間絶縁膜６、９をエ
ッチングする際、第５のコンタクトホール２０において
は、第６の配線１８上の絶縁膜がエッチングされた後も
第３のコンタクトホール１０において反射防止膜１２に
達するまで過剰にエッチングされ続けることとなるた
め、第６の配線１８がエッチングされることとなる。さ
らに、第３のコンタクトホール１０を形成するために、
反射防止膜１２及び第１の層間絶縁膜３のエッチングを
施すと、第５のコンタクトホール２０においては第６の
配線１８がエッチングされることとなり、第５のコンタ
クトホール２０内で第６の配線１８が断線することとな
り、コンタクト抵抗値が上昇したりウエハ内で抵抗値が
ばらついたり、さらに第６の配線１８下の絶縁膜を突き
抜け、下層の第５の配線１４と短絡することもあった。

【００４８】したがって、この実施の形態４においては
上述した問題を防ぐため配線上に形成された層間絶縁膜
とエッチング選択比が大きくとれる材質からなるエッチ
ングストッパ膜１９を、反射防止膜１２より上層に形成
された配線の表面に形成することによって、浅いコンタ
クトホールと深いコンタクトホールとの深さの異なるコ
ンタクトホールを同時に形成することができるためウエ
ハプロセスが簡略化され、製造コストを抑えることがで
きるとともに、コンタクト抵抗の増大やウエハ内での抵
抗値のばらつきを抑え、デバイス性能を向上させること
ができる。

【００４９】また、上述したエッチングストッパ膜１９
の物質は、第６の配線１８上の第３の層間絶縁膜９と選
択的にエッチングできる物質であれば良く、この実施形
態のように必ずしも反射防止膜１２と同じである必要は
ない。

【００５０】また、この実施の形態のようにエッチング
ストッパ膜１９と第６の配線１８のパターニングは、第
６の配線１８及びエッチングストッパ膜１９となる膜を
連続的に堆積した後レジストマスクをマスクとしてエッ
チングを連続的に行い、第６の配線１８とエッチングス
トッパ膜１９を同時にパターン状としてもよいし、レジ
ストマスクをマスクとしてエッチングストッパ膜１９を
パターニングした後このエッチングストッパ膜１９をマ
スクとして第６の配線１８をパターニングしても良いこ
とは言うまでもない。

【００５１】実施の形態５．本発明の実施の形態５は、
ＭＯＳ型トランジスタの製造方法において、セルフアラ
イメント方式（ＳＡＣ）により基板１と配線とを接続す
る構造を形成する際に形成されたＳＡＣストッパ膜２４
（後に詳しく説明する）が絶縁積層体の層間に存在する
場合のコンタクトホールの形成方法について説明するも
のであり以下、詳細に説明する。

【００５２】図７〜９は、本発明の実施の形態５を示す
半導体装置の製造方法を説明するための製造工程断面図
であって、２２は基板１上に薄い絶縁膜を介して形成さ
れたＭＯＳ型トランジスタ電極、２３はこのＭＯＳ型ト
ランジスタ電極上に形成された薄い絶縁膜、２４はこの
薄い絶縁膜２３上に形成され、例えばシリコン窒化膜か
らなる膜厚約７０ｎｍのＳＡＣストッパ膜で、２５はＭ
ＯＳ型トランジスタ電極２２間に挟持された領域に形成
され、薄い絶縁膜２３及び第１の層間絶縁膜３を貫通
し、基板１まで達する第６のコンタクトホールである。
また、２６は第１の層間絶縁膜３上に形成され、第６の
コンタクトホール２５を介して基板１と電気的に接続さ
れる第７の配線である。２７はこの第６のコンタクトホ
ール２５を形成するためのレジストマスクである。

【００５３】次にセルフアライン方式によるコンタクト
ホールの形成方法について、図７及び図８を用いて説明
する。まず、図７（ｉ）に示されるように基板１上にＭ
ＯＳ型トランジスタ電極２２を並設し、その後ＭＯＳ型
トランジスタ電極２２にサイドウォールを形成する。次
に、ＣＶＤ法等により約１０ｎｍの薄い酸化膜２３を堆
積した後、減圧ＣＶＤ法にて、膜厚約７０ｎｍのＳＡＣ
ストッパ膜２４を基板１全面に堆積する。次に、第１の
層間絶縁膜３を堆積した後、図７（ｉｉ）に示されるよ
うに写真製版法により第６のコンタクトホール２５が形
成される領域が開口部となるレジストマスク２７を形成
する。

【００５４】次に図７（ｉｉｉ）に示されるようにこの
レジストマスク２７をマスクとして、第１の層間絶縁膜
３をエッチングし、一旦、ＳＡＣストッパ膜２４によっ
てエッチングを停止させる。次に、図７（ｉｖ）に示さ
れるようにこのＳＡＣストッパ膜２４をドライエッチン
グにより除去し、最後に薄い絶縁膜２３を除去すること
によって、第６のコンタクトホール２５が形成される。

【００５５】次に、全面に多結晶シリコン単層膜又は多
結晶シリコン膜とタングステンシリサイド膜からなる積
層膜を堆積した後、第７の配線２６とするためのレジス
トマスクを形成し、ドライエッチングを施し、第７の配
線２６を形成する。このように、ＳＡＣストッパ膜２４
は絶縁膜の層間に残存することとなる。

【００５６】次に図８（ｉ）に示されるようにＳＡＣス
トッパ膜２４より上層の第１の層間絶縁膜３上に上記実
施の形態４で説明したものと全く同一の方法で、第６の
配線１８及びエッチングストッパ膜１９及び第４の層間
絶縁膜６を形成する。

【００５７】次に、深さの異なる第６の配線１８に達す
る第５のコンタクトホール２０と基板１に達する第３の
コンタクトホール１０とを形成する方法について説明す
る。まず、第６のコンタクトホール２０及び第３のコン
タクトホール１０を形成するためのレジストマスク２１
を形成する。その後、このレジストマスク２１をマスク
としてＥＣＲ放電型プラズマエッチング装置により、Ｃ
₄Ｆ₈／Ｏ₂の混合ガスを用い、エッチング圧力１ｍＴｏ
ｒｒにて、第２の層間絶縁膜６をエッチングする。

【００５８】このとき、第３のコンタクトホール１０が
形成される領域においては、第６のコンタクトホール２
０が形成される領域より絶縁膜の膜厚が厚いため、第６
のコンタクトホール２０においてエッチングストッパ膜
１９に達した後も第３のコンタクトホール１０において
ＳＡＣストッパ膜２４に達するまで過剰エッチングが行
われることとなるが、図８（ｉｉ）に示されるように第
６のコンタクトホール２０においては、エッチングスト
ッパ膜１９のエッチング速度は、第２の層間絶縁膜６の
１／２０以下と非常に小さいため、事実上エッチングス
トッパ膜１９でエッチングが停止される。また、ＳＡＣ
ストッパ膜２４も上述したエッチング条件におけるエッ
チング速度は、第１及び第２の層間絶縁膜３、６の１／
２０以下と非常に小さいため、基板１内で第２の層間絶
縁膜の膜厚のばらつきを考慮してオーバーエッチングを
行ったとしても、事実上ＳＡＣストッパ膜２４の表面で
エッチングが停止することとなる。

【００５９】次に、図８（ｉｉｉ）に示されるように同
じ装置で連続的にＣＦ₄／Ｏ₂の混合ガスを用いてエッチ
ング圧力５ｍＴｏｒｒでエッチングすることによりＳＡ
Ｃストッパ膜２４とエッチングストッパ膜１９をエッチ
ング除去する。ここで、ＳＡＣストッパ膜２４とエッチ
ングストッパ膜１９の膜厚をほぼ同程度とすることによ
って、ほぼ同時にエッチングが終了される。

【００６０】さらに図９に示されるように同じ装置で再
びＣ₄Ｆ₈／Ｏ₂の混合ガスを用いて、エッチング圧力１
ｍＴｏｒｒでエッチングすることによって、第３のコン
タクトホール１０における薄い絶縁膜２３をエッチング
することにより基板１にまで到達する第３のコンタクト
ホール１０が完成する。この際の基板１と第６の配線１
８のエッチング速度は薄い絶縁膜２３の１／３０以下で
あるため基板１が大きく削れたり、第６の配線１８を突
き抜けたりすることはない。

【００６１】また、エッチングストッパ膜１９は上述し
た実施の形態４と同様にエッチングストッパ膜１９上に
形成された絶縁膜をエッチングする工程において、選択
性を有する材質であればよく、膜厚もデバイス構造に適
した膜厚を設定すればよい。

【００６２】また、ＳＡＣストッパ膜２４の材質もプラ
ズマ窒化シリコン膜に限るものではない。さらに、エッ
チングストッパ膜１９と第６の配線１８とのパターニン
グは、実施の形態４と同様にレジストをマスクとして連
続的に行っても良いし、レジストをマスクにしてエッチ
ングストッパ膜１９をパターニングした後、レジストを
除去しエッチングストッパ膜１９をマスクとして第６の
配線１８をパターニングしても良い。

【００６３】

【発明の効果】本発明の請求項１記載の半導体装置の製
造方法においては、写真製版の精度を向上させるため形
成される反射防止膜をこの反射防止膜より上層に形成さ
れる絶縁膜とエッチング選択性を有する絶縁膜によって
形成されパターニング後もこの反射防止膜を除去せず絶
縁積層体間に残存させておくことにより、絶縁積層体を
エッチングしてコンタクトホールを形成する際にエッチ
ングを一旦停止させるエッチングストッパ膜となるた
め、製造工程数を増やすことなく、エッチングストッパ
膜が形成できるという効果を有する。

【００６４】また、本発明の請求項２記載の半導体装置
の製造方法においては、互いに深さの異なるコンタクト
ホールを形成する場合において、反射防止膜まで一旦エ
ッチングすることによって、基板内のコンタクトホール
の深さの差を緩和させた後、この反射防止膜及び下層に
形成された絶縁膜をエッチングすることによって、コン
タクトホールの底部の半導体基板又は導電体層のオーバ
ーエッチング、及びオーバーエッチング量のばらつきを
抑えることができるため、コンタクト抵抗値の上昇及び
ばらつきが抑制でき、安定した電気特性を有する半導体
装置を得ることができるという効果を有する。

【００６５】さらに、本発明の請求項３記載の半導体装
置の製造方法においては、コンタクトホールがエッチン
グにて形成される絶縁積層体の最下層の絶縁膜上に反射
防止膜を形成することによって反射防止膜までエッチン
グした後に、エッチングする絶縁膜が一層のみとなるた
めその膜厚のばらつきがさらに小さくなり、コンタクト
ホールの底部の半導体基板又は導電体層のオーバーエッ
チング、及びオーバーエッチング量のばらつきを抑える
ことができさらに安定した電気特性を有する半導体装置
を得ることができるという効果を有する。

【００６６】さらに、本発明の請求項４記載の半導体装
置の製造方法においては、反射防止膜が形成される絶縁
膜の表面の段差を平坦化することによって、反射防止膜
までエッチングした後に、エッチングする絶縁膜の膜厚
を均一化することができるため、さらにオーバーエッチ
ングのばらつきが小さくできるという効果を有する。

【００６７】また、本発明の請求項５記載の半導体装置
の製造方法においては、浅いコンタクトホールが形成さ
れる導電体層下に反射防止膜が形成されているため、深
いコンタクトホールに合わせて絶縁積層体をエッチング
することによって、浅いコンタクトホールが形成される
導電体層を突き抜けたとしても、反射防止膜によってエ
ッチングが停止されることとなるため、他の導電体層と
の電気的短絡を防ぐことができるという効果を有する。

【００６８】本発明の請求項６記載の半導体装置の製造
方法においては、反射防止膜より上層に形成された導電
体層と反射防止膜より下層に形成された導電体層又は半
導体基板とに浅いコンタクトホールと深いコンタクトホ
ールとを形成する方法で反射防止膜より上層に形成され
た導電体層上に、この導電体層上に形成された絶縁膜と
エッチング選択性を有する絶縁膜からなるエッチングス
トッパ膜を形成することによって、深いコンタクトホー
ルを形成するため浅いコンタクトホールにおいて過剰に
エッチングされることとなってもエッチングストッパ膜
上で停止されることとなるため、浅いコンタクトホール
において導電体層を突き抜けることを防ぐことができ安
定した電気的特性を有する半導体装置を得ることができ
るという効果を有する。

【００６９】本発明の請求項７記載の半導体装置の製造
方法においては、第１のエッチングストッパ膜より下層
に形成された第１の導電体層又は半導体基板と第１のエ
ッチングストッパ膜より上層に形成された第２の導電体
層とに深いコンタクトホールと浅いコンタクトホールと
を形成する方法で、第１のエッチングストッパ膜より上
層に形成された第２の導電体層上に、この第２の導電体
層上に形成された絶縁膜とエッチング選択性を有する絶
縁膜からなる第２のエッチングストッパ膜を形成するこ
とによって、深いコンタクトホールを形成するため浅い
コンタクトホールにおいて過剰にエッチングされること
となっても、第２のエッチングストッパ膜上でエッチン
グが停止されることとなるため、浅いコンタクトホール
において、第２の導電体層を突き抜けることを防ぐこと
ができ、安定した電気的特性を有する半導体装置を得る
ことができるという効果を有する。

【図面の簡単な説明】

【図１】 本発明の実施の形態１である半導体装置の製
造方法を示す製造工程断面図である。

【図２】 本発明の実施の形態１である半導体装置の製
造方法を示す製造工程断面図である。

【図３】 本発明の実施の形態２である半導体装置の製
造方法を示す製造工程断面図である。

【図４】 本発明の実施の形態３である半導体装置の製
造方法を示す製造工程断面図である。

【図５】 本発明の実施の形態４である半導体装置の製
造方法を示す製造工程断面図である。

【図６】 本発明の実施の形態４である半導体装置の製
造方法を示す製造工程断面図である。

【図７】 本発明の実施の形態５である半導体装置の製
造方法を示す製造工程断面図である。

【図８】 本発明の実施の形態５である半導体装置の製
造方法を示す製造工程断面図である。

【図９】 本発明の実施の形態５である半導体装置の製
造方法を示す製造工程断面図である。

【図１０】 従来の半導体装置の製造方法の一工程を示
す断面図である。

【符号の説明】

１ 基板、２ 第１の配線、３ 第１の層間絶縁膜、５
第２の配線、６ 第２の層間絶縁膜、８ 第３の配
線、９ 第３の層間絶縁膜、１０ 第３のコンタクトホ
ール、１５ 第４のコンタクトホール、１８ 第７の配
線、１９ エッチングストッパ膜、２０ 第６のコンタ
クトホール、２４ ＳＡＣストッパ膜。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に絶縁膜と導電体層とをそ
   れぞれ所定パターンで複数層交互に形成し、上記複数の
   絶縁膜が互いに連接して積層されてなる絶縁積層体の上
   面に形成される導電体層と上記絶縁積層体下に形成され
   た導電体層又は半導体基板とを電気的に接続するため、
   上記絶縁積層体をエッチングしてコンタクトホールを形
   成する半導体装置の製造方法において、上記絶縁積層体
   の下層に位置する絶縁膜上に形成する反射防止膜を、当
   該絶縁膜より上層に形成される絶縁膜とエッチング選択
   性を有する絶縁物で構成するとともに、上記絶縁膜のパ
   ターニング後も上記反射防止膜を除去せず残存させてお
   くことにより、上記コンタクトホールを形成するための
   上記絶縁積層体のエッチング工程において、上記反射防
   止膜で一旦エッチングを停止させるようにしたことを特
   徴とする半導体装置の製造方法。
2. 【請求項２】 反射防止膜より下層に位置する半導体基
   板又は同一導電体層上に絶縁積層体を単一のマスクパタ
   ーンでエッチングして互いに深さの異なるコンタクトホ
   ールを形成する方法において、上記反射防止膜より上層
   に形成された絶縁膜を当該反射防止膜と選択的にエッチ
   ングできる条件にてエッチングし、当該反射防止膜で一
   旦エッチングを停止させた後、エッチング条件を変更
   し、当該反射防止膜をエッチングした後、さらに当該反
   射防止膜より下層に形成された絶縁膜をエッチングし、
   上記半導体基板又は同一の導電体層まで達する互いに深
   さの異なるコンタクトホールを形成するようにしたこと
   を特徴とする請求項１記載の半導体装置の製造方法。
3. 【請求項３】 絶縁積層体に除去せず残存させておく反
   射防止膜を、上記絶縁積層体の最下層の絶縁膜上に形成
   するものとしたことを特徴とする請求項１又は２記載の
   半導体装置の製造方法。
4. 【請求項４】 絶縁膜の表面を平坦化した後、当該絶縁
   膜の表面に反射防止膜を形成するようにしたことを特徴
   とする請求項１〜３のいずれかに記載の半導体装置の製
   造方法。
5. 【請求項５】 反射防止膜より下層に位置する半導体基
   板又は導電体層上に形成する深いコンタクトホールと、
   上記反射防止膜の表面上に位置する導電体層上に形成す
   る浅いコンタクトホールとを、単一マスクパターンで絶
   縁積層体をエッチングして形成するようにしたことを特
   徴とする請求項１〜４のいずれかに記載の半導体装置の
   製造方法。
6. 【請求項６】 反射防止膜より下層に位置する半導体基
   板又は導電体層上に形成する深いコンタクトホールと、
   上記反射防止膜より上層に位置する導電体層上に形成す
   る浅いコンタクトホールとを、単一マスクパターンで絶
   縁積層体をエッチングして形成する方法において、上記
   反射防止膜より上層に形成された上記導電体層の表面
   に、当該導電体層より上層に形成された絶縁膜とエッチ
   ング選択性を有する絶縁物からなるエッチングストッパ
   膜を形成することにより、上記深いコンタクトホール及
   び上記浅いコンタクトホールとを形成するためのエッチ
   ング工程において、上記反射防止膜及び上記エッチング
   ストッパ膜で一旦エッチングを停止させるようにしたこ
   とを特徴とする請求項１〜５のいずれかに記載の半導体
   装置の製造方法。
7. 【請求項７】 半導体基板上に絶縁膜と導電体層とをそ
   れぞれ所定パターンで複数層交互に形成し、上記複数の
   絶縁膜が互いに連接して形成されてなる絶縁積層体下に
   形成された第１の導電体層又は半導体基板、及び当該第
   １の導電体層より上層に形成された第２の導電体層と、
   さらに当該第２の導電体層より上層に形成される第３の
   導電体層とを電気的に接続するため、単一のマスクパタ
   ーンで上記絶縁積層体をエッチングして浅いコンタクト
   ホールと深いコンタクトホールとを形成する半導体装置
   の製造方法において、上記絶縁積層体の上記第１の導電
   体層又は半導体基板より上層に、かつ上記第２の導電体
   層より下層に形成された絶縁膜上に、当該絶縁膜より上
   層に形成される絶縁膜とエッチング選択性を有する絶縁
   物からなる第１のエッチングストッパ膜が形成され、上
   記第２の導電体層の表面に当該第２の導電体層より上層
   に形成される絶縁膜とエッチング選択性を有する絶縁物
   からなる第２のエッチングストッパ膜を形成することに
   より、上記深いコンタクトホール及び浅いコンタクトホ
   ールを形成するための上記絶縁積層体のエッチング工程
   において、上記第１のエッチングストッパ膜及び第２の
   エッチングストッパ膜で一旦エッチングを停止させた
   後、当該第１のエッチングストッパ膜及び第２のエッチ
   ングストッパ膜をエッチングし、さらに当該第１のエッ
   チングストッパ膜より下層に形成された絶縁膜をエッチ
   ングすることにより、上記深いコンタクトホール及び浅
   いコンタクトホールを形成するようにしたことを特徴と
   する半導体装置の製造方法。