JP3482171B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ゲート電極に対し
て自己整合的に形成されたコンタクトを有する半導体装
置及びその製造方法に関するものである。

【０００２】

【従来の技術】近年、半導体装置の微細化・高集積化に
つれて、ＭＯＳトランジスタのゲート電極や拡散層と配
線層とを接続するための接続孔（つまり、接続孔を導電
性材料で埋めてなるコンタクト）の寸法は各世代毎にま
すます小さくなってきている。しかし、マスク合わせの
精度は加工寸法の縮小率に比例しなくなってきており、
そのため全体としては加工寸法の微細化ほどには素子の
集積度は向上しなくなってきている。

【０００３】このマスク合わせの余裕度を改善する方法
として、最近ではゲート電極に対し自己整合的にコンタ
クトを形成する方法（以下、「セルフアラインコンタク
ト」と呼ぶ）の検討がさかんに行われている。一般に、
セルフアラインコンタクトを形成する際には、ゲート電
極をシリコン窒化膜で覆い、そのシリコン窒化膜をエッ
チングストッパーとしてシリコン酸化膜等の層間絶縁膜
をエッチングし、拡散層に到達する接続孔を形成する。
そのため、ゲート電極はシリコン窒化膜で完全に覆われ
ていることが望ましい。

【０００４】図８は、従来例の半導体装置の断面図であ
る。同図に示すように、Ｓｉ基板１０１上にはトレンチ
型の素子分離用絶縁膜１０２が設けられており、この素
子分離用絶縁膜１０２によって囲まれる活性領域にトラ
ンジスタが形成されている。トランジスタは、シリコン
酸化膜からなるゲート絶縁膜１０３と、ゲート絶縁膜１
０３の上に形成されたポリシリコン膜からなるゲート電
極１０４と、ゲート電極１０４の上に形成されたシリコ
ン窒化膜からなる絶縁体キャップ１０５と、ゲート電極
１０４の側面上及び基板上に跨って形成されたシリコン
酸化膜からなる保護酸化膜１０６と、ゲート電極１０４
及び絶縁体キャップ１０５の各側面に跨って形成された
シリコン窒化膜からなる窒化膜サイドウォール１０７
と、Ｓｉ基板１０１内に形成されたＬＤＤ領域１１０及
び高濃度ソース・ドレイン領域１１１とを備えている。
そして、基板上に形成された層間絶縁膜１０８を貫通し
て高濃度ソース・ドレイン領域１１１に到達するコンタ
クト１０９が設けられている。このコンタクト１０９の
一部は、マスクずれの方向によっては、絶縁体キャップ
１０５や窒化膜サイドウォール１０７に接触しており、
セルフアラインコンタクトとなっている。

【０００５】製造工程においては、ウェル（図示せず）
が形成された半導体基板１０１上にシリコン酸化膜を形
成し、その後、ポリシリコン膜及びシリコン窒化膜を順
次堆積した後、リソグラフィ及びドライエッチングによ
り、シリコン窒化膜及びポリシリコン膜をパターニング
して、絶縁体キャップ１０５及びゲート電極１０４を形
成する。この時、シリコン酸化膜も同じ形状にパターニ
ングしてゲート絶縁膜１０３を形成するのが一般的であ
る。次に、酸素雰囲気中で熱処理することにより、ゲー
ト電極１０４の側面及びＳｉ基板１０１に跨るシリコン
酸化膜からなる保護酸化膜１０６を形成する。その後、
基板の全面上にシリコン窒化膜を堆積し、全面エッチバ
ックすることにより、絶縁体キャップ１０５及びゲート
電極１０４の側面上にシリコン窒化膜からなる窒化膜サ
イドウォール１０７を形成する。その後、層間絶縁膜１
０８を形成し、高濃度ソース・ドレイン領域１１１から
の電極引き出しのためのコンタクト１０９を形成する。

【０００６】この構造では、ゲート電極１０４を構成す
るポリシリコン膜がシリコン窒化膜からなる絶縁体キャ
ップ１０５及び窒化膜サイドウォール１０７で覆われて
いるために、コンタクト開口の際シリコン窒化膜をスト
ッパーにしたドライエッチングを行えばセルフアライン
コンタクトが形成できる。

【０００７】以上のように、上記従来例による半導体装
置の製造方法では、上記窒化膜サイドウォール１０７の
形成前に熱酸化を行なって保護酸化膜１０６を形成す
る。この酸化膜を形成しないと、窒化膜サイドウォール
１０７とＳｉ基板１０１とが直接接するので、窒化膜か
ら加わるストレスによるゲート酸化膜の膜質劣化やシン
ターによるプロセス中のダメージ回復が不十分なための
トランジスタ特性のばらつきが生じる。故に、窒化膜サ
イドウォール１０７とＳｉ基板１０１とが直接接するこ
とを避けるために保護酸化膜１０６は必要である。

【０００８】

【発明が解決しようとする課題】ところで、半導体装置
の微細化・高集積化にあわせて、ゲート電極の低抵抗化
も重要な課題となっている。そのため、ＭＯＳトランジ
スタのゲート電極構造も、図８に示すポリシリコン単層
膜から、ポリサイドやポリメタル等のようなポリシリコ
ン膜上に低抵抗の金属や金属化合物（珪化物や窒化物な
ど）またはそれらの多層膜を積層した構造へと変化して
きている。

【０００９】しかしながら、上記金属や金属化合物（珪
化物や窒化物など）の中には耐酸化性が極めて低いもの
が多い。そのために、ポリサイドやポリメタル構造のゲ
ート電極を有する半導体装置おいては、熱酸化により図
８に示す保護酸化膜１０６を形成する工程を導入するこ
とができないという不具合があった。

【００１０】一方、熱酸化による保護酸化膜の形成の代
わりに、ＣＶＤ等によるシリコン酸化膜の堆積によりシ
リコン窒化膜と半導体基板が直接接することを避ける方
法も考えられている。図９は、このような構造を有する
半導体装置の断面図である。同図に示すように、ポリシ
リコン膜からなる下部ゲート電極１０４ａの上には、高
融点金属（又はその珪化物）からなる上部ゲート電極１
０４ｂが設けられている。そして、絶縁体キャップ１０
５，上部ゲート電極１０４ｂ及び下部ゲート電極１０４
ａの各側面に及びＳｉ基板１０１に跨るＬ字状のＣＶＤ
保護酸化膜１１５を形成し、この上に窒化膜サイドウォ
ール１０７を形成している。その他の部分の構造は、図
８に示す構造と同じである。

【００１１】ところが、図９に示す構造においては、層
間絶縁膜１０８を貫通する接続孔を形成する際、図９中
の領域Ｒetに示すように、窒化膜サイドウォール１０７
の上端部分がエッチングされてしまうことがあった。こ
れは、この方法では接続孔内に窒化膜サイドウォール，
絶縁体キャップが露出した際に、ＣＶＤ保護酸化膜１１
５の上端も接続孔内に露出するために、この部分がエッ
チングされると、窒化膜サイドウォール１０７が両面か
らエッチング作用を受ける結果、シリコン酸化膜などの
層間絶縁膜とシリコン窒化膜との充分な選択比がとれな
くなるためと考えられる。

【００１２】本発明の目的は、いわゆるポリメタルやポ
リサイド構造など、ポリシリコン膜の上に特に耐酸化性
が低い低抵抗層を有するゲート電極を備えた場合におい
ても、ゲート電極をシリコン窒化膜により有効に保護す
る手段を講ずることにより、信頼性の高い半導体装置及
びその製造方法を提供することにある。

【００１３】

【課題を解決するための手段】本発明の半導体装置は、
半導体基板の上に形成されたゲート絶縁膜と、上記ゲー
ト絶縁膜の上に形成され、シリコン膜からなる下部電極
と少なくとも最上部が金属を含む材料からなる上部電極
とを積層して構成されるゲート電極と、上記ゲート電極
の上に形成され少なくとも最上部がシリコン窒化膜によ
り構成される絶縁体キャップと、上記下部電極のうちの
上部側面上と、上記上部電極及び上記絶縁体キャップの
側面上とに跨って形成された第１の窒化膜サイドウォー
ルと、上記下部電極のうちの下部側面上と、上記半導体
基板の上面上とに跨って形成された保護酸化膜と、上記
第１の窒化膜サイドウォール及び保護酸化膜の上に形成
された第２の窒化膜サイドウォールと、上記半導体基板
内における上記ゲート電極の側方に位置する領域に形成
された不純物拡散領域と、上記半導体基板上に形成され
た層間絶縁膜と、上記層間絶縁膜を貫通して上記不純物
拡散領域に到達する上記ゲート電極に対して自己整合的
に形成されたコンタクトとを備えている。

【００１４】これにより、ゲート電極のうち耐酸化性の
よくない金属を含む材料からなる部分を含む上部電極の
上面及び側面は窒化膜で覆われているので、保護酸化膜
を形成するための酸化工程で上部電極がダメージを受け
ることはない。一方、コンタクトを形成する際の接続孔
を形成する際に、第２の窒化膜サイドウォール及び絶縁
体キャップが接続孔内に露出しても、第２の窒化膜サイ
ドウォールの上端部における下地が第１の窒化膜サイド
ウォールであるので、第２の窒化膜サイドウォールのエ
ッチング選択比の悪化を生じることはない。また、各窒
化膜サイドウォールと下部電極の少なくとも下端部との
間には保護酸化膜が介在しているので、窒化膜から下部
電極及び半導体基板へのストレスに印加に起因する不具
合は生じない。よって、信頼性の低下を招くことなく、
低抵抗化されたゲート電極とセルフアラインコンタクト
とを併せて有する半導体装置を得ることができる。

【００１５】上記上部電極が上記下部電極の上面に直接
接触するように、上記上部電極及び下部電極が積層され
ている場合には、上述の効果を発揮しうるポリメタルゲ
ート構造又はポリサイドゲート構造を有するＭＩＳＦＥ
Ｔが得られる。

【００１６】その場合、上記第１の窒化膜サイドウォー
ルは、上記下部電極の一部の側面を覆っており、上記保
護酸化膜は、上記下部電極のうち上記一部を除く他の部
分の側面と上記半導体基板の上面との上に形成されてい
るのが一般的である。

【００１７】また、上記上部電極と上記下部電極との間
に介在する電極間絶縁膜をさらに備え、上記上部電極を
制御ゲート電極とし、上記下部電極を浮遊ゲート電極と
することができる。

【００１８】これにより、信頼性の低下を招くことな
く、低抵抗化されたゲート電極とセルフアラインコンタ
クトとを併せて有する不揮発性メモリのメモリセルトラ
ンジスタとして機能する半導体装置が得られる。

【００１９】その場合、上記制御ゲート電極である上部
電極は、単層の金属膜によって構成されていてもよい
し、シリコン膜と金属を含む導体膜とを順次積層して構
成されていてもよい。

【００２０】また、上記第１の窒化膜サイドウォール
を、上記上部電極と上記電極間絶縁膜の少なくとも一部
との側面上のみに形成しておき、上記保護酸化膜を、少
なくとも上記下部電極全体の側面上に形成しておくこと
により、電極間絶縁膜の上方では上部電極の側面上に第
１の窒化膜サイドウォールが形成され、電極間絶縁膜の
下方では下部電極の側面上に保護酸化膜が形成された構
造となる。

【００２１】さらに、上記第１の窒化膜サイドウォール
を、上記上部電極と上記電極間絶縁膜と上記下部電極の
一部との側面上に形成しておき、上記保護酸化膜を、上
記下部電極の上記一部を除く他部の側面と上記半導体基
板の上面との上に形成しておくこともできる。これによ
り、バーズビークのない電極間絶縁膜が得られ、制御ゲ
ート電極と浮遊ゲート電極との容量カップリング機能が
高くなる。

【００２２】本発明の半導体装置の製造方法は、半導体
基板の上に、ゲート絶縁膜と、シリコン膜からなる下部
電極膜と、少なくとも最上部が金属を含む材料からなる
上部電極膜と、少なくとも最上部がシリコン窒化膜から
なるキャップ用絶縁膜を形成する工程（ａ）と、上記キ
ャップ用絶縁膜及び上記上部電極膜の全体をエッチング
して絶縁体キャップ及びゲート電極の上部電極を形成
し、下部電極膜の上部をエッチングし、下部電極膜の下
部が未エッチングの状態でエッチングを停止させる工程
（ｂ）と、上記工程（ｂ）でパターニングされた絶縁体
キャップ及び上部電極の側面上と、下部電極膜のうちエ
ッチングされた上部の側面上とに跨る第１の窒化膜サイ
ドウォールを形成する工程（ｃ）と、上記第１の窒化膜
サイドウォール及び絶縁体キャップをマスクとして、上
記下部電極膜のうち未エッチングの下部をエッチングし
て、ゲート電極の下部電極を形成する工程（ｄ）と、熱
酸化を行って、上記ゲート電極の下部電極のうち上記第
１の窒化膜サイドウォールよりも下方に位置する下部側
面上と上記半導体基板の上面上とに跨る保護酸化膜を形
成する工程（ｅ）と、上記第１の窒化膜サイドウォール
及び保護酸化膜の上に第２の窒化膜サイドウォールを形
成する工程（ｆ）と、上記半導体基板内における上記ゲ
ート電極の側方に位置する領域に不純物拡散領域を形成
する工程（ｇ）と、上記半導体基板上に層間絶縁膜を形
成する工程（ｈ）と、上記層間絶縁膜を貫通して上記不
純物拡散領域に到達するコンタクト孔を上記ゲート電極
に対して自己整合的に形成する工程（ｉ）とを備えてい
る。

【００２３】この方法により、工程（ｅ）で保護酸化膜
を形成する際には、すでに工程（ｄ）において少なくと
も最上部が金属を含む材料からなる上部電極の側面は第
１の窒化膜サイドウォールによって覆われているので、
上部電極の金属を含む材料で構成されている領域が酸化
されて劣化をきたすことはない。一方、工程（ｉ）にお
いて、コンタクトを形成する際には、接続孔がゲート電
極にオーバーラップしても、第２の窒化膜サイドウォー
ル，第１の窒化膜サイドウォール及び絶縁体キャップに
よって、接続孔がゲート電極にまで開口されるのが確実
に阻止される。さらに、最終の仕上がり形状では、下部
電極の下端部の側面は必ず保護酸化膜によって覆われた
構造となるので、第２の窒化膜サイドウォールによるス
トレスが半導体基板やゲート電極に作用することはな
い。したがって、信頼性の高いセルフアラインコンタク
ト構造を有する半導体装置が形成されることになる。

【００２４】上記工程（ａ）では、上記上部電極膜が上
記下部電極膜の上面に直接接触するように、上記上部電
極膜及び下部電極膜を積層することにより、信頼性の高
いセルフアラインコンタクト構造を有するＭＩＳＦＥＴ
として機能するトランジスタが形成される。

【００２５】その場合、上記工程（ｂ）では、上記下部
電極膜の一部がエッチングされ他部が未エッチングの状
態でエッチングを停止させ、上記工程（ｃ）では、上記
第１の窒化膜サイドウォールを上記下部電極膜の一部の
側面上に形成し、上記工程（ｅ）では、上記保護酸化膜
を上記下部電極のうち上記一部を除く他部の側面と半導
体基板の上面との上に形成することにより、上部電極膜
の全側面を第１の窒化膜サイドウォールによって確実に
覆うことができる。

【００２６】また、上記工程（ａ）では、上記シリコン
膜を互いに選択的にエッチングすることが可能な２つの
部分シリコン膜を積層して構成しておき、上記工程
（ｃ）では、上記２つの部分シリコン膜のうち下側の部
分シリコン膜をエッチングストッパーとして用いること
により、工程（ｂ）におけるエッチングの停止タイミン
グの制御が容易となる。

【００２７】上記工程（ａ）では、上記上部電極膜と上
記下部電極膜との間に電極間絶縁膜を形成しておき、上
記工程（ｂ）では、上記上部電極として制御ゲート電極
を形成し、上記工程（ｄ）では、上記下部電極として浮
遊ゲート電極を形成することにより、信頼性の高いセル
フアラインコンタクト構造を有し、不揮発性メモリのメ
モリセルトランジスタとして機能する半導体装置が形成
される。

【００２８】その場合、上記工程（ａ）では、上記上部
電極膜として、単層の金属膜を形成してもよいし、シリ
コン膜と金属を含む導体膜とを順次積層してもよい。

【００２９】上記工程（ｂ）では、上記電極間絶縁膜を
エッチングストッパーとして用い、上記下部電極膜全体
が未エッチングの状態でエッチングを停止させ、上記工
程（ｃ）では、上記第１の窒化膜サイドウォールを上記
上部電極膜と上記電極間絶縁膜の少なくとも一部の側面
のみに形成し、上記工程（ｅ）では、上記保護酸化膜を
少なくとも上記下部電極全体の側面上に形成することに
より、工程（ｂ）におけるエッチングの停止タイミング
の制御が容易となる。

【００３０】上記工程（ｂ）では、上記下部電極膜の一
部がエッチングされ他部が未エッチングの状態でエッチ
ングを停止させ、上記工程（ｃ）では、上記第１の窒化
膜サイドウォールを上記上部電極と上記電極間絶縁膜と
上記下部電極膜の一部との上に形成し、上記工程（ｅ）
では、上記保護酸化膜を上記下部電極のうち上記一部を
除く他部の側面と半導体基板の上面との上に形成するこ
とにより、保護酸化膜を形成する時点で電極間絶縁膜の
側面が第１の窒化膜サイドウォールによって覆われてい
るので、電極間絶縁膜にバーズビークが形成されるのを
確実に防止することができ、制御ゲート電極と浮遊ゲー
ト電極との容量カップリング機能の高い半導体装置が形
成される。

【００３１】

【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。

【００３２】（第１の実施形態）図１は、本発明の第１
の実施形態の半導体装置の断面図である。同図に示すよ
うに、Ｓｉ基板１０上にはトレンチ型素子分離用絶縁膜
１１が設けられており、この素子分離用絶縁膜１１によ
って囲まれる活性領域にトランジスタが配設されてい
る。トランジスタは、シリコン酸化膜からなるゲート絶
縁膜１３と、ゲート絶縁膜１３の上に形成されたポリシ
リコン膜及び低抵抗膜からなるゲート電極２１と、ゲー
ト電極２１の上に形成されたシリコン窒化膜からなる絶
縁体キャップ３１と、ゲート電極２１の一部の側面上及
び基板上に跨って形成されたシリコン酸化膜からなる保
護酸化膜３４と、ゲート電極２１の一部及び絶縁体キャ
ップ３１の各側面に跨って形成されたシリコン窒化膜か
らなる第１の窒化膜サイドウォール３２と、第１の窒化
膜サイドウォール３２及び保護酸化膜３４を覆うように
形成された第２の窒化膜サイドウォール３３と、Ｓｉ基
板１０内に形成されたＬＤＤ領域１４及び高濃度ソース
・ドレイン領域１５とを備えている。そして、基板上に
形成された層間絶縁膜３８を貫通して高濃度ソース・ド
レイン領域１５に到達するコンタクト４０と、該コンタ
クト４０につながり層間絶縁膜３８上に延びるメタル配
線４１とが設けられている。このコンタクト４０の一部
は、マスクずれの方向によっては、絶縁体キャップ３１
や窒化膜サイドウォール３２，３３に接触しており、セ
ルフアラインコンタクトとなっている。

【００３３】本実施形態の半導体装置の構造上の特徴
は、ゲート電極２１が、ポリシリコン膜からなる下部電
極２１ａと、窒化チタン膜及びタングステン膜の積層膜
である低抵抗膜からなる上部電極２１ｂとにより構成さ
れており、保護酸化膜３４は下部電極２１ａの下半分と
のみ接しており、保護酸化膜３４の上方においては、第
１の窒化膜サイドウォール３２が下部電極２１ａの上半
分，上部電極２１ｂ及び絶縁体キャップ３１と接してい
る点である。つまり、第２の窒化膜サイドウォール３２
の下地が、上方では第１の窒化膜サイドウォール３２に
より構成され、下方では保護酸化膜３４によって構成さ
れている。このような構造により、コンタクト４０を形
成する際のエッチングにおいては、第２の窒化膜サイド
ウォール３３及び絶縁体キャップ３１が露出しても、第
２の窒化膜サイドウォール３３の上端部における下地が
第１の窒化膜サイドウォール３２であるので、図９に示
すように保護酸化膜の一部がエッチングされることに起
因する第２の窒化膜サイドウォール３３のエッチング選
択比の悪化を生じることはない。また、耐酸化性のよく
ない低抵抗膜で構成される上部電極２１ｂの上面及び側
面は窒化膜で覆われているので、後に説明するように、
保護酸化膜３４を形成するための酸化工程で低抵抗膜が
ダメージを受けることはない。さらに、ゲート電極２１
の下端部の側面は必ず保護酸化膜３４によって覆われて
いるので、第１又は第２の窒化膜サイドウォール３２，
３３からゲート電極２１，ゲート絶縁膜１３又はシリコ
ン基板１０へのストレスの印加に起因するゲート絶縁膜
１３の膜質劣化やトランジスタ特性のばらつきなどの不
具合を抑制することができる。

【００３４】よって、ゲート電極２１の低抵抗化を図り
つつ、信頼性の低下を招くことなくセルフアラインコン
タクトの形成を実現できるのである。

【００３５】次に、図２（ａ）〜図２（ｅ）及び図３
（ａ）〜図３（ｅ）を参照しながら、本実施形態の半導
体装置の製造工程について説明する。

【００３６】まず、図２（ａ）に示す工程で、Ｓｉ基板
１０上に、活性領域を取り囲むトレンチ構造の素子分離
用絶縁膜１１を形成する。

【００３７】次に、図２（ｂ）に示す工程で、熱酸化法
によりＳｉ基板１０を酸化して、厚みが約１０ｎｍのシ
リコン酸化膜３を形成した後、ＣＶＤ法により、シリコ
ン酸化膜３の上に、厚みが１００ｎｍのポリシリコン膜
４と、厚みが約１０ｎｍの窒化チタン及び厚みが約９０
ｎｍのタングステンからなる低抵抗膜５と、厚みが約１
５０ｎｍのシリコン窒化膜１６とを順次堆積する。

【００３８】次に、図２（ｃ）に示す工程で、ゲート電
極形成用のレジスト膜５０の形成とドライエッチングと
を行なって、シリコン窒化膜１６，低抵抗膜５及びポリ
シリコン膜４をパターニングして、絶縁体キャップ３１
及び上部電極２１ｂを形成する。ただし、ポリシリコン
膜４は約半分程度の厚み（５０ｎｍ）分だけ除去する。
このようなエッチングを円滑に行なうためには、予めポ
リシリコン膜４を２段階に分けて堆積しておくことが好
ましい。例えば、下層ポリシリコン膜を厚み５０ｎｍ程
度堆積した時点で下層ポリシリコン膜内に高濃度のｎ型
（又はｐ型）不純物をドープしておき、その上にノンド
ープの上層ポリシリコン膜を厚み５０ｎｍだけ堆積して
おくと、下層ポリシリコン膜と上層ポリシリコン膜との
エッチング選択比を大きくすることができる。そして、
上層ポリシリコン膜のみを効率よく除去できる条件でエ
ッチングを行なうことにより、図２（ｃ）に示す状態
で、パターニングを停止させることが容易となる。

【００３９】次に、図２（ｄ）に示す工程で、レジスト
膜５０を除去した後、基板の全面上に厚みが約１０ｎｍ
のサイドウォール用シリコン窒化膜を堆積し、これをエ
ッチバックして、図２（ｃ）に示す工程でパターニング
された部分のみの側面に第１の窒化膜サイドウォール３
２を形成する。この時点で、絶縁体キャップ３１及び上
部電極２１ｂの側面は完全にシリコン窒化膜で覆われて
いる。

【００４０】次に、図２（ｅ）に示す工程で、絶縁体キ
ャップ３１及び第１の窒化膜サイドウォール３２をマス
クとして、ポリシリコン膜４の残存部分及びシリコン酸
化膜３をパターニングして、下部電極２１ａ及びゲート
絶縁膜１３を形成する。さらに、絶縁体キャップ３１や
第１の窒化膜サイドウォール３２をマスクとして、Ｓｉ
基板１０内に低濃度不純物のイオン注入を行なって、ゲ
ート電極２１に対して自己整合的にＬＤＤ（低濃度ソー
ス・ドレイン）領域１４を形成する。なお、図３（ａ）
に示す保護酸化膜３４の形成後にＬＤＤ領域１４を形成
するためのイオン注入を行なってもよい。

【００４１】次に、図３（ａ）に示す工程で、ゲート電
極２１の下部電極２１ａ及びＳｉ基板１０の露出してい
る部分を酸化して、第１の窒化膜サイドウォール３２の
下方に厚みが約１０ｎｍの保護酸化膜３４を形成する。
その後、基板の全面上に厚みが約８０ｎｍのサイドウォ
ール用シリコン窒化膜を堆積した後、これをエッチバッ
クして、第１の窒化膜サイドウォール３２及び保護酸化
膜３４の上に第２の窒化膜サイドウォール３３を形成す
る。その後、絶縁体キャップ３１及び第２の窒化膜サイ
ドウォール３３をマスクとして、Ｓｉ基板１０内に高濃
度不純物のイオン注入を行なって、高濃度ソース・ドレ
イン領域１５を形成する。

【００４２】その後、図３（ｂ）に示す工程で、基板上
に厚みが約１μｍのＣＶＤシリコン酸化膜を堆積した
後、ＣＭＰ研磨によりこれを平坦化して、厚みが約６０
０ｎｍの層間絶縁膜３８を形成する。

【００４３】次に、図３（ｃ）に示す工程で、層間絶縁
膜３８の上にコンタクト開口用のレジスト膜５１を形成
し、これをマスクとしてドライエッチングを行なって、
層間絶縁膜３８を貫通して高濃度ソース・ドレイン領域
１５に到達する接続孔３９を開口する。なお、図３
（ｃ）に示す断面とは別の断面において、もう一方の高
濃度ソース・ドレイン領域１５に到達する接続孔３９が
開口される。そのとき、各接続孔３９間の距離に余裕度
がない時には、少なくともいずれかの接続孔３９内に第
２の窒化膜サイドウォール３３及び絶縁体キャップ３１
の表面が露出する状態となる。

【００４４】その後、図３（ｄ）に示す工程で、接続孔
３９をタングステンなどで埋めてコンタクト４０を形成
した後、層間絶縁膜３８の上にアルミニウム合金膜など
からなるメタル配線４１を形成する。

【００４５】本実施形態の製造工程によると、図２
（ｅ）に示すゲート電極２１のパターニングを行なった
時点において、低抵抗膜からなる上部電極２１ｂの上面
及び側面が窒化膜（絶縁体キャップ３１及び第１の窒化
膜サイドウォール３２）で覆われていてその表面が露出
していない。従って、図２（ｅ）から図３（ａ）に示す
工程において、保護酸化膜３４を形成するための酸化工
程を行なっても、低抵抗膜が異常に酸化されることはな
い。すなわち、上部電極２１ｂを構成する低抵抗膜とし
て、窒化チタンや金属チタン、チタンシリサイド等の耐
酸化性の弱い材料からなる膜を使用することができる。

【００４６】そして、図３（ｃ）に示す接続孔形成工程
において、絶縁体キャップ３１及び第２の窒化膜サイド
ウォール３３が接続孔３９内で露出することがあって
も、第２の窒化膜サイドウォール３３と絶縁体キャップ
３１との間にはシリコン酸化膜ではなく窒化膜（第１の
窒化膜サイドウォール３２）が介在しているので、図９
に示す従来の半導体装置のごとく第２の窒化膜サイドウ
ォール３３の上端部が選択比の劣化によってエッチング
されてしまうことはない。つまり、セルフアラインコン
タクトを容易に形成することができる。また、最終的に
ゲート電極２１の下端部の側面は必ず保護酸化膜３４に
よって覆われた構造になるので、第１又は第２の窒化膜
サイドウォール３２，３３からゲート電極２１，ゲート
絶縁膜１３又はシリコン基板１０へのストレスの印加に
起因するゲート絶縁膜１３の膜質劣化やトランジスタ特
性のばらつきなどの不具合を抑制することができる。

【００４７】なお、本実施形態において、絶縁体キャッ
プ３１は少なくとも最上層がシリコン窒化膜であればよ
く、例えばシリコン酸化膜とシリコン窒化膜の２層また
は３層の積層膜であってもよい。

【００４８】下部電極２１ａを構成するポリシリコン膜
４は、上述のように高濃度ドープポリシリコン膜とノン
ドープポリシリコン膜とを積層したものだけでなく、他
の構成を採ることもできる。例えば、ポリシリコン膜に
代えて単層の非晶質シリコン膜を用いてもよい。また、
成膜条件の異なるシリコン膜（例えばポリシリコン膜＋
非晶質シリコン膜など）の積層膜を用いてもよい。ま
た、上下２層のポリシリコン膜の間に、図２（ｃ）に示
す工程の際のストッパーとなる膜を挿入することも可能
である。

【００４９】また、本実施形態においては、ゲート絶縁
膜となるシリコン酸化膜３を形成する前にトレンチ型の
素子分離用絶縁膜１１を形成しているが、ＬＯＣＯＳ法
による素子分離用絶縁膜を設けても構わない。

【００５０】さらに、ゲート絶縁膜となるシリコン酸化
膜を形成した後にトレンチ型の素子分離用絶縁膜を形成
する方法（例えば特開平７―３２４７４９号公報に開示
されている方法など）に対しても、本実施形態を適用す
ることができる。

【００５１】（第２の実施形態）図４は、本発明の第２
の実施形態に係る半導体装置である不揮発性メモリのメ
モリセルトランジスタの断面図である。同図に示すよう
に、Ｓｉ基板１０上にはトレンチ型の素子分離用絶縁膜
１１が設けられており、この素子分離用絶縁膜１１によ
って囲まれる活性領域に不揮発性メモリのメモリセルト
ランジスタが配設されている。このトランジスタは、Ｓ
ｉ基板１０の上に、シリコン酸化膜からなるトンネル絶
縁膜６１と、ポリシリコン膜からなり下部電極に相当す
る浮遊ゲート電極６２と、シリコン酸化膜からなる電極
間絶縁膜６３と、ポリシリコン部６４ａ及び低抵抗部６
４ｂからなり上部電極に相当する制御ゲート電極６４
と、制御ゲート電極６４の上に形成されたシリコン窒化
膜からなる絶縁体キャップ６５と、浮遊ゲート電極６２
の側面上及び基板上に跨って形成されたシリコン酸化膜
からなる保護酸化膜６７と、制御ゲート電極６４及び絶
縁体キャップ６５の各側面に跨って形成されたシリコン
窒化膜からなる第１の窒化膜サイドウォール６６と、第
１の窒化膜サイドウォール６６及び保護酸化膜６７を覆
うように形成された第２の窒化膜サイドウォール６８
と、Ｓｉ基板１０内に形成されたソース・ドレイン領域
７１とを備えている。そして、基板上に形成された層間
絶縁膜３８を貫通してソース・ドレイン領域７１に到達
するコンタクト６９と、該コンタクト６９につながり層
間絶縁膜３８上に延びるメタル配線７０とが設けられて
いる。このコンタクト６９の一部は、マスクずれの方向
によっては、絶縁体キャップ６５や窒化膜サイドウォー
ル６６，６８に接触しており、セルフアラインコンタク
トとなっている。

【００５２】本実施形態の半導体装置の構造上の特徴
は、制御ゲート電極６４が、ポリシリコン膜からなるポ
リシリコン部６４ａと、窒化チタン膜及びタングステン
膜の積層膜からなる低抵抗部６４ｂとにより構成されて
おり、保護酸化膜６７は電極間絶縁膜６３の下方で浮遊
ゲート電極６２のみに接しており、電極間絶縁膜６３の
上方においては、第１の窒化膜サイドウォール６６が制
御ゲート電極６４のポリシリコン部６４ａ，低抵抗部６
４ｂ及び絶縁体キャップ６５と接している点である。つ
まり、第２の窒化膜サイドウォール６８の下地が、上方
では第１の窒化膜サイドウォール６６により構成され、
下方では保護酸化膜６７によって構成されている。この
ような構造により、コンタクト６９を形成する際のエッ
チングにおいては、第２の窒化膜サイドウォール６８及
び絶縁体キャップ６５が露出しても、第２の窒化膜サイ
ドウォール６８の上端部における下地が第１の窒化膜サ
イドウォール６６であるので、図９に示すように保護酸
化膜の一部がエッチングされることに起因する第２の窒
化膜サイドウォール６８のエッチング選択比の悪化を生
じることはない。また、耐酸化性のよくない制御ゲート
電極６４の低抵抗部６４ｂの上面及び側面は窒化膜で覆
われているので、後に説明するように、保護酸化膜６７
を形成するための酸化工程で低抵抗部６４ｂがダメージ
を受けることはない。よって、制御ゲート電極６４の低
抵抗化を図りつつ、信頼性の向上を図ることができるの
である。

【００５３】次に、図５（ａ）〜図５（ｄ）を参照しな
がら、本実施形態の半導体装置の製造工程について説明
する。

【００５４】まず、図５（ａ）に示す状態に至る前に、
上記第１の実施形態の製造工程と同様に、Ｓｉ基板１０
上に、活性領域を取り囲むトレンチ構造の素子分離用絶
縁膜１１を形成する。次に、熱酸化法によりＳｉ基板１
０を酸化して、厚みが約１０ｎｍのシリコン酸化膜６０
を形成した後、ＣＶＤ法により、シリコン酸化膜６０の
上に、厚みが約１００ｎｍの第１のポリシリコン膜７２
と、厚みが約２０ｎｍのシリコン酸化膜７３と、厚みが
約１００ｎｍの第２のポリシリコン膜と、厚みが約１０
ｎｍの窒化チタン及び厚みが約９０ｎｍのタングステン
からなる低抵抗膜と、厚みが約１５０ｎｍのシリコン窒
化膜とを順次堆積しておく。次に、ゲート電極形成用の
レジスト膜の形成とドライエッチングとを行なって、シ
リコン窒化膜，低抵抗膜及び第２のポリシリコン膜をパ
ターニングして、絶縁体キャップ６５と、制御ゲート電
極６４の低抵抗部６４ｂ及びポリシリコン部６４ａとを
順次形成する。このとき、シリコン酸化膜と第２のポリ
シリコン膜とのエッチング選択比を大きく採るのは容易
であるので、シリコン酸化膜７３をエッチングストッパ
ー膜として利用することができる。その後、レジスト膜
を除去しておく。

【００５５】次に、図５（ｂ）に示す工程で、基板の全
面上に厚みが約１０ｎｍのサイドウォール用シリコン窒
化膜を堆積し、これをエッチバックして、図５（ａ）に
示す工程でパターニングされた部分のみの側面に第１の
窒化膜サイドウォール６６を形成する。この時点で、絶
縁体キャップ６５と制御ゲート電極６４のポリシリコン
部６４ａ及び低抵抗部６４ｂの側面は完全にシリコン窒
化膜からなる第１の窒化膜サイドウォール６６で覆われ
ている。次に、絶縁体キャップ６５及び第１の窒化膜サ
イドウォール６６をマスクとして、シリコン酸化膜７
３，第１のポリシリコン膜７２及びシリコン酸化膜６０
をパターニングし、電極間絶縁膜６３，浮遊ゲート電極
６２及びトンネル絶縁膜６１を形成する。

【００５６】次に、図５（ｃ）に示す工程で、浮遊ゲー
ト電極６２及びＳｉ基板１０の露出している部分を酸化
して、電極間絶縁膜６３の下方に厚みが約１０ｎｍの保
護酸化膜６７を形成する。このとき、トンネル絶縁膜６
１のうち露出している端部付近において、浮遊ゲート電
極６２及びシリコン基板１０が酸化されるので、トンネ
ル絶縁膜６１の両端にはバーズビークが形成される。な
お、電極間絶縁膜６３の両端部において一部が露出して
いる場合には、その部分で浮遊ゲート電極６２及び制御
ゲート電極６４が酸化されるので、電極間絶縁膜６３の
両端部にもバーズビークが形成されることになる。

【００５７】その後、基板の全面上に厚みが約８０ｎｍ
のサイドウォール用シリコン窒化膜を堆積した後、これ
をエッチバックして、第１の窒化膜サイドウォール６６
及び保護酸化膜６７の上に第２の窒化膜サイドウォール
６８を形成する。さらに、絶縁体キャップ６５や第２の
窒化膜サイドウォール６８をマスクとして、Ｓｉ基板１
０内に不純物のイオン注入を行なって、浮遊ゲート電極
６２に対して自己整合的にソース・ドレイン領域７１を
形成する。

【００５８】その後、図５（ｄ）に示す工程で、基板上
に厚みが約１μｍのＣＶＤシリコン酸化膜を堆積した
後、ＣＭＰ研磨によりこれを平坦化して、厚みが約６０
０ｎｍの層間絶縁膜３８を形成する。次に、層間絶縁膜
３８の上にコンタクト開口用のレジスト膜７４を形成
し、これをマスクとしてドライエッチングを行なって、
層間絶縁膜３８を貫通してソース・ドレイン領域７１に
到達する接続孔７５を開口する。なお、図５（ｄ）に示
す断面とは別の断面において、もう一方のソース・ドレ
イン領域７１に到達する接続孔７５が開口される。その
とき、各接続孔７５間の距離に余裕度がない時には、少
なくともいずれかの接続孔７５内に第２の窒化膜サイド
ウォール６８及び絶縁体キャップ６５の表面が露出する
状態となる。

【００５９】その後の工程の図示は省略するが、第１の
実施形態の製造工程と同様に、接続孔７５をタングステ
ンなどで埋めてコンタクト６９を形成した後、層間絶縁
膜３８の上にアルミニウム合金膜などからなるメタル配
線７０を形成する。

【００６０】本実施形態の製造工程によると、図５
（ｂ）に示す浮遊ゲート電極６２のパターニングを行な
った時点において、耐酸化性の小さいタングステン膜を
有する低抵抗部６４ｂの上面及び側面が窒化膜（絶縁体
キャップ６５及び第１の窒化膜サイドウォール６６）で
覆われていてその表面が露出していない。従って、図５
（ｃ）に示す工程において、保護酸化膜６７を形成する
ための酸化工程を行なっても、低抵抗部６４ｂが異常に
酸化されることはない。すなわち、低抵抗部６４ｂを、
タングステン，窒化チタン，金属チタン、チタンシリサ
イド等の耐酸化性の弱い材料を含む膜によって構成する
ことができる。

【００６１】また、トンネル絶縁膜６１の両端部にゲー
トバーズビークが形成されることにより、浮遊ゲート電
極６２とソース・ドレイン領域７１との間に１５Ｖ前後
の高い電圧が印加されても、トンネル絶縁膜６１のうち
浮遊ゲート電極６２とソース・ドレイン領域７１との間
に位置する部分では比較的膜厚が大きいので、トンネル
絶縁膜６１の信頼性が高く維持されることになる。

【００６２】そして、図５（ｄ）に示す接続孔形成工程
において、絶縁体キャップ６５及び第２の窒化膜サイド
ウォール６８が接続孔７５内で露出することがあって
も、第２の窒化膜サイドウォール６８と絶縁体キャップ
６５との間にはシリコン酸化膜ではなく窒化膜（第１の
窒化膜サイドウォール６６）が介在しているので、図９
に示す従来の半導体装置のごとく第２の窒化膜サイドウ
ォール６８の上端部が選択比の劣化によってエッチング
されてしまうことはない。つまり、セルフアラインコン
タクトを容易に形成することができる。また、浮遊ゲー
ト電極６２の下端部の側面は必ず保護酸化膜６７によっ
て覆われているので、第１又は第２の窒化膜サイドウォ
ール６６，６８によるトンネル絶縁膜６１，浮遊ゲート
電極６２又はシリコン基板１０へのストレスの印加に起
因するトンネル絶縁膜６１の膜質劣化やメモリセルトラ
ンジスタ特性のばらつきなどの不具合を抑制することが
できる。

【００６３】なお、本実施形態において、絶縁体キャッ
プ６５は少なくとも最上層がシリコン窒化膜であればよ
く、例えばシリコン酸化膜とシリコン窒化膜の２層また
は３層の積層膜であってもよい。

【００６４】また、電極間絶縁膜は、シリコン酸化膜の
単層膜ではなく上下２層のシリコン酸化膜の間にシリコ
ン窒化膜を挟んだいわゆるＯＮＯ膜や、シリコン窒化膜
の上にシリコン酸化膜を積層したＯＮ膜により構成して
もよい。

【００６５】また、本実施形態においては、トンネル絶
縁膜となるシリコン酸化膜６０を形成する前にトレンチ
型の素子分離用絶縁膜１１を形成しているが、ＬＯＣＯ
Ｓ法による素子分離用絶縁膜を設けても構わない。

【００６６】さらに、トンネル絶縁膜となるシリコン酸
化膜を形成した後にトレンチ型の素子分離用絶縁膜を形
成する方法（例えば特開平７―３２４７４９号公報に開
示されている方法など）に対しても、本実施形態を適用
することができる。

【００６７】（第３の実施形態）図６は、本発明の第３
の実施形態に係る半導体装置である不揮発性メモリのメ
モリセルトランジスタの断面図である。同図に示すよう
に、Ｓｉ基板１０上にはトレンチ型の素子分離用絶縁膜
１１が設けられており、この素子分離用絶縁膜１１によ
って囲まれる活性領域に不揮発性メモリセルのトランジ
スタが配設されている。このトランジスタは、Ｓｉ基板
１０の上に、シリコン酸化膜からなるトンネル絶縁膜６
１と、ポリシリコン膜からなる浮遊ゲート電極６２と、
シリコン酸化膜からなる電極間絶縁膜６３と、ポリシリ
コン膜及び低抵抗膜からなる制御ゲート電極６４と、制
御ゲート電極６４の上に形成されたシリコン窒化膜から
なる絶縁体キャップ６５と、第１の窒化膜サイドウォー
ル６６と、保護酸化膜６７と、第２の窒化膜サイドウォ
ール６８とを備えており、基本的には、上記第２の実施
形態と同様の構造を有している。

【００６８】ここで、本実施形態の半導体装置の特徴
は、絶縁体キャップ６５及び制御ゲート電極６４の側面
だけでなく浮遊ゲート電極６２の一部（上部）の側面を
も覆う第１の窒化膜サイドウォール６６が設けられてお
り、保護酸化膜６７が浮遊ゲート電極６２のうち上記一
部（上部）を除く他部（下部）の側面と半導体基板１０
の上面とを覆っている点である。

【００６９】このような構造により、上記第２の実施形
態の半導体装置と同じ効果に加えて、電極間絶縁膜６３
の側面が第１の窒化膜サイドウォール６６によって覆わ
れているので、保護酸化膜６７の形成に伴うバーズビー
クのない電極間絶縁膜６３が得られる。したがって、制
御ゲート電極６４と浮遊ゲート電極６２との間の容量カ
ップリング機能を確保することができる。

【００７０】次に、図７（ａ）〜図７（ｄ）を参照しな
がら、本実施形態の半導体装置の製造工程について説明
する。

【００７１】まず、図７（ａ）に示す状態に至る前に、
上記第１の実施形態の製造工程と同様に、Ｓｉ基板１０
上に、活性領域を取り囲むトレンチ構造の素子分離用絶
縁膜１１を形成する。次に、熱酸化法によりＳｉ基板１
０を酸化して、厚みが約１０ｎｍのシリコン酸化膜６０
を形成した後、ＣＶＤ法により、シリコン酸化膜６０の
上に、厚みが約１００ｎｍの第１のポリシリコン膜７２
と、厚みが約２０ｎｍのシリコン酸化膜と、厚みが約１
００ｎｍの第２のポリシリコン膜と、厚みが約１０ｎｍ
の窒化チタン及び厚みが約９０ｎｍのタングステンから
なる低抵抗膜と、厚みが約１５０ｎｍのシリコン窒化膜
とを順次堆積しておく。次に、ゲート電極形成用のレジ
スト膜の形成とドライエッチングとを行なって、シリコ
ン窒化膜，低抵抗膜，第２のポリシリコン膜及びシリコ
ン酸化膜に加えて、第１のポリシリコン膜７２の一部を
もパターニングして、絶縁体キャップ６５と、制御ゲー
ト電極６４の低抵抗部６４ｂ及びポリシリコン部６４ａ
と、電極間絶縁膜６３とを順次形成した後、第１のポリ
シリコン膜７２の一部をエッチングする。つまり、第１
のポリシリコン膜７２の途中でエッチングを停止するの
である。

【００７２】なお、第１の実施形態で述べたように、本
実施形態においても、予め第１のポリシリコン膜７２
を、高濃度に不純物がドープされた下層ポリシリコン膜
とノンドープの上層ポリシリコン膜とに分けて堆積して
おき、下層ポリシリコン膜と上層ポリシリコン膜とのエ
ッチング選択比を大きくすることが好ましい。

【００７３】その後、図７（ｂ）〜（ｄ）に示す工程
で、上記第２の実施形態における図５（ｂ）〜図５
（ｄ）に示す処理と同様の処理を行なって、図６に示す
構造を有するメモリセルトランジスタを形成する。

【００７４】本実施形態の製造工程においては、上記第
２の実施形態と同様の効果に加えて、図７（ｃ）に示す
工程で、電極間絶縁膜６３の両端部が第１の窒化膜サイ
ドウォール６６によって覆われているので、電極間絶縁
膜６３の両端部におけるバーズビークの発生を抑制する
ことができる。すなわち、制御ゲート電極６４と浮遊ゲ
ート電極６２との容量カップリング機能をより確実に確
保することができる。

【００７５】なお、本実施形態においても、絶縁体キャ
ップ６５は少なくとも最上層がシリコン窒化膜であれば
よく、例えばシリコン酸化膜とシリコン窒化膜の２層ま
たは３層の積層膜であってもよい。

【００７６】また、電極間絶縁膜は、シリコン酸化膜の
単層膜ではなく上下２層のシリコン酸化膜の間にシリコ
ン窒化膜を挟んだいわゆるＯＮＯ膜や、シリコン窒化膜
の上にシリコン酸化膜を積層したＯＮ膜により構成して
もよい。

【００７７】また、本実施形態においても、トンネル絶
縁膜となるシリコン酸化膜６０を形成する前にトレンチ
型の素子分離用絶縁膜１１を形成しているが、ＬＯＣＯ
Ｓ法による素子分離用絶縁膜を設けても構わない。

【００７８】さらに、トンネル絶縁膜となるシリコン酸
化膜を形成した後にトレンチ型の素子分離用絶縁膜を形
成する方法（例えば特開平７―３２４７４９号公報に開
示されている方法など）に対しても、本実施形態を適用
することができる。

【００７９】（その他の実施形態）上記図４に示す第２
の実施形態の半導体装置の構造に代えて、第１の窒化膜
サイドウォール６６を制御ゲート電極６４のうち低抵抗
部６４ｂとポリシリコン部６４ａの一部との側面上にの
み形成する構造を採ることもできる。その場合にも、上
記第２の実施形態と同様の効果を発揮することができ
る。

【００８０】

【発明の効果】本発明の半導体装置によれば、シリコン
膜からなる下部電極の上に少なくとも最上部が金属を含
む材料からなる上部電極を積層したゲート電極を有する
とともにその上に絶縁体キャップを備えた半導体装置に
おいて、少なくとも上部電極及び絶縁体キャップの側面
上に形成された第１の窒化膜サイドウォールを設ける一
方、ゲート電極のうち第１の窒化膜サイドウォールによ
って覆われていない領域の側面と半導体基板の上面との
上に保護酸化膜とを設けて、この第１の窒化膜サイドウ
ォール及び保護酸化膜を下地とする第２の窒化膜サイド
ウォールによりゲート部の側面全体を覆う構造としたの
で、保護酸化膜を形成するための酸化工程における上部
電極のダメージと、コンタクトを形成する際の第２の窒
化膜サイドウォールのダメージとを防止しつつ、低抵抗
化されたゲート電極とセルフアラインコンタクトとを併
せて有する半導体装置を得ることができる。

【００８１】また、上記半導体装置は、本発明の半導体
装置の製造方法によって容易に実現することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における半導体装置の
断面図である。

【図２】（ａ）〜（ｅ）は、本発明の第１の実施形態に
おける半導体装置の製造工程のうちの前半部分を示す断
面図である。

【図３】（ａ）〜（ｄ）は、本発明の第１の実施形態に
おける半導体装置の製造工程のうちの後半部分を示す断
面図である。

【図４】本発明の第２の実施形態における半導体装置の
断面図である。

【図５】（ａ）〜（ｄ）は、本発明の第２の実施形態に
おける半導体装置の製造工程を示す断面図である。

【図６】本発明の第７の実施形態における半導体装置の
断面図である。

【図７】（ａ）〜（ｄ）は、本発明の第３の実施形態に
おける半導体装置の製造工程を示す断面図である。

【図８】従来の熱酸化法を利用した製造方法によって形
成された半導体装置の断面図である。

【図９】従来のＣＶＤ酸化膜を利用した半導体装置の断
面図である。

【符号の説明】

３ シリコン酸化膜 ４ ポリシリコン膜 ５ 低抵抗膜 １０ Ｓｉ基板 １１ 素子分離用絶縁膜 １３ ゲート絶縁膜 １４ ＬＤＤ領域 １５ 高濃度ソース・ドレイン領域 １６ シリコン窒化膜 ２１ ゲート電極 ２１ａ 下部電極 ２１ｂ 上部電極 ３１ 絶縁体キャップ ３２ 第１の窒化膜サイドウォール ３３ 第２の窒化膜サイドウォール ３４ 保護酸化膜 ３８ 層間絶縁膜 ３９ 接続孔 ４０ コンタクト ４１ メタル配線 ５０ レジスト膜 ５１ レジスト膜 ６０ シリコン酸化膜 ６１ トンネル絶縁膜 ６２ 浮遊ゲート電極（下部電極） ６３ 電極間絶縁膜 ６４ 制御ゲート電極（上部電極） ６４ａ ポリシリコン部 ６４ｂ 低抵抗部 ６５ 絶縁体キャップ ６６ 第１の窒化膜サイドウォール ６７ 保護酸化膜 ６８ 第２の窒化膜サイドウォール ６９ コンタクト ７０ メタル配線 ７１ ソース・ドレイン領域 ７２ 第１のポリシリコン膜 ７３ シリコン酸化膜 ７４ レジスト膜 ７５ 接続孔

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 29/788 29/792 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/78

Claims (17)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板の上に形成されたゲート絶縁
   膜と、 上記ゲート絶縁膜の上に形成され、シリコン膜からなる
   下部電極と少なくとも最上部が金属を含む材料からなる
   上部電極とを積層して構成されるゲート電極と、 上記ゲート電極の上に形成され少なくとも最上部がシリ
   コン窒化膜により構成される絶縁体キャップと、上記下部電極のうちの上部側面上と、 上記上部電極及び
   上記絶縁体キャップの側面上とに跨って形成された第１
   の窒化膜サイドウォールと、上記下部電極のうちの下部側面上と、 上記半導体基板の
   上面上とに跨って形成された保護酸化膜と、 上記第１の窒化膜サイドウォール及び保護酸化膜の上に
   形成された第２の窒化膜サイドウォールと、 上記半導体基板内における上記ゲート電極の側方に位置
   する領域に形成された不純物拡散領域と、 上記半導体基板上に形成された層間絶縁膜と、 上記層間絶縁膜を貫通して上記不純物拡散領域に到達す
   る上記ゲート電極に対して自己整合的に形成されたコン
   タクトとを備えている半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 上記上部電極が上記下部電極の上面に直接接触するよう
   に、上記上部電極及び下部電極が積層されていることを
   特徴とする半導体装置。
3. 【請求項３】 請求項１又は２記載の半導体装置におい
   て、 上記ゲート電極は、ポリシリコン膜からなる上記下部電
   極と、窒化チタン膜とタングステン膜の積層膜からなる
   上記上部電極とにより構成されていることを特徴とする
   半導体装置。
4. 【請求項４】 半導体基板の上に形成されたゲート絶縁
   膜と、 上記ゲート絶縁膜の上に形成され、シリコン膜からなる
   下部電極と少なくとも最上部が金属を含む材料からなる
   上部電極とを積層して構成されるゲート電極と、 上記ゲート電極の上に形成され少なくとも最上部がシリ
   コン窒化膜により構成される絶縁体キャップと、 少なくとも上記ゲート電極の上部電極及び上記絶縁体キ
   ャップの側面上に形成された第１の窒化膜サイドウォー
   ルと、 上記ゲート電極のうち上記第１の窒化膜サイドウォール
   によって覆われていない領域の側面と半導体基板の上面
   との上に形成された保護酸化膜と、 上記第１の窒化膜サイドウォール及び保護酸化膜の上に
   形成された第２の窒化膜サイドウォールと、 上記半導体基板内における上記ゲート電極の側方に位置
   する領域に形成された不純物拡散領域と、 上記半導体基板上に形成された層間絶縁膜と、 上記層間絶縁膜を貫通して上記不純物拡散領域に到達す
   る上記ゲート電極に対して自己整合的に形成されたコン
   タクトと、 上記上部電極と上記下部電極との間に介在する電極間絶
   縁膜とを備え、 上記上部電極は制御ゲート電極であり、 上記下部電極は浮遊ゲート電極であることを特徴とする
   半導体装置。
5. 【請求項５】 請求項４記載の半導体装置において、 上記上部電極は、単層の金属膜からなることを特徴とす
   る半導体装置。
6. 【請求項６】 請求項４記載の半導体装置において、 上記上部電極は、シリコン膜と金属を含む導体膜とを順
   次積層して構成されていることを特徴とする半導体装
   置。
7. 【請求項７】 請求項４記載の半導体装置において、 上記第１の窒化膜サイドウォールは、上記上部電極と上
   記電極間絶縁膜の少なくとも一部との側面上のみに形成
   されており、 上記保護酸化膜は、少なくとも上記下部電極全体の側面
   上に形成されていることを特徴とする半導体装置。
8. 【請求項８】 請求項４記載の半導体装置において、 上記第１の窒化膜サイドウォールは、上記上部電極と上
   記電極間絶縁膜と上記下部電極の一部との側面上に形成
   されており、 上記保護酸化膜は、上記下部電極の上記一部を除く他部
   の側面と上記半導体基板の上面との上に形成されている
   ことを特徴とする半導体装置。
9. 【請求項９】 半導体基板の上に、ゲート絶縁膜と、シ
   リコン膜からなる下部電極膜と、少なくとも最上部が金
   属を含む材料からなる上部電極膜と、少なくとも最上部
   がシリコン窒化膜からなるキャップ用絶縁膜を形成する
   工程（ａ）と、上記 キャップ用絶縁膜及び上記上部電極膜の全体をエッ
   チングして絶縁体キャップ及びゲート電極の上部電極を
   形成し、下部電極膜の上部をエッチングし、下部電極膜
   の下部が未エッチングの状態でエッチングを停止させる
   工程（ｂ）と、 上記工程（ｂ）でパターニングされた絶縁体キャップ及
   び上部電極の側面上と、下部電極膜のうちエッチングさ
   れた上部の側面上とに跨る第１の窒化膜サイドウォール
   を形成する工程（ｃ）と、 上記第１の窒化膜サイドウォール及び絶縁体キャップを
   マスクとして、上記下部電極膜のうち未エッチングの下
   部をエッチングして、ゲート電極の下部電極を形成する
   工程（ｄ）と、 熱酸化を行って、上記ゲート電極の下部電極のうち上記
   第１の窒化膜サイドウォールよりも下方に位置する下部
   側面上と上記半導体基板の上面上とに跨る保護酸化膜を
   形成する工程（ｅ）と、 上記第１の窒化膜サイドウォール及び保護酸化膜の上に
   第２の窒化膜サイドウォールを形成する工程（ｆ）と、 上記半導体基板内における上記ゲート電極の側方に位置
   する領域に不純物拡散領域を形成する工程（ｇ）と、 上記半導体基板上に層間絶縁膜を形成する工程（ｈ）
   と、 上記層間絶縁膜を貫通して上記不純物拡散領域に到達す
   るコンタクト孔を上記ゲート電極に対して自己整合的に
   形成する工程（ｉ）とを備えている半導体装置の製造方
   法。
10. 【請求項１０】 請求項９記載の半導体装置の製造方法
    において、 上記工程（ａ）では、上記上部電極膜が上記下部電極膜
    の上面に直接接触するように、上記上部電極膜及び下部
    電極膜を積層することを特徴とする半導体装置の製造方
    法。
11. 【請求項１１】 請求項９又は１０記載の半導体装置の
    製造方法において、 上記下部電極膜は、ポリシリコン膜であり、 上記上部電極膜は、窒化チタン膜とタングステン膜から
    なる積層膜であることを特徴とする半導体装置の製造方
    法。
12. 【請求項１２】 半導体基板の上に、ゲート絶縁膜と、
    シリコン膜からなる下部電極膜と、少なくとも最上部が
    金属を含む材料からなる上部電極膜と、少なくとも最上
    部がシリコン窒化膜からなるキャップ用絶縁膜を形成す
    る工程（ａ）と、 少なくとも上記キャップ用絶縁膜及び上記上部電極膜の
    全体をエッチングして絶縁体キャップ及びゲート電極の
    上部電極を形成し、遅くとも下部電極膜のエッチングが
    完了する前にエッチングを停止させる工程（ｂ）と、 上記工程（ｂ）でパターニングされた絶縁体キャップ
    と、ゲート電極の上部電極と、下部電極膜のエッチング
    終了部分との各側面の上に第１の窒化膜サイドウォール
    を形成する工程（ｃ）と、 上記第１の窒化膜サイドウォール及び絶縁体キャップを
    マスクとして、上記下部電極膜の未エッチングの領域を
    エッチングして、ゲート電極の下部電極を形成する工程
    （ｄ）と、 熱酸化を行って、上記ゲート電極の下部電極のうち上記
    第１の窒化膜サイドウォールよりも下方に位置する領域
    の側面と上記半導体基板の上面との上に保護酸化膜を形
    成する工程（ｅ）と、 上記第１の窒化膜サイドウォール及び保護酸化膜の上に
    第２の窒化膜サイドウォールを形成する工程（ｆ）と、 上記半導体基板内における上記ゲート電極の側方に位置
    する領域に不純物拡散領域を形成する工程（ｇ）と、 上記半導体基板上に層間絶縁膜を形成する工程（ｈ）
    と、 上記層間絶縁膜を貫通して上記不純物拡散領域に到達す
    るコンタクト孔を上記ゲート電極に対して自己整合的に
    形成する工程（ｉ）とを備え、 上記工程（ａ）では、上記シリコン膜を互いに選択的に
    エッチングすることが可能な２つの部分シリコン膜を積
    層して構成しておき、 上記工程（ｂ）では、上記２つの部分シリコン膜のうち
    下側の部分シリコン膜をエッチングストッパーとして用
    いることを特徴とする半導体装置の製造方法。
13. 【請求項１３】 半導体基板の上に、ゲート絶縁膜と、
    シリコン膜からなる下部電極膜と、少なくとも最上部が
    金属を含む材料からなる上部電極膜と、少なくとも最上
    部がシリコン窒化膜からなるキャップ用絶縁膜を形成す
    る工程（ａ）と、 少なくとも上記キャップ用絶縁膜及び上記上部電極膜の
    全体をエッチングして絶縁体キャップ及びゲート電極の
    上部電極を形成し、遅くとも下部電極膜のエッチングが
    完了する前にエッチングを停止させる工程（ｂ）と、 上記工程（ｂ）でパターニングされた絶縁体キャップ
    と、ゲート電極の上部電極と、下部電極膜のエッチング
    終了部分との各側面の上に第１の窒化膜サイドウォール
    を形成する工程（ｃ）と、 上記第１の窒化膜サイドウォール及び絶縁体キャップを
    マスクとして、上記下部電極膜の未エッチングの領域を
    エッチングして、ゲート電極の下部電極を形成する工程
    （ｄ）と、 熱酸化を行って、上記ゲート電極の下部電極のうち上記
    第１の窒化膜サイドウォールよりも下方に位置する領域
    の側面と上記半導体基板の上面との上に保護酸化膜を形
    成する工程（ｅ）と、 上記第１の窒化膜サイドウォール及び保護酸化膜の上に
    第２の窒化膜サイドウォールを形成する工程（ｆ）と、 上記半導体基板内における上記ゲート電極の側方に位置
    する領域に不純物拡散領域を形成する工程（ｇ）と、 上記半導体基板上に層間絶縁膜を形成する工程（ｈ）
    と、 上記層間絶縁膜を貫通して上記不純物拡散領域に到達す
    るコンタクト孔を上記ゲート電極に対して自己整合的に
    形成する工程（ｉ）とを備え、 上記工程（ａ）では、上記上部電極膜と上記下部電極膜
    との間に電極間絶縁膜を形成しておき、 上記工程（ｂ）では、上記上部電極として制御ゲート電
    極を形成し、 上記工程（ｄ）では、上記下部電極として浮遊ゲート電
    極を形成することを特徴とする半導体装置の製造方法。
14. 【請求項１４】 請求項１３記載の半導体装置の製造方
    法において、 上記工程（ａ）では、上記上部電極膜として単層の金属
    膜を形成することを特徴とする半導体装置の製造方法。
15. 【請求項１５】 請求項１３記載の半導体装置の製造方
    法において、 上記工程（ａ）では、上記上部電極膜としてシリコン膜
    と金属を含む導体膜とを順次積層することを特徴とする
    半導体装置の製造方法。
16. 【請求項１６】 請求項１３記載の半導体装置の製造方
    法において、 上記工程（ｂ）では、上記電極間絶縁膜をエッチングス
    トッパーとして用い、上記下部電極膜全体が未エッチン
    グの状態でエッチングを停止させ、 上記工程（ｃ）では、上記第１の窒化膜サイドウォール
    を上記上部電極と上記電極間絶縁膜の少なくとも一部の
    側面のみに形成し、 上記工程（ｅ）では、上記保護酸化膜を少なくとも上記
    下部電極全体の側面上に形成することを特徴とする半導
    体装置の製造方法。
17. 【請求項１７】 請求項１３記載の半導体装置の製造方
    法において、 上記工程（ｂ）では、上記下部電極膜の一部がエッチン
    グされ他部が未エッチングの状態でエッチングを停止さ
    せ、 上記工程（ｃ）では、上記第１の窒化膜サイドウォール
    を上記上部電極と上記電極間絶縁膜と上記下部電極膜の
    一部との上に形成し、 上記工程（ｅ）では、上記保護酸化膜を上記下部電極の
    うち上記一部を除く他部の側面と半導体基板の上面との
    上に形成することを特徴とする半導体装置の製造方法。