JP2010021496A - 半導体装置、及びその製造方法 - Google Patents
半導体装置、及びその製造方法 Download PDFInfo
- Publication number
- JP2010021496A JP2010021496A JP2008183210A JP2008183210A JP2010021496A JP 2010021496 A JP2010021496 A JP 2010021496A JP 2008183210 A JP2008183210 A JP 2008183210A JP 2008183210 A JP2008183210 A JP 2008183210A JP 2010021496 A JP2010021496 A JP 2010021496A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- insulating film
- nitride film
- gate electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000004519 manufacturing process Methods 0.000 title abstract description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 161
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 161
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 230000001681 protective effect Effects 0.000 claims description 85
- 238000005530 etching Methods 0.000 claims description 47
- 239000011229 interlayer Substances 0.000 claims description 41
- 239000010410 layer Substances 0.000 claims description 28
- 238000007667 floating Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 3
- 230000002542 deteriorative effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 22
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000013076 target substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Abstract
【課題】トランジスタ特性を劣化させずに形成される小型の半導体装置、及びその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記半導体基板上に前記ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極の上面に形成される第１窒化シリコン膜と、前記ゲート電極の側面に形成される保護絶縁膜と、前記保護絶縁膜の側面に形成される第２窒化シリコン膜と、前記保護絶縁膜の上面に形成され、その底面が前記第１窒化シリコン膜の底面よりも上部に形成される第３窒化シリコン膜とを備える。
【選択図】図１
【解決手段】半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記半導体基板上に前記ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極の上面に形成される第１窒化シリコン膜と、前記ゲート電極の側面に形成される保護絶縁膜と、前記保護絶縁膜の側面に形成される第２窒化シリコン膜と、前記保護絶縁膜の上面に形成され、その底面が前記第１窒化シリコン膜の底面よりも上部に形成される第３窒化シリコン膜とを備える。
【選択図】図１
Description
本発明は、半導体装置に係り、特にセルフアラインコンタクトを有する半導体装置、及びその製造方法に関する。
半導体装置の微細化、高集積化にあたりＭＯＳトランジスタのゲート電極と拡散層コンタクトの距離を微細化することは重要である。従来、ゲート電極と拡散層コンタクトとは、接触しない様一定の距離を取って形成されていたが、それは、半導体装置の微細化、高集積化を阻害していた。
ゲート電極と拡散層コンタクトとの距離を短く形成する方法として、拡散層コンタクトをゲート電極に対して自己整合的に形成する方法が提案されている。しかし、その方法は、拡散層コンタクト用のコンタクトホールがゲート電極と重なるように形成されると、ゲート電極の側面に形成された保護酸化膜をエッチングしてしまう、という問題があった。
これらを回避する方法として、ゲート電極の側面に形成された保護酸化膜の上面及び側面に、酸化膜と選択比のある窒化膜（ストッパ膜）を形成する方法（特許文献１）がある。
この方法であると、保護酸化膜の上面及び側面に形成される窒化膜がストッパとなり、保護酸化膜までエッチングされることを防ぐことができる。
しかし、電荷トラップの多い窒化膜がシリコン基板表面付近に形成されると、トランジスタ特性が変動するという問題があった。
また、不揮発性半導体記憶装置においては、ゲート電極の側面に窒化膜が形成されると、電荷保持特性の劣化や寄生容量の増加という問題点も生じる。
よって、従来の技術では、トランジスタ特性を劣化させずに形成される小型の半導体装置、及びその製造方法を提供することが困難であった。
特開２０００−３４０７９２号公報
本発明は、トランジスタ特性を劣化させずに形成される小型の半導体装置、及びその製造方法を提供する。
この発明の一態様による半導体装置は、半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記半導体基板上に前記ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極の上面に形成される第１窒化シリコン膜と、前記ゲート電極の側面に形成される保護絶縁膜と、前記保護絶縁膜の側面に形成される第２窒化シリコン膜と、前記保護絶縁膜の上面に形成され、その底面が前記第１窒化シリコン膜の底面よりも上部に形成される第３窒化シリコン膜とを備えることを特徴とする。
この発明の一態様による半導体装置の製造方法は、半導体基板上にゲート酸化膜、ゲート電極となる第１導電層、及び第１窒化シリコン膜を順次積層し、その後エッチングすることにより前記ゲート電極のパターンを形成する工程と、前記半導体基板上に保護絶縁膜を形成する工程と、前記保護絶縁膜上に第２窒化シリコン膜を形成する工程と、前記半導体基板上に層間絶縁膜を堆積させる工程と、前記層間絶縁膜をエッチングすることにより前記第２窒化シリコン膜を露出させる工程と、前記第２窒化シリコン膜の表面部分をエッチングすることにより前記保護絶縁膜を露出させる工程と、前記第１窒化シリコン膜の上面に形成されている前記保護絶縁膜をエッチングすることにより除去する工程と、前記第１窒化シリコン膜の側面に形成されている前記保護絶縁膜をエッチングすることにより、前記第１窒化シリコン膜の側面に形成されている前記保護絶縁膜の上面を、前記第１窒化シリコン膜の上面と底面との間まで除去する工程と、前記第１窒化シリコン膜の側面に第３窒化シリコン膜を形成する工程と、前記第１〜第３窒化シリコン膜をストッパとして前記層間絶縁膜をエッチングすることにより、コンタクトホールを形成する工程と、前記コンタクトホールに導電層を堆積させることによりコンタクトを形成する工程とを備えることを特徴とする。
この発明の他の態様による不揮発性半導体装置の製造方法は、前記半導体基板上にゲート酸化膜、フローティングゲート電極となる第２導電層、ゲート間絶縁膜、コントロールゲート電極となる第３導電層、及び第１窒化シリコン膜を順次積層し、その後エッチングすることにより前記フローティングゲート電極、前記ゲート間絶縁膜、及び前記コントロールゲート電極のパターンを形成する工程と、前記半導体基板上に保護絶縁膜を形成する工程と、前記保護絶縁膜上に第２窒化シリコン膜を形成する工程と、前記半導体基板上に層間絶縁膜を堆積させる工程と、前記層間絶縁膜をエッチングすることにより前記第２窒化シリコン膜を露出させる工程と、前記第２窒化シリコン膜の表面部分をエッチングすることにより前記保護絶縁膜を露出させる工程と、前記第１窒化シリコン膜の上面に形成されている前記保護絶縁膜をエッチングすることにより除去する工程と、前記第１窒化シリコン膜の側面に形成されている前記保護絶縁膜をエッチングすることにより、前記第１窒化シリコン膜の側面に形成されている前記保護絶縁膜の上面を、前記第１窒化シリコン膜の上面と底面との間まで除去する工程と、前記第１窒化シリコン膜の側面に第３窒化シリコン膜を形成する工程と、前記第１〜第３窒化シリコン膜をストッパとして前記層間絶縁膜をエッチングすることにより、コンタクトホールを形成する工程と、前記コンタクトホールに導電層を堆積させることにより、コンタクトを形成する工程とを備えることを特徴とする。
本発明によれば、トランジスタ特性を劣化させずに形成される小型の半導体装置、及びその製造方法を提供することができる。
次に、本発明の実施の形態に係る半導体装置を図面に基づいて説明する。
［第１の実施の形態に係る半導体装置の構成］
図１は、本発明の第１の実施の形態に係る半導体装置１００の一部断面図である。図１に示すように、本実施の形態に係る半導体装置１００は、半導体基板１０、ゲート絶縁膜１２、ゲート電極１３、保護絶縁膜１４、第１窒化シリコン膜１５、第２窒化シリコン膜１６、第３窒化シリコン膜１７、層間絶縁膜１８、及びコンタクト１９を有する。
図１は、本発明の第１の実施の形態に係る半導体装置１００の一部断面図である。図１に示すように、本実施の形態に係る半導体装置１００は、半導体基板１０、ゲート絶縁膜１２、ゲート電極１３、保護絶縁膜１４、第１窒化シリコン膜１５、第２窒化シリコン膜１６、第３窒化シリコン膜１７、層間絶縁膜１８、及びコンタクト１９を有する。
半導体基板１０には、複数の不純物拡散領域１１が形成され、ドレイン／ソースとして機能する。ゲート絶縁膜１２は、半導体基板１０の表面上に形成される。ゲート電極１３は、不純物拡散領域１１間のゲート絶縁膜１２上に形成される。保護絶縁膜１４は、例えば酸化シリコン膜で形成され、ゲート電極１３の側面から半導体基板１０上に連続して形成される。
第１窒化シリコン膜１５は、ゲート電極１３の上面に自己整合的に形成される。第３窒化シリコン膜１７は、保護絶縁膜１４の上面に形成される。第２窒化シリコン膜１６は、保護絶縁膜１４及び第３窒化シリコン膜の１７の側面に形成される。層間絶縁膜１８は、例えば酸化シリコン膜で形成され、半導体装置１００を覆い、且つ半導体基板１０上を埋めるように形成される。
コンタクト１９は、層間絶縁膜１８及びゲート絶縁膜１２を貫通して不純物拡散領域１１上に形成され、且つ半導体基板１０に対して垂直方向に延びるように形成される。コンタクト１９が形成されるコンタクトホール２０は、第１窒化シリコン膜１５、第２窒化シリコン膜１６、及び第３窒化シリコン膜１７をストッパとして自己整合的に層間絶縁膜１８をエッチングして形成される。よって、コンタクトホール２０に導電層を積層させて形成されるコンタクト１９は、第１窒化シリコン膜１５〜第３窒化シリコン膜１７と接するように形成される。
なお、自己整合とは、半導体等の集積回路の製造プロセスにおいて、既に形成されたパターンを次のプロセスのマスクとして利用し、マスクの位置合わせ無しで次のプロセスを進めることである。
図２は、ゲート電極１３の側面に形成される保護絶縁膜１４の上面に第３窒化シリコン膜１７が形成されない構造を示す図である。なお、図２において、第１の実施の形態と同一部分には同一符号が付されている。図２に示す構造において、保護絶縁膜１４及び層間絶縁膜１８が、酸化シリコン膜で形成される場合を例に説明する。
図２の右側に示す構造は、保護絶縁膜１４の上面に第３窒化シリコン膜１７が形成されないため、ゲート電極１３に対して自己整合的にコンタクト１９を形成する際、層間絶縁膜１８だけでなく、保護絶縁膜１４までエッチングされてしまう。よって、図２の左側に示すように、コンタクト１９とゲート電極１３とがショートして形成されてしまうおそれがある。
それに対し、第１の実施の形態に係る半導体装置１００は、保護絶縁膜１４とエッチングの選択比のある第１窒化シリコン膜１５〜第３窒化シリコン膜１７が、保護絶縁膜１４の周囲を覆うように形成される。それによって、層間絶縁膜１８をエッチングする際に、第１窒化シリコン膜１５〜第３窒化シリコン膜１７がストッパとなり、保護絶縁膜１４がエッチングされることはない。
よって、第１の実施の形態に係る半導体装置１００は、コンタクト１９とゲート電極１３とをショートさせることなく、小型な半導体装置１００を形成することができる。
また、第３窒化シリコン膜１７の底面は、図１に示すように、第１窒化シリコン膜１５の底面よりも上部に形成される。このように形成されることにより、ゲート電極１３の側面には窒化シリコン膜は形成されず、保護絶縁膜１４のみが形成される。
図３は、保護絶縁膜１４の上面に形成される第３窒化シリコン膜１７がゲート電極１３の側面にも形成される構造を示す図である。なお、図３において、第１の実施の形態と同一部分には同一符号が付されている。
通常、窒化シリコン膜は、電荷をトラップする機能があるため、図３に示す構造であると、ゲート電極１３の側面に形成される第３窒化シリコン膜１７が、ゲート電極１３の電荷をトラップしてしまう。更に、図３に示す構造は、保護絶縁膜１４とゲート電極１３との接触面積が少ないため、第１の実施の形態の構造に比べ、トランジスタ特性が劣る。
よって、第１の実施の形態に係る半導体装置１００は、図３に示す構造よりも、トランジスタ特性をよく形成することができる。
以上に説明したように第１の実施の形態に係る半導体装置１００は、ゲート電極１３に対し自己整合的にコンタクト１９形成されるため、小型に形成することができる。更に、窒化シリコン膜をゲート電極１３及び保護絶縁膜１４の周囲に適切に配設するため、コンタクト１９とゲート電極１３との接触や、トランジスタ特性の劣化を防ぐことができる。
［第１の実施の形態に係る半導体装置１００の製造方法］
次に、図１に示す第１の実施の形態に係る半導体装置１００の製造方法について図１及び図４〜図１９を用いて説明する。なお、半導体基板１０上に形成したパターンをマスクとして用いる自己整合（Ｓｅｌｆ ａｌｉｇｎ）を例に説明する。
次に、図１に示す第１の実施の形態に係る半導体装置１００の製造方法について図１及び図４〜図１９を用いて説明する。なお、半導体基板１０上に形成したパターンをマスクとして用いる自己整合（Ｓｅｌｆ ａｌｉｇｎ）を例に説明する。
半導体基板１０上にゲート酸化膜１２、ゲート電極１３となる導電層５０（第１導電層）、第１窒化シリコン膜１５を順次積層し、さらに、第１窒化シリコン膜１５上にゲートパターン型のレジスト５１を形成する（図４）。
次に、レジスト５１をマスクとして第１窒化シリコン膜１５、導電層５０、ゲート絶縁膜１２をエッチングし、第１窒化シリコン膜１５、ゲート電極１３、及びゲート絶縁膜１２のパターンを形成する（図５）。よって、ゲート電極１３の上面には、第１窒化シリコン膜１５が形成される。
次に、レジスト５１を除去した後、ゲート電極１３を保護するための保護絶縁膜１４を、半導体基板１０上に積層する。その後、ゲート電極１３及び保護絶縁膜１４をマスクとしてイオンインプランテーション法により不純物拡散領域１１を形成する（図６）。例えば、保護絶縁膜１４は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、又はＩＳＳＧ（Ｉｎ−Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）酸化法により形成される。保護絶縁膜１４は例えば、電荷トラップの少ない酸化シリコン膜とするのが好ましい。
ＣＶＤ法とは、気体を化学反応させて目的の物質を半導体基板上に堆積させる方法である。
ＩＳＳＧ酸化法とは、超薄膜のゲート絶縁膜を成長させることが可能な、ラジカル酸素をメインの酸化種として酸化させる方法である。
次に、ＣＶＤ法等を用いて第２窒化シリコン膜１６を保護絶縁膜１４上に形成する（図７）。
続いて、ＣＶＤ法等を用いて半導体基板１０の全面に例えば、酸化シリコン膜からなる層間絶縁膜１８を堆積させる（図８）。なお、半導体装置１００間を埋める層間絶縁膜１８の代わりに、周辺回路のトランジスタ（図示略）を構成するスペーサ絶縁膜（図示略）で堆積させてもよい。その結果、周辺回路のトランジスタのスペーサ形成と同時に半導体装置１００間を埋めることができ、工程を省略することができる。
その後、異方性エッチングを用いて層間絶縁膜１８をエッチングし、第１窒化シリコン膜１５の上部に形成された第２窒化シリコン膜１６の上面を露出させる（図９）。
さらに、異方性エッチングを用いて、第１窒化シリコン膜１５の上部に形成された第２窒化シリコン膜１６をエッチングする（図１０）。
そして、異方性エッチングを用いて、第１窒化シリコン膜１５の上部に形成された保護絶縁膜１４をエッチングする。この時、第１窒化シリコン膜１５の側壁に形成された保護絶縁膜１４の上面が、第１窒化シリコン膜１５の上面と底面との間になるまでエッチングする（図１１）。また、同時に層間絶縁膜１８もエッチングされる。なお、第１窒化シリコン膜１５の側壁に形成された保護絶縁膜１４の上面は、少なくとも、第１窒化シリコン膜１５の底面よりも上部になる。そして、第１窒化シリコン膜１５の側壁に形成された保護絶縁膜１４をエッチングする量（本実施の形態では第１窒化シリコン膜１５の中間付近までの量）は、エッチングの時間で調整することができる。
次に、ＣＶＤ法等を用いて第３窒化シリコン膜１７を堆積させる（図１２）。なお、この工程で、第１窒化シリコン膜１５と第２窒化シリコン膜１６との間にできた溝に第３窒化シリコン膜１７が埋め込まれる。
続いて、異方性エッチングを用いて保護絶縁膜１４、層間絶縁膜１８及び第１窒化シリコン膜１５の上部に形成された第３窒化シリコン膜１７をエッチングする（図１３）。このとき、保護絶縁膜１４上に形成された第３窒化シリコン膜１７はすべて除去されず、上部の一部が除去されるのみである。
その後、ＣＶＤ法等を用いて層間絶縁膜１８を更に堆積させる（図１４）。この際、下層の層間絶縁膜と異なる材質の層間絶縁膜１８を堆積させることも可能である。
さらに、層間絶縁膜１８上にコンタクト１９用のコンタクトホール２０型のレジスト５２を形成する（図１５）。
次に、異方性エッチングを用いてレジスト５２をマスクとして層間絶縁膜１８をエッチングし、コンタクトホール２０を形成する（図１６）。この際、第１窒化シリコン膜１５〜第３窒化シリコン膜１７がストッパとなるため、保護絶縁膜１４がエッチングされることなくコンタクトホール２０が形成される。
続いて、異方性エッチングを用いてコンタクトホール２０内の底面に形成された第２窒化シリコン膜１６をエッチングする（図１７）。
その後、異方性エッチングを用いてコンタクトホール２０内の底面に形成された保護絶縁膜１４をエッチングする（図１８）。
さらに、レジスト５２を除去する（図１９）。
そして、コンタクトホール２０内に導電層を堆積させコンタクト１９を形成する（図１）。
［第２の実施の形態に係る半導体装置２００の構成］
図２０Ａ、図２０Ｂは、第２の実施の形態に係る半導体装置２００の一部平面及び断面図である。この第２の実施の形態は、ＮＯＲ型フラッシュメモリに本発明を適用した例である。なお、図２０ＡにおいてＡ−Ａ線に沿った断面図が図２０Ｂである。図２０Ｂにおいて、第１の実施の形態と同一部分には同一符号が付されている。また、以下、第１の実施の形態と同一部分についての説明は省略する。
図２０Ａ、図２０Ｂは、第２の実施の形態に係る半導体装置２００の一部平面及び断面図である。この第２の実施の形態は、ＮＯＲ型フラッシュメモリに本発明を適用した例である。なお、図２０ＡにおいてＡ−Ａ線に沿った断面図が図２０Ｂである。図２０Ｂにおいて、第１の実施の形態と同一部分には同一符号が付されている。また、以下、第１の実施の形態と同一部分についての説明は省略する。
図２０Ａに示すように、この半導体装置２００は、半導体基板１０上に列方向を長手方向として形成された素子形成領域（アクティブ領域）ＡＡと、同じく列方向を長手方向として形成され素子形成領域１７を分離する素子分離領域（素子分離絶縁膜）ＳＴＩとを備えている。素子形成領域ＡＡに、前述のＮＯＲ型フラッシュメモリが形成される。ワード線ＷＬは行方向に延びるように形成され、メモリトランジスタＭＣの制御ゲートＣＧに接続されている。ビット線ＢＬは、列方向に延びるように形成され、メモリトランジスタＭＣのドレイン端子に接続される。
この実施の形態でも、不純物拡散領域１１（図２０Ｂ）に接続されるコンタクト１９が形成される。この実施の形態でのコンタクト１９は、行方向に並ぶ複数のメモリセルトランジスタＭＣのソース端子を互いに接続するローカルインターコネクトＬＩ、及びメモリセルトランジスタＭＣのドレイン端子とビット線ＢＬとを接続するコンタクトプラグＣＧを含む。
図２０Ｂに示すように、ゲート電極１３が、半導体基板１０上に形成されるフローティングゲート電極ＦＧ、及びゲート間絶縁膜５３を介してフローティングゲート電極ＦＧ上に形成されるコントロールゲート電極ＣＧから構成される。第２の実施の形態の構成は、この部分のみが第１の実施の形態の構成と異なり、その他の部分は第１の実施の形態の構成と同一である。なお、以下、第２の実施の形態に係る半導体装置２００をＮＯＲ型フラッシュメモリ２００と称する。
ゲート間絶縁膜５３は、例えば酸化シリコン膜、又は酸化シリコン膜と窒化シリコン膜との積層構造であるＯＮ膜、ＮＯ膜、ＯＮＯ膜などで形成される。
図２０Ｂに示すように、第２の実施の形態に係るＮＯＲ型フラッシュメモリ２００は、保護絶縁膜１４と選択比のある第１窒化シリコン膜１５〜第３窒化シリコン膜１７が、保護絶縁膜１４の周囲を覆うように形成される。それによって、層間絶縁膜１８をエッチングする際に、第１窒化シリコン膜１５〜第３窒化シリコン膜１７がストッパとなり、保護絶縁膜１４がエッチングされることはない。
よって、第２の実施の形態に係るＮＯＲ型フラッシュメモリ２００も、コンタクト１９とゲート電極１３とをショートさせることなく、小型なＮＯＲ型フラッシュメモリ２００を形成することができる。
また、第３窒化シリコン膜１７の底面は、図２０Ｂに示すように、第１窒化シリコン膜１５の底面よりも上部に形成される。このように形成されることにより、フローティングゲート電極ＦＧ及びコントロールゲート電極ＣＧの側面には窒化シリコン膜は形成されず、保護絶縁膜１４のみが形成される。この点、第１の実施の形態の構成と同一である。
図２１は、保護絶縁膜１４の上面に形成される第３窒化シリコン膜１７がコントロールゲート電極ＣＧの側面にも形成される構造を示す図である。なお、図２１において、第２の実施の形態と同一部分には同一符号が付されている。
通常、フラッシュメモリの特性は、半導体基板とフローティングゲート電極との間のキャパシタンスＣ１と、フローティングゲート電極とコントロールゲート電極との間のキャパシタンスＣ２との比率（以下、カップリング比と称する）で決定される。フラッシュメモリの特性を上げるためには、高いカップリング比を確保する必要がある。
また、隣り合うメモリセルとのキャパシタンスＣ３もカップリング比に関係し、Ｃ３が少ない方がカップリング比が向上する。キャパシタンスＣ３は、コントロールゲート電極ＣＧの側面に窒化シリコン膜を形成するより、酸化シリコン膜を形成した方が少なくすることができる。
よって、図２０Ｂに示すような第２の実施の形態に係るＮＯＲ型フラッシュメモリ２００の構造の方が、図２１に示すような構造よりも、カップリング比を高く形成することができる。
以上に説明したように第２の実施の形態に係るＮＯＲ型フラッシュメモリ２００は、フローティングゲート電極ＦＧ及びコントロールゲート電極ＣＧに対し自己整合的にコンタクト１９が形成されるため、小型に形成することができる。更に、窒化シリコン膜をフローティングゲート電極ＦＧ、コントロールゲート電極ＣＧ、及び保護絶縁膜１４の周囲に適切に配設するため、コンタクト１９とフローティングゲート電極ＦＧ及びコントロールゲート電極ＣＧとの接触や、カップリング比の劣化を防ぐことができる。
［第２の実施の形態に係る半導体装置２００の製造方法］
次に、図２０に示す第２の実施の形態に係る半導体装置２００の製造方法について図２０及び図２２〜図３７を用いて説明する。なお、半導体基板１０上に形成したパターンをマスクとして用いる自己整合（Ｓｅｌｆ ａｌｉｇｎ）を例に説明する。
次に、図２０に示す第２の実施の形態に係る半導体装置２００の製造方法について図２０及び図２２〜図３７を用いて説明する。なお、半導体基板１０上に形成したパターンをマスクとして用いる自己整合（Ｓｅｌｆ ａｌｉｇｎ）を例に説明する。
半導体基板１０上にゲート絶縁膜１２、フローティングゲート電極ＦＧとなる導電層５４（第２導電層）、ゲート間絶縁膜５３、コントロールゲート電極ＣＧとなる導電層５５（第３導電層）、第１窒化シリコン膜１５を順次積層し、さらに、第１窒化シリコン膜１５上にゲートパターン型のレジスト５６を形成する（図２２）。
次に、レジスト５６をマスクとして第１窒化シリコン膜１５、導電層５５、ゲート間絶縁膜５３、導電層５４、ゲート絶縁膜１２をエッチングし、第１窒化シリコン膜１５、コントロールゲート電極ＣＧ、ゲート間絶縁膜５３、フローティングゲート電極ＦＧ、ゲート絶縁膜１２のパターンを形成する（図２３）。よって、コントロールゲート電極ＣＧの上面には、第１窒化シリコン膜１５が形成される。
次に、レジスト５６を除去した後、フローティングゲート電極ＦＧ及びコントロールゲート電極ＣＧを保護するための保護絶縁膜１４を、半導体基板１０上に積層する（図２４）。例えば、保護絶縁膜１４は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はＩＳＳＧ（Ｉｎ−Ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）酸化法により形成される。
続いて、ＣＶＤ法等を用いて第２窒化シリコン膜１６を保護絶縁膜１４上に形成する（図２５）。
その後、ＣＶＤ法等を用いて半導体基板１０の全面に層間絶縁膜１８を堆積させ、ゲート電極間を埋める（図２６）。なお、層間絶縁膜１８の代わりに、周辺回路のトランジスタ（図示略）を構成するスペーサ絶縁膜（図示略）を堆積してもよい。
さらに、異方性エッチングを用いて層間絶縁膜１８をエッチングし、第１窒化シリコン膜１５の上部に形成された第２窒化シリコン膜１６を露出させる（図２７）。
そして、異方性エッチングを用いて第１窒化シリコン膜１５の上部に形成された第２窒化シリコン膜１６をエッチングする（図２８）。
次に、異方性エッチングを用いて第１窒化シリコン膜１５の上部に形成された保護絶縁膜１４をエッチングする。また、第１窒化シリコン膜１５の側壁に形成された保護絶縁膜１４の上面が、第１窒化シリコン膜の上面と底面との間になるまでエッチングする（図２９）。この時、層間絶縁膜１８もエッチングされる。なお、第１窒化シリコン膜１５の側壁に形成された保護絶縁膜１４の上面は、少なくとも、第１窒化シリコン膜１５の底面よりも上部になる。そして、第１窒化シリコン膜１５の側壁に形成された保護絶縁膜１４をエッチングする量（本実施の形態では第１窒化シリコン膜１５の中間付近までの量）は、エッチングの時間で調整することができる。
続いて、ＣＶＤ法等を用いて第３窒化シリコン膜１７を堆積させる（図３０）。なお、この工程で、第１窒化シリコン膜１５と第２窒化シリコン膜１６との間にできた溝に第３窒化シリコン膜１７が埋め込まれる。
その後、異方性エッチングを用いて保護絶縁膜１４、層間絶縁膜１８及び第１窒化シリコン膜１５の上部に形成された第３窒化シリコン膜１７をエッチングする（図３１）。このとき、保護絶縁膜１４上に形成された第３窒化シリコン膜１７はすべて除去されず、上部の一部が除去されるのみである。
さらに、ＣＶＤ法等を用いて層間絶縁膜１８を更に堆積させる（図３２）。
そして、層間絶縁膜１８上にコンタクト１９用のコンタクトホール２０型のレジスト５６を形成する（図３３）。
次に、レジスト５７をマスクとして層間絶縁膜１８をエッチングし、コンタクトホール２０を形成する（図３４）。この際、第１窒化シリコン膜１５〜第３窒化シリコン膜１７がストッパとなるため、保護絶縁膜１４がエッチングされることなくコンタクトホール２０が形成される。
続いて、異方性エッチングを用いてコンタクトホール２０内の底面に形成された第２窒化シリコン膜１６をエッチングする（図３５）。
その後、異方性エッチングを用いてコンタクトホール２０内の底面に形成された保護酸化膜１４をエッチングする（図３６）。
さらに、レジスト５７を除去する（図３７）。
そして、コンタクトホール２０内に導電層を堆積させコンタクト１９を形成する（図２０）。
［第３の実施の形態に係る半導体装置３００の構成］
図３８及び図３９は、第３の実施の形態に係る半導体装置３００の一部平面図及び断面図である。この第３の実施の形態は、ＮＡＮＤ型フラッシュメモリに本発明を適用した例である。なお、図３８においてＩＩ−ＩＩ線に沿った断面図が図３９である。図３９において、第１及び第２の実施の形態と同一部分には同一符号が付されている。また、以下、第１及び第２の実施の形態と同一部分についての説明は省略する。
図３８及び図３９は、第３の実施の形態に係る半導体装置３００の一部平面図及び断面図である。この第３の実施の形態は、ＮＡＮＤ型フラッシュメモリに本発明を適用した例である。なお、図３８においてＩＩ−ＩＩ線に沿った断面図が図３９である。図３９において、第１及び第２の実施の形態と同一部分には同一符号が付されている。また、以下、第１及び第２の実施の形態と同一部分についての説明は省略する。
図３８に示すように、この半導体装置３００は、半導体基板１０上に、素子分離領域ＳＴＩと、行方向に隣接している２つの素子分離領域に挟み込まれた素子形成領域（アクティブ領域）ＡＡから構成されている。素子分離領域ＳＴＩと素子領域ＡＡは図３８に示す列方向に延びている。素子形成領域ＡＡには、複数のメモリセルトランジスタＭＣが直列接続されたＮＡＮＤストリングが形成され、更にそのＮＡＮＤストリングの両端には選択トランジスタＳＴ１、ＳＴ２が形成される。ＮＡＮＤストリングと選択トランジスタＳＴ１、ＳＴ２により、１つのＮＡＮＤセルユニットが形成される。
行方向に隣接している複数のメモリセルトランジスタＭＣの制御ゲートは、行方向に延びている共通のワード線ＷＬ１〜ＷＬｎにそれぞれ接続されており、行方向に隣接している選択トランジスタＳＴ１，ＳＴ２は、行方向に延びている共通の選択ゲート線ＳＧＬ１，ＳＧＬ２にそれぞれ接続されている。
また、１つのＮＡＮＤセルユニットには、列方向に延びている１つのビット線ＢＬが、ビット線コンタクトＢＣを介して接続される。さらに、行方向に延びている共通ソース線ＣＳがソース線コンタクトＳＣを介して接続される。
図３９に示すように、メモリセルトランジスタＭＣの構造は第２の実施の形態（図２０Ｂ）と同じである。選択トランジスタＳＴ１、ＳＴ２の構造は、メモリセルトランジスタＭＣと同様に、フローティングゲート電極ＦＧ、及びゲート間絶縁膜５３を介してフローティングゲート電極ＦＧ上に形成されるコントロールゲート電極ＣＧから構成され、ゲート間絶縁膜５３に開口が形成され、フローティングゲート電極ＦＧとコントロールゲート電極ＣＧが接続（短絡）されている。
またメモリトランジスタＭＣ間、及びメモリトランジスタＭＣと選択トランジスタＳＴとの間では、保護絶縁膜１４及び第２窒化シリコン膜１６がＵ字状に形成され、この第２窒化シリコン膜１６間に層間絶縁膜１８が埋め込まれている。第３窒化シリコン膜１７は、第１〜第２の実施の形態と同様に、保護絶縁膜１４上に形成されている。この第３窒化シリコン膜１７の底面が、図３９に示すように、第１窒化シリコン膜１５の底面よりも上部に形成される。このように形成されることにより、フローティングゲート電極ＦＧ及びコントロールゲート電極ＣＧの側面には第３窒化シリコン膜１７は形成されず、保護絶縁膜１４のみが形成される。
第３の実施の形態に係るＮＡＮＤ型フラッシュメモリ３００も、フローティングゲート電極ＦＧ及びコントロールゲート電極ＣＧに対し自己整合的にコンタクト１９が形成されるため、小型に形成することができる。更に、窒化シリコン膜をフローティングゲート電極ＦＧ、コントロールゲート電極ＣＧ、及び保護絶縁膜１４の周囲に適切に配設するため、コンタクト１９とフローティングゲート電極ＦＧ及びコントロールゲート電極ＣＧとの接触や、カップリング比の劣化を防ぐことができる。
なお、第３の実施の形態に係るＮＡＮＤ型フラッシュメモリ３００は第２の実施の形態に係るＮＯＲ型フラッシュメモリ２００と同様の方法で製造することができる。
［その他］
以上、本発明の実施の形態を説明したが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、様々な変更、置換等が可能である。たとえば、上記の実施の形態では、第３窒化シリコン膜１７は、第１窒化シリコン膜１５の中間付近より上部に形成されたが、本発明はそれに限られず、第３窒化シリコン膜１７の底面が第１窒化シリコン膜１５の底面より上部に形成される構成を全て含むものとする。
以上、本発明の実施の形態を説明したが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、様々な変更、置換等が可能である。たとえば、上記の実施の形態では、第３窒化シリコン膜１７は、第１窒化シリコン膜１５の中間付近より上部に形成されたが、本発明はそれに限られず、第３窒化シリコン膜１７の底面が第１窒化シリコン膜１５の底面より上部に形成される構成を全て含むものとする。
１０…半導体基板、１１…不純物拡散領域、１２…ゲート絶縁膜、１３…ゲート電極、１４…保護絶縁膜、１５…第１窒化シリコン膜、１６…第２窒化シリコン膜、１７…第３窒化シリコン膜、１８…層間絶縁膜、１９…コンタクト、２０…コンタクトホール、５０、５４、５５…導電層、５１、５２、５６、５７…レジスト、５３…ゲート間絶縁膜、１００…半導体装置、２００…フラッシュメモリ。
Claims (5)
- 半導体基板と、
前記半導体基板上に形成されるゲート絶縁膜と、
前記半導体基板上に前記ゲート絶縁膜を介して形成されるゲート電極と、
前記ゲート電極の上面に形成される第１窒化シリコン膜と、
前記ゲート電極の側面に形成される保護絶縁膜と、
前記保護絶縁膜の側面に形成される第２窒化シリコン膜と、
前記保護絶縁膜の上面に形成され、その底面が前記第１窒化シリコン膜の底面よりも上部に形成される第３窒化シリコン膜と
を備えることを特徴とする半導体装置。 - 前記ゲート電極は、
前記ゲート絶縁膜上に形成されるフローティングゲート電極と、
前記フローティングゲート電極上に形成されるゲート間絶縁膜と、
前記ゲート間絶縁膜上に形成されるコントロールゲート電極と
から構成される
ことを特徴とする請求項１に記載の半導体装置。 - 前記半導体基板上には、前記半導体基板に対して垂直方向に延びるように複数のコンタクトが形成され、
前記コンタクトは、前記第１〜第３窒化シリコン膜と接するように形成される
ことを特徴とする請求項１又は請求項２に記載の半導体装置。 - 半導体基板上にゲート酸化膜、ゲート電極となる第１導電層、及び第１窒化シリコン膜を順次積層し、その後エッチングすることにより前記ゲート電極のパターンを形成する工程と、
前記半導体基板上に保護絶縁膜を形成する工程と、
前記保護絶縁膜上に第２窒化シリコン膜を形成する工程と、
前記半導体基板上に層間絶縁膜を堆積させる工程と、
前記層間絶縁膜をエッチングすることにより前記第２窒化シリコン膜を露出させる工程と、
前記第２窒化シリコン膜の表面部分をエッチングすることにより前記保護絶縁膜を露出させる工程と、
前記第１窒化シリコン膜の上面に形成されている前記保護絶縁膜をエッチングすることにより除去する工程と、
前記第１窒化シリコン膜の側面に形成されている前記保護絶縁膜をエッチングすることにより、前記第１窒化シリコン膜の側面に形成されている前記保護絶縁膜の上面を、前記第１窒化シリコン膜の上面と底面との間まで除去する工程と、
前記第１窒化シリコン膜の側面に第３窒化シリコン膜を形成する工程と、
前記第１〜第３窒化シリコン膜をストッパとして前記層間絶縁膜をエッチングすることにより、コンタクトホールを形成する工程と、
前記コンタクトホールに導電層を堆積させることによりコンタクトを形成する工程と
を備えることを特徴とする半導体装置の製造方法。 - 前記半導体基板上にゲート酸化膜、フローティングゲート電極となる第２導電層、ゲート間絶縁膜、コントロールゲート電極となる第３導電層、及び第１窒化シリコン膜を順次積層し、その後エッチングすることにより前記フローティングゲート電極、前記ゲート間絶縁膜、及び前記コントロールゲート電極のパターンを形成する工程と、
前記半導体基板上に保護絶縁膜を形成する工程と、
前記保護絶縁膜上に第２窒化シリコン膜を形成する工程と、
前記半導体基板上に層間絶縁膜を堆積させる工程と、
前記層間絶縁膜をエッチングすることにより前記第２窒化シリコン膜を露出させる工程と、
前記第２窒化シリコン膜の表面部分をエッチングすることにより前記保護絶縁膜を露出させる工程と、
前記第１窒化シリコン膜の上面に形成されている前記保護絶縁膜をエッチングすることにより除去する工程と、
前記第１窒化シリコン膜の側面に形成されている前記保護絶縁膜をエッチングすることにより、前記第１窒化シリコン膜の側面に形成されている前記保護絶縁膜の上面を、前記第１窒化シリコン膜の上面と底面との間まで除去する工程と、
前記第１窒化シリコン膜の側面に第３窒化シリコン膜を形成する工程と、
前記第１〜第３窒化シリコン膜をストッパとして前記層間絶縁膜をエッチングすることにより、コンタクトホールを形成する工程と、
前記コンタクトホールに導電層を堆積させることにより、コンタクトを形成する工程と
を備えることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008183210A JP2010021496A (ja) | 2008-07-14 | 2008-07-14 | 半導体装置、及びその製造方法 |
| US12/499,352 US8022463B2 (en) | 2008-07-14 | 2009-07-08 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008183210A JP2010021496A (ja) | 2008-07-14 | 2008-07-14 | 半導体装置、及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010021496A true JP2010021496A (ja) | 2010-01-28 |
Family
ID=41504368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008183210A Withdrawn JP2010021496A (ja) | 2008-07-14 | 2008-07-14 | 半導体装置、及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8022463B2 (ja) |
| JP (1) | JP2010021496A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058709A (ja) * | 2014-09-04 | 2016-04-21 | 力晶科技股▲ふん▼有限公司 | フラッシュメモリ構造、及びフラッシュメモリ構造を製造する方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102300122B1 (ko) * | 2015-02-17 | 2021-09-09 | 에스케이하이닉스 주식회사 | 전하 트랩 불휘발성 메모리소자 및 그 제조방법과, 전하 트랩 불휘발성 메모리소자의 동작방법 |
| CN107180832B (zh) * | 2016-03-09 | 2020-04-03 | 中芯国际集成电路制造(上海)有限公司 | 闪存结构及其形成方法 |
| JP7034834B2 (ja) * | 2018-05-30 | 2022-03-14 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3482171B2 (ja) | 1999-03-25 | 2003-12-22 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| US6573132B1 (en) * | 1999-03-25 | 2003-06-03 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device having contacts self-aligned with a gate electrode thereof |
| JP2004063789A (ja) * | 2002-07-29 | 2004-02-26 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法、及び、不揮発性半導体記憶装置 |
-
2008
- 2008-07-14 JP JP2008183210A patent/JP2010021496A/ja not_active Withdrawn
-
2009
- 2009-07-08 US US12/499,352 patent/US8022463B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058709A (ja) * | 2014-09-04 | 2016-04-21 | 力晶科技股▲ふん▼有限公司 | フラッシュメモリ構造、及びフラッシュメモリ構造を製造する方法 |
| US9437600B2 (en) | 2014-09-04 | 2016-09-06 | Powerchip Technology Corporation | Flash memory structure and method of making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100006917A1 (en) | 2010-01-14 |
| US8022463B2 (en) | 2011-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515329B2 (en) | Flash memory device and method of making same | |
| US7745884B2 (en) | Nonvolatile semiconductor memory | |
| KR20040064339A (ko) | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 | |
| US20090047777A1 (en) | Semiconductor device and method of manufacturing the same | |
| US8212303B2 (en) | Nonvolatile semiconductor memory device | |
| JP5389074B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2009044000A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
| KR100725171B1 (ko) | 마스크 롬을 구비하는 반도체 장치 및 그 제조 방법 | |
| JP2000286349A (ja) | 半導体装置およびその製造方法 | |
| US7776690B2 (en) | Method of forming a contact on a semiconductor device | |
| JP5275283B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2010021496A (ja) | 半導体装置、及びその製造方法 | |
| KR100669347B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| JP2000223596A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| US20080099821A1 (en) | Flash memory device and method of manufacturing the same | |
| US7408220B2 (en) | Non-volatile memory and fabricating method thereof | |
| US7271062B2 (en) | Non-volatile memory cell and fabricating method thereof and method of fabricating non-volatile memory | |
| JP4944766B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010034289A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2006324274A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7109082B2 (en) | Flash memory cell | |
| KR100940644B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2009147239A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2008010738A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |