KR20040064339A - 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 - Google Patents
전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 Download PDFInfo
- Publication number
- KR20040064339A KR20040064339A KR1020030001566A KR20030001566A KR20040064339A KR 20040064339 A KR20040064339 A KR 20040064339A KR 1020030001566 A KR1020030001566 A KR 1020030001566A KR 20030001566 A KR20030001566 A KR 20030001566A KR 20040064339 A KR20040064339 A KR 20040064339A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- gate
- charge storage
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000012212 insulator Substances 0.000 title 1
- 238000003860 storage Methods 0.000 claims abstract description 76
- 238000002955 isolation Methods 0.000 claims abstract description 75
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 20
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 20
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 25
- 238000007517 polishing process Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 309
- 239000011229 interlayer Substances 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000010941 cobalt Substances 0.000 description 5
- 229910017052 cobalt Inorganic materials 0.000 description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 5
- 229910021342 tungsten silicide Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 1
- 101100058964 Arabidopsis thaliana CALS5 gene Proteins 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 1
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 1
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 1
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 101150064834 ssl1 gene Proteins 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
Claims (21)
- 반도체 기판에 정의된 셀영역;상기 셀 영역에 형성되어 활성영역들을 한정하는 복수개의 평행한 트렌치 소자분리막들;상기 활성영역들 및 상기 소자분리막들 상에 콘포말하게 형성된 전하저장절연막;상기 전하저장절연막 상에 형성되되, 상기 활성영역들의 상부를 가로지르는 복수개의 평행한 워드 라인들;및상기 워드 라인들 사이에 배치되되, 상기 전하저장절연막을 관통하여 상기 활성영역에 전기적으로 접속된 도전성 패턴들을 포함하는 비휘발성 메모리 소자.
- 제1 항에 있어서,상기 소자분리막의 상부면은 상기 활성영역 표면보다 높은 레벨에 위치하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1 항에 있어서,상기 워드라인들이 상기 소자분리막 상에 형성된 상기 전하저장절연막 상부로 신장된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제1 항에 있어서,상기 전하저장절연막은 차례로 적층된 하부산화막, 전하트랩층 및 상부산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제4 항에 있어서,상기 상부산화막은 절연성 금속산화막인 것을 특징으로 하는 비휘발성 메모리 소자.
- 셀영역, 고전압영역 및 저전압영역이 구비된 반도체 기판에 형성되어 상기 셀영역에 복수개의 평행한 제1 활성영역들, 상기 고전압영역에 제2 활성영역들, 상기 저전압영역에 제3 활성영역들을 한정하는 트렌치 소자분리막들;상기 제1 활성영역들 및 상기 소자분리막들 상에 콘포말하게 형성된 전하저장절연막;상기 전하저장절연막 상에 형성되되, 상기 소자분리막들의 상부를 가로지르는 복수개의 평행한 게이트 라인들;상기 제 2 활성영역의 상부 및 상기 제3 활성영역의 상부를 각각 가로지르는 고전압 게이트 패턴 및 저전압 게이트 패턴;상기 고전압 게이트 패턴 및 상기 제2 활성영역 사이와, 상기 저전압 게이트 패턴 및 상기 제3 활성영역 사이에 각각 개재된 고전압 게이트 절연막 및 저전압 게이트 절연막을 포함하는 비휘발성 메모리 소자.
- 제6 항에 있어서,상기 소자분리막의 상부면은 상기 활성영역 표면보다 높은 레벨에 위치하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제6 항에 있어서,상기 전하저장절연막은 차례로 적층된 하부산화막, 전하트랩층 및 상부산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제8 항에 있어서,상기 상부산화막은 절연성 금속산화막인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제8 항에 있어서,상기 고전압 게이트 절연막은 차례로 적층된 제1 산화막 및 상기 하부산화막을 포함하고,상기 저전압 게이트 절연막은 차례로 적층된 제2 산화막 및 상기 하부산화막을 포함하되,상기 제1 산화막은 상기 제2 산화막보다 두꺼운 것을 특징으로 하는 비휘발성 메모리 소자.
- 제10 항에 있어서,상기 셀 영역은 워드라인 영역과, 상기 워드라인 영역 양측에 정의된 선택 게이트 영역을 포함하고,상기 게이트 라인들은 상기 워드라인 영역에 배치된 복수개의 워드라인들 및 상기 워드라인 영역 양측의 상기 선택 게이트 영역들에 각각 배치된 접지 선택 게이트 라인 및 스트링 선택 게이트 라인을 포함하되,상기 선택 게이트 영역의 상기 접지 선택 게이트 라인 및 상기 스트링 선택 게이트 라인 하부의 상기 전하저장절연막과 상기 제1 활성영역 사이에 상기 제2 산화막이 더 개재된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제8 항에 있어서,상기 고전압 게이트 절연막은 차례로 적층된 제1 산화막, 상기 하부산화막 및 제2 산화막을 포함하고,상기 저전압 게이트 절연막은 차례로 적층된 상기 하부산화막 및 상기 제2 산화막을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제12 항에 있어서,상기 셀 영역은 워드라인 영역과, 상기 워드라인 영역 양측에 정의된 선택 게이트 영역을 포함하고,상기 게이트 라인들은 상기 워드라인 영역에 배치된 복수개의 워드라인들 및 상기 워드라인 영역 양측의 상기 선택 게이트 영역들에 각각 배치된 접지 선택 게이트 라인 및 스트링 선택 게이트 라인을 포함하되,상기 전하 저장 절연막은 상기 워드라인 영역에 형성되고,상기 선택 게이트 영역의 상기 스트링 선택 게이트 라인 및 상기 제1 활성영역들 사이와, 상기 접지 선택 게이트 라인 및 상기 제1 활성영역들 사이에 상기 하부산화막 및 상기 제2 산화막이 개재된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제12 항에 있어서,상기 고전압 게이트 절연막 및 상기 저전압 게이트 절연막은 상기 제2 산화막 상에 상기 상부산화막을 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제8 항에 있어서,상기 고전압 게이트 산화막은 차례로 적층된 제1 산화막 및 제2 산화막을 포함하고,상기 저전압 게이트 산화막은 상기 제2 산화막인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제15 항에 있어서,상기 셀 영역은 워드라인 영역과, 상기 워드라인 영역 양측에 정의된 선택 게이트 영역을 포함하고,상기 게이트 라인들은 상기 워드라인 영역에 배치된 복수개의 워드라인들 및 상기 워드라인 영역 양측의 상기 선택 게이트 영역들에 각각 배치된 접지 선택 게이트 라인 및 스트링 선택 게이트 라인을 포함하되,상기 선택 게이트 영역의 상기 전하저장절연막과 상기 제1 활성영역들 사이에 상기 제2 산화막이 더 개재된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제15 항에 있어서,상기 각 게이트 라인은 제2 도전막 및 제3 도전막이 적층되어 형성되고,상기 고전압 게이트 전극 및 상기 저전압 게이트 전극은 제1 도전막 및 상기 제3 도전막이 적층되어 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 셀영역, 고전압영역 및 저전압영역이 구비된 반도체 기판에 형성되어 상기 셀영역에 복수개의 평행한 제1 활성영역들, 상기 고전압영역에 제2 활성영역들, 상기 저전압영역에 제3 활성영역들을 한정하는 트렌치 소자분리막들;상기 제1 활성영역들 및 상기 소자분리막들 상에 콘포말하게 형성되며 차례로 적층된 하부산화막, 전하트랩층 및 상부산화막을 포함하는 전하저장절연막;상기 전하저장절연막 상에 형성되되, 상기 소자분리막들의 상부를 가로지르는 복수개의 평행한 게이트 라인들;상기 셀 영역은 워드라인 영역과, 상기 워드라인 영역 양측에 정의된 선택 게이트 영역을 포함하고,상기 게이트 라인들은 상기 워드라인 영역에 배치된 복수개의 워드라인들 및 상기 워드라인 영역 양측의 상기 선택 게이트 영역들에 각각 배치된 접지 선택 게이트 라인 및 스트링 선택 게이트 라인을 포함하되,상기 워드라인 하부에 형성된 상기 전하저장절연막의 상기 하부 산화막의 두께는 상기 접지 선택 게이트 라인 및 스트링 선택 게이트 라인 하부에 형성된 상기 전하저장절연막의 상기 하부산화막의 두께보다 얇은 것을 특징으로 하고 ;상기 제 2 활성영역의 상부 및 상기 제3 활성영역의 상부를 각각 가로지르는 고전압 게이트 패턴 및 저전압 게이트 패턴;및상기 고전압 게이트 패턴 및 상기 제2 활성영역 사이와, 상기 저전압 게이트 패턴 및 상기 제3 활성영역 사이에 각각 개재된 고전압 게이트 절연막 및 저전압 게이트 절연막을 포함하는 비휘발성 메모리 소자.
- 셀영역이 정의된 반도체 기판에 패드절연막(pad insulating layer) 및 하드마스크막(hard mask layer)을 형성하는 단계;상기 하드마스크막, 상기 패드절연막 및 상기 반도체 기판을 패터닝하여 상기 셀영역에 복수개의 평행한 트렌치들을 형성하는 단계;상기 셀 영역의 전면에 상기 트렌치들을 채우는 트렌치 절연막을 형성하는 단계;화학적기계적연마공정을 사용하여 상기 트렌치 절연막을 연마하여 상기 하드마스크막을 노출시킴과 동시에, 상기 트렌치들을 채우고 복수개의 평행한 활성영역들을 한정하는 소자분리막들을 형성하는 단계;상기 하드마스크막 및 상기 패드 절연막을 제거하는 단계;상기 활성영역들 및 상기 소자분리막들 상에 전하저장절연막을 콘포말하게 형성하는 단계;상기 전하저장절연막 상에 상기 소자분리막들의 상부를 가로지르는 복수개의 평행한 게이트 라인들을 형성하는 단계;소정의 상기 게이트 라인들 사이에 상기 전하저장절연막을 관통하여 상기 활성영역에 전기적으로 접속된 도전성 패턴들을 형성하는 단계를 포함하는 비휘발성 메모리 소자의 제조방법.
- 제19 항에 있어서,상기 전하저장절연막은 하부산화막, 전하트랩층 및 상부산화막을 차례로 적층하여 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제20 항에 있어서,상기 상부산화막은 절연성 금속산화막으로 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0001566A KR100504691B1 (ko) | 2003-01-10 | 2003-01-10 | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 |
US10/712,426 US6995424B2 (en) | 2003-01-10 | 2003-11-13 | Non-volatile memory devices with charge storage insulators |
JP2004006031A JP2004221589A (ja) | 2003-01-10 | 2004-01-13 | 電荷貯蔵絶縁膜を有する不揮発性メモリ素子及びその製造方法 |
US11/272,638 US7495284B2 (en) | 2003-01-10 | 2005-11-14 | Non-volatile memory devices with charge storage insulators and methods of fabricating such devices |
US11/428,884 US7648881B2 (en) | 2003-01-10 | 2006-07-06 | Non-volatile memory devices with charge storage insulators and methods of fabricating such devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0001566A KR100504691B1 (ko) | 2003-01-10 | 2003-01-10 | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040064339A true KR20040064339A (ko) | 2004-07-19 |
KR100504691B1 KR100504691B1 (ko) | 2005-08-03 |
Family
ID=36385348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2003-0001566A KR100504691B1 (ko) | 2003-01-10 | 2003-01-10 | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6995424B2 (ko) |
JP (1) | JP2004221589A (ko) |
KR (1) | KR100504691B1 (ko) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100710806B1 (ko) * | 2006-05-02 | 2007-04-23 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
KR100744586B1 (ko) * | 2000-11-17 | 2007-08-01 | 후지쯔 가부시끼가이샤 | 비휘발성 반도체 메모리 장치 및 그 제조 방법 |
KR100833427B1 (ko) * | 2005-06-30 | 2008-05-29 | 주식회사 하이닉스반도체 | 데이터 보존 특성을 향상시킬 수 있는 플래시 메모리 소자 |
US7470948B2 (en) | 2006-03-07 | 2008-12-30 | Samsung Electronics Co., Ltd. | Memory cell array structures in NAND flash memory devices |
WO2010013886A2 (ko) * | 2008-07-28 | 2010-02-04 | 경북대학교 산학협력단 | 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법 |
KR20140009711A (ko) * | 2012-07-12 | 2014-01-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
KR200485762Y1 (ko) | 2016-11-24 | 2018-02-20 | 민병규 | 안전 난간 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6972226B2 (en) * | 2004-03-31 | 2005-12-06 | Infineon Technologies Ag | Charge-trapping memory cell array and method for production |
US20060007732A1 (en) * | 2004-07-06 | 2006-01-12 | Macronix International Co., Ltd. | Charge trapping non-volatile memory and method for operating same |
US7387932B2 (en) * | 2004-07-06 | 2008-06-17 | Macronix International Co., Ltd. | Method for manufacturing a multiple-gate charge trapping non-volatile memory |
US7473589B2 (en) * | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
US7315474B2 (en) * | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
KR100610421B1 (ko) * | 2005-03-25 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US7538000B2 (en) * | 2005-07-28 | 2009-05-26 | Freescale Semiconductor, Inc. | Method of forming double gate transistors having varying gate dielectric thicknesses |
US7763927B2 (en) | 2005-12-15 | 2010-07-27 | Macronix International Co., Ltd. | Non-volatile memory device having a nitride-oxide dielectric layer |
KR100655435B1 (ko) * | 2005-08-04 | 2006-12-08 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
KR100717280B1 (ko) * | 2005-08-22 | 2007-05-15 | 삼성전자주식회사 | 반도체 기억 장치의 셀 어레이 및 그 형성 방법 |
KR100660551B1 (ko) * | 2005-09-22 | 2006-12-22 | 삼성전자주식회사 | 불휘발성 메모리 소자 및 그 제조 방법 |
KR100673016B1 (ko) * | 2005-12-06 | 2007-01-24 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
US7907450B2 (en) * | 2006-05-08 | 2011-03-15 | Macronix International Co., Ltd. | Methods and apparatus for implementing bit-by-bit erase of a flash memory device |
KR100733055B1 (ko) * | 2006-07-10 | 2007-06-28 | 삼성전자주식회사 | 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법 |
US7811890B2 (en) * | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
US8772858B2 (en) * | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
US8642441B1 (en) * | 2006-12-15 | 2014-02-04 | Spansion Llc | Self-aligned STI with single poly for manufacturing a flash memory device |
KR20080057790A (ko) * | 2006-12-21 | 2008-06-25 | 동부일렉트로닉스 주식회사 | 플래시 메모리 및 그 제조 방법 |
US7737488B2 (en) * | 2007-08-09 | 2010-06-15 | Macronix International Co., Ltd. | Blocking dielectric engineered charge trapping memory cell with high speed erase |
KR101489885B1 (ko) * | 2007-11-21 | 2015-02-06 | 삼성전자주식회사 | 개선된 신뢰성을 갖는 트랩형 비휘발성 메모리 장치 및 그동작 방법 |
KR101426845B1 (ko) * | 2007-12-05 | 2014-08-14 | 삼성전자주식회사 | 공통 소스를 포함하는 비휘발성 기억 소자 |
JP2009206355A (ja) * | 2008-02-28 | 2009-09-10 | Toshiba Corp | 不揮発性半導体メモリ及び不揮発性半導体メモリの製造方法 |
JP2009218494A (ja) * | 2008-03-12 | 2009-09-24 | Toshiba Corp | 不揮発性半導体メモリ |
JP5295606B2 (ja) * | 2008-03-28 | 2013-09-18 | 株式会社東芝 | Nand型不揮発性半導体メモリ装置 |
JP2009267254A (ja) * | 2008-04-28 | 2009-11-12 | Toshiba Corp | チャージトラップ型不揮発性半導体記憶装置およびその製造方法 |
US7915667B2 (en) * | 2008-06-11 | 2011-03-29 | Qimonda Ag | Integrated circuits having a contact region and methods for manufacturing the same |
JP2010199194A (ja) * | 2009-02-24 | 2010-09-09 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2010219099A (ja) * | 2009-03-13 | 2010-09-30 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2011029576A (ja) | 2009-06-23 | 2011-02-10 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
US20110221006A1 (en) * | 2010-03-11 | 2011-09-15 | Spansion Llc | Nand array source/drain doping scheme |
US8441063B2 (en) * | 2010-12-30 | 2013-05-14 | Spansion Llc | Memory with extended charge trapping layer |
US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
JP5583238B2 (ja) * | 2013-04-26 | 2014-09-03 | 株式会社東芝 | Nand型不揮発性半導体メモリ装置およびその製造方法 |
JP6178129B2 (ja) * | 2013-06-18 | 2017-08-09 | 株式会社フローディア | 半導体装置の製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5188976A (en) * | 1990-07-13 | 1993-02-23 | Hitachi, Ltd. | Manufacturing method of non-volatile semiconductor memory device |
JP3399186B2 (ja) * | 1995-10-13 | 2003-04-21 | ソニー株式会社 | 不揮発性半導体記憶装置の製造方法 |
AU735045B2 (en) * | 1997-10-30 | 2001-06-28 | Texas Instruments Incorporated | A process flow to integrate high and low voltage peripheral transistors with a floating gate array |
JP2002026153A (ja) * | 2000-07-10 | 2002-01-25 | Toshiba Corp | 半導体メモリ |
JP2001085547A (ja) * | 1999-09-17 | 2001-03-30 | Sony Corp | 不揮発性半導体記憶装置及びその読み出し方法 |
JP4078014B2 (ja) * | 2000-05-26 | 2008-04-23 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置及びその製造方法 |
IT1318145B1 (it) * | 2000-07-11 | 2003-07-23 | St Microelectronics Srl | Processo per fabbricare una cella di memoria non-volatile con unaregione di gate flottante autoallineata all'isolamento e con un alto |
KR100357692B1 (ko) * | 2000-10-27 | 2002-10-25 | 삼성전자 주식회사 | 비휘발성 메모리소자 및 그 제조방법 |
JP4051175B2 (ja) * | 2000-11-17 | 2008-02-20 | スパンション エルエルシー | 不揮発性半導体メモリ装置および製造方法 |
JP3966707B2 (ja) * | 2001-02-06 | 2007-08-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR100375235B1 (ko) * | 2001-03-17 | 2003-03-08 | 삼성전자주식회사 | 에스.오.엔.오.에스 플래시 기억소자 및 그 형성 방법 |
JP2002280465A (ja) * | 2001-03-19 | 2002-09-27 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
KR100816745B1 (ko) * | 2001-06-12 | 2008-03-25 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
KR100395755B1 (ko) * | 2001-06-28 | 2003-08-21 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
US6440798B1 (en) * | 2001-07-26 | 2002-08-27 | Macronix International Co. Ltd. | Method of forming a mixed-signal circuit embedded NROM memory and MROM memory |
KR100399350B1 (ko) * | 2001-08-09 | 2003-09-26 | 삼성전자주식회사 | 부유 트랩형 소자를 가지는 비휘발성 반도체 메모리 장치및 그 제조방법 |
US7012297B2 (en) * | 2001-08-30 | 2006-03-14 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
US6682977B2 (en) * | 2002-02-11 | 2004-01-27 | Winbond Electronics Corporation | Method for fabricating a gate structure of a flash memory |
JP2004039866A (ja) * | 2002-07-03 | 2004-02-05 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004047889A (ja) * | 2002-07-15 | 2004-02-12 | Sony Corp | 不揮発性半導体メモリ装置およびその製造方法 |
-
2003
- 2003-01-10 KR KR10-2003-0001566A patent/KR100504691B1/ko active IP Right Grant
- 2003-11-13 US US10/712,426 patent/US6995424B2/en not_active Expired - Lifetime
-
2004
- 2004-01-13 JP JP2004006031A patent/JP2004221589A/ja active Pending
-
2005
- 2005-11-14 US US11/272,638 patent/US7495284B2/en active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100744586B1 (ko) * | 2000-11-17 | 2007-08-01 | 후지쯔 가부시끼가이샤 | 비휘발성 반도체 메모리 장치 및 그 제조 방법 |
KR100833427B1 (ko) * | 2005-06-30 | 2008-05-29 | 주식회사 하이닉스반도체 | 데이터 보존 특성을 향상시킬 수 있는 플래시 메모리 소자 |
US7470948B2 (en) | 2006-03-07 | 2008-12-30 | Samsung Electronics Co., Ltd. | Memory cell array structures in NAND flash memory devices |
KR100710806B1 (ko) * | 2006-05-02 | 2007-04-23 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
WO2010013886A2 (ko) * | 2008-07-28 | 2010-02-04 | 경북대학교 산학협력단 | 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법 |
WO2010013886A3 (ko) * | 2008-07-28 | 2010-03-25 | 경북대학교 산학협력단 | 고집적 플래시 메모리 셀 소자, 셀 스트링 및 그 제조 방법 |
US8779501B2 (en) | 2008-07-28 | 2014-07-15 | Snu R&Db Foundation | Diode-based flash memory device cell string and fabricating method therefor |
KR20140009711A (ko) * | 2012-07-12 | 2014-01-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
KR200485762Y1 (ko) | 2016-11-24 | 2018-02-20 | 민병규 | 안전 난간 |
Also Published As
Publication number | Publication date |
---|---|
JP2004221589A (ja) | 2004-08-05 |
US20060102952A1 (en) | 2006-05-18 |
US7495284B2 (en) | 2009-02-24 |
KR100504691B1 (ko) | 2005-08-03 |
US20040135194A1 (en) | 2004-07-15 |
US6995424B2 (en) | 2006-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100504691B1 (ko) | 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법 | |
US6376876B1 (en) | NAND-type flash memory devices and methods of fabricating the same | |
JP3917063B2 (ja) | 半導体装置及びその製造方法 | |
US6380032B1 (en) | Flash memory device and method of making same | |
US7384843B2 (en) | Method of fabricating flash memory device including control gate extensions | |
US7339242B2 (en) | NAND-type flash memory devices and fabrication methods thereof | |
US6936885B2 (en) | NAND-type flash memory devices and methods of fabricating the same | |
JP4068286B2 (ja) | 半導体装置の製造方法 | |
KR20020067776A (ko) | 비트라인 콘택패드를 갖는 불휘발성 메모리 장치 및 그제조방법 | |
US7473600B2 (en) | Nonvolatile memory device and method of forming the same | |
KR100660543B1 (ko) | 낸드형 플래시 메모리 장치 및 그 제조 방법 | |
US7320934B2 (en) | Method of forming a contact in a flash memory device | |
KR100725171B1 (ko) | 마스크 롬을 구비하는 반도체 장치 및 그 제조 방법 | |
JP4459588B2 (ja) | 半導体素子及びその形成方法 | |
JP2007103652A (ja) | 半導体装置およびその製造方法 | |
JP2009289813A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
US6573139B2 (en) | Method of fabricating cell of flash memory device | |
KR100669347B1 (ko) | 반도체 소자 및 그 형성 방법 | |
JP2010021496A (ja) | 半導体装置、及びその製造方法 | |
JP4818578B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20070196983A1 (en) | Method of manufacturing non-volatile memory device | |
JP2004356428A (ja) | 不揮発性半導体記憶装置、及び、その製造方法 | |
JP7431286B2 (ja) | 電気的に消去可能なプログラム化読み出し専用メモリセル(eeprom)セルおよびその形成方法 | |
JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 14 |