JP7431286B2 - 電気的に消去可能なプログラム化読み出し専用メモリセル（ｅｅｐｒｏｍ）セルおよびその形成方法 - Google Patents

電気的に消去可能なプログラム化読み出し専用メモリセル（ｅｅｐｒｏｍ）セルおよびその形成方法 Download PDF

Info

Publication number
JP7431286B2
JP7431286B2 JP2022119980A JP2022119980A JP7431286B2 JP 7431286 B2 JP7431286 B2 JP 7431286B2 JP 2022119980 A JP2022119980 A JP 2022119980A JP 2022119980 A JP2022119980 A JP 2022119980A JP 7431286 B2 JP7431286 B2 JP 7431286B2
Authority
JP
Japan
Prior art keywords
gate
forming
eeprom
floating gate
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022119980A
Other languages
English (en)
Other versions
JP2023063224A (ja
Inventor
チェン アーロン
馳 任
朝勝 謝
Original Assignee
聯華電子股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股▲ふん▼有限公司 filed Critical 聯華電子股▲ふん▼有限公司
Publication of JP2023063224A publication Critical patent/JP2023063224A/ja
Application granted granted Critical
Publication of JP7431286B2 publication Critical patent/JP7431286B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、メモリセルおよびその形成方法に関し、特に、電気的に消去可能なプログラム化読み出し専用メモリセル（EEPROM）セルおよびその形成方法に関する。
半導体メモリデバイスは、基本的に、2種類に分類される。一つは、揮発性メモリデバイスであり、他方は、不揮発性メモリデバイスである。揮発性メモリデバイスは、ダイナミックランダムアクセスメモリ（DRAM）、およびスタティックランダムアクセスメモリ（SRAM）を含む。不揮発性メモリデバイスは、電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）、強誘電体ランダムアクセスメモリ（FeRAM）、相変化ランダムアクセスメモリ（PRAM）、磁気ランダムアクセスメモリ（MRAM）、およびフラッシュメモリデバイスなどを含む。外部電源が遮断された場合、揮発性メモリでは、内部に保管された全てのデータが消失するが、不揮発性メモリでは、内部に保管されたデータが依然維持できる。
本発明では、電気的に消去可能なプログラム化読み出し専用メモリセルおよびその形成方法が提供される。複数の先端を有する浮遊ゲートが形成され、これらの先端が消去ゲートに隣接され、局所電場を高めることにより、FNトンネルが促進され、メモリセルの電子消去機能が改善できる。
本発明では、電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルが提供される。これは、第1のゲートと、第2のゲートと、消去ゲートとを有する。第1のゲートは、第1の浮遊ゲートと、底部から上部に積層された第1の制御ゲートとを有し、第2のゲートは、第2の浮遊ゲートと、底部から上部に積層された第2の制御ゲートとを有する。消去ゲートは、第1のゲートと第2のゲートとの間に挟まれ、消去ゲート直下の第1の浮遊ゲートの1つの側部と、消去ゲート直下の第2の浮遊ゲートの1つの側部とは、複数の先端を有する。
本発明では、電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法が提供される。これは、以下のステップを有する。まず、基板上に浮遊ゲート層および制御ゲートを順次形成する。次に、浮遊ゲート層上および制御ゲートの第1の側面上に、第1のスペーサが形成される。その後、浮遊ゲート層の露出された上部が除去され、これにより、プレ浮遊ゲート層が形成される。プレ浮遊ゲート層は、ステップ状の側部を有する。次に、プレ浮遊ゲート層上および制御ゲートの第1の側面に、第2のスペーサが形成される。次に、プレ浮遊ゲート層の露出部が除去され、これにより、浮遊ゲートが形成される。浮遊ゲートは、2ステップの側部を有する。
前述の点から、本発明では、電子的に消去可能なプログラム化読み出し専用メモリセル、およびその形成方法が提供され、第1のゲートおよび第2のゲートは、基板上に配置され、第1のゲートは、第1の浮遊ゲートと、底部から上部に積層された第1の制御ゲートとを有し、第2のゲートは、第2の浮遊ゲートと、底部から上部に積層された第2の制御ゲートとを有する。消去ゲートは、第1のゲートと第2のゲートとの間に配置され、消去ゲート直下の第1の浮遊ゲートの1つの側部、および消去ゲート直下の第2の浮遊ゲートの1つの側部は、複数の先端を有する。従って、本発明では、複数の先端が、消去ゲートに隣接さされ、チップ放電（FNトンネル）が促進され、これによりメモリセルの電子消去機能を高めることができる。
本発明のこれらのおよび他の目的は、各種図面および図面に記載の好適実施形態の以下の詳細な説明を読んだ後に、当業者に明らかになる。
本発明の好適実施形態による電子的に消去可能なプログラム化読み出し専用メモリセルの概略的な断面図である。 本発明の好適実施形態における電子的に消去可能なプログラム化読み出し専用メモリセルを形成する方法の概略的な断面図である。 本発明の好適実施形態における電子的に消去可能なプログラム化読み出し専用メモリセルを形成する方法の概略的な断面図である。 本発明の好適実施形態における電子的に消去可能なプログラム化読み出し専用メモリセルを形成する方法の概略断面図である。 本発明の好適実施形態における電子的に消去可能なプログラム化読み出し専用メモリセルを形成する方法の概略断面図である。 本発明の好適実施形態における電子的に消去可能なプログラム化読み出し専用メモリセルを形成する方法の概略断面図である。 本発明の好適実施形態における電子的に消去可能なプログラム化読み出し専用メモリセルを形成する方法の概略断面図である。 本発明の好適実施形態における電子的に消去可能なプログラム化読み出し専用メモリセルを形成する方法の概略断面図である。
以下、図面を参照して、本発明の一実施形態について説明する。
図1は、本発明の好適実施形態による電子的に消去可能なプログラム化読み出し専用メモリセルの概略的な断面図である。図1に示すように、基板110が提供される。基板110は、例えば、シリコン基板、シリコン含有基板（例えば、SiC）、III-V族基板（例えば、GaN）、シリコン基板上のIII-V族（例えば、GaN-オン-Si）、グラフェン-オン-Si基板、およびシリコン-オン-インシュレータである。この実施形態の例では、電子的に消去可能なプログラム化読み出し専用メモリ領域の基板110のみが示されている。
第1のゲートG1および第2のゲートG2は、基板110上に配置される。この実施形態では、第1のゲートG1は、誘電体層122a、第1の浮遊ゲート124a、ONO層126a、第1の制御ゲート128a、および底部から上部に積層された第1のハードマスク129aを有し、第2のゲートG2は、誘電体層122b、第2の浮遊ゲート124b、ONO層126b、第2の制御ゲート128b、および底部から上部に積層された第2のハードマスク129bを有する。誘電体層122a／122bは酸化物層であってもよく、第1の浮遊ゲート124aおよび第2の浮遊ゲート124bは、ポリシリコン層であってもよく、ONO層126a／126bは、底部から上部に積層された酸化物層／窒化物層／酸化物層で構成され、第1の制御ゲート128aおよび第2の制御ゲート128bは、ポリシリコン層であってもよく、第1のハードマスク129および第2のハードマスク129bは、例えば窒化物層であってもよい。ただし、本発明はこれに限定されるものではない。
スペーサ132aは、第1の浮動ゲート124a上に配置され、スペーサ132aは、第1の制御ゲート128aおよび第1のハードマスク129aの横に配置される。スペーサ132bは、第2の浮遊ゲート124b上に配置され、スペーサ132bは、第2の制御ゲート128bおよび第2のハードマスク129bの横に配置される。この実施形態では、スペーサ132a／132bは、例えば、内側酸化物層および外側窒化物層からなる二重層スペーサであってもよい。ただし、本発明は、これに限定されるものではない。第1の誘電体層134aは、第1の制御ゲート128aの側面、第1のハードマスク129aの側面、および第1の浮遊ゲート124aの側面を覆い、第2の誘電体層134bは、第2の制御ゲート128bの側面、第2のハードマスク129bの側面、および第2の浮遊ゲート124bを覆い、第1の浮遊ゲート124a／第2の浮遊ゲート124bと、上部消去ゲートとを絶縁する。好適実施形態では、第1の誘電体層134aおよび第2の誘電体層134bは、ブランケット誘電体層として接合される。この実施形態では、第1の誘電体層134aおよび第2の誘電体層134bは、酸化物層であるが、本発明はこれに限定されるものではない。
消去ゲート142は、第1のゲートG1と第2のゲートG2との間に挟まれる。第1の誘電体層134aは、消去ゲート142を第1の浮遊ゲート124aから絶縁し、第2の誘電体層134bは、消去ゲート142を第2の浮遊ゲート124bから絶縁する。本発明では、消去ゲート142の直下の第1の浮遊ゲート124aの側部P1と、消去ゲート142の直下の第2の浮遊ゲート124bの側部P2とは、複数の先端を有する。従って、本発明は、局所電場をブーストしてチップ放電を促進することにより、メモリセルの電子消去機能を改善することができる。本実施形態では、第1の浮遊ゲート124aの側部P1は、2つの先端を有し、第2の浮遊ゲート124bの側部P2は、2つの先端を有する。すなわち、消去ゲート142の直下の第1の浮遊ゲート124aの側部P1と、消去ゲート142の直下の第2の浮遊ゲート124bの側部P2は、両方とも2ステップ側部であり、各2ステップの側部は、2つの階段を有する。ただし、本発明はこれに限定されるものではない。
第1のワードライン144aは、第1のゲートG1の消去ゲート142とは反対の側面に配置され、第2のワードライン144bは、第2のゲートG2の消去ゲート142とは反対の側面に配置される。好適実施形態では、消去ゲート142、第1のワードライン144a、および第2のワードライン144bは、全てがポリシリコンのような同一材料で形成され、同じプロセスにより、同時に形成される。ただし、本発明はこれに限定されるものではない。
スペーサ150a／150bは、第1のワードライン144aの消去ゲート142とは反対の側、および第2のワードライン144bの消去ゲート142とは反対の側の基板110上に配置される。さらに、ビットラインBLは、基板110において、それぞれ、スペーサ150a／150bの近傍に配置される。ビットラインコンタクトプラグBLCは、ビットラインBLの直上に配置される。ソースラインSLは、基板において、消去ゲート142の直下に配置される。
第1の浮遊ゲート124aの消去ゲート142とは反対側の他方の側面P3、および第2の浮遊ゲート124bの消去ゲート142とは反対側の他方の側面P4は、垂直側壁を有する。ただし、本発明はこれに限定されるものではない。
好適実施形態では、第1のハードマスク129aの上部表面T1および第2のハードマスク129bの上部表面T2は、消去ゲート142の上部表面T3よりも高く、第1のワードライン144a、第2のワードライン144b、および消去ゲート142の間の相互接続によって生じる短絡の問題が回避される。好適実施形態では、2つのスペーサ160a／160bは、消去ゲート142上の第1のハードマスク129aの側面および第2のハードマスク129bの側面に配置される。
次に、複数の先端を有する浮遊ゲートを有する電子的に消去可能なプログラム化読出し専用メモリセルを形成する方法が提案される。図2乃至図8には、本発明の好適実施形態における、電子的に消去可能なプログラム化読み出し専用メモリセルを形成する方法の概略的な断面図を示す。図2に示すように、基板210上に、誘電体層222、浮遊ゲート層224、ONO層226、制御ゲート228、およびハードマスク層229が形成され、積層される。詳細には、誘電体層222、浮遊ゲート層224、ONO層（図示せず）、制御ゲート層（図示せず）、およびハードマスク層（図示せず）を順次形成して基板210を覆い、その後ハードマスク層（図示せず）、制御ゲート層（図示せず）、およびONO層（図示せず）がパターン化される。
図2～図3を参照すると、第1のスペーサ312は、浮遊ゲート層224上に形成され、制御ゲート228の第1の側壁S1の近傍に配置される。図2に示すように、スペーサ314および第1のスペーサ312は、浮遊ゲート層224の上、ならびにそれぞれ、制御ゲート228の第1の側壁S1および第2の側壁S2に形成される。その後、フォトレジストK1が形成され、ドーピングプロセスQ1が選択的に実施され、基板210の第1のスペーサ312の近傍に、第1のドープ領域10が形成されてもよい（第1のスペーサ312は、制御ゲート228の第2の側面S2上に配置される）。次に、図3に示すように、制御ゲート228の第2の側面S2上の第1のスペーサ312は、除去されるが、制御ゲート228の第1の側面S1上の第1のスペーサ312は、残存する。その後、フォトレジストK1が除去される。浮遊ゲート層224および制御ゲート228の第1の側壁S1上に第1のスペーサ312を形成する方法は、これに限定されない。
図3～図4に示すように、フォトレジストK1を除去した後、浮遊ゲート層224の露出上部224aが除去され、これにより、ステップ状側部C1を有するプレ浮遊ゲート層224bが形成される。第1のスペーサ312のみが、その直下にステップ状側部C1を有する。
図5～図7を参照すると、プレ浮遊ゲート層224b上および制御ゲート228の第1の側面S1上に、第2のスペーサ322が形成される。図5に示すように、第2のスペーサ322は、プレ浮遊ゲート層224b上、第1の側壁S1上、および制御ゲート228の第2の側壁S2上に形成される。第1のスペーサ312が除去されていないため、第2のスペーサ322は、それぞれ、第1の側壁S1の第1のスペーサ312の横に配置され、第2の側壁S2のスペーサ314の横に配置される。次に、図6に示すように、フォトレジストK3が形成され、ドーピングプロセスQ3が選択的に実施され、基板210内の第2のスペーサ322の側に、第2のドープ領域30が形成されてもよい（第2のスペーサ322は、制御ゲート228の側に配置される）。次に、図7に示すように、制御ゲート228の第2の側面S2上の第2のスペーサ322は、除去されるが、制御ゲート228の第1の側面S1上の第2のスペーサ322は、残留する。次に、フォトレジストK3が除去される。
図7に示すように、フォトレジストK3を除去した後、プレ浮遊ゲート層224bの露出部224cが除去され、これにより、浮遊ゲート224dが形成される。該浮遊ゲート224dは、ステップ状側部C1を有する（図1における2段側部P1、P2と同様、ステップの先端は、放電促進効果を有する）。また、本実施形態では、第1のスペーサ312の幅をW1とし、第2のスペーサ322の幅をW2とする。幅W1、W2は、浮遊ゲート224dのステップ幅に影響を及ぼし、実際の要求に応じてステップ幅を調整することができる。ただし、本発明はこれに限定されない。本発明のいくつかの実施形態では、第1のスペーサの幅W1は、第2のスペーサの幅W2の半分である（すなわち、W1＝W2／2）である。ただし、本発明は、これに限定されない。
次に、図8に示すように、制御ゲート228の第1の側面S1上の第1のスペーサ312および第2のスペーサ322を除去した後、基板210の浮遊ゲート224dの側に、ブランケット誘電体層（図示せず）およびポリシリコン層240が順次形成され、階段状の側面C1の側のポリシリコン層240の一部242は、消去ゲートとして機能する。すなわち、消去ゲート242は、浮遊ゲート224dを覆い、浮遊ゲート224dの階段状の側面C1の先端に接触する。本発明では、複数の先端を有する浮遊ゲート224dを形成することができ、チップ放電を促進することにより、メモリセルの電子消去機能を改善することができる。
以上をまとめると、本発明では、電子的に消去可能なプログラム化読み出し専用メモリセルおよびそれを形成する方法が提供され、第1のゲートおよび第2のゲートは、基板上に配置され、第1のゲートは、第1の浮遊ゲートと、底部から上部まで積層された第1の制御ゲートとを有し、第2のゲートは、第2の浮遊ゲートと、底部から上部まで積層された第2の制御ゲートとを有する。消去ゲートは、第1のゲートと第2のゲートとの間に配置され、消去ゲートの直下にある第1の浮遊ゲートの一方の側部、および消去ゲートの直下にある第2の浮遊ゲートの別の側部は、複数の先端を有する。このように、本発明では、浮遊ゲートの複数の先端を消去ゲートに当接させることにより、FNトンネルが促進でき、これにより、メモリセルの電子消去能力が改善される。
好ましくは、消去ゲートの直下の第1の浮遊ゲートの側部、および消去ゲートの直下の第2の浮遊ゲートの側部は、両方とも2ステップの側部であり、各2ステップの側部は、2つの階段で構成され、メモリセルの電子消去機能が改善され、製造プロセスが簡素化される。
本発明の教示を維持したまま、装置および方法の多くの修正および変更がなされ得ることは、当業者には容易に理解される。従って、前述の開示は、添付の特許請求の範囲によってのみ限定されるものと解される必要がある。
110 基板
124a 第1の浮遊ゲート
128a 第1の制御ゲート
129a 第1のハードマスク
124b 第2の浮遊ゲート
128b 第2の制御ゲート
129b 第2のハードマスク
G1 第1のゲート
G2 第2のゲート

Claims (17)

  1. 電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルであって、
    基板上に配置された第1のゲートおよび第2のゲートであって、前記第1のゲートは、第1の浮遊ゲートと、底部から上部に積層された第1の制御ゲートとを有し、前記第2のゲートは、第2の浮遊ゲートと、底部から上部に積層された第2の制御ゲートとを有する、第1のゲートおよび第2のゲートと、
    前記第1のゲートと前記第2のゲートの間に挟まれた消去ゲートであって、前記消去ゲートの直下の前記第1の浮遊ゲートの一方の側部、および前記消去ゲートの直下の前記第2の浮遊ゲートの一方の側部は、複数の先端を有する、消去ゲートと、
    を有し、
    当該電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルは、さらに、前記第1の制御ゲート上に配置された第1のハードマスク、および前記第2の制御ゲート上に配置された第2のハードマスクを有し、
    前記第1のハードマスクの上部表面および前記第2のハードマスクの上部表面は、前記消去ゲートの上部表面よりも高く、
    当該電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルは、さらに、前記消去ゲートの上部表面の少なくとも一部を覆うように配置され、前記第1のハードマスクおよび前記第2のハードマスクの側面に配置された、複数のスペーサを有する、電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セル。
  2. さらに、前記基板における前記消去ゲートの直下に配置されたソースラインを有する、請求項1に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セル。
  3. 前記消去ゲートの直下の前記第1の浮遊ゲートの前記側部、および前記消去ゲートの直下の前記第2の浮遊ゲートの前記側部は、両方とも2ステップの側部である、請求項1に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セル。
  4. 各2ステップの側部は、2つの階段を有する、請求項3に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セル。
  5. さらに、
    前記第1のゲートの前記消去ゲートとは反対の側に配置された第1のワードラインと、
    前記第2のゲートの前記消去ゲートとは反対の側に配置された第2のワードラインと、
    を有する、請求項1に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セル。
  6. さらに、前記基板内に配置された複数のビットラインを有し、
    前記ビットラインの1つは、前記第1のワードラインの前記消去ゲートとは反対の側に配置され、前記ビットラインのうちの別の1つは、前記第2のワードラインの前記消去ゲートとは反対の側に配置される、請求項5に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セル。
  7. さらに、前記ビットラインの直上に配置された複数のビットラインコンタクトプラグを有する、請求項6に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セル。
  8. 前記第1の浮遊ゲートの前記消去ゲートとは反対の他の側部、および前記第2の浮遊ゲートの前記消去ゲートとは反対の側の他の部分は、垂直側壁を有する、請求項1に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セル。
  9. 電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法であって、
    基板上に積層された浮遊ゲート層および制御ゲートを順次形成するステップと、
    前記浮遊ゲート層上、および前記制御ゲートの第1の側面に、第1のスペーサを形成するステップと、
    前記浮遊ゲート層の露出された上部を除去してプレ浮遊ゲート層を形成するステップであって、前記プレ浮遊ゲート層は、階段状の側部を有する、ステップと、
    前記プレ浮遊ゲート層上および前記制御ゲートの前記第1の側面上に、第2のスペーサを形成するステップと、
    前記プレ浮遊ゲート層の露出部分を除去し、浮遊ゲートを形成するステップであって、前記浮遊ゲートは、2ステップの側部を有する、ステップと、
    を有する、方法。
  10. 前記基板上に積層された前記浮遊ゲート層および前記制御ゲートを順次形成するステップは、
    前記浮遊ゲート層、制御ゲート層、およびハードマスク層を順次形成して、前記基板を被覆するステップと、
    前記ハードマスク層および前記制御ゲート層をパターン化して、前記制御ゲートおよびハードマスクを形成するステップと、
    を有する、請求項9に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法。
  11. 前記浮遊ゲート層上、および前記制御ゲートの前記第1の側面上に、前記第1のスペーサを形成するステップは、
    前記浮遊ゲート層上、ならびに前記制御ゲートの前記第1の側面および第2の側面の各々に、前記第1のスペーサを形成するステップと、
    前記制御ゲートの前記第2の側面の前記第1のスペーサを除去するステップであって、前記制御ゲートの前記第1の側面の前記第1のスペーサは残留する、ステップと、
    を有する、請求項9に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法。
  12. 前記制御ゲートの第2の側面の第1のスペーサを除去するステップの前に、
    前記基板において、前記制御ゲートの前記第2の側面の前記第1のスペーサの側面に第1のドープ領域を形成するステップ
    を有する、請求項11に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法。
  13. 前記階段状の側部を有する前記プレ浮遊ゲート層を形成した後、さらに、
    前記制御ゲートの前記第1の側面の前記第1のスペーサを除去するステップ
    を有する、請求項9に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法。
  14. 前記プレ浮遊ゲート層上および前記制御ゲートの前記第1の側面上に前記第2のスペーサを形成するステップは、
    前記プレ浮遊ゲート層上、ならびに前記制御ゲートの前記第1および第2の側面のそれぞれに、第2のスペーサを形成するステップと、
    前記制御ゲートの前記第2の側面の前記第2のスペーサを除去するステップであって、前記制御ゲートの前記第1の側面の前記第2のスペーサは、残される、ステップと、
    を有する、請求項9に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法。
  15. 前記制御ゲートの前記第2の側面上の前記第2のスペーサを除去する前に、
    さらに、前記基板において、前記制御ゲートの前記第2の側面の前記第2のスペーサの側面に、第2のドープ領域を形成するステップ
    を有する、請求項14に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法。
  16. 前記第1のスペーサの幅は、前記第2のスペーサの幅の半分である、請求項9に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法。
  17. 前記浮遊ゲートを形成した後、さらに、
    前記基板上の前記浮遊ゲートの側面にポリシリコン層を形成するステップであって、前記2ステップの側部の側面上の前記ポリシリコン層の一部は、消去ゲートとして機能し、前記2ステップの側部の反対側の前記ポリシリコン層の一部は、ワードラインとして機能する、ステップ
    を有する、請求項9に記載の電気的に消去可能なプログラム化読み出し専用メモリ（EEPROM）セルを形成する方法。
JP2022119980A 2021-10-22 2022-07-27 電気的に消去可能なプログラム化読み出し専用メモリセル（ｅｅｐｒｏｍ）セルおよびその形成方法 Active JP7431286B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202111230640.8A CN116033751A (zh) 2021-10-22 2021-10-22 电子抹除式可复写只读存储器单元及其形成方法
CN202111230640.8 2021-10-22

Publications (2)

Publication Number Publication Date
JP2023063224A JP2023063224A (ja) 2023-05-09
JP7431286B2 true JP7431286B2 (ja) 2024-02-14

Family

ID=86056689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022119980A Active JP7431286B2 (ja) 2021-10-22 2022-07-27 電気的に消去可能なプログラム化読み出し専用メモリセル（ｅｅｐｒｏｍ）セルおよびその形成方法

Country Status (4)

Country Link
US (2) US20230128356A1 (ja)
JP (1) JP7431286B2 (ja)
CN (1) CN116033751A (ja)
TW (1) TW202318638A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150270273A1 (en) 2014-03-19 2015-09-24 Semiconductor Manufacturing International (Shanghai) Corporation Flash memory device and related manufacturing method
US20190206882A1 (en) 2017-12-30 2019-07-04 Texas Instruments Incorporated Memories with source diffusions electrically coupled to source-contacted layers
CN110137085A (zh) 2019-06-20 2019-08-16 武汉新芯集成电路制造有限公司 一种闪存器件的制造方法
US20200006362A1 (en) 2018-04-04 2020-01-02 Texas Instruments Incorporated Partially disposed gate layer into the trenches

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917165B2 (en) * 2015-05-15 2018-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell structure for improving erase speed
US10468427B2 (en) * 2018-01-23 2019-11-05 Globalfoundries Singapore Pte. Ltd. Poly-insulator-poly (PIP) capacitor
KR20230001802A (ko) * 2021-06-29 2023-01-05 삼성전자주식회사 집적회로 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150270273A1 (en) 2014-03-19 2015-09-24 Semiconductor Manufacturing International (Shanghai) Corporation Flash memory device and related manufacturing method
US20190206882A1 (en) 2017-12-30 2019-07-04 Texas Instruments Incorporated Memories with source diffusions electrically coupled to source-contacted layers
US20200006362A1 (en) 2018-04-04 2020-01-02 Texas Instruments Incorporated Partially disposed gate layer into the trenches
CN110137085A (zh) 2019-06-20 2019-08-16 武汉新芯集成电路制造有限公司 一种闪存器件的制造方法

Also Published As

Publication number Publication date
JP2023063224A (ja) 2023-05-09
CN116033751A (zh) 2023-04-28
US20240260263A1 (en) 2024-08-01
TW202318638A (zh) 2023-05-01
US20230128356A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
KR100504691B1 (ko) 전하저장절연막을 가지는 비휘발성 메모리 소자 및 그제조방법
KR100598109B1 (ko) 비휘발성 기억 소자 및 그 형성 방법
US6818944B2 (en) Nonvolatile memory devices and methods of fabricating the same
JP2006216957A (ja) 垂直なゲート電極のトランジスタを備える半導体装置及びその製造方法
KR20120108560A (ko) 비휘발성 메모리 장치 및 이의 제조 방법
KR101022666B1 (ko) 메모리 소자 및 그 제조 방법
KR100598108B1 (ko) 측벽 트랜지스터를 가지는 비휘발성 메모리 소자 및 그제조방법
US7605473B2 (en) Nonvolatile memory devices
KR100632634B1 (ko) 플래시 메모리 소자 및 그 제조 방법
JP4459588B2 (ja) 半導体素子及びその形成方法
JP2007184620A (ja) マスクｒｏｍを具備する半導体装置及びその製造方法
US7541243B2 (en) Methods of forming integrated circuit devices having gate electrodes formed on non-uniformly thick gate insulating layers
US7394696B2 (en) NAND type non-volatile memory device and method of forming the same
JP2011066052A (ja) 半導体装置の製造方法および半導体装置
KR20230031334A (ko) 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법
KR100655283B1 (ko) 이이피롬 장치 및 그 제조 방법
JP7431286B2 (ja) 電気的に消去可能なプログラム化読み出し専用メモリセル（ｅｅｐｒｏｍ）セルおよびその形成方法
US20100102375A1 (en) Semiconductor device and manufacturing method thereof
JP2004111892A (ja) フラッシュメモリ装置及びその製造方法ならびにフラッシュメモリ装置用トランジスタ
JP2004356428A (ja) 不揮発性半導体記憶装置、及び、その製造方法
KR100660718B1 (ko) 플래시 메모리 소자의 플로팅 게이트 어레이 형성 방법
KR100832024B1 (ko) 반도체 소자의 절연막 평탄화방법
KR100789610B1 (ko) 플래시 메모리 소자의 제조 방법
KR100649308B1 (ko) 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자
KR100648287B1 (ko) 플래시 메모리 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240201

R150 Certificate of patent or registration of utility model

Ref document number: 7431286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150