CN110137085A - 一种闪存器件的制造方法 - Google Patents
一种闪存器件的制造方法 Download PDFInfo
- Publication number
- CN110137085A CN110137085A CN201910537524.7A CN201910537524A CN110137085A CN 110137085 A CN110137085 A CN 110137085A CN 201910537524 A CN201910537524 A CN 201910537524A CN 110137085 A CN110137085 A CN 110137085A
- Authority
- CN
- China
- Prior art keywords
- side wall
- floating gate
- layer
- sub
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000007667 floating Methods 0.000 claims abstract description 132
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000000873 masking effect Effects 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 114
- 238000000151 deposition Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本申请提供一种闪存器件的制造方法，衬底上形成有浮栅层，浮栅层上形成有图案化的栅堆叠层，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成沿着侧壁由内至外依次层叠的N个子侧墙，去除字线区的侧墙，以擦除栅区的侧墙为掩蔽，进行浮栅层的刻蚀，以形成浮栅，这样，在每一次阶梯成形工艺中可以去除一个子侧墙，并以剩下的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，依次进行M次阶梯成形工艺，去除剩余的子侧墙，以在擦除栅区一侧的浮栅中形成阶梯结构，由于擦除栅区一侧的浮栅为阶梯结构，则擦除栅区一侧的浮栅具有更多的尖角，这样在擦除栅上施加电压，将更容易擦除浮栅中的电子，擦除效率得以提高。
Description
技术领域
本申请涉及半导体领域，特别涉及一种闪存器件的制造方法。
背景技术
随着半导体技术的不断发展，存储器得到了广泛的应用。浮栅型闪存是一种非易失性存储器，具有集成度高、存储速度快、易于擦除和重写等优点。
而随着闪存的应用越来越广泛，将闪存嵌入其他的应用系统芯片中成为闪存发展的另一个主要方向，在嵌入式的闪存中，通常采用分立栅的闪存器件，其具有低编程电压、编程效率高的优点，分立栅的闪存器件中的浮栅为非对称结构，一侧的浮栅伸出控制栅一部分，该侧浮栅的侧面将形成擦除栅。在该闪存器件中，通过在擦除栅上施加偏压，擦除浮栅中存储的电子，擦除的效率是衡量器件性能的重要指标。
发明内容
有鉴于此，本申请的目的在于提供一种闪存器件的制造方法，提高闪存器件的擦除效率。
为实现上述目的，本申请有如下技术方案：
本申请实施例提供了一种闪存器件的制造方法，包括：
提供衬底，所述衬底上形成有浮栅层，所述浮栅层上形成有图案化的栅堆叠层，所述栅堆叠层包括依次层叠的隔离层和控制栅，所述栅堆叠层一侧为擦除栅区、另一侧为字线区；
在所述栅堆叠层的侧壁上形成侧墙，所述侧墙包括沿所述侧壁由内至外依次层叠的N个子侧墙，所述N≥2且为自然数；
去除所述字线区的侧墙，并以所述擦除栅区的侧墙为掩蔽，进行所述浮栅层的刻蚀，以形成浮栅；
依次进行M次阶梯成形工艺，以在所述擦除栅区一侧的浮栅中形成阶梯结构，所述M≤N-1，其中，第m次阶梯成形工艺包括：去除第N+1-m个子侧墙，并以剩余的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，所述m从1至M；
去除剩余的子侧墙。
可选的，在所述去除第N+1-m个子侧墙的步骤中，所述第N+1-m个子侧墙与剩余的子侧墙具有刻蚀选择性。
可选的，在所述栅堆叠层的侧壁上形成侧墙之前，所述栅堆叠层的侧壁上还形成有绝缘层。
可选的，所述在所述栅堆叠层的侧壁上形成侧墙，包括：
依次进行N个子侧墙的侧墙工艺，以在所述栅堆叠层的侧壁上形成所述侧墙。
可选的，所述浮栅层与衬底之间还形成有栅介质层，在所述以所述擦除栅区的侧墙为掩蔽，进行所述浮栅层的刻蚀的步骤中，还包括：
去除所述浮栅之外的栅介质层。
可选的，该方法还包括：
形成遂穿氧化层，所述遂穿氧化物层覆盖所述擦除栅区一侧浮栅暴露的表面；
在所述擦除栅区上形成与所述遂穿氧化物层相接的擦除栅，以及在所述字线区形成字线。
可选的，所述各向异性刻蚀为反应离子刻蚀。
可选的，所述N为2，所述M为1。
可选的，第1个子侧墙的材料为氧化硅和氮化硅中的一种，第2个子侧墙的材料为氧化硅和氮化硅中的另一种。
本申请实施例提供了一种闪存器件的制造方法，衬底上形成有浮栅层，浮栅层上形成有图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，侧墙包括沿着侧壁由内至外依次层叠的N个子侧墙，N≥2且为自然数，去除字线区的侧墙，以擦除栅区的侧墙为掩蔽，进行浮栅层的刻蚀，以形成浮栅，这样，在每一次阶梯成形工艺中可以去除一个子侧墙，并以剩下的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，依次进行M次阶梯成形工艺，去除剩余的子侧墙，以在擦除栅区一侧的浮栅中形成阶梯结构。在本申请实施例中，可以通过为擦除栅施加电压进行浮栅中电子的擦除，由于擦除栅区一侧的浮栅为阶梯结构，则擦除栅区一侧的浮栅具有更多的尖角，这样在擦除栅上施加电压，将更容易擦除浮栅中的电子，擦除效率得以提高。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本申请实施例的闪存器件的制造方法的流程示意图；
图2-9示出了根据本申请实施例的制造方法形成闪存器件的过程中器件剖面示意图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术中的描述，在嵌入式的闪存中，通常采用分立栅的闪存器件，而分立栅的闪存器件中的浮栅为非对称结构，一侧的浮栅伸出控制栅一部分，构成突出结构(overhang)，该侧浮栅的侧面将形成擦除栅，擦除栅与突出结构的距离较近，以便在擦除栅上施加电压，从而擦除浮栅中的电子。在该闪存器件中，对浮栅中存储的电子的擦除效率，是衡量器件性能的重要指标。
然而，随着分立栅的闪存器件的应用越来越广泛，对闪存器件的擦除效率的要求也随之提高，发明人经过研究发现，浮栅的形貌对闪存器件的擦除效率有很大的影响。
为此，本申请实施例提供了一种闪存器件的制造方法，衬底上形成有浮栅层，浮栅层上形成有图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，侧墙包括沿着侧壁由内至外依次层叠的N个子侧墙，N≥2且为自然数，去除字线区的侧墙，以擦除栅区的侧墙为掩蔽，进行浮栅层的刻蚀，以形成浮栅，这样，在每一次阶梯成形工艺中可以去除一个子侧墙，并以剩下的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，依次进行M次阶梯成形工艺，去除剩余的子侧墙，以在擦除栅区一侧的浮栅中形成阶梯结构。在本申请实施例中，可以通过为擦除栅施加电压进行浮栅中电子的擦除，由于擦除栅区一侧的浮栅为阶梯结构，则擦除栅区一侧的浮栅具有更多的尖角，这样在擦除栅上施加电压，将更容易擦除浮栅中的电子，擦除效率得以提高。
为了更好地理解本申请的技术方案和技术效果，以下将结合流程图1和附图2-9对具体的实施例进行详细的描述。
参考图1所示，为本申请实施例提供的一种闪存器件的制造方法的流程图，该方法包括以下步骤：
S101，提供衬底100，参考图2所示。
在本申请实施例中，衬底100可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，Silicon On Insulator)或GOI(绝缘体上锗，Germanium On Insulator)等。在其他实施例中，衬底100还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。所述衬底100可以已经形成有隔离区(图未示出)，隔离区可以包括二氧化硅或其他可以分开器件的有源区的材料。在本实施例中，所述衬底100为体硅衬底。
在衬底100上形成有浮栅层103'，浮栅层103'例如可以是多晶硅层。在本申请实施例中，浮栅层103'与衬底100之间还形成有栅介质层102，栅介质层102可以是氧化硅，可以通过热氧化工艺形成。
在浮栅层103'上形成有图案化的栅堆叠层110，图案化后的栅堆叠层110一侧为擦除栅区1102、另一侧为字线区1101。其中，栅堆叠层110可以包括隔离层104和控制栅106，控制栅106例如可以是多晶硅，隔离层104将浮栅层103'和控制栅106隔离开，隔离层104可以为绝缘介质材料，例如可以为ONO(oxide nitride oxide)的叠层，即氧化物、氮化物和氧化物的叠层。栅堆叠层110还可以包括控制栅保护层108，用于对其下的控制栅106构成保护，控制栅保护层108可以是氮化硅层。
在具体的实施例中，形成图案化的栅堆叠层110可以包括，在浮栅层103'上依次形成隔离层104、控制栅106和控制栅保护层108，然后依次进行控制栅保护层108、控制栅106和隔离层104的刻蚀，从而形成图案化的栅堆叠层110。在本申请实施例中，对控制栅保护层108、控制栅106和隔离层104的刻蚀方式可以是反应离子刻蚀(Reactive Ion Etching，RIE)的方法。
在形成图案化的栅堆叠层110后，还可以在栅堆叠层110的侧壁上形成绝缘层，绝缘层对堆叠层110起到保护及隔离作用，绝缘层可以为叠层结构，例如可以是依次层叠的氧化硅层112和氮化硅层114，参考图2所示。绝缘层112、114可以利用侧墙工艺形成，具体的，在依次沉积氧化硅材料和氮化硅材料后，可以对氧化硅材料和氮化硅材料进行刻蚀，从而在栅堆叠层110的侧壁上形成氧化硅层112和氮化硅层114层叠的绝缘层。
S102，在栅堆叠层110的侧壁上形成侧墙，所述侧墙包括沿侧壁由内至外依次层叠的N个子侧墙116、118，参考图3所示。
在形成栅堆叠层110后，还可以在栅堆叠层110的侧壁上形成侧墙116、118，在栅堆叠层110上已经形成有绝缘层112、114的情况下，侧墙116、118形成在绝缘层112、114的外侧，参考图3所示。在栅堆叠层110侧壁上的侧墙可以包括沿侧壁由内至外依次层叠的N个子侧墙，其中N为自然数，且N≥2，其中，子侧墙的材料可以根据后续刻蚀过程中的刻蚀选择性进行选择，使得第N+1-m个子侧墙与第1个至第N-m个子侧墙具有刻蚀选择性，M≤N-1，m从1至M。
在本申请实施例中，以N为2进行详细说明，侧墙可以包括第1个子侧墙116和第2个子侧墙118。其中，第1个子侧墙116的材料可以为氧化硅和氮化硅中的一种，第2个子侧墙118的材料可以为氧化硅和氮化硅中的另一种，例如第1个子侧墙116的材料为氧化硅，第2个子侧墙118的材料为氮化硅。第1个子侧墙116的厚度范围可以是15～17nm，第2个子侧墙118的厚度范围可以是15-17nm，第1个子侧墙的厚度与第2个子侧墙的厚度可以相同，也可以不同。其中，侧墙的厚度为侧墙材料的沉积厚度，该厚度为沿衬底100表面方向的尺寸。
在栅堆叠层110的侧壁上形成侧墙，可以具体为，依次进行N个子侧墙的侧墙工艺，以在栅堆叠层110的侧壁上形成N个子侧墙，构成侧墙。其中，在第n个子侧墙的侧墙工艺中，可以先沉积第n子侧墙材料，再进行第n个子侧墙材料的各向异性刻蚀，例如RIE的方法，从而在栅堆叠层的侧壁上形成第n子侧墙，这里的n为1～N中的任意数值。
在本申请实施例中，以N为2进行详细说明，侧墙可以包括第1个子侧墙116和第2个子侧墙118。在第1个子侧墙的侧墙工艺中，可以先沉积第1子侧墙材料，再进行第1个子侧墙材料的各向异性刻蚀，从而在栅堆叠层的侧壁上形成第1个子侧墙116；在形成第1个子侧墙116后，可以形成第2个子侧墙，在第2个子侧墙的侧墙工艺中，可以先沉积第2个子侧墙材料，再进行第2个子侧墙材料的各向异性刻蚀，从而在栅堆叠层的侧壁上形成第2个子侧墙118。在子侧墙的数量为更多时，依次重复上述侧墙工艺即可形成沿侧壁由内至外依次层叠的各个子侧墙。
S103，去除字线区1101的侧墙116、118，并以擦除栅区1102的侧墙116、118为掩蔽，进行浮栅层103'的刻蚀，以形成浮栅103，参考图4和图5所示。
在形成栅堆叠层110侧壁上的侧墙116、118后，还可以去除字线区1101的侧墙116、118，保留擦除栅区1102的侧墙116、118，参见图4所示。具体的，可以先在擦除栅区1102的侧墙116、118上覆盖第一掩膜层，该第一掩膜层可以为光刻胶。在形成第一掩膜层后，可以以该第一掩膜层为掩蔽，去除字线区1101的侧墙116、118，然后去除第一掩膜层，形成仅存在于擦除栅区1102一侧的侧墙116、118。
在具体的实施例中，可以采用湿法腐蚀的方法进行去除第1个子侧墙116和第2个子侧墙118，具体实施时，可以先采用磷酸腐蚀去除字线区1101氮化硅的第2个子侧墙118，再采用氢氟酸腐蚀去除字线区1101氧化硅的第1个子侧墙116。
在形成仅存在于擦除栅区1102一侧的侧墙116、118后，可以以该侧墙116、118为掩蔽，进行浮栅层103'的刻蚀，对浮栅层103'的刻蚀可以采用各向异性的干法刻蚀，从而去除字线区1101的浮栅层103'，以及在擦除栅区1102未被侧墙116、118覆盖的浮栅层103'，以使字线区1101一侧的浮栅103和擦除栅区1102一侧的浮栅103相对于栅堆叠层为非对称结构，即在擦除栅区1102一侧的浮栅103将突出栅堆叠层110，而字线区1101一侧的浮栅103并不突出栅堆叠层110，参考图5所示。
在本申请实施例中，若浮栅层103'与衬底100之间还形成有栅介质层102，在以擦除栅区1102的侧墙116、118为掩蔽，进行浮栅层103'的刻蚀时，还可以以侧墙116、118为掩蔽，去除浮栅103之外的栅介质层102。
S104，依次进行M次阶梯成形工艺，以在擦除栅区1102一侧的浮栅103中形成阶梯结构，参考图6和图7所示。
在以侧墙116、118为掩蔽对浮栅层103'进行刻蚀后，形成在擦除栅区1102一侧有突出的浮栅103，在本申请实施例中，还可以在擦除栅区1102一侧的浮栅103中形成阶梯结构，即突出栅堆叠层110的部分浮栅103为阶梯结构，阶梯结构例如可以是两级阶梯、三级阶梯、四级阶梯等。阶梯结构可以包括在不同高度上的多个阶梯面，以及连接相邻阶梯面的侧墙面，阶梯面的数量决定阶梯结构的级数，例如具有两个阶梯面的阶梯结构为两级阶梯，参考图7所示。
其中，阶梯面可以沿着衬底100上表面呈水平状，也可以与衬底100的上表面有一定的倾角，各个阶梯面之间可以平行，也可以不平行，阶梯面可以是平面结构，也可以是不规则的曲面结构；各个侧墙面之间可以平行，也可以不平行，侧墙面可以是平面结构，也可以是不规则的曲面结构；侧墙面和与侧墙面相邻的阶梯面具有一定的夹角，形成向外凸起的尖角，向外凸起的尖角可以是直角，也可以是锐角或者钝角。
在阶梯结构为两级阶梯时，浮栅103具有两个尖角，在阶梯结构为三级阶梯时，浮栅103具有三个尖角，以此类推。通常来说，浮栅103中的电子会大量聚集在尖角中，这样在尖角的数量较多时，浮栅103中的电子聚集在擦除栅区一侧的表面，从而与擦除栅具有较短的距离，利于更快进行擦除，提高擦除效率。
具体的，可以依次进行M次阶梯成形工艺，使擦除栅区1102一侧的浮栅103具有阶梯结构。其中，在第m次阶梯成形工艺中，可以去除第N+1-M个子侧墙，并以剩余的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，这里的m为从1至M的值。也就是说，在每次阶梯成形工艺中，去除一个子侧墙后，可以暴露出部分宽度的浮栅103，可以理解的是，去除的子侧墙的厚度与暴露出的浮栅103的宽度基本相等，参考图6所示。对暴露出的这部分浮栅103，可以通过各向异性刻蚀去除部分厚度，从而形成宽度与子侧墙的厚度一致的台阶面，该台阶面与浮栅103的其他部分构成阶梯结构，参考图7所示。其中，浮栅103的厚度为浮栅材料的沉积厚度，该厚度为垂直衬底100表面方向的尺寸，浮栅103的宽度为沿着衬底100方向的尺寸。
在形成浮栅103中的阶梯结构的过程中，擦除栅区1102一侧的浮栅103本身为一级阶梯结构，在此基础上，每去除一个子侧墙就可以增加一级阶梯，在进行M次阶梯成形工艺后，可以形成M+1级阶梯。也就是说，对于N个子侧墙来说，最多可以形成N级台阶。
在本申请实施例中，是通过侧墙的厚度来控制浮栅的宽度，而侧墙的厚度由侧墙材料的沉积厚度决定，沉积的厚度更易于控制，利于台阶尺寸的精确控制，同时，可以通过侧墙工艺来形成，而侧墙工艺为自对准工艺，制造成本低。
具体的应用中，在去除第N+1-m个子侧墙的步骤中，可以使得第N+1-m个子侧墙与剩余的子侧墙具有刻蚀选择性，这样，可以自对准去除第N+1-M个子侧墙，而后可以继续以剩余的子侧墙为掩蔽，仅暴露出的浮栅103仅有第N+1-M个子侧墙下的浮栅103，并进行该部分浮栅的刻蚀，该部分浮栅的宽度与第N+1-M个子侧墙的厚度基本相同，从而形成宽度与第N+1-M个子侧墙的厚度基本相同的台阶面。这样，通过控制各个子侧墙的厚度以及自对准刻蚀工艺，就可以精确控制各个台阶面的宽度，例如可以控制各个子侧墙厚度相同，从而使各个台阶面的宽度也相同。
另外，对浮栅103进行的各向异性刻蚀可以为反应离子刻蚀，通过控制刻蚀时间可以控制刻蚀的浮栅103的厚度。
以N为2作为示例，侧墙包括第1个子侧墙116和第2个子侧墙118，则M可以为1。先通过湿法腐蚀去除擦除栅区1102的第2个子侧墙118，例如使用磷酸湿法去除氮化硅的第2个子侧墙118，从而暴露出第2个子侧墙118下的浮栅103，暴露出的浮栅103的宽度与第2个子侧墙118的厚度相同，参考图6所示；以剩余的第1个子侧墙116为掩蔽，对浮栅103进行刻蚀，以去除第2个子侧墙118下部分厚度的浮栅103，得到宽度与第2个子侧墙的厚度一致的台阶面，以在浮栅103中形成二级台阶，参考图7所示，这里的部分厚度可以是浮栅103总厚度的一半。
S105，去除剩余的子侧墙116，参考图8所示。
在进行M次阶梯成形工艺后，可以通过湿法腐蚀去除擦除栅区1102剩余的子侧墙，例如去除擦除栅区的第1个子侧墙116，至此，便形成了非对称结构的浮栅103，且在擦除栅区1102的浮栅103呈M+1级阶梯结构。
在去除剩余的子侧墙后，还可以形成遂穿氧化物层130，遂穿氧化物层130覆盖擦除栅区1102一侧浮栅103暴露的表面，即覆盖浮栅103突出栅堆叠层的部分的上表面及侧壁，以及擦除栅区1102的衬底100，此外，遂穿氧化物还覆盖字线区1101一侧的栅堆叠层110的侧壁及浮栅103的侧壁。
具体的，可以在沉积遂穿氧化物材料后，去除字线区1101的衬底100表面的遂穿氧化物材料。为了去除字线区1101衬底100表面的遂穿氧化物材料，可以先在栅擦除区1102的遂穿氧化物材料上覆盖第二掩膜层。该第二掩膜层可以为光刻胶。在形成第二掩膜层后，以该第二掩膜层为掩蔽，去除字线区1101的衬底100表面的遂穿氧化物材料，形成遂穿氧化物层130，如图9所示。在具体的实施例中，遂穿氧化物层130可以是氧化硅，可以采用氢氟酸腐蚀去除字线区1101衬底100表面的遂穿氧化物层130。
在对浮栅103进行刻蚀后，或者在形成遂穿氧化物层130后，还可以在擦除栅区1102形成与遂穿氧化物层相接的擦除栅142，以及在字线区1101形成字线140，得到本申请实施例的闪存器件，参考图9所示。具体的，可以通过沉积多晶硅，而后进行平坦化及回刻，来同时形成擦除栅区1102的擦除栅142，以及字线区1101字线140。
之后，还可以进行其他的加工工艺，例如接触及电连线等。
擦除栅142可以用于擦除浮栅103中的电子，在对闪存器件进行擦除时，擦除栅142将偏置高压，字线140和控制栅106将保持低压，高压偏置使得载流子从浮栅103朝着擦除栅142运动，浮栅103中的电子从浮栅中去除，改变闪存器件的电压阈值以对应与擦除数据状态的电压阈值。此外，遂穿氧化物层130的均匀性对擦除性能有直接的影响。
本申请实施例提供了一种闪存器件的制造方法，衬底上形成有浮栅层，浮栅层上形成有图案化的栅堆叠层，栅堆叠层包括依次层叠的隔离层和控制栅，栅堆叠层一侧为擦除栅区，另一侧为字线区，在栅堆叠层的侧壁上可以形成侧墙，侧墙包括沿着侧壁由内至外依次层叠的N个子侧墙，N≥2且为自然数，去除字线区的侧墙，以擦除栅区的侧墙为掩蔽，进行浮栅层的刻蚀，以形成浮栅，这样，在每一次阶梯成形工艺中可以去除一个子侧墙，并以剩下的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，依次进行M次阶梯成形工艺，去除剩余的子侧墙，以在擦除栅区一侧的浮栅中形成阶梯结构。在本申请实施例中，可以通过为擦除栅施加电压进行浮栅中电子的擦除，由于擦除栅区一侧的浮栅为阶梯结构，则擦除栅区一侧的浮栅具有更多的尖角，这样在擦除栅上施加电压，将更容易擦除浮栅中的电子，擦除效率得以提高。
以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。
Claims (9)
1.一种闪存器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有浮栅层，所述浮栅层上形成有图案化的栅堆叠层，所述栅堆叠层包括依次层叠的隔离层和控制栅，所述栅堆叠层一侧为擦除栅区、另一侧为字线区；
在所述栅堆叠层的侧壁上形成侧墙，所述侧墙包括沿所述侧壁由内至外依次层叠的N个子侧墙，所述N≥2且为自然数；
去除所述字线区的侧墙，并以所述擦除栅区的侧墙为掩蔽，进行所述浮栅层的刻蚀，以形成浮栅；
依次进行M次阶梯成形工艺，以在所述擦除栅区一侧的浮栅中形成阶梯结构，所述M≤N-1，其中，第m次阶梯成形工艺包括：去除第N+1-m个子侧墙，并以剩余的子侧墙为掩蔽，各向异性刻蚀去除部分厚度的浮栅，所述m从1至M；
去除剩余的子侧墙。
2.根据权利要求1所述的制造方法，其特征在于，在所述去除第N+1-m个子侧墙的步骤中，所述第N+1-m个子侧墙与剩余的子侧墙具有刻蚀选择性。
3.根据权利要求1所述的制造方法，其特征在于，在所述栅堆叠层的侧壁上形成侧墙之前，所述栅堆叠层的侧壁上还形成有绝缘层。
4.根据权利要求1所述的制造方法，其特征在于，所述在所述栅堆叠层的侧壁上形成侧墙，包括：
依次进行N个子侧墙的侧墙工艺，以在所述栅堆叠层的侧壁上形成所述侧墙。
5.根据权利要求1所述的制造方法，其特征在于，所述浮栅层与所述衬底之间还形成有栅介质层，在所述以所述擦除栅区的侧墙为掩蔽，进行所述浮栅层的刻蚀的步骤中，还包括：
去除所述浮栅之外的栅介质层。
6.根据权利要求1所述的制造方法，其特征在于，还包括：
形成遂穿氧化层，所述遂穿氧化物层覆盖所述擦除栅区一侧浮栅暴露的表面；
在所述擦除栅区上形成与所述遂穿氧化物层相接的擦除栅，以及在所述字线区形成字线。
7.根据权利要求1所述的制造方法，其特征在于，所述各向异性刻蚀为反应离子刻蚀。
8.根据权利要求1所述的制造方法，其特征在于，所述N为2，所述M为1。
9.根据权利要求8所述的制造方法，其特征在于，第1个子侧墙的材料为氧化硅和氮化硅中的一种，第2个子侧墙的材料为氧化硅和氮化硅中的另一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910537524.7A CN110137085A (zh) | 2019-06-20 | 2019-06-20 | 一种闪存器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910537524.7A CN110137085A (zh) | 2019-06-20 | 2019-06-20 | 一种闪存器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110137085A true CN110137085A (zh) | 2019-08-16 |
Family
ID=67578852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910537524.7A Pending CN110137085A (zh) | 2019-06-20 | 2019-06-20 | 一种闪存器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110137085A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023063224A (ja) * | 2021-10-22 | 2023-05-09 | 聯華電子股▲ふん▼有限公司 | 電気的に消去可能なプログラム化読み出し専用メモリセル（ｅｅｐｒｏｍ）セルおよびその形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050059211A1 (en) * | 2003-09-11 | 2005-03-17 | Masahiro Yoshida | Method of manufacturing semiconductor device |
| CN102468283A (zh) * | 2010-11-17 | 2012-05-23 | 三星电子株式会社 | 存储器件及其制造方法、存储系统和多层器件 |
| CN107919412A (zh) * | 2016-10-11 | 2018-04-17 | 比亚迪股份有限公司 | 发光二极管及其制备方法 |
| CN109728099A (zh) * | 2019-02-26 | 2019-05-07 | 武汉新芯集成电路制造有限公司 | 一种闪存器件及其制造方法 |
-
2019
- 2019-06-20 CN CN201910537524.7A patent/CN110137085A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050059211A1 (en) * | 2003-09-11 | 2005-03-17 | Masahiro Yoshida | Method of manufacturing semiconductor device |
| CN102468283A (zh) * | 2010-11-17 | 2012-05-23 | 三星电子株式会社 | 存储器件及其制造方法、存储系统和多层器件 |
| CN107919412A (zh) * | 2016-10-11 | 2018-04-17 | 比亚迪股份有限公司 | 发光二极管及其制备方法 |
| CN109728099A (zh) * | 2019-02-26 | 2019-05-07 | 武汉新芯集成电路制造有限公司 | 一种闪存器件及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023063224A (ja) * | 2021-10-22 | 2023-05-09 | 聯華電子股▲ふん▼有限公司 | 電気的に消去可能なプログラム化読み出し専用メモリセル（ｅｅｐｒｏｍ）セルおよびその形成方法 |
| JP7431286B2 (ja) | 2021-10-22 | 2024-02-14 | 聯華電子股▲ふん▼有限公司 | 電気的に消去可能なプログラム化読み出し専用メモリセル（ｅｅｐｒｏｍ）セルおよびその形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10748922B2 (en) | Memory arrays and methods used in forming a memory array | |
| CN110176461A (zh) | 3d nand存储器及其形成方法 | |
| US11967556B2 (en) | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems | |
| CN103871969B (zh) | 电可擦可编程只读存储器及其形成方法、擦除方法 | |
| CN109378314A (zh) | 一种闪存器件的制造方法 | |
| CN104752361A (zh) | 半导体结构的形成方法 | |
| CN109728099A (zh) | 一种闪存器件及其制造方法 | |
| CN104347517A (zh) | 半导体结构的形成方法 | |
| CN108962912A (zh) | 一种三维半导体存储器及其制备方法 | |
| CN102005375B (zh) | 构造浮栅的方法 | |
| CN109768049A (zh) | 一种3d nand存储器件及其制造方法 | |
| CN1045348C (zh) | 在电可擦编程只读存储器中形成薄隧穿窗口的方法 | |
| CN107204339A (zh) | 隔离结构的形成方法和半导体结构的形成方法 | |
| CN111430361A (zh) | 一种3d nand存储器件的制造方法 | |
| CN107658222A (zh) | 一种3d nand闪存沟道孔的平坦化工艺 | |
| CN110137085A (zh) | 一种闪存器件的制造方法 | |
| CN101989566A (zh) | 半导体器件和闪存器件的制作方法 | |
| JP2004214510A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| CN100477169C (zh) | 与非闪存装置的制造方法 | |
| CN105140301B (zh) | 浮栅型闪存结构及其制备方法 | |
| US10868022B2 (en) | Flash memory device and fabrication method thereof | |
| CN110047943A (zh) | 一种闪存器件及其制造方法 | |
| CN110010610A (zh) | 分栅快闪存储器及其形成方法 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN111863826B (zh) | 图形化掩膜的制作方法及三维nand存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190816 |
|
| RJ01 | Rejection of invention patent application after publication |