CN104347517A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN104347517A
CN104347517A CN201310337245.9A CN201310337245A CN104347517A CN 104347517 A CN104347517 A CN 104347517A CN 201310337245 A CN201310337245 A CN 201310337245A CN 104347517 A CN104347517 A CN 104347517A
Authority
CN
China
Prior art keywords
layer
stop
sacrifice layer
formation method
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310337245.9A
Other languages
English (en)
Other versions
CN104347517B (zh
Inventor
王新鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongxin North Integrated Circuit Manufacturing (Beijing) Co., Ltd.
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310337245.9A priority Critical patent/CN104347517B/zh
Priority to US14/266,693 priority patent/US9515078B2/en
Publication of CN104347517A publication Critical patent/CN104347517A/zh
Application granted granted Critical
Publication of CN104347517B publication Critical patent/CN104347517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种半导体结构的形成方法，包括：提供半导体衬底；在半导体衬底表面形成第一停止层、位于第一停止层表面的第一牺牲层、位于所述第一牺牲层的表面的第二停止层、位于所述第二停止层表面的第二牺牲层；刻蚀所述第二牺牲层、第二停止层、第一牺牲层、第一停止层和半导体衬底，形成凹槽；在凹槽内填充绝缘介质材料，形成表面与第二牺牲层的表面齐平的隔离结构；去除所述第二牺牲层，暴露出部分隔离结构的侧壁和顶面；去除所述第二停止层，同时刻蚀所述暴露的部分隔离结构，使隔离结构的顶部宽度减小；去除第一牺牲层，在所述第一氧化物层表面形成浮栅。上述方法可以提高形成的浮栅的质量。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例，如RAM（随机存储器）、DRAM（动态随机存储器）、ROM(只读存储器)、EPROM(可擦除可编程只读存储器)、FLASH(快闪存储器)和FRAM（铁电存储器）等。存储器中的闪存器件的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。闪存结构一般包括浮栅和控制栅。
请参考图1至图4，为现有技术形成闪存的浮栅结构的示意图。
请参考图1，提供半导体衬底10，在所述半导体衬底10表面依次形成氧化层20和位于所述氧化层20表面的氮化硅层30，在所述氮化硅层和氧化层内形成开口，沿所述开口刻蚀半导体衬底10形成凹槽，在所述凹槽内填充氧化硅，形成隔离结构40，所述隔离结构40的表面与氮化硅层30的表面齐平。
请参考图2，去除所述氮化硅层30（请参考图2），暴露出位于氧化层20上方的部分隔离结构40。
请参考图3，在所述氧化层20和隔离结构40表面形成多晶硅层50，所述多晶硅层填充满相邻隔离结构40之间的空隙。
请参考图4，对所述多晶硅层进行平坦化，使其表面与隔离结构40表面齐平。所述平坦化后的多晶硅层51与其下方的氧化层20构成浮栅结构。
现有技术形成的浮栅结构中的多晶硅层中容易出现空洞，会影响最终形成的闪存的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，提高形成的浮栅结构的质量。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成第一停止层、位于第一停止层表面的第一牺牲层、位于所述第一牺牲层的表面的第二停止层、位于所述第二停止层表面的第二牺牲层；刻蚀所述第二牺牲层、第二停止层、第一牺牲层、第一停止层和半导体衬底，形成凹槽；在所述凹槽内填充绝缘介质材料，形成隔离结构，所述隔离结构的表面与第二牺牲层的表面齐平；去除所述第二牺牲层，暴露出部分隔离结构的侧壁和顶面；去除所述第二停止层，同时刻蚀所述暴露的部分隔离结构，使所述隔离结构的顶部宽度减小；去除所述第一牺牲层，在所述第一氧化物层表面形成浮栅。
可选的，所述第一牺牲层和第一停止层的材料不同。
可选的，所述第二停止层的材料与第二牺牲层的材料不同。
可选的，所述第二停止层的材料与隔离结构的材料相同。
可选的，所述第一停止层的材料为氧化硅，所述第一牺牲层的材料为氮化硅；所述第二停止层的材料为氧化硅，所述第二牺牲层的材料为氮化硅。
可选的，所述第一停止层的厚度为
可选的，所述第一牺牲层的厚度为
可选的，所述第二停止层的厚度为
可选的，所述第二牺牲层的厚度为
可选的，采用湿法刻蚀工艺去除所述第二牺牲层。
可选的，采用干法刻蚀工艺去除所述第二停止层，所述干法刻蚀采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。
可选的，去除所述第二停止层，同时刻蚀所述暴露的部分隔离结构，使所述暴露的部分隔离结构的侧壁倾斜，沿垂直衬底方向的剖面为锥形或梯形。
可选的，采用湿法刻蚀工艺去除所述第一牺牲层。
可选的，还包括，在所述第二牺牲层表面形成表面覆盖层。
可选的，所述表面覆盖层的材料为氧化硅，所述表面覆盖层的厚度为
可选的，形成所述隔离结构的方法包括：在所述凹槽内填充绝缘介质材料，所述绝缘介质材料填充满凹槽并覆盖表面覆盖层；以所述第二牺牲层为研磨停止层对所述绝缘介质材料进行平坦化，去除第二牺牲层上方的表面覆盖层和绝缘介质材料，形成与第二牺牲层表面齐平的隔离结构。
可选的，所述凹槽的侧壁倾角为84°～88°。
可选的，所述浮栅的形成方法包括：在所述第一停止层表面形成覆盖所述隔离结构的浮栅材料层，对所述浮栅材料层和隔离结构进行平坦化，形成浮栅，所述浮栅的表面与隔离结构表面齐平。
可选的，所述浮栅的厚度等于第二牺牲层的厚度，且所述浮栅的侧壁垂直于半导体衬底。
可选的，所述浮栅的底部宽度大于位于所述浮栅下方的相邻隔离结构之间的半导体衬底表面的宽度。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，在半导体衬底表面依次形成第一停止层、第一牺牲层、第二停止层和第二牺牲层，并且刻蚀所述第二牺牲层、第二停止层、第一牺牲层、第一停止层和在半导体衬底，形成凹槽，在所述凹槽内形成于第二牺牲层表面齐平的隔离结构，通过去除所述第二牺牲层，暴露出部分隔离结构的侧壁和顶面；后续刻蚀所述第二停止层的同时，刻蚀所述暴露出的部分隔离结构的侧壁和顶部，使所述隔离结构的顶部宽度减小，从而提高了相邻隔离结构之间开口的顶部宽度，从而降低了后续在相邻隔离结构之间填充浮栅材料的难度，避免在所述浮栅材料中出现空洞，提高后续形成的浮栅的质量。
进一步的，在去除第二停止层之后去除第一牺牲层，进一步暴露部分隔离层的侧壁，然后在所述第一停止层表面形成浮栅材料层，对所述浮栅材料层和隔离结构进行平坦化，使所述浮栅材料层的厚度等于第一牺牲层的厚度，从而可以通过所述第一牺牲层的厚度和形貌，较容易的控制最终形成的浮栅的厚度和形貌。
进一步的，去除所述第一牺牲层的时候，对隔离结构侧壁有一定损耗，使位于第一牺牲层高度处的侧壁发生倾斜，使的最终形成的浮栅的顶部宽度大于所述浮栅下方的相邻隔离结构之间的半导体衬底表面的宽度，从而可以提高在所述浮栅基础上形成的闪存的耦合率。
附图说明
图1至图4是本发明的现有技术形成浮栅的结构示意图；
图5至图14是本发明的实施例的半导体结构形成过程的示意图。
具体实施方式
如背景技术中所述，现有技术形成的浮栅中容易出现空洞，影响浮栅的性能，从而影响整个闪存的性能。
研究发现，现有技术在形成浮栅结构的过程中，由于相邻隔离结构之间的间距较小，在进行多晶硅填充的过程中，容易在多晶硅层内形成空洞，影响形成的浮栅质量。为了避免所述多晶硅层内的空洞，需要增加相邻隔离结构之间的间距，在半导体衬底的尺寸一定的情况下，相应的隔离结构的宽度就要减小，即刻蚀所述半导体衬底形成的凹槽的尺寸就要减小，在所述凹槽内沉积氧化硅形成隔离结构的过程中，所述氧化硅内相应的也会出现孔洞，降低所述隔离结构的隔离效果。
本实施例提供一种半导体结构的形成方法，在不改变隔离结构尺寸的情况下，提高多晶硅沉积的质量，从而提高形成的浮栅结构的质量。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
请参考图5，提供半导体衬底100。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
请参考图6，在所述半导体衬底100表面依次形成第一停止层101、位于所述第一停止层101表面的第一牺牲层201、位于所述第一牺牲层201的表面的第二停止层102、位于所述第二停止层102表面的第二牺牲层202。
所述第一牺牲层201和第一停止层101的材料不同，所述第二停止层102的材料与第二牺牲层202的材料不同。
本实施例中，所述第一停止层101的材料为氧化硅，所述第一牺牲层201的材料为氮化硅；所述第二停止层102的材料为氧化硅，所述第二牺牲层202的材料为氮化硅。其中，所述第一停止层101的厚度为所述第一牺牲层201的厚度为所述第二停止层102的厚度为 ，所述第二牺牲层202的厚度为
所述第一停止层101作为后续去除第一牺牲层201的停止层，并且部分第一停止层101后续作为浮栅介质层。通过所述第一牺牲层201的厚度调整后续形成的浮栅结构的厚度，所述浮栅结构的厚度等于第一牺牲层201的厚度。所述第二停止层102作为后续去除第二牺牲层202的停止层。
在本发明的实施例中，还在所述第二牺牲层202表面形成表面覆盖层300。所述表面覆盖层300用于保护所述第二牺牲层202。本实施例中，所述表面覆盖层300的材料与第二牺牲层202的材料不同，所述表面覆盖层300的材料为氧化硅，所述表面覆盖层300的厚度为
请参考图7，刻蚀所述表面覆盖层300、第二牺牲层202、第二停止层102、第一牺牲层201、第一停止层101和半导体衬底100，形成凹槽400。
具体的，形成所述凹槽400的方法包括：在所述表面覆盖层300表面形成图形化光刻胶层，所述图形化光刻胶层的图形定义出后续形成的凹槽400的位置和尺寸，以所述图形化光刻胶层为掩膜，刻蚀所述表面覆盖层300，将图形转移到所述表面覆盖层上，然后以所述光刻胶层和表面覆盖层为掩膜刻蚀所述第二牺牲层202、第二停止层102、第一牺牲层201、第一停止层101和半导体衬底100，形成凹槽400，所述刻蚀工艺为干法刻蚀工艺。
所述表面覆盖层300在刻蚀过程中保护所述第二牺牲层202，避免所述第二牺牲层202在刻蚀过程中侧壁形貌发生变化，由于所述第二牺牲层202的厚度较大，如果所述第二牺牲层202的形貌发生变化，会导致后续形成的凹槽400的尺寸和形貌发生变化，从而导致最后形成的浮栅的尺寸也发生变化。所以，所述表面覆盖层300可以提高凹槽400的尺寸的准确性以及最终形成的浮栅尺寸和形貌的准确性。
所述凹槽400的侧壁垂直于半导体衬底，或者所述凹槽的侧壁倾角为84°～88°，所述凹槽的宽度与现有形成闪存浮栅结构中形成的隔离结构的宽度相同，可以避免由于凹槽尺寸缩小造成形成的隔离结构中存在空洞，从而影响隔离效果。
请参考图8，在所述凹槽400（请参考图7）内填充绝缘介质材料401，所述绝缘介质材料401填充满凹槽400（请参考图7）并覆盖所述表面覆盖层300。
所述绝缘介质材料401可以是氧化硅。本实施例中，采用化学气相沉积工艺形成所述绝缘介质材料401。由于所述凹槽400的宽度与现有技术形成浮栅结构中形成的隔离结构的宽度相同，所以在采用化学气相沉积填充所述凹槽的过程中，所述绝缘介质材料401不会形成空洞，可以形成较高质量的隔离结构。
请参考图9，以所述第二牺牲层202为研磨停止层对所述绝缘介质材料401进行平坦化，去除所述第二牺牲层202上方的表面覆盖层300（请参考图8）和部分绝缘介质材料401，形成与第二牺牲层202表面齐平的隔离结构402。
所述表面覆盖层300一方面在刻蚀凹槽400的过程中保护所述第二牺牲层202，另一方面还作为化学机械研磨过程中的停止层，使形成的隔离结构402的表面与第二牺牲层202的表面齐平。
请参考图10，去除所述第二牺牲层202（请参考图9），暴露出部分隔离结构402的侧壁和顶面。
采用湿法刻蚀工艺去除所述第二牺牲层202（请参考图9），所述湿法刻蚀溶液对于第二牺牲层202具有较高的选择比。
具体的，本实施例中，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，刻蚀温度为140℃～200℃，由于所述刻蚀溶液对于第二停止层102的刻蚀速率较低，所以，所述湿法刻蚀以第二停止层102作为刻蚀停止层。
在其他实施例中，采用湿法刻蚀工艺去除所述第二牺牲层202的同时，所述刻蚀溶液同时对隔离结构402的顶部和侧壁造成一定的损耗使所述隔离结构402暴露部分的侧壁发生倾斜，并且顶部呈圆弧状，使得隔离结构顶部的宽度减小。
请参考图11，去除所述第二停止层102（请参考图10），同时刻蚀所述暴露的部分隔离结构402（请参考图10）的顶部宽度减小，形成顶部呈圆弧状的隔离结构402a。
采用干法刻蚀工艺去除所述第二停止层102，由于所述第二停止层102的材料与隔离结构402的材料相同，所以在刻蚀去除所述第二停止层102的同时会对所述隔离结构402进行刻蚀。本发明的一个实施例中，所述第二停止层102和隔离结构402的材料均为氧化硅。本实施例中，所述干法刻蚀工艺采用的刻蚀气体CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。
由于所述第二停止层102的厚度较低，与湿法刻蚀工艺相比，采用干法刻蚀工艺，既能够去除所述第二停止层102，又能避免对所述隔离结构造成大量的刻蚀，破坏所述隔离结构。
在对所述第二停止层102进行刻蚀的同时，对所述隔离结构暴露的侧壁和顶面进行刻蚀，使所述隔离结构位于第一牺牲层201上方的部分的侧壁呈现阶梯状，并且所述隔离结构位于第一牺牲层201上方的部分的宽度从靠近第一牺牲层201位置处至离结构顶部逐渐减小，并且所述隔离结构402a的顶部呈圆弧状，从而使得相邻隔离结构402a之间的开口的顶部宽度增加，从而有助于后续在相邻隔离结构402a之间的开口内沉积浮栅材料，增加了沉积工艺的窗口，并且所述开口的宽度从上之下具有阶梯性，从而可以降低了沉积浮栅材料的难度，避免沉积过程中在所述浮栅材料中形成空洞，从而可以提高后续形成的浮栅的质量。
在本发明的实施例中，所述隔离结构402a位于第一牺牲层201上方的部分侧壁为倾斜状，沿垂直半导体衬底方向的剖面为锥形或梯形。
请参考图12，去除所述第一牺牲层201（请参考图11）。
采用湿法刻蚀工艺去除所述第一牺牲层201。所述第一牺牲层201在去除第二停止层102（请参考图10）的过程中，保护部分隔离结构402a的侧壁，使其保持垂直，具有良好的形貌。去除所述第一牺牲层201（请参考图11）后，暴露出原本位于第一牺牲层201内的部分隔离结构402a的侧壁，并且所述侧壁呈垂直状。并且，采用湿法刻蚀工艺去除所述第一牺牲层201对所述暴露出的部分隔离结构402a的侧壁损伤较小，可以使原本位于第一牺牲层201内的部分隔离结构402a侧壁形貌较好，可以提高后续形成的浮栅的形貌。
所述第一牺牲层201的厚度与后续形成的浮栅的高度相同。
请参考图13，在所述第一停止层表面形成覆盖所述隔离结构402a的浮栅材料层500。
所述浮栅材料层500的材料为多晶硅，本实施例中，采用化学气相沉积工艺形成所述多晶硅。具体的，所述化学气相沉积工艺采用的反应气体为SiH4，所述SiH4的流量为200sccm～2000sccm，辅助气体为N2，N2的流量为500sccm～5000sccm。
由于所述隔离结构402a的顶部呈圆弧状，并且具有阶梯状的倾斜侧壁，且所述隔离结构402a的顶部宽度小于第一停止层101内的隔离结构的宽度，所述相邻隔离结构402a之间的开口顶部宽度较大，并且所述开口的宽度从顶部至底部具有一定的阶梯性，使得沉积所述浮栅材料的工艺窗口增大，降低了沉积工艺的难度，可以避免所述浮栅材料中出现空洞，提高最终形成的浮栅的质量。
本实施例中，在形成所述浮栅材料层500之后，对所述浮栅材料层进行离子注入，降低所述浮栅材料层500的电阻。
请参考图14，对所述浮栅材料层500和隔离结构402a（请参考图13）进行平坦化，形成浮栅501，使所述浮栅的厚度等于第一牺牲层201（请参考图11）的厚度。
本实施例中，采用化学机械研磨工艺对所述浮栅材料层500和隔离结构402a进行平坦化，通过控制化学机械研磨的时间，调整最终形成的浮栅501的厚度。本实施例中，使所述浮栅501的厚度与第一牺牲层201的厚度相同，由于所述隔离结构与第一牺牲层201同一高度处的侧壁较为平整，所以当浮栅501的厚度与第一牺牲层201的厚度相同时可以使得所述浮栅501的侧壁较为平整，具有较好的形貌。所述浮栅501的厚度和形貌由第一牺牲层的厚度和形貌决定。
在本发明的其他实施例中，采用湿法刻蚀工艺去除所述第一牺牲层201的过程中，对所述隔离结构402a的侧壁有一定损耗使得所述隔离结构402与第一牺牲层201同一高度处的侧壁也具有一定的倾斜度，使的最终形成的浮栅的顶部宽度大于所述浮栅下方的相邻隔离结构402b之间的半导体衬底表面的宽度，从而可以提高后续在所述浮栅基础上形成的闪存的耦合率。
本实施例中，在半导体衬底表面依次形成第一停止层、第一牺牲层、第二停止层和第二牺牲层，并且刻蚀所述第二牺牲层、第二停止层、第一牺牲层、第一停止层和在半导体衬底，形成凹槽，在所述凹槽内形成于第二牺牲层表面齐平的隔离结构，通过去除所述第二牺牲层，暴露出部分隔离结构的侧壁和顶面；后续刻蚀所述第二停止层的同时，刻蚀所述暴露出的部分隔离结构的侧壁和顶部，使所述隔离结构的顶部宽度减小，在不改变最终形成的隔离结构的尺寸的同时，提高了相邻隔离结构之间开口的顶部宽度，从而降低了后续在相邻隔离结构之间填充浮栅材料的难度，避免在所述浮栅材料中出现空洞，提高后续形成的浮栅的质量。
而且，在去除第二停止层之后去除第一牺牲层，进一步暴露部分隔离层的侧壁，然后在所述第一停止层表面形成浮栅材料层，对所述浮栅材料层和隔离结构进行平坦化，使所述浮栅材料层的厚度等于第一牺牲层的厚度，从而可以通过所述第一牺牲层的厚度和形貌，较容易的控制最终形成的浮栅的厚度和形貌。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成第一停止层、位于第一停止层表面的第一牺牲层、位于所述第一牺牲层的表面的第二停止层、位于所述第二停止层表面的第二牺牲层；
刻蚀所述第二牺牲层、第二停止层、第一牺牲层、第一停止层和半导体衬底，形成凹槽；
在所述凹槽内填充绝缘介质材料，形成隔离结构，所述隔离结构的表面与第二牺牲层的表面齐平；
去除所述第二牺牲层，暴露出部分隔离结构的侧壁和顶面；
去除所述第二停止层，同时刻蚀所述暴露的部分隔离结构，使所述隔离结构的顶部宽度减小；
去除所述第一牺牲层，在所述第一氧化物层表面形成浮栅。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第一牺牲层和第一停止层的材料不同。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第二停止层的材料与第二牺牲层的材料不同。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第二停止层的材料与隔离结构的材料相同。
5.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第一停止层的材料为氧化硅，所述第一牺牲层的材料为氮化硅；所述第二停止层的材料为氧化硅，所述第二牺牲层的材料为氮化硅。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述第一停止层的厚度为
7.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述第一牺牲层的厚度为
8.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述第二停止层的厚度为
9.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述第二牺牲层的厚度为
10.根据权利要求3所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述第二牺牲层。
11.根据权利要求3所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述第二停止层，所述干法刻蚀采用的刻蚀气体为CF4，缓冲气体为He，压强为20～200mTorr，其中CF4的流速为50sccm～1000sccm，He的流速为50sccm～1000sccm。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，去除所述第二停止层，同时刻蚀所述暴露的部分隔离结构，使所述暴露的部分隔离结构的侧壁倾斜，沿垂直衬底方向的剖面为锥形或梯形。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述第一牺牲层。
14.根据权利要求3所述的半导体结构的形成方法，其特征在于，还包括，在所述第二牺牲层表面形成表面覆盖层。
15.根据权利要求14所述的半导体结构的形成方法，其特征在于，所述表面覆盖层的材料为氧化硅，所述表面覆盖层的厚度为
16.根据权利要求14所述的半导体结构的形成方法，其特征在于，形成所述隔离结构的方法包括：在所述凹槽内填充绝缘介质材料，所述绝缘介质材料填充满凹槽并覆盖所述表面覆盖层；以所述第二牺牲层为研磨停止层对所述绝缘介质材料进行平坦化，去除第二牺牲层上方的表面覆盖层和绝缘介质材料，形成与第二牺牲层表面齐平的隔离结构。
17.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述凹槽的侧壁倾角为84°～88°。
18.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述浮栅的形成方法包括：在所述第一停止层表面形成覆盖所述隔离结构的浮栅材料层，对所述浮栅材料层和隔离结构进行平坦化，形成浮栅，所述浮栅的表面与隔离结构表面齐平。
19.根据权利要求18所述的半导体结构的形成方法，其特征在于，所述浮栅的厚度等于第二牺牲层的厚度，且所述浮栅的侧壁垂直于半导体衬底。
20.根据权利要求18所述的半导体结构的形成方法，其特征在于，所述浮栅的底部宽度大于位于所述浮栅下方的相邻隔离结构之间的半导体衬底表面的宽度。
CN201310337245.9A 2013-08-05 2013-08-05 半导体结构的形成方法 Active CN104347517B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310337245.9A CN104347517B (zh) 2013-08-05 2013-08-05 半导体结构的形成方法
US14/266,693 US9515078B2 (en) 2013-08-05 2014-04-30 Semiconductor structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310337245.9A CN104347517B (zh) 2013-08-05 2013-08-05 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN104347517A true CN104347517A (zh) 2015-02-11
CN104347517B CN104347517B (zh) 2018-10-16

Family

ID=52426880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310337245.9A Active CN104347517B (zh) 2013-08-05 2013-08-05 半导体结构的形成方法

Country Status (2)

Country Link
US (1) US9515078B2 (zh)
CN (1) CN104347517B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990249A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107863294A (zh) * 2016-09-22 2018-03-30 英飞凌科技股份有限公司 半导体晶片和方法
CN109309094A (zh) * 2018-10-31 2019-02-05 上海华力微电子有限公司 闪存的制造方法
CN109524405A (zh) * 2017-09-20 2019-03-26 华邦电子股份有限公司 半导体元件的制造方法
CN109755246A (zh) * 2017-11-03 2019-05-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN116281846A (zh) * 2023-05-12 2023-06-23 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法
CN117476549A (zh) * 2023-12-25 2024-01-30 合肥晶合集成电路股份有限公司 半导体叠层结构的制造方法及半导体结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115148676B (zh) * 2021-03-31 2024-05-07 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068547A1 (en) * 2004-07-12 2006-03-30 Sang-Hoon Lee Methods of forming self-aligned floating gates using multi-etching
WO2006118673A2 (en) * 2005-04-29 2006-11-09 Atmel Corporation Method of forming shallow trench isolation structures in the logic and memory areas
US20100200905A1 (en) * 2009-02-09 2010-08-12 Chun-Sung Huang Nand memory cells and manufacturing method thereof
CN101901785A (zh) * 2009-05-26 2010-12-01 和舰科技(苏州)有限公司 一种改善栅氧化层tddb失效的方法
CN102005376A (zh) * 2009-09-02 2011-04-06 中芯国际集成电路制造(上海)有限公司 构造浮栅的方法
CN102117761A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068547A1 (en) * 2004-07-12 2006-03-30 Sang-Hoon Lee Methods of forming self-aligned floating gates using multi-etching
WO2006118673A2 (en) * 2005-04-29 2006-11-09 Atmel Corporation Method of forming shallow trench isolation structures in the logic and memory areas
US20100200905A1 (en) * 2009-02-09 2010-08-12 Chun-Sung Huang Nand memory cells and manufacturing method thereof
CN101901785A (zh) * 2009-05-26 2010-12-01 和舰科技(苏州)有限公司 一种改善栅氧化层tddb失效的方法
CN102005376A (zh) * 2009-09-02 2011-04-06 中芯国际集成电路制造(上海)有限公司 构造浮栅的方法
CN102117761A (zh) * 2010-01-05 2011-07-06 上海华虹Nec电子有限公司 改善浅沟槽隔离顶部倒角圆滑性的湿法工艺方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990249A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107863294A (zh) * 2016-09-22 2018-03-30 英飞凌科技股份有限公司 半导体晶片和方法
CN107863294B (zh) * 2016-09-22 2021-09-03 英飞凌科技股份有限公司 半导体晶片和方法
CN109524405A (zh) * 2017-09-20 2019-03-26 华邦电子股份有限公司 半导体元件的制造方法
CN109524405B (zh) * 2017-09-20 2020-10-09 华邦电子股份有限公司 半导体元件的制造方法
CN109755246A (zh) * 2017-11-03 2019-05-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN109309094A (zh) * 2018-10-31 2019-02-05 上海华力微电子有限公司 闪存的制造方法
CN116281846A (zh) * 2023-05-12 2023-06-23 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法
CN116281846B (zh) * 2023-05-12 2023-08-01 润芯感知科技(南昌)有限公司 一种半导体器件及其制造方法
CN117476549A (zh) * 2023-12-25 2024-01-30 合肥晶合集成电路股份有限公司 半导体叠层结构的制造方法及半导体结构
CN117476549B (zh) * 2023-12-25 2024-04-09 合肥晶合集成电路股份有限公司 半导体叠层结构的制造方法及半导体结构

Also Published As

Publication number Publication date
CN104347517B (zh) 2018-10-16
US20150035038A1 (en) 2015-02-05
US9515078B2 (en) 2016-12-06

Similar Documents

Publication Publication Date Title
CN104347517A (zh) 半导体结构的形成方法
EP3196937A2 (en) A nand flash memory and fabrication method thereof
CN104752363A (zh) 快闪存储器的形成方法
KR102302231B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
CN105448717A (zh) 鳍式场效应管的形成方法
US7888208B2 (en) Method of fabricating non-volatile memory device
CN105336695A (zh) 半导体器件的形成方法
CN103794476A (zh) 自对准三重图形的形成方法
CN104347371A (zh) 半导体结构的形成方法
CN103794490A (zh) 自对准双图形的形成方法
CN104752361A (zh) 半导体结构的形成方法
CN102347227A (zh) 一种金属栅极的形成方法
CN106206598A (zh) 分栅式闪存器件制造方法
CN102005375B (zh) 构造浮栅的方法
CN103177948B (zh) 鳍式场效应管的鳍部以及鳍式场效应管的形成方法
CN101599419A (zh) 沟槽的形成方法
CN108615733A (zh) 半导体结构及其形成方法
CN103035575B (zh) 闪存的存储单元的形成方法
CN102479691A (zh) 金属栅极及mos晶体管的形成方法
CN101847655B (zh) 一种可提高沟槽栅mos器件性能的沟槽栅及其制造方法
CN104091786A (zh) 闪存存储器的形成方法
CN105655341B (zh) 半导体器件的形成方法
CN104217986A (zh) 浅沟槽隔离结构的制作方法和nand闪存的制作方法
CN101097894A (zh) 与非闪存装置的制造方法
CN105513954A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190807

Address after: No. 18 Wenchang Avenue, Beijing Economic and Technological Development Zone, Daxing District, Beijing

Co-patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Zhongxin North Integrated Circuit Manufacturing (Beijing) Co., Ltd.

Address before: 100176 Daxing District economic and Technological Development Zone, Wenchang Road, No. 18, No.

Co-patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee before: Semiconductor Manufacturing International (Beijing) Corporation