CN115148676B - 半导体结构的制备方法及半导体结构 - Google Patents
半导体结构的制备方法及半导体结构 Download PDFInfo
- Publication number
- CN115148676B CN115148676B CN202110350102.6A CN202110350102A CN115148676B CN 115148676 B CN115148676 B CN 115148676B CN 202110350102 A CN202110350102 A CN 202110350102A CN 115148676 B CN115148676 B CN 115148676B
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- bit line
- forming
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 239000000463 material Substances 0.000 claims abstract description 111
- 239000003989 dielectric material Substances 0.000 claims abstract description 78
- 239000004020 conductor Substances 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 230000000903 blocking effect Effects 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- -1 silicon carbide nitride Chemical class 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 abstract description 13
- 238000002360 preparation method Methods 0.000 abstract description 2
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000295 emission spectrum Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请涉及一种半导体结构的制备方法及半导体结构，所述方法包括：提供衬底；于衬底上依次层叠设置第一导电材料层、阻挡材料层、第二导电材料层及第一介质材料层；于第一介质材料层上形成包括若干个间隔分布的支撑图形结构的支撑层，相邻支撑图形结构之间具有第一沟槽；形成第二介质层，第二介质层填充满所述第一沟槽；刻蚀第二介质层、第一介质材料层、第二导电材料层、阻挡材料层及第一导电材料层，形成位线阵列；位线阵列包括若干个间隔分布的位线结构；支撑图形结构贯穿位线结构阵列；形成至少覆盖位线结构侧壁的位线保护层。本申请能够有效避免位线结构在形成过程中发生扭曲、倾斜或者倒塌等情况，提高半导体产品良率。
Description
技术领域
本申请涉及半导体制造技术领域，特别是涉及一种半导体结构的制备方法及半导体结构。
背景技术
随着集成电路制程的快速发展，对半导体产品的集成度的要求越来越高。而随着半导体产品的集成度的提高，半导体器件的尺寸不断减小，对于半导体存储器件而言，其存储单元阵列中位线的分布密度不断增加、尺寸不断减小且相邻位线之间的间隔距离不断减小，这对半导体存储器件制造过程中位线的材质、形貌、尺寸以及电性参数等特征提出了更高的要求。
传统半导体存储器件制造工艺流程中位线的关键尺寸很小，根据具体产品需求，位线的关键尺寸可能小于10nm，且为了满足制成半导体存储器件对位线电性能参数的要求，位线的高度可能高于200nm，通常需要采用多次刻蚀、湿法清洗等步骤才能达到目标位线结构。
然而在形成位线结构的过程中，由于位线的关键尺寸很小，且位线的高度相对较高，导致制成半导体器件结构中位线结构相对脆弱，位线结构在形成过程中经常发生扭曲、倾斜或者倒塌等情况，不仅影响位线的电性能参数及信号传输质量，还可能导致无法打开电容接触孔的情况。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种半导体结构的制备方法及半导体结构，能够有效增加制成半导体结构中位线结构的深宽比，避免位线在形成过程中产生倾斜、倒塌或扭曲等不良形变。
为实现上述目的及其他相关目的，本申请的一方面提供一种半导体结构的制备方法，包括：
提供衬底；
于所述衬底上依次层叠设置第一导电材料层、阻挡材料层、第二导电材料层及第一介质材料层；
于所述第一介质材料层上形成支撑层，所述支撑层包括若干个间隔分布的支撑图形结构，所述支撑图形结构沿第一方向延伸且相邻所述支撑图形结构之间具有第一沟槽；
形成第二介质层，所述第二介质层填充满所述第一沟槽且所述第二介质层的上表面与所述支撑层的上表面齐平；
去除部分所述第二介质层、部分所述第一介质材料层、部分所述第二导电材料层、部分所述阻挡材料层及部分所述第一导电材料层，以形成位线阵列；其中，所述位线阵列包括若干个间隔分布的位线结构，所述位线结构沿第二方向延伸且所述第二方向与所述第一方向正相交；所述支撑图形结构贯穿所述位线结构阵列；
形成位线保护层，所述位线保护层至少覆盖所述位线结构的侧壁。
于上述实施例中的半导体结构制备方法中，首先在衬底上依次层叠设置第一导电材料层、阻挡材料层、第二导电材料层及第一介质材料层，用于制备位线结构；然后于第一介质材料层上形成支撑层，所述支撑层包括若干个间隔分布的支撑图形结构，所述支撑图形结构沿第一方向延伸且相邻所述支撑图形结构之间具有第一沟槽，以在采用刻蚀工艺制备位线结构之前，形成用于支撑位线结构的支撑图形结构；在形成沿第一方向延伸且相邻支撑图形结构之间具有第一沟槽的支撑图形结构之后，可以采用刻蚀工艺去除部分所述第二介质层、部分所述第一介质材料层、部分所述第二导电材料层、部分所述阻挡材料层及部分所述第一导电材料层，以形成位线阵列，其中，位线阵列包括若干个间隔分布的位线结构，所述位线结构沿第二方向延伸且所述第二方向与所述第一方向正相交，使得支撑图形结构贯穿位线结构阵列，为位线结构提供支撑作用力，提高位线结构的结构强度，避免位线结构在形成过程中发生扭曲、倾斜或者倒塌等情况；由于存在支撑图形结构的支撑，可以进一步提高制备位线结构的深宽比，提高制成位线的电性能参数及信号传输质量，并能够有效避免产生无法打开电容接触孔的情况。
在其中一个实施例中，所述于所述第一介质材料层的上表面形成支撑层的步骤，包括：
于所述第一介质材料层上形成支撑材料层，所述支撑材料层覆盖所述第一介质材料层的上表面；
以所述第一介质材料层为刻蚀停止层，采用干法刻蚀工艺刻蚀部分所述支撑材料层，以形成所述支撑层。
在其中一个实施例中，所述形成所述支撑层的步骤，包括：
在相同的条件下，所述支撑材料层与所述第一介质材料层的刻蚀选择比大于10:1。
在其中一个实施例中，形成所述支撑材料层的材料包括氮碳化硅，形成所述第一介质材料层的材料包括氮化硅。
在其中一个实施例中，所述的半导体结构的制备方法包括：所述支撑图形结构的宽度为所述位线结构的宽度的1/2～1。
在其中一个实施例中，所述位线的宽度为5nm-10nm。
在其中一个实施例中，所述形成第二介质层，所述第二介质层填充满所述第一沟槽且所述第二介质层的上表面与所述支撑层的上表面齐平的步骤，包括：
于所述支撑层上形成第二介质材料层，所述第二介质材料层覆盖所述支撑层的上表面且填充满所述第一沟槽；
以所述支撑层为停止层，采用平坦化工艺去除部分所述第二介质材料层，剩余的所述第二介质材料层构成所述第二介质层。
在其中一个实施例中，所述形成所述位线阵列的步骤，包括：
于所述第二介质层的上表面形成第一图形化光刻胶层，所述第一图形化光刻胶层内具有第一开口，所述第一开口用于限定所述位线结构的形状与位置；
以所述第一图形化光刻胶层为掩膜刻蚀部分所述第二介质层、部分所述第一介质材料层、部分所述第二导电材料层、部分所述阻挡材料层及部分所述第一导电材料层，以形成第二沟槽，所述第二沟槽暴露所述位线结构侧壁。
在其中一个实施例中，所述形成位线保护层的步骤，包括：
形成位线保护材料层，所述位线保护材料层至少覆盖所述位线结构的侧壁及所述支撑层的表面；
形成牺牲层，所述牺牲层填充满位于相邻所述位线结构之间的第二沟槽，且所述牺牲层的上表面与所述支撑层的上表面齐平；
去除所述支撑层、所述第二介质层、部分所述牺牲层和部分所述位线保护材料层，剩余的所述位线保护材料层构成所述位线保护层；
去除所述牺牲层。
在其中一个实施例中，所述形成牺牲层的步骤包括：
形成牺牲材料层，所述牺牲材料层覆盖所述第二介质层和所述支撑层的上表面且填充满所述第二沟槽；
以所述支撑层为停止层，采用平坦化工艺去除部分所述牺牲材料层，剩余的所述牺牲材料层构成所述牺牲层。
在其中一个实施例中，所述形成牺牲材料层的步骤包括：
采用旋涂绝缘介质工艺形成所述形成牺牲材料层。
在其中一个实施例中，所述位线保护层包括依次层叠的第一位线保护层、第二位线保护层和第三位线保护层，形成所述第一位线保护层的材料和形成所述第三位线保护层的材料相同。
在其中一个实施例中，形成所述第一位线保护层的材料为氮化硅，形成所述第二位线保护层的材料为氧化硅。
在其中一个实施例中，形成所述第一介质材料层的材料和形成所述第二介质层的材料相同。
本申请的另一方面提供一种半导体结构，采用任一本申请实施例中所述的半导体结构的制备方法制备而成。
附图说明
为了更好地描述和说明这里公开的那些申请的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的申请、目前描述的实施例和/或示例以及目前理解的这些申请的最佳模式中的任何一者的范围的限制。
图1显示为本申请实施例中提供的一种半导体结构的制备方法的流程图；
图2显示为本申请一实施例中提供的一种半导体结构的制备方法中步骤S1所得结构的截面结构示意图；
图3显示为本申请一实施例中提供的一种半导体结构的制备方法中步骤S2所得结构的截面结构示意图；
图4-图5显示为本申请一实施例中提供的一种半导体结构的制备方法中步骤S3所得结构的截面结构示意图；
图6-图7显示为本申请一实施例中提供的一种半导体结构的制备方法中步骤S4所得结构的截面结构示意图；
图8a及图9a显示为本申请一实施例中提供的一种半导体结构的制备方法中步骤S5所得结构的立体图；
图8b显示为图8a所示结构沿AA’方向的截面示意图；
图8c显示为图8a所示结构沿BB’方向的截面示意图；
图9b显示为图9a所示结构沿AA’方向的截面示意图；
图9c显示为图9a所示结构沿BB’方向的截面示意图；
图10a及图11a显示为本申请一实施例中提供的一种半导体结构的制备方法中步骤S6所得结构沿前述AA’方向的截面示意图；
图10b及图11b显示为本申请一实施例中提供的一种半导体结构的制备方法中步骤S6所得结构沿前述BB’方向的截面示意图；
图12a及图13a显示为本申请一实施例中提供的一种半导体结构的制备方法中步骤S6所得结构的立体图；
图12b显示为图12a所示结构沿AA’方向的截面示意图；
图12c显示为图12a所示结构沿BB’方向的截面示意图；
图13b显示为图13a所示结构沿AA’方向的截面示意图；
图13c显示为图13a所示结构沿BB’方向的截面示意图；
图14a显示为本申请一实施例中提供的一种半导体结构的立体图；
图14b显示为图14a所示结构沿AA’方向的截面示意图。
附图标记说明：
10，衬底；211，第一导电材料层；21，第一导电层；221，阻挡材料层；22，阻挡层；231，第二导电材料层；23，第二导电层；241，第一介质材料层；24，第一介质层；31，支撑材料层；30，支撑层；301，第一沟槽；302，支撑图形结构；41，第二介质材料层；40，第二介质层；50，第一图形化光刻胶层；501，第一开口；601，第二沟槽；20，位线结构；251，位线保护材料层；25，位线保护层；261，牺牲材料层；26，牺牲层；2501，第一位线保护层；2502，第二位线保护层；2503，第三位线保护层。
具体实施方式
为了便于理解本申请，下面将参考相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
请参阅图1-图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本申请的基本构想，虽图示中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，在本申请的一个实施例中，提供了一种半导体结构的制备方法中，包括如下步骤：
步骤S1：提供衬底；
步骤S2：于所述衬底上依次层叠设置第一导电材料层、阻挡材料层、第二导电材料层及第一介质材料层；
步骤S3：于所述第一介质材料层上形成支撑层，所述支撑层包括若干个间隔分布的支撑图形结构，所述支撑图形结构沿第一方向延伸且相邻所述支撑图形结构之间具有第一沟槽；
步骤S4：形成第二介质层，所述第二介质层填充满所述第一沟槽且所述第二介质层的上表面与所述支撑层的上表面齐平；
步骤S5：去除部分所述第二介质层、部分所述第一介质材料层、部分所述第二导电材料层、部分所述阻挡材料层及部分所述第一导电材料层，以形成位线阵列；其中，所述位线阵列包括若干个间隔分布的位线结构，所述位线结构沿第二方向延伸且所述第二方向与所述第一方向正相交；所述支撑图形结构贯穿所述位线结构阵列；
步骤S6：形成位线保护层，所述位线保护层至少覆盖所述位线结构的侧壁。
在步骤S1中，请参阅图1中的S1步骤及图2，提供衬底10，衬底10可以包括但不仅限于硅衬底、硅锗衬底及绝缘体上硅(SOI)衬底等。所述衬底的材料为硅、锗或硅锗，本领域的技术人员可以根据衬底上形成的晶体管类型选择衬底类型，因此衬底的类型不应限制本申请的保护范围。衬底10可以包括字线结构和电容接触结构等，由于个本方案无关，故省略。
在步骤S2中，请参阅图1中的S2步骤及图3，在衬底10上依次层叠设置第一导电材料层211、阻挡材料层221、第二导电材料层231及第一介质材料层241，用于制备位线结构。可以采用但不仅限于沉积工艺形成第一导电材料层211、阻挡材料层221、第二导电材料层231及第一介质材料层241，第一导电材料层211可以包括但不仅限于多晶硅层，阻挡材料层221可以包括但不仅限于氮化钛层，第二导电材料层231可以包括但不仅限于钨层，第一介质材料层241可以包括但不仅限于氮化硅层。其中，沉积工艺可以为化学气相沉积工艺(Chemical Vapor Deposition，CVD)、原子层沉积工艺(Atomic Layer Deposition，ALD)、高密度等离子沉积(High Density Plasma，HDP)工艺、等离子体增强沉积工艺中的一种或多种。
在步骤S3中，请参阅图1中的S3步骤及图4、图5，于第一介质材料层241上形成支撑层30，支撑层30包括若干个间隔分布的支撑图形结构302，支撑图形结构302沿第一方向延伸且相邻支撑图形结构302之间具有第一沟槽301。
作为示例，请继续参阅图1中的S3步骤及图4、图5，步骤S3中于第一介质材料层241的上表面形成支撑层30的步骤，包括：
步骤S31，于第一介质材料层241上形成支撑材料层31，支撑材料层31覆盖第一介质材料层241的上表面；
步骤S32，以第一介质材料层241为刻蚀停止层，采用干法刻蚀工艺刻蚀部分支撑材料层31，以形成支撑层30。
作为示例，在本申请的一个实施例中，形成第一介质材料层241的材料包括氮化硅。在采用干法刻蚀工艺刻蚀支撑材料层31的过程中，若检测到第一介质材料层241的光发射谱，则停止刻蚀。
作为示例，在本申请的一个实施例中，步骤S3中形成支撑层30的步骤，包括：
在相同的条件下，支撑材料层31与第一介质材料层241的刻蚀选择比大于10:1。
通过设置支撑材料层31与第一介质材料层241在相同条件下的刻蚀选择比大于10:1，避免在以第一介质材料层241为刻蚀停止层，采用干法刻蚀工艺刻蚀部分支撑材料层31并形成支撑层30的过程中，出现相邻支撑图形结构302之间第一沟槽301的底部高度不同的情况，有效提高制成支撑图形结构302的形貌及结构强度。
作为示例，在本申请的一个实施例中，形成支撑材料层31的材料包括氮碳化硅，形成第一介质材料层241的材料包括氮化硅，以在采用刻蚀工艺制备位线结构之前，形成用于支撑位线结构的支撑图形结构302，使得支撑图形结构302为位线结构提供支撑作用力，提高位线结构的结构强度，避免形成位线结构过程中发生扭曲、倾斜或者倒塌等情况。
作为示例，请继续参阅图1中的S4步骤及图6、图7，步骤S4中形成第二介质层40，第二介质层40填充满第一沟槽301且第二介质层40的上表面与支撑层30的上表面齐平的步骤，包括：
步骤S41，于支撑层30上形成第二介质材料层41，第二介质材料层41覆盖支撑层30的上表面且填充满第一沟槽301；
步骤S42，以支撑层30为停止层，采用平坦化工艺去除部分第二介质材料层41，剩余的第二介质材料层41构成第二介质层40。
作为示例，步骤S41中可以采用原子层沉积工艺于支撑层30上形成第二介质材料层41，第二介质材料层41覆盖支撑层30的上表面且填充满第一沟槽301；沉积温度为500℃～700℃。例如，沉积温度可以为500℃、550℃、600℃、650℃或700℃等。可以理解，上述数据仅作为示例，在实际实施例中形成第二介质材料层41的沉积温度并不以上述数据为限。
作为示例，形成第一介质材料层241的材料和形成第二介质材料层41的材料相同。例如，形成第一介质材料层241的材料和形成第二介质材料层41的材料均为氮化硅。
作为示例，步骤S42中可以采用化学机械研磨工艺，以支撑层30为停止层，去除部分第二介质材料层41，剩余的第二介质材料层41构成第二介质层40，使得第二介质层40的上表面与支撑层30的上表面齐平。
作为示例，请继续参阅图1中的S5步骤、图8a-图9c，步骤S5中形成位线阵列的步骤，包括：
步骤S51，于第二介质层40的上表面形成第一图形化光刻胶层50，第一图形化光刻胶层50内具有第一开口501，第一开口501用于限定位线结构20的形状与位置；
步骤S52，以第一图形化光刻胶层50为掩膜刻蚀部分第二介质层40、部分第一介质材料层241、部分第二导电材料层231、部分阻挡材料层221及部分第一导电材料层211，以形成第二沟槽601，第二沟槽601暴露位线结构20的侧壁。
作为示例，请继续参阅图1中的S5步骤、图8a-图9c，步骤S52中形成第二沟槽601的步骤可以包括：
步骤S521，以第一图形化光刻胶层50为掩膜，采用干法刻蚀工艺去除部分第二介质层40、部分第一介质材料层241、部分第二导电材料层231、部分阻挡材料层221及部分第一导电材料层211，以形成第二沟槽601，剩余的第一介质材料层241构成第一介质层24，剩余的第二导电材料层231构成第二导电层23，剩余的阻挡材料层221构成阻挡层22，剩余的第一导电材料层211构成第一导电层21，其中，自下往上依次层叠的第一导电层21、阻挡层22、第二导电层23及第一介质层24形成位线结构20，第二沟槽601暴露位线结构20的侧壁。
作为示例，在本申请的一个实施例中，支撑图形结构302的宽度为位线结构20的宽度的1/2～1。例如，支撑图形结构302的宽度可以为位线结构20的宽度的0.5、0.75、0.9或1等。支撑图形结构302的宽度较窄，可以保证比较容易通过调整刻蚀工艺的参数去除支撑图形结构302下方的第一介质材料层241、第二导电材料层231、阻挡材料层221和第一导电材料层211。
作为示例，步骤S521中以第一图形化光刻胶层50为掩膜，采用干法刻蚀工艺去除部分第二介质层40、部分第一介质材料层241、部分第二导电材料层231、部分阻挡材料层221及部分第一导电材料层211，以形成第二沟槽601的过程中，通过调整刻蚀工艺的参数(如气体流量、不同气体的比例、气体刻蚀角度和等离子体的能量等)以便去除支撑图形结构302下方的第一介质材料层241、第二导电材料层231、阻挡材料层221和第一导电材料层211，从而使得第二沟槽601暴露位线结构20的侧壁，以便于后续形成位线保护层。
作为示例，请继续参阅图1中的S6步骤、图10a-图13c，步骤S6中形成位线保护层25的步骤，可以包括：
步骤S61，形成位线保护材料层251，位线保护材料层251至少覆盖位线结构20的侧壁及支撑层30的表面；
步骤S62，形成牺牲层26，牺牲层26填充满第二沟槽601，且牺牲层26的上表面与支撑层30的上表面齐平；
步骤S63，去除支撑层30、第二介质层40、部分牺牲层26和部分位线保护材料层251，剩余的位线保护材料层251构成位线保护层25；
步骤S64，去除牺牲层26。
作为示例，请继续参阅图1中的S6步骤、图10a-图13c，在本申请的一个实施例中，步骤S62中形成牺牲层26的步骤包括：
步骤S621，形成牺牲材料层261，牺牲材料层261覆盖第二介质层40和支撑层30的上表面且填充满第二沟槽601；
步骤S622，以支撑层30为停止层，采用平坦化工艺去除部分牺牲材料层261，剩余的牺牲材料层261构成牺牲层26。
作为示例，步骤S622中可以采用化学机械研磨工艺，以支撑层30为停止层，去除部分牺牲材料层261，剩余的牺牲材料层261构成牺牲层26，使得牺牲层26的上表面与支撑层30的上表面齐平。
作为示例，在本申请的一个实施例中，步骤S621中形成牺牲材料层261的步骤可以包括：
步骤S6211，采用旋涂绝缘介质工艺形成所述形成牺牲材料层。
牺牲材料层261包括但不限于隔热绝缘的氧化物，例如，牺牲材料层261为氧化硅。可以通过原子层沉积、化学气相沉积、旋涂绝缘介质(Spin on Dielectric，SOD)等工艺用填充材料填充满第二沟槽601。牺牲材料层261内可以具有气隙。例如，牺牲材料层261内可以形成有至少一个气隙，气隙内为空气或其他气体，如此，利用气隙形成较好的隔热绝缘效果。
作为示例，请继续参阅图12a及图12b，在本申请的一个实施例中，步骤S63中可以采用化学机械研磨工艺并以第一介质材料层241为停止层，去除支撑层30、第二介质层40、部分牺牲层26和部分位线保护材料层251，剩余的位线保护材料层251构成位线保护层25。
作为示例，在本申请的一个实施例中，位线的宽度为5nm-10nm。例如，位线的宽度可以为5nm、7nm、9nm或10nm等。
作为示例，在本申请的一个实施例中，所述位线保护层25包括依次层叠的第一位线保护层2501、第二位线保护层2502和第三位线保护层2503，形成第一位线保护层2501的材料和形成第三位线保护层2503的材料相同。
作为示例，请参阅图14a及图14b，在本申请的一个实施例中，形成第一位线保护层2501的材料及形成第三位线保护层2503的材料均为氮化硅，形成第二位线保护层2502的材料为氧化硅。
作为示例，请继续参阅图14a及图14b，在本申请的一个实施例中，提供了一种半导体结构，采用任一本申请实施例中所述的半导体结构的制备方法制备而成。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
综上所述，本申请提供一种半导体结构的制备方法及半导体结构，首先在衬底10上依次层叠设置第一导电材料层211、阻挡材料层221、第二导电材料层231及第一介质材料层241，用于制备位线结构20；然后于第一介质材料层241上形成支撑层30，支撑层30包括若干个间隔分布的支撑图形结构302，支撑图形结构302沿第一方向延伸且相邻支撑图形结构302之间具有第一沟槽301，以在采用刻蚀工艺制备位线结构20之前，形成用于支撑位线结构的支撑图形结构302；在形成沿第一方向延伸且相邻支撑图形结构302之间具有第一沟槽301的支撑图形结构302之后，可以采用刻蚀工艺去除部分第二介质层40、部分第一介质材料层241、部分第二导电材料层231、部分阻挡材料层221及部分第一导电材料层211，以形成位线结构20，位线结构20沿第二方向延伸且所述第二方向与所述第一方向正相交，使得支撑图形结构302贯穿位线结构20阵列，为位线结构20提供支撑作用力，提高位线结构20的结构强度，避免位线结构20在形成过程中发生扭曲、倾斜或者倒塌等情况；由于存在支撑图形结构302的支撑，可以进一步提高制备位线结构20的深宽比，提高制成位线的电性能参数及信号传输质量，并能够有效避免产生无法打开电容接触孔的情况。
请注意，上述实施例仅出于说明性目的而不意味对本申请的限制。
应该理解的是，除非本文中有明确的说明，所述的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，所述的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (15)
1.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
于所述衬底上依次层叠设置第一导电材料层、阻挡材料层、第二导电材料层及第一介质材料层；
于所述第一介质材料层上形成支撑层，所述支撑层包括若干个间隔分布的支撑图形结构，所述支撑图形结构沿第一方向延伸且相邻所述支撑图形结构之间具有第一沟槽；
形成第二介质层，所述第二介质层填充满所述第一沟槽且所述第二介质层的上表面与所述支撑层的上表面齐平；
去除部分所述第二介质层、部分所述第一介质材料层、部分所述第二导电材料层、部分所述阻挡材料层及部分所述第一导电材料层，以形成位线阵列；其中，所述位线阵列包括若干个间隔分布的位线结构，所述位线结构沿第二方向延伸且所述第二方向与所述第一方向正相交；所述支撑图形结构贯穿所述位线结构阵列；
形成位线保护层，所述位线保护层至少覆盖所述位线结构的侧壁。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述第一介质材料层的上表面形成支撑层的步骤，包括：
于所述第一介质材料层上形成支撑材料层，所述支撑材料层覆盖所述第一介质材料层的上表面；
以所述第一介质材料层为刻蚀停止层，采用干法刻蚀工艺刻蚀部分所述支撑材料层，以形成所述支撑层。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述形成所述支撑层的步骤，包括：
在相同的条件下，所述支撑材料层与所述第一介质材料层的刻蚀选择比大于10:1。
4.根据权利要求3所述的半导体结构的制备方法，其特征在于：
形成所述支撑材料层的材料包括氮碳化硅；
形成所述第一介质材料层的材料包括氮化硅。
5.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于，包括：
所述支撑图形结构的宽度为所述位线结构的宽度的1/2～1。
6.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于，所述位线的宽度为5nm-10nm。
7.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于，所述形成第二介质层，所述第二介质层填充满所述第一沟槽且所述第二介质层的上表面与所述支撑层的上表面齐平的步骤，包括：
于所述支撑层上形成第二介质材料层，所述第二介质材料层覆盖所述支撑层的上表面且填充满所述第一沟槽；
以所述支撑层为停止层，采用平坦化工艺去除部分所述第二介质材料层，剩余的所述第二介质材料层构成所述第二介质层。
8.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于，所述形成所述位线阵列的步骤，包括：
于所述第二介质层的上表面形成第一图形化光刻胶层，所述第一图形化光刻胶层内具有第一开口，所述第一开口用于限定所述位线结构的形状与位置；
以所述第一图形化光刻胶层为掩膜刻蚀部分所述第二介质层、部分所述第一介质材料层、部分所述第二导电材料层、部分所述阻挡材料层及部分所述第一导电材料层，以形成第二沟槽，所述第二沟槽暴露所述位线结构的侧壁。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述形成位线保护层的步骤，包括：
形成位线保护材料层，所述位线保护材料层至少覆盖所述位线结构的侧壁及所述支撑层的表面；
形成牺牲层，所述牺牲层填充满位于相邻所述位线结构之间的第二沟槽，且所述牺牲层的上表面与所述支撑层的上表面齐平；
去除所述支撑层、所述第二介质层、部分所述牺牲层和部分所述位线保护材料层，剩余的所述位线保护材料层构成所述位线保护层；
去除所述牺牲层。
10.根据权利要求9所述的半导体结构的制备方法，其特征在于，所述形成牺牲层的步骤包括：
形成牺牲材料层，所述牺牲材料层覆盖所述第二介质层和所述支撑层的上表面且填充满所述第二沟槽；
以所述支撑层为停止层，采用平坦化工艺去除部分所述牺牲材料层，剩余的所述牺牲材料层构成所述牺牲层。
11.根据权利要求10所述的半导体结构的制备方法，其特征在于，所述形成牺牲材料层的步骤包括：
采用旋涂绝缘介质工艺形成所述形成牺牲材料层。
12.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于：
所述位线保护层包括依次层叠的第一位线保护层、第二位线保护层和第三位线保护层，形成所述第一位线保护层的材料和形成所述第三位线保护层的材料相同。
13.根据权利要求12所述的半导体结构的制备方法，其特征在于：
形成所述第一位线保护层的材料为氮化硅；
形成所述第二位线保护层的材料为氧化硅。
14.根据权利要求1-4任一项所述的半导体结构的制备方法，其特征在于：
形成所述第一介质材料层的材料和形成所述第二介质层的材料相同。
15.一种半导体结构，其特征在于，采用权利要求1-14任一项所述的半导体结构的制备方法制备而成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350102.6A CN115148676B (zh) | 2021-03-31 | 2021-03-31 | 半导体结构的制备方法及半导体结构 |
| PCT/CN2021/106247 WO2022205675A1 (zh) | 2021-03-31 | 2021-07-14 | 半导体结构的制备方法及半导体结构 |
| US17/479,216 US11929282B2 (en) | 2021-03-31 | 2021-09-20 | Method for preparing semiconductor structure and semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110350102.6A CN115148676B (zh) | 2021-03-31 | 2021-03-31 | 半导体结构的制备方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115148676A CN115148676A (zh) | 2022-10-04 |
| CN115148676B true CN115148676B (zh) | 2024-05-07 |
Family
ID=83404119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110350102.6A Active CN115148676B (zh) | 2021-03-31 | 2021-03-31 | 半导体结构的制备方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115148676B (zh) |
| WO (1) | WO2022205675A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116759383B (zh) * | 2023-08-17 | 2023-11-03 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090016810A (ko) * | 2007-08-13 | 2009-02-18 | 주식회사 하이닉스반도체 | 원통형 하부전극을 구비한 캐패시터 제조 방법 |
| JP2010021544A (ja) * | 2008-07-09 | 2010-01-28 | Samsung Electronics Co Ltd | 異なる静電容量の積層キャパシタを有するｄｒａｍ |
| CN108110005A (zh) * | 2017-12-07 | 2018-06-01 | 睿力集成电路有限公司 | 晶体管结构、存储单元阵列及其制备方法 |
| CN207868200U (zh) * | 2017-12-06 | 2018-09-14 | 睿力集成电路有限公司 | 半导体存储器 |
| CN110970436A (zh) * | 2018-09-30 | 2020-04-07 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
| CN211017075U (zh) * | 2019-10-12 | 2020-07-14 | 长鑫存储技术有限公司 | 半导体存储器件 |
| CN111653568A (zh) * | 2020-06-01 | 2020-09-11 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法、dram和半导体芯片 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474554B1 (ko) * | 2002-12-30 | 2005-03-10 | 주식회사 하이닉스반도체 | 반도체소자의 형성방법 |
| US20080160735A1 (en) * | 2006-12-28 | 2008-07-03 | Qimonda Ag | Forming Polysilicon Regions |
| KR101965862B1 (ko) * | 2012-08-28 | 2019-04-08 | 에스케이하이닉스 주식회사 | 매립비트라인을 구비한 반도체장치 및 그 제조 방법 |
| CN104347517B (zh) * | 2013-08-05 | 2018-10-16 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构的形成方法 |
| KR102473658B1 (ko) * | 2016-05-27 | 2022-12-02 | 삼성전자주식회사 | 반도체 소자 |
| US11139302B2 (en) * | 2019-06-10 | 2021-10-05 | Micron Technology, Inc. | Integrated assemblies comprising spaces between bitlines and comprising conductive plates operationally proximate the bitlines, and methods of forming integrated assemblies |
-
2021
- 2021-03-31 CN CN202110350102.6A patent/CN115148676B/zh active Active
- 2021-07-14 WO PCT/CN2021/106247 patent/WO2022205675A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090016810A (ko) * | 2007-08-13 | 2009-02-18 | 주식회사 하이닉스반도체 | 원통형 하부전극을 구비한 캐패시터 제조 방법 |
| JP2010021544A (ja) * | 2008-07-09 | 2010-01-28 | Samsung Electronics Co Ltd | 異なる静電容量の積層キャパシタを有するｄｒａｍ |
| CN207868200U (zh) * | 2017-12-06 | 2018-09-14 | 睿力集成电路有限公司 | 半导体存储器 |
| CN108110005A (zh) * | 2017-12-07 | 2018-06-01 | 睿力集成电路有限公司 | 晶体管结构、存储单元阵列及其制备方法 |
| CN110970436A (zh) * | 2018-09-30 | 2020-04-07 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
| CN211017075U (zh) * | 2019-10-12 | 2020-07-14 | 长鑫存储技术有限公司 | 半导体存储器件 |
| CN111653568A (zh) * | 2020-06-01 | 2020-09-11 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法、dram和半导体芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115148676A (zh) | 2022-10-04 |
| WO2022205675A1 (zh) | 2022-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102693516B1 (ko) | 반도체 소자 | |
| CN106531744B (zh) | 半导体器件及其制造方法 | |
| US8022455B2 (en) | Method of fabricating semiconductor device for reducing parasitic capacitance between bit lines and semiconductor device fabricated thereby | |
| US9343475B2 (en) | Vertical memory devices and methods of manufacturing the same | |
| CN111627910B (zh) | 半导体存储装置以及其制作方法 | |
| US6991980B2 (en) | Methods of manufacturing multi-layer integrated circuit capacitor electrodes | |
| KR102623547B1 (ko) | 반도체 소자 | |
| US20120132982A1 (en) | Non-Volatile Memory Devices | |
| TWI788828B (zh) | 半導體元件 | |
| US11521987B2 (en) | Vertical memory devices | |
| CN113097148B (zh) | 半导体结构及其制备方法 | |
| US7494890B2 (en) | Trench capacitor and method for manufacturing the same | |
| CN100576505C (zh) | 制造半导体器件的方法 | |
| CN115148676B (zh) | 半导体结构的制备方法及半导体结构 | |
| CN115188759B (zh) | 电容器阵列结构及制备方法 | |
| CN115955839B (zh) | 半导体结构及其制备方法 | |
| US8710479B2 (en) | Semiconductor devices having multi-width isolation layer structures | |
| US11929282B2 (en) | Method for preparing semiconductor structure and semiconductor structure | |
| WO2022198953A1 (zh) | 一种半导体存储装置及其制作方法 | |
| CN117098391A (zh) | 半导体结构及其制备方法 | |
| CN113690176B (zh) | 半导体元件的制造方法 | |
| TWI853417B (zh) | 半導體裝置 | |
| US20220216196A1 (en) | Semiconductor structure and method for preparing semiconductor structure | |
| US20240244823A1 (en) | Semiconductor devices | |
| WO2022205672A1 (zh) | 存储器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |