CN111653568A - 一种半导体结构及其制造方法、dram和半导体芯片 - Google Patents

一种半导体结构及其制造方法、dram和半导体芯片 Download PDF

Info

Publication number
CN111653568A
CN111653568A CN202010486026.7A CN202010486026A CN111653568A CN 111653568 A CN111653568 A CN 111653568A CN 202010486026 A CN202010486026 A CN 202010486026A CN 111653568 A CN111653568 A CN 111653568A
Authority
CN
China
Prior art keywords
layer
oxide
nitride
side wall
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010486026.7A
Other languages
English (en)
Other versions
CN111653568B (zh
Inventor
郭炳容
杨涛
卢一泓
胡艳鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010486026.7A priority Critical patent/CN111653568B/zh
Publication of CN111653568A publication Critical patent/CN111653568A/zh
Application granted granted Critical
Publication of CN111653568B publication Critical patent/CN111653568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种半导体结构及其制造方法、DRAM和半导体芯片，属于半导体技术领域，解决了现有技术中有源接触件与位线侧墙的拖尾部位接触而导致的导体间的短路的问题。一种半导体结构包括：半导体衬底；位线，位于所述半导体衬底上；以及位线侧墙，位于所述位线两侧，所述位线侧墙包括从内向外的第一氮化物侧墙层、氧化物侧墙层和第二氮化物侧墙层，其中，所述氧化物侧墙层的底部高于所述第一氮化物侧墙层和所述第二氮化物侧墙层的底部。通过氧化物侧墙层的底部高于第一氮化物侧墙层和第二氮化物侧墙层的底部能够避免位线与有源接触件短路。

Description

一种半导体结构及其制造方法、DRAM和半导体芯片
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其制造方法、DRAM和半导体芯片。
背景技术
存储器是数字系统中用以存储大量信息的设备或部件，是计算机和数字设备中的重要组成部分。存储器可分为随机存取存储器(RAM)和只读存储器(ROM)两大类。RAM包括DRAM、PRAM、MRAM等，晶体管是制造这些RAM的关键部件之一。DRAM器件中的每个存储单元由1T1C(即1个晶体管和1个电容器)组成。晶体管的栅极与字线连接，晶体管的漏极与位线(即，数据线)连接，以及晶体管的源极与电容器连接。
位线通常是在对金属线进行图案化以后，以绝缘物质形成间隔件后所制成。通常来说，如图8所示，位线侧墙是氮化硅814-氧化物834-氮化硅816的三层结构。但是在刻蚀侧墙中的氧化物层时，容易形成拖尾现象。参考图9，在后续形成与有源区824电连接的有源接触件820时，刻蚀凹槽时氧化物层拖尾部分容易被腐蚀，使得填入的多晶硅836进入到氧化物侧墙，从而容易造成有源接触件820与位线短路。
发明内容
鉴于上述的分析，本发明实施例旨在提供一种半导体结构及其制造方法、DRAM和半导体芯片，用以解决现有的有源接触件与位线侧墙的拖尾部位接触而导致的导体间的短路问题。
一方面，本发明实施例提供了一种半导体结构，包括：半导体衬底；位线，位于所述半导体衬底上；以及位线侧墙，位于所述位线两侧，所述位线侧墙包括从内向外的第一氮化物侧墙层、氧化物侧墙层和第二氮化物侧墙层，其中，所述氧化物侧墙层的底部高于所述第一氮化物侧墙层和所述第二氮化物侧墙层的底部。
上述技术方案的有益效果如下：氧化物侧墙层不包括拖尾，即，通过氧化物侧墙层的底部高于第一氮化物侧墙层和第二氮化物侧墙层的底部，能够避免位线与有源接触件短路。
基于上述半导体结构的进一步改进，所述半导体衬底包括位于所述位线下方的缓冲层，所述缓冲层包括下面的氧化物层和上面的氮化物层，其中，所述氧化物侧墙层的底部位于所述氮化物层的底部和顶部之间。
基于上述半导体结构的进一步改进，所述氧化物侧墙层的顶部低于所述第一氮化物侧墙层和所述第二氮化物侧墙层的顶部。
基于上述半导体结构的进一步改进，所述半导体衬底上包括第一有源区，其中，所述位线通过位线接触件与所述第一有源区接触。
基于上述半导体结构的进一步改进，所述半导体结构进一步包括有源接触件，所述半导体衬底还包括第二有源区，所述有源接触件位于相邻的位线侧墙之间并与所述第二有源区部分接触。
基于上述半导体结构的进一步改进，所述位线包括阻挡层、所述阻挡层上方的金属层和所述金属层上方的盖层。
另一方面，本发明实施例提供了一种DRAM，包括以上所述的半导体结构。
又一方面，本发明实施例提供了一种半导体芯片，包括以上所述的DRAM。
又一方面，本发明实施例提供了一种半导体结构的制造方法，包括：提供半导体衬底，其中，所述半导体衬底包含第一有源区以及所述第一有源区上的缓冲层；在所述缓冲层上形成位线；在所述位线两侧从内向外依次形成第一氮化物侧墙层、氧化物侧墙层和第二氮化物侧墙层，其中，所述氧化物侧墙层的底部高于所述第一氮化物侧墙层和所述第二氮化物侧墙层的底部。
基于上述方法的进一步改进，在所述位线两侧形成第一氮化物侧墙层、氧化物侧墙层包括：通过沉积工艺在所述位线上和所述缓冲层的倾斜侧壁上形成第一氮化物侧墙层；在所述第一氮化物侧墙层的外侧壁上形成氧化物侧墙层，其中，所述氧化物侧墙层包括位于所述缓冲层的倾斜侧壁外的拖尾；在所述氧化物侧墙层的外侧形成牺牲材料，其中，所述牺牲材料的下端露出至少部分拖尾；以及对所述氧化物侧墙层进行选择性蚀刻以去除露出的拖尾部分。
基于上述方法的进一步改进，在所述选择性蚀刻之后还包括：对蚀刻后的所述氧化物侧墙层进行回刻，使所述氧化物侧墙层的底部凹进；去除所述牺牲材料，而保持剩余的氧化物侧墙层未被去除；以及沉积氮化硅材料以在剩余的所述氧化物侧墙层外侧形成第二氮化物侧墙层。
基于上述方法的进一步改进，所述牺牲材料为多晶硅或原子层沉积型金属，通过干蚀刻工艺或湿蚀刻工艺去除所述牺牲材料。
基于上述方法的进一步改进，当所述牺牲材料为所述多晶硅时，通过NH4OH的湿蚀刻工艺或气体干蚀刻艺去除所述牺牲材料；当所述牺牲材料为原子层沉积型金属时，通过湿氧化剂的湿蚀刻工艺或气体干蚀刻工艺去除所述牺牲材料。
基于上述方法的进一步改进，在所述第一氮化物侧墙层的外侧壁上形成氧化物侧墙层包括：在所述第一氮化物侧墙层上沉积氧化物材料；以及对所述氧化物材料进行蚀刻，以形成位于所述第一氮化物侧墙层的侧壁上的氧化物侧墙层。
基于上述方法的进一步改进，在所述氧化物侧墙层的外侧形成牺牲材料包括：在所述第一氮化物侧墙层和所述氧化物侧墙层沉积牺牲材料；以及通过蚀刻工艺去除所述第一氮化物侧墙层上的牺牲材料并且去除所述氧化物侧墙层的至少部分上部和至少部分拖尾处的牺牲材料。
基于上述方法的进一步改进，在形成所述位线之前还包括：形成与所述第一有源区接触的位线接触件。
与现有技术相比，本发明至少可实现如下有益效果之一：
1、通过对氧化物侧墙层进行选择性蚀刻去除露出的拖尾部分，能够改善氧化物侧墙层的图案；
2、通过对氧化物侧墙层进行回拉蚀刻，完全去除拖尾，能够进一步改善氧化物侧墙层的图案；以及
3、通过对绝缘材料进行等离子蚀刻以及在对开口进行清洗，可以去除部分第二氮化物侧墙层而保持剩余的氧化物侧墙层完好无损，即，夹置于第一氮化物侧墙层和第二氮化物侧墙层之间，从而能够避免在开口中形成的有源接触件与位线之间的短路。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为根据本发明实施例的半导体结构的截面图；
图2为根据本发明实施例的半导体结构的制造过程中的中间阶段的截面图；
图3为根据本发明实施例的半导体结构的制造过程中的中间阶段的截面图；
图4为根据本发明实施例的半导体结构的制造过程中的中间阶段的截面图；
图5为根据本发明实施例的半导体结构的制造过程中的中间阶段的截面图；
图6为根据本发明实施例的半导体结构的制造过程中的中间阶段的截面图；
图7为根据本发明实施例的半导体结构的制造过程中的中间阶段的截面图；以及
图8为现有技术的半导体结构的制造过程中的中间阶段的截面图。
图9为现有技术的存在短路的半导体结构的截面图。
附图标记：
102-氧化物层；104-氮化物层；106-阻挡层；108-金属层；110-盖层；112-第一氮化物侧墙层；114-氧化物侧墙层；116-第二氮化物侧墙层；118-绝缘材料；120-有源接触件；122-第一有源区；124-第二有源区；126-上部；128-拖尾；130-牺牲材料；132-剩余的牺牲材料；以及134-氧化物材料；
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明的一个具体实施例，公开了一种半导体结构，如图1所示。半导体结构可以包括半导体衬底，该半导体衬底的材料为多晶硅。半导体衬底可以包括缓冲层，缓冲层可以为上下两层结构，包括下面的氧化物层102(即，下部缓冲层)和上面的氮化物层104(即，上部缓冲层)。通过使用该缓冲层与多晶硅半导体衬底接触，该缓冲层可以用于缓冲后续工艺所施加的外部应力，以避免损坏下面的半导体衬底。氧化物层102的材料可以为氧化硅，以及氮化物层104的材料可以为氮化硅(SiN)。
在图1所示的截面图中，氧化物层102和氮化物层104由于刻蚀的影响可以形成为上小下大的形状。氧化物层102的顶部小于氧化物层102的底部，以及氮化物层104的顶部小于氮化物层104的底部，其中，氧化物层102的顶部与氮化物层104的底部对准。氧化物层102和氮化物层104均具有倾斜侧壁。氧化物层102的倾斜侧壁可以具有第一斜率，氮化物层104的倾斜侧壁可以具有第二斜率，其中，第一斜率的绝对值可以小于第二斜率的绝对值。换句话说，氧化物层102的倾斜侧壁与其底部所形成的夹角可以小于氮化物层104的倾斜侧壁与其底部所形成的夹角。
位线可以位于半导体衬底上。位线可以包括阻挡层106、阻挡层106上方的金属层108和金属层108上方的盖层110。位线可以与氮化物层104的顶部接触并且对准。例如，阻挡层106的材料可以为氮化钛，金属层108的材料可以为钨，以及盖层110的材料可以为氮化硅。
半导体结构中还包括位线侧墙，位线侧墙可以位于位线两侧，位线侧墙包括从内向外的第一氮化物侧墙层112、氧化物侧墙层114和第二氮化物侧墙层116。第一氮化物侧墙层112、氧化物侧墙层114和第二氮化物侧墙层116的材料均为绝缘材料。可选地，第一氮化物侧墙层112和第二氮化物侧墙层116的材料可以为氮化硅，以及氧化物侧墙层114的材料可以为氧化硅。位线侧墙位于位线的两侧，以能够避免位线与形成于位线侧墙之间的有源接触件120电连接。氧化物侧墙层114的底部可以高于第一氮化物侧墙层112和第二氮化物侧墙层116的底部，以及氧化物侧墙层的顶部可以低于第一氮化物侧墙层和第二氮化物侧墙层的顶部。具体地，氧化物侧墙层114的底部位于缓冲层中的氮化物层104的底部和顶部之间，所以夹置于第一氮化物侧墙层112和第二氮化物侧墙层116之间的氧化物侧墙层114在制作过程中保持完好无所，以避免位线与有源接触件120短路。
另外，半导体衬底上可以包括第一有源区122，其中，位线可以通过穿过缓冲层的位线接触件(在图1中未示出)与第一有源区122接触。半导体衬底还可以包括第二有源区124，有源接触件120位于相邻的位线侧墙之间并与第二有源区124部分接触以能够完全避免与位线短路。第二有源区124的材料可以为有源硅。
本发明的另一个具体实施例，公开了一种动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)。DRAM可以包括上文中所述的半导体结构。
本发明的又一个具体实施例，公开了一种半导体芯片。半导体芯片可以包括上文中任一可能结构的DRAM。
本发明的又一个具体实施例，公开了一种半导体结构的制造方法。下文中，参考图2至图7对半导体结构的制造方法进行详细描述。
参考图2，提供半导体衬底。该半导体衬底可以为各种形式，例如，Si衬底，化合物半导体衬底等。半导体衬底可以包含第一有源区122(可以参考图1，在图2至图7中未示出)、第二有源区124(可以参考图1，在图2至图7中未示出)以及第一有源区上的缓冲层。缓冲层可以包括：第一有源区上方的氧化物层102；以及氧化物层102上方的氮化物层104。氧化物层102的材料可以为氧化硅，以及氮化物层104的材料可以为氮化硅(SiN)。缓冲层可以位于整个半导体衬底上。
可以先形成与第一有源区122接触的位线接触件(在附图中未示出)，然后形成与位线接触件相接的位线。
在缓冲层上形成位线。具体地，可以在缓冲层上方形成阻挡层106、在阻挡层106上方形成金属层108以及在金属层108上方形成盖层110，然后通过蚀刻工艺形成位线。蚀刻位线的过程中会消耗下面缓冲层，即，消耗缓冲层的上面的氮化物层104和下面的氧化物层102，从而导致底切位线下面的缓冲层。因此，氧化物层102的倾斜侧壁可以具有第一斜率，氮化物层104的倾斜侧壁可以具有第二斜率，其中，第一斜率的绝对值可以小于第二斜率的绝对值。这是因为氮化物层104与位线接触而氧化物层102远离位线，从而消耗氮化物层104的数量大于消耗氧化物层102的数量。
参考图2，在位线两侧从内向外依次形成第一氮化物侧墙层112和氧化物材料134。具体地，参考图2和图3，通过沉积工艺在位线上和缓冲层的倾斜侧壁上形成第一氮化物侧墙层112；可以在第一氮化物侧墙层112上沉积氧化物材料134；对氧化物材料134进行各向异性蚀刻，以形成位于第一氮化物侧墙层112的侧壁上的氧化物侧墙层，其中，氧化物侧墙层包括位于缓冲层的倾斜侧壁外的拖尾128、主体114和位于主体114上方的上部126。
参考图4，为了去除拖尾128，在氧化物侧墙层的外侧形成牺牲材130，具体地，在第一氮化物侧墙层和氧化物侧墙层上沉积牺牲材料130。
参考图5，首先，通过蚀刻工艺去除第一氮化物侧墙层112上的牺牲材料，同时去除氧化物侧墙层的至少部分上部和至少部分拖尾处的牺牲材料，使得剩余的牺牲材料132的下端露出至少部分拖尾并且在剩余的牺牲材料132的上端露出至少部分上部(参见图5)；对氧化物侧墙层进行选择性蚀刻以去除露出的拖尾128的一部分以及露出的上部126的一部分。
参考图6，可以对蚀刻后的氧化物侧墙层进行回刻，使氧化物侧墙层的底部和顶部凹进，使得氧化物侧墙层的拖尾128和上部126完全被去除而仅保留氧化物侧墙层的主体114。该回刻工艺使得氧化物侧墙层的顶部和底部均具有平坦的表面，并且氧化物侧墙层114的底部高于第一氮化物侧墙层112。
参考图7，去除牺牲材料，而保持剩余的氧化物侧墙层未被去除，即，保持氧化物侧墙层的主体114未被出去。通过干蚀刻工艺或湿蚀刻工艺去除牺牲材料。在实施例中，牺牲材料为多晶硅或原子层沉积型金属。例如，原子层沉积型金属包括Ti、TiN、WN、TaN、W合金等金属材料。当牺牲材料为多晶硅时，通过NH4OH的湿蚀刻工艺或气体干蚀刻艺去除牺牲材料；当牺牲材料为原子层沉积型金属时，通过湿氧化剂的湿蚀刻工艺或气体干蚀刻工艺去除牺牲材料。
参考图7，在去除牺牲材料之后，沉积氮化硅材料以在剩余的氧化物侧墙层外侧形成第二氮化物侧墙层116。氧化物侧墙层114的底部高于第一氮化物侧墙层112和第二氮化物侧墙层116的底部，氧化物侧墙层114的顶部低于第一氮化物侧墙层112和第二氮化物侧墙层116的顶部。
在形成第二氮化物侧墙层116之后，再次参考图1，在第二氮化物侧墙层上沉积绝缘材料118；对绝缘材料118进行平坦化工艺，以露出第二氮化物侧墙层116的顶面；对相邻位线侧墙之间的绝缘材料、缓冲层的下面的氧化物层和半导体衬底进行等离子蚀刻，以形成露出第二有源区的凹槽；以及在凹槽中填充多晶硅以形成有源接触件120。形成该有源接触件120以用于与第二有源区124部分接触和电连接。
与现有技术相比，本发明至少可实现如下有益效果之一：
1、通过对氧化物侧墙层进行选择性蚀刻去除露出的拖尾部分，能够改善氧化物侧墙层的图案；
2、通过对氧化物侧墙层进行回拉蚀刻，完全去除拖尾，能够进一步改善氧化物侧墙层的图案；以及
3、通过对绝缘材料进行等离子蚀刻以及在对开口进行清洗，可以去除部分第二氮化物侧墙层而保持剩余的氧化物侧墙层完好无损，即，夹置于第一氮化物侧墙层和第二氮化物侧墙层之间，从而能够避免在开口中形成的有源接触件与位线之间的短路。在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (12)

1.一种半导体结构，其特征在于，包括：
半导体衬底；
位线，位于所述半导体衬底上；以及
位线侧墙，位于所述位线两侧，所述位线侧墙包括从内向外的第一氮化物侧墙层、氧化物侧墙层和第二氮化物侧墙层，
其中，所述氧化物侧墙层的底部高于所述第一氮化物侧墙层和所述第二氮化物侧墙层的底部。
2.根据权利要求1所述的半导体结构，其特征在于，所述半导体衬底包括位于所述位线下方的缓冲层，所述缓冲层包括下面的氧化物层和上面的氮化物层，其中，所述氧化物侧墙层的底部位于所述氮化物层的底部和顶部之间。
3.根据权利要求1所述的半导体结构，其特征在于，所述氧化物侧墙层的顶部低于所述第一氮化物侧墙层和所述第二氮化物侧墙层的顶部。
4.根据权利要求1所述的半导体结构，其特征在于，
所述半导体衬底上包括第一有源区和第二有源区，其中，所述位线通过位线接触件与所述第一有源区接触；
所述半导体结构进一步包括有源接触件，所述有源接触件位于相邻的位线侧墙之间并与所述第二有源区部分接触。
5.根据权利要求1所述的半导体结构，其特征在于，所述位线包括阻挡层、所述阻挡层上方的金属层和所述金属层上方的盖层。
6.一种DRAM，其特征在于，包括权利要求1至5中的任一项所述的半导体结构。
7.一种半导体芯片，其特征在于，包括权利要求7所述的DRAM。
8.一种半导体结构的制造方法，其特征在于，包括：
提供半导体衬底，其中，所述半导体衬底包含第一有源区以及所述第一有源区上的缓冲层；
在所述缓冲层上形成位线；
在所述位线两侧从内向外依次形成第一氮化物侧墙层、氧化物侧墙层和第二氮化物侧墙层，其中，所述氧化物侧墙层的底部高于所述第一氮化物侧墙层和所述第二氮化物侧墙层的底部。
9.根据权利要求8所述的半导体结构的制造方法，其特征在于，在所述位线两侧形成第一氮化物侧墙层、氧化物侧墙层包括：
通过沉积工艺在所述位线上和所述缓冲层的倾斜侧壁上形成第一氮化物侧墙层；
在所述第一氮化物侧墙层的外侧壁上形成氧化物侧墙层，其中，所述氧化物侧墙层包括位于所述缓冲层的倾斜侧壁外的拖尾；
在所述氧化物侧墙层的外侧形成牺牲材料，其中，所述牺牲材料的下端露出至少部分拖尾；
对所述氧化物侧墙层进行选择性蚀刻以去除露出的拖尾部分；
对蚀刻后的所述氧化物侧墙层进行回刻，使所述氧化物侧墙层的底部凹进；
去除所述牺牲材料，而保持剩余的氧化物侧墙层未被去除；以及
沉积氮化硅材料以在剩余的所述氧化物侧墙层外侧形成第二氮化物侧墙层。
10.根据权利要求9所述的半导体结构的制造方法，其特征在于，
所述牺牲材料为多晶硅或原子层沉积型金属，其中，
当所述牺牲材料为所述多晶硅时，通过NH4OH的湿蚀刻工艺或气体干蚀刻艺去除所述牺牲材料；
当所述牺牲材料为原子层沉积型金属时，通过湿氧化剂的湿蚀刻工艺或气体干蚀刻工艺去除所述牺牲材料。
11.根据权利要求9所述的半导体结构的制造方法，其特征在于，
在所述第一氮化物侧墙层的外侧壁上形成氧化物侧墙层包括：
在所述第一氮化物侧墙层上沉积氧化物材料；以及
对所述氧化物材料进行蚀刻，以形成位于所述第一氮化物侧墙层的侧壁上的氧化物侧墙层；
在所述氧化物侧墙层的外侧形成牺牲材料包括：
在所述第一氮化物侧墙层和所述氧化物侧墙层沉积牺牲材料；以及
通过蚀刻工艺去除所述第一氮化物侧墙层上的牺牲材料并且去除所述氧化物侧墙层的至少部分上部和至少部分拖尾处的牺牲材料。
12.根据权利要求8所述的半导体结构的制造方法，其特征在于，在形成所述位线之前还包括：形成与所述第一有源区接触的位线接触件。
CN202010486026.7A 2020-06-01 2020-06-01 一种半导体结构及其制造方法、dram和半导体芯片 Active CN111653568B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010486026.7A CN111653568B (zh) 2020-06-01 2020-06-01 一种半导体结构及其制造方法、dram和半导体芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010486026.7A CN111653568B (zh) 2020-06-01 2020-06-01 一种半导体结构及其制造方法、dram和半导体芯片

Publications (2)

Publication Number Publication Date
CN111653568A true CN111653568A (zh) 2020-09-11
CN111653568B CN111653568B (zh) 2023-02-03

Family

ID=72352309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010486026.7A Active CN111653568B (zh) 2020-06-01 2020-06-01 一种半导体结构及其制造方法、dram和半导体芯片

Country Status (1)

Country Link
CN (1) CN111653568B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062602A1 (zh) * 2020-09-27 2022-03-31 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
WO2022188314A1 (zh) * 2021-03-12 2022-09-15 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN115148676A (zh) * 2021-03-31 2022-10-04 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2023015672A1 (zh) * 2021-08-12 2023-02-16 长鑫存储技术有限公司 一种半导体薄膜形成方法、半导体结构及存储器
US11929282B2 (en) 2021-03-31 2024-03-12 Changxin Memory Technologies, Inc. Method for preparing semiconductor structure and semiconductor structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659709A (zh) * 2002-06-07 2005-08-24 因芬尼昂技术股份公司 具沟槽晶体管氮化物只读存储器记忆单元的制造方法
US20110130004A1 (en) * 2009-11-30 2011-06-02 Sang-Oh Lee Method for forming side contact in semiconductor device through self-aligned damascene process
CN102760683A (zh) * 2011-04-27 2012-10-31 海力士半导体有限公司 具有包括空气间隙的间隔体的半导体器件的制造方法
CN103903994A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 包括气隙的半导体器件及其制造方法
CN104900584A (zh) * 2014-03-05 2015-09-09 爱思开海力士有限公司 具有线型气隙的半导体器件及其制造方法
CN106298790A (zh) * 2016-09-18 2017-01-04 上海华虹宏力半导体制造有限公司 快闪存储器的形成方法
CN109003938A (zh) * 2018-07-26 2018-12-14 长鑫存储技术有限公司 半导体接触结构、存储器结构及其制备方法
CN110491876A (zh) * 2019-08-23 2019-11-22 福建省晋华集成电路有限公司 半导体存储元件的制造方法及该元件
CN110707083A (zh) * 2018-08-23 2020-01-17 联华电子股份有限公司 半导体存储装置及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659709A (zh) * 2002-06-07 2005-08-24 因芬尼昂技术股份公司 具沟槽晶体管氮化物只读存储器记忆单元的制造方法
US20110130004A1 (en) * 2009-11-30 2011-06-02 Sang-Oh Lee Method for forming side contact in semiconductor device through self-aligned damascene process
CN102760683A (zh) * 2011-04-27 2012-10-31 海力士半导体有限公司 具有包括空气间隙的间隔体的半导体器件的制造方法
CN103903994A (zh) * 2012-12-26 2014-07-02 爱思开海力士有限公司 包括气隙的半导体器件及其制造方法
CN104900584A (zh) * 2014-03-05 2015-09-09 爱思开海力士有限公司 具有线型气隙的半导体器件及其制造方法
CN106298790A (zh) * 2016-09-18 2017-01-04 上海华虹宏力半导体制造有限公司 快闪存储器的形成方法
CN109003938A (zh) * 2018-07-26 2018-12-14 长鑫存储技术有限公司 半导体接触结构、存储器结构及其制备方法
CN110707083A (zh) * 2018-08-23 2020-01-17 联华电子股份有限公司 半导体存储装置及其形成方法
CN110491876A (zh) * 2019-08-23 2019-11-22 福建省晋华集成电路有限公司 半导体存储元件的制造方法及该元件

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062602A1 (zh) * 2020-09-27 2022-03-31 长鑫存储技术有限公司 半导体器件及其制备方法、存储装置
WO2022188314A1 (zh) * 2021-03-12 2022-09-15 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
CN115148676A (zh) * 2021-03-31 2022-10-04 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2022205675A1 (zh) * 2021-03-31 2022-10-06 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
US11929282B2 (en) 2021-03-31 2024-03-12 Changxin Memory Technologies, Inc. Method for preparing semiconductor structure and semiconductor structure
CN115148676B (zh) * 2021-03-31 2024-05-07 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构
WO2023015672A1 (zh) * 2021-08-12 2023-02-16 长鑫存储技术有限公司 一种半导体薄膜形成方法、半导体结构及存储器

Also Published As

Publication number Publication date
CN111653568B (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
CN111653568B (zh) 一种半导体结构及其制造方法、dram和半导体芯片
CN108933135B (zh) 包括扩大的接触孔的半导体器件及其形成方法
US7928504B2 (en) Semiconductor memory device and method for manufacturing the same
US7956386B2 (en) Wiring structure in a semiconductor device, method of forming the wiring structure, semiconductor device including the wiring structure and method of manufacturing the semiconductor device
CN110634869A (zh) 存储器阵列及其制造方法
JP2000156480A (ja) 半導体集積回路装置およびその製造方法
CN112951769B (zh) 半导体存储器及其形成方法
US6468859B1 (en) Method of reducing electrical shorts from the bit line to the cell plate
CN110556359A (zh) 一种位线结构及半导体存储器
CN115148705A (zh) 半导体结构及其制备方法
US8778763B2 (en) Method for forming memory cell transistor
US6607954B2 (en) Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer
US20040076068A1 (en) Method of producing semiconductor integrated circuit device and semiconductor integrated circuit device
US6709915B2 (en) Methods of fabricating integrated circuit memory devices
CN109509751B (zh) 具有字符线的半导体结构及其制作方法
US7709375B2 (en) Semiconductor device including contact pattern and method for fabricating the same
CN113964127A (zh) 半导体结构及其制备方法
US6358795B1 (en) Method of making stacked capacitor in memory device
CN110718549A (zh) 动态随机存取存储器及其制造、写入与读取方法
US20110057240A1 (en) Semiconductor device and method of manufacturing the same
CN114420641B (zh) 半导体结构的形成方法以及半导体结构
TWI795025B (zh) 記憶體元件及其形成方法
CN117529096B (zh) 半导体器件的制备方法
US11974424B2 (en) Memory device and method of forming the same
US7736971B2 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant