TWI795025B

TWI795025B - 記憶體元件及其形成方法

Info

Publication number: TWI795025B
Application number: TW110137798A
Authority: TW
Inventors: 楊崇銘; 李書銘
Original assignee: 華邦電子股份有限公司
Priority date: 2021-10-12
Filing date: 2021-10-12
Publication date: 2023-03-01
Also published as: TW202316581A

Abstract

一種記憶體元件包括：基底、多個著陸墊、保護層、填充層、多個杯狀下電極、電容介電層以及上電極。多個著陸墊配置在基底上。保護層共形地覆蓋多個著陸墊的側壁。填充層橫向配置在多個著陸墊之間，其中填充層的頂面高於多個著陸墊的頂面。多個杯狀下電極分別配置在多個著陸墊上。電容介電層覆蓋多個杯狀下電極的表面。上電極覆蓋電容介電層的表面。另提供一種記憶體元件的形成方法。

Description

記憶體元件及其形成方法

本發明是有關於一種記憶體元件及其形成方法。

隨著科技的進步，各類電子產品皆朝向高速、高效能且輕薄短小的趨勢發展，另一方面，對於更高容量之動態隨機存取記憶體的需求也隨之增加。因此，動態隨機存取記憶體的設計已朝向高積集度及高密度的方向發展。然而，高積集度動態隨機存取記憶體上記憶單元的橫向排列通常非常靠近，因此幾乎無法在橫向上增加電容器面積。

本發明提供一種記憶體元件，包括：基底、多個著陸墊、保護層、填充層、多個杯狀下電極、電容介電層以及上電極。多個著陸墊配置在基底上。保護層共形地覆蓋多個著陸墊的側壁。填充層橫向配置在多個著陸墊之間，其中填充層的頂面高於多個著陸墊的頂面。多個杯狀下電極分別配置在多個著陸墊上。電容介電層覆蓋多個杯狀下電極的表面。上電極覆蓋電容介電層的表面。

本發明提供一種記憶體元件的形成方法，包括：一基底，其中，該基底包括第一區與第二區；在基底的第一區與第二區上形成第一層堆疊，其中第一層堆疊包括：金屬材料層、第一碳材料層、第一介電材料層、第二碳材料層以及第二介電材料層；圖案化第一層堆疊，以在基底的第一區上形成多個第一堆疊層結構，其中每一個第一堆疊層結構包括：金屬層、第一碳層以及第一介電層；對多個第一堆疊層結構表面進行ALD製程以形成保護層，以共形地覆蓋多個第一堆疊層結構的表面；在保護層上形成填充層，以填入多個第一堆疊層結構之間的空間；在基底的第一區與第二區上形成第二層堆疊；圖案化第二層堆疊，以在第一區中形成多個開口，其中多個開口分別曝露出多個第一堆疊層結構中的多個金屬層；以及進行電容器形成製程，以在多個開口中形成多個電容器。

基於上述，本發明通過增加具有額外的碳材料層與介電材料層的第一層堆疊來增加填充層的高度。在此情況下，電容介電層不僅可共形地覆蓋上支撐層的表面、中間支撐層的表面以及下支撐層的表面，還可進一步延伸覆蓋填充層的部分表面，以在垂直方向上提升電容器面積，進而提升記憶體元件的電容量。

10:底層結構

100:基底

101、201:隔離結構

102:位元線結構

104:阻障層

106:位元線

108:頂蓋層

110:罩幕層

112:襯層

116:導體層

118:金屬層

202:閘極結構

204:多晶矽層

206:阻障層

208:金屬層

210:頂蓋層

212、214:介電層

216、218:接觸窗

310:第一層堆疊

312:金屬材料層

314:第一碳材料層

316:第一介電材料層

318:第二碳材料層

320:第二介電材料層

322:罩幕圖案

324:平坦層

326:抗反射層

328:光阻層

402:保護材料層

402a、402b:保護層

410:第一堆疊層結構

412:金屬層(著陸墊)

414:第一碳層

416:第一介電層

420:第二堆疊層結構

422:金屬層

424:第一碳層

426:第一介電層

430:填充層

500:區域

510:第二層堆疊

512:下支撐層

514:第一模板層

515:開口

516:中間支撐層

518:第二模板層

520:上支撐層

524:罩幕層

523:懸突

530:電容器

532:下電極材料層

532a:杯狀下電極

534:電容介電層

536:上電極

AA:主動區

BC:位元線接觸窗

CC:電容器接觸窗

D1:第一方向

D2:第二方向

D3:第三方向

G1、G2:間隙

L1:長邊

L2:短邊

P1:第一部分

P2:第二部分

P3:第三部分

P4:第四部分

R1:第一區

R2:第二區

T1、T2:厚度

WL:埋入式字元線

圖1是本發明一實施例的記憶體元件的上視示意圖。

圖2A~2M是依照本發明一實施例的一種記憶體元件之製造流程的剖面示意圖。

如圖1所示，基底100包括多個主動區(active areas)AA。在一實施例中，主動區AA的形成方法可以是將隔離結構101形成在基底100中，以將基底100定義出多個主動區AA。也就是說，相鄰兩個主動區AA之間具有隔離結構101。在一實施例中，一個主動區AA上只形成有一個記憶單元，且各記憶單元由隔離結構101分隔，以有效減少記憶單元之間的干擾問題。

位元線結構102位於基底100上，且橫越主動區AA。在一實施例中，位元線結構102沿著第一方向D1(例如X方向)延伸，且沿著第二方向D2(例如Y方向)相互排列。埋入式字元線WL位於基底100中。在一實施例中，埋入式字元線WL沿著第二方向D2(例如Y方向)延伸，且沿著第一方向D1(例如X方向)相互排列。在本實施例中，第一方向D1實質上垂直於第二方向D2。

如圖1所示，每一主動區AA具有長邊L1與短邊L2，且長邊L1橫跨相應的兩條埋入式字元線WL與一個位元線結構102。每一主動區AA與相應的位元線結構102的重疊處具有位元線接觸窗BC。在此情況下，位元線接觸窗BC可用以電性連接位元線結構102與相應的主動區AA中的摻雜區(未繪示)。所述摻雜區可位於兩條埋入式字元線WL之間。

電容器接觸窗CC分別配置在埋入式字元線WL與位元線結構102所圍繞的空間中。詳細地說，電容器接觸窗CC分別配置在主動區AA的長邊L1的兩端點上，其可電性連接主動區AA與後續形成的電容器(未繪示)。另外，雖然電容器接觸窗CC在圖1中顯示為矩形，但實際上形成的接觸窗會略呈圓形，且其尺寸可依製程需求來設計。

首先，請參照圖2A，提供一初始結構，其包括基底100、多個隔離結構101、201、多個位元線結構102、多個閘極結構202以及多個電容器接觸窗CC。在一實施例中，基底100可以是矽基底。具體來說，基底100可包括第一區R1與第二區R2。在本實施例中，第一區R1可以是記憶陣列區，而第二區R2可以是周邊電路區。

如圖2A所示，隔離結構101配置於第一區R1的基底100中，以將基底100分隔出多個主動區AA。另外，隔離結構201則是配置於第二區R2的基底100中。

如圖2A所示，位元線結構102平行配置在第一區R1的基底100上，且橫越主動區AA。在一實施例中，位元線結構102 沿著第一方向D1(例如X方向)延伸，且沿著第二方向D2(例如Y方向)相互排列。具體來說，每一個位元線結構102係沿著第三方向D3(例如Z方向)包括阻障層104、位元線106、頂蓋層108以及罩幕層110等呈堆疊結構。值得注意的是，如圖2A所示，該初始結構可更包括位元線接觸窗BC。位元線接觸窗BC配置在每一主動區AA與所相應的位元線結構102的重疊處。因此，每一位元線結構102可利用位元線接觸窗BC來電性連接相應的主動區AA。

在一實施例中，阻障層104的材料包括阻障金屬材料，其可例如是Ti、TiN、Ta、TaN或其組合。位元線106的材料可以是金屬材料，其可例如是W。另外，阻障層104與位元線106之間亦可具有薄的金屬矽化物層，例如是矽化鎢(WSi_x)。頂蓋層108的材料可以是氮化矽。罩幕層110的材料可以是氧化矽、碳、氮氧化矽或其組合。在本實施例中，罩幕層110可以是多層結構的硬罩幕層，但本發明不以此為限。位元線接觸窗BC的材料可包括導體材料，例如是摻雜多晶矽或矽鍺。

如圖2A所示，電容器接觸窗CC可配置在位元線結構102之間，以與主動區AA電性連接。具體來說，電容器接觸窗CC可包括導體層116與金屬層118。導體層116可接觸主動區AA，而金屬層118則是配置在導體層116上。在一實施例中，導體層116的材料包括多晶矽，而金屬層118的材料可例如是W。另外，導體層116與金屬層118之間亦可具有薄的金屬矽化物層，例如是矽化鎢(WSi_x)。

此外，該初始結構更包括襯層112配置在位元線結構102與電容器接觸窗CC之間。具體來說，襯層112可共形地覆蓋位元線結構102的表面，以保護位元線結構102，如圖2A所示。在一實施例中，襯層112的材料包括介電材料，其可例如是氧化矽、氮化矽、氮氧化矽或其組合。

另一方面，多個閘極結構202配置在基底100的第二區R2上。具體來說，每一個閘極結構202沿著第三方向D3可依序包括多晶矽層204、阻障層206、金屬層208以及頂蓋層210。該閘極結構202更包括介電層212、214以及接觸窗216、218。介電層212橫向配置在閘極結構202之間，而介電層214則是配置在介電層212與閘極結構202上。在一實施例中，介電層212、214可具有不同材料。舉例來說，介電層212可以是氧化矽層，而介電層214則可以是氮化矽層。雖然圖2A所繪示的介電層212直接接觸閘極結構202，但本發明不以此為限。在其他實施例中，閘極結構202與介電層212之間可具有一或多個間隙壁，以保護閘極結構202的側壁。

如圖2A所示，接觸窗216可貫穿介電層214、頂蓋層210以與金屬層208接觸，或是更進一步地延伸至多晶矽層204。在此實施例中，接觸窗216可視為閘極接觸窗。另一方面，接觸窗218可貫穿介電層214、212，以與基底100中的摻雜區(未繪示)接觸。在此實施例中，接觸窗218可視為源極/汲極(S/D)接觸窗。在一實施例中，接觸窗216、218的材料包括金屬材料，例如是W。另外，接觸窗216與多晶矽層204之間或是接觸窗218與基底100之間亦可具有薄的金屬矽化物層，例如是矽化鎢(WSi_x)。

請參照圖2B，在基底100的第一區R1與第二區R2上形成第一層堆疊310。具體來說，第一層堆疊310由下而上依序包括：金屬材料層312、第一碳材料層314、第一介電材料層316、第二碳材料層318以及第二介電材料層320。在一實施例中，金屬材料層312可以是W。第一碳材料層314與第二碳材料層318可具有相同材料，例如碳。第一介電材料層316與第二介電材料層320可具有不同材料。舉例來說，第一介電材料層316可以是SiON層，而第二介電材料層320可以是SiN層。接著，在第一區R1的第一層堆疊310上形成罩幕圖案322。在一實施例中，罩幕圖案322的材料包括氧化物，例如是氧化矽。

請參照圖2C，在，在第一區R1與第二區R2的第一層堆疊310上依序形成平坦層324、抗反射層326以及光阻層328。在一實施例中，平坦層324的材料包括旋塗碳(SOC)。抗反射層326的材料包括旋塗矽抗反射塗佈(spin on silicon anti-reflection coating,，SOSA)。光阻層328包括正型光阻或負型光阻。

請參照圖2C與圖2D，進行圖案化製程，以圖案化第一層堆疊310，進而形成多個第一堆疊層結構410與多個第二堆疊層結構420。具體來說，第一堆疊層結構410形成在基底100的第一區R1上，而第二堆疊層結構420形成在基底100的第二區R2上。每一個第一堆疊層結構410由下而上依序包括：金屬層412、第一碳層414以及第一介電層416。每一個第二堆疊層結構420由下而上依序包括：金屬層422、第一碳層424以及第一介電層426。由於第一堆疊層結構410與第二堆疊層結構420是通過相同的圖案化製程所形成的，因此，第一堆疊層結構410與第二堆疊層結構420可位於同一水平處。在一實施例中，圖案化製程可包括自對準雙重圖案化(self-alignment double patterning，SADP)製程，以增加第一堆疊層結構410的圖案密度。在此情況下，第一堆疊層結構410可對準並接觸第一區R1中的電容器接觸窗CC，以使電容器接觸窗CC電性連接至後續形成的電容器。

請參照圖2E，進行原子層沉積(ALD)製程以於第一堆疊層結構410及第二堆疊層結構420表面上形成保護材料層402，以共形地覆蓋圖2D的結構的表面。在一實施例中，保護材料層402包括ALD氧化物層，例如是ALD氧化矽。

請參照圖2E與圖2F，圖案化保護材料層402以形成保護層402a並共形地覆蓋第一堆疊層結構410的表面。在一實施例中，圖案化保護材料層402包括：形成罩幕圖案以覆蓋第一堆疊層結構410的表面；且以該罩幕圖案為罩幕進行蝕刻製程，以移除部分保護材料層402以及未被保護材料層402所覆蓋的第二堆疊層結構420中的第一介電層426與第一碳層424。在此情況下，第二區R2中的第二堆疊層結構420的金屬層422與介電層214被曝露出來。

請參照圖2F與圖2G，在保護層402a上形成填充層430，以填入第一堆疊層結構410之間的空間中。另外，填充層430亦形成在第二區R2中的第二堆疊層結構420之間的空間中。在一實施例中，填充層430的材料包括介電材料，例如是氮化矽。填充層430的形成方法包括：形成填充材料層；以及進行回蝕刻製程以移除部分填充材料層，以曝露出保護層402a與金屬層422的頂面。

請參照圖2H，在基底100的第一區R1與第二區R2上形成第二層堆疊510。具體來說，第二層堆疊510由下而上依序包括：下支撐層512、第一模板層514、中間支撐層516、第二模板層518以及上支撐層520。在一實施例中，下支撐層512、中間支撐層516以及上支撐層520的材料不同於第一模板層514與第二模板層518的材料。舉例來說，下支撐層512、中間支撐層516以及上支撐層520的材料包括氮化物，而第一模板層514與第二模板層518的材料包括氧化物。在本實施例中，下支撐層512、中間支撐層516以及上支撐層520各自包括氮化矽層，第一模板層514可包括BPSG層、TEOS層或其組合，而第二模板層518可包括SiH₄氧化物層。

接著，圖案化第二層堆疊510，以在第一區R1中形成多個開口515。如圖2H所示，開口515貫穿第二層堆疊510並向下延伸至第一堆疊層結構410，以分別曝露出第一堆疊層結構410中的金屬層412。在此實施例中，金屬層412可被視為連接電容器接觸窗CC與後續形成的電容器之間的著陸墊，以下稱之為著陸墊412。另外，在上述圖案化的過程中，部分保護層402a亦被移除，以形成覆蓋金屬層412的側壁的保護層402b。保護層402b連接相鄰兩個著陸墊412以形成U形結構，且填充層430配置在保護層402b與下支撐層512之間。

然後，進行電容器形成製程，以在開口515中形成多個電容器530，如圖2I至圖2M所示。

請參照圖2I，在基底100上形成下電極材料層532。下電極材料層532共形地覆蓋開口515與第二層堆疊510的表面。在一實施例中，下電極材料層532的材料包括導體材料，例如是氮化鈦、氮化鉭、鎢、鈦鎢、鋁、銅或金屬矽化物。

為了圖面清楚起見，後續圖2J~2M僅繪示出圖2I的放大區域500。著陸墊412、填充層430以及保護層402b以下的底層結構以標號10來表示。

請參照圖2J，在下電極材料層532上形成罩幕層524。在一實施例中，罩幕層524的材料包括介電材料，例如是氧化矽。由於開口515的尺寸相當小，而罩幕層524階梯覆蓋性差，因此開口515的上側壁被罩幕層524覆蓋，且開口515的頂端被罩幕層524的懸突(overhang)523封閉，而未填滿開口515。在一實施例中，位於上支撐層520上的罩幕層524的厚度T1小於位於開口515上的罩幕層524的厚度T2。

參照圖2K，對罩幕層524進行回蝕刻製程。由於上支撐層520上的罩幕層524的厚度T1較薄，因此，在蝕刻的過程中會先裸露出下電極材料層532，而開口515的頂端仍被罩幕層524覆蓋，因此，罩幕層524可以保護開口515中的下電極材料層532。接著，蝕刻位於上支撐層520上方的下電極材料層532及其下方部分的上支撐層520，以在此剖面形成凹槽R。在此情況下，彼此分離的多個杯狀下電極532a分別形成在開口515中。杯狀下電極532a的上視圖形狀可例如為圓形、橢圓形或是多邊形，剖面圖形狀可例如是U型，且杯狀下電極532a的上部可凸出於上支撐層520。但本發明不以此為限，在其他實施例中，上支撐層520與杯狀下電極532a可具有齊平的頂面。

在形成杯狀下電極532a之後，可在另一剖面圖形成曝露出第一模板層514與第二模板層518的開口，以進行後續的脫模步驟，於此便不詳述。

參照圖2L，進行脫模(mold strip)步驟，移除第一模板層514與第二模板層518，以曝露出杯狀下電極532a的內表面與外表面。由於第一模板層514與第二模板層518的材料(例如是氧化物)與下支撐層512、中間支撐層516以及上支撐層520的材料(例如是氮化物)不同，在進行蝕刻時具有高蝕刻選擇比(例如是介於4至6之間)，因此，可與選擇性地蝕刻移除第一模板層514與第二模板層518，而留下下支撐層512、中間支撐層516以及上支撐層520。在一實施例中，脫模步驟包括進行濕式蝕刻製程，其可例如是使用蝕刻緩衝液(Buffer Oxide Etchant，BOE)、氫氟酸(HF)、稀釋的氫氟酸(Diluted Hydrogen Fluoride，DHF)或緩衝氫氟酸(BHF)等蝕刻液來進行。

在進行脫模步驟之後，形成了一個中間鏤空的結構。杯狀下電極532a的內表面與外表面皆被曝露出來。也就是說，如圖2L所示，中間支撐層516與上支撐層520之間可形成間隙G1，且下支撐層512與中間支撐層516可形成間隙G2，以有效地增加電容器的表面積，進而增加電容量。

下支撐層512、中間支撐層516、上支撐層520以及填充層430支托多個杯狀下電極532a。具體來說，上支撐層520環繞並連接杯狀下電極532a的第一部分P1，中間支撐層516環繞杯狀下電極532a的第二部分P2，下支撐層512環繞杯狀下電極532a的第三部分P3，且填充層430環繞杯狀下電極532a的第四部分P4。在一實施例中，第一部分P1高於第二部分P2，第二部分P2高於第三部分P3，且第三部分P3高於第四部分P4。

參照圖2M，在進行脫模步驟之後，在杯狀下電極532a的內表面與外表面、下支撐層512的表面、中間支撐層516的表面、上支撐層520的表面上形成電容介電層534。值得注意的是，本實施例之杯狀下電極532a更部分延伸至填充層430中，以使電容介電層534進一步延伸覆蓋填充層430的部分表面，進而在垂直方向上提升電容器面積。

接著，在電容介電層534的表面上形成上電極536。杯狀下電極532a、電容介電層534以及上電極536可構成電容器530。電容介電層534例如是包括高介電常數材料層，其材料可例如是氧化鉿(HfO)、氧化鋯(ZrO)、氧化鋁(AlO)、氮化鋁(AlN)、氧化鈦(TiO)、氧化鑭(LaO)、氧化釔(YO)、氧化釓(GdO)、氧化鉭(TaO)或其組合。上電極536的材料可包括金屬、金屬氮化物或金屬合金，例如是氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、鈦鎢(TiW)、鋁(Al)、銅(Cu)或金屬矽化物。

綜上所述，本發明通過增加具有額外的碳材料層與介電材料層的第一層堆疊來增加填充層的高度。在此情況下，電容介電層不僅可以共形地覆蓋支撐層的表面、中間支撐層的表面以及下支撐層的表面，還可進一步延伸覆蓋填充層的部分表面，以在垂直方向上提升電容器面積，進而提升記憶體元件的電容量。