CN116033736A - 存储器组件及其形成方法 - Google Patents
存储器组件及其形成方法 Download PDFInfo
- Publication number
- CN116033736A CN116033736A CN202111233874.8A CN202111233874A CN116033736A CN 116033736 A CN116033736 A CN 116033736A CN 202111233874 A CN202111233874 A CN 202111233874A CN 116033736 A CN116033736 A CN 116033736A
- Authority
- CN
- China
- Prior art keywords
- layer
- cup
- forming
- substrate
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种存储器组件包括:衬底、多个着陆垫、保护层、填充层、多个杯状下电极、电容介电层以及上电极。多个着陆垫配置在衬底上。保护层共形地覆盖多个着陆垫的侧壁。填充层横向配置在多个着陆垫之间,其中填充层的顶面高于多个着陆垫的顶面。多个杯状下电极分别配置在多个着陆垫上。电容介电层覆盖多个杯状下电极的表面。上电极覆盖电容介电层的表面。另提供一种存储器组件的形成方法。
Description
技术领域
本发明涉及一种存储器组件及其形成方法。
背景技术
随着科技的进步,各类电子产品皆朝向高速、高效能且轻薄短小的趋势发展,另一方面,对于更高容量的动态随机存取存储器的需求也随之增加。因此,动态随机存取存储器的设计已朝向高集成度及高密度的方向发展。然而,高集成度的动态随机存取存储器上存储单元的横向排列通常非常靠近,因此几乎无法在横向上增加电容器面积。
发明内容
本发明提供一种存储器组件,包括:衬底、多个着陆垫、保护层、填充层、多个杯状下电极、电容介电层以及上电极。多个着陆垫配置在衬底上。保护层共形地覆盖多个着陆垫的侧壁。填充层横向配置在多个着陆垫之间,其中填充层的顶面高于多个着陆垫的顶面。多个杯状下电极分别配置在多个着陆垫上。电容介电层覆盖多个杯状下电极的表面。上电极覆盖电容介电层的表面。
本发明提供一种存储器组件的形成方法,包括:一衬底,其中,该衬底包括第一区与第二区;在衬底的第一区与第二区上形成第一层堆叠,其中第一层堆叠包括:金属材料层、第一碳材料层、第一介电材料层、第二碳材料层以及第二介电材料层;图案化第一层堆叠,以在衬底的第一区上形成多个第一堆叠层结构,其中每一个第一堆叠层结构包括:金属层、第一碳层以及第一介电层;对多个第一堆叠层结构表面进行ALD工艺以形成保护层,以共形地覆盖多个第一堆叠层结构的表面;在保护层上形成填充层,以填入多个第一堆叠层结构之间的空间;在衬底的第一区与第二区上形成第二层堆叠;图案化第二层堆叠,以在第一区中形成多个开口,其中多个开口分别曝露出多个第一堆叠层结构中的多个金属层;以及进行电容器形成工艺,以在多个开口中形成多个电容器。
基于上述,本发明通过增加具有额外的碳材料层与介电材料层的第一层堆叠来增加填充层的高度。在此情况下,电容介电层不仅可共形地覆盖上支撑层的表面、中间支撑层的表面以及下支撑层的表面,还可进一步延伸覆盖填充层的部分表面,以在垂直方向上提升电容器面积,进而提升存储器组件的电容量。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是本发明一实施例的存储器组件的上视示意图;
图2A~图2M是依照本发明一实施例的一种存储器组件的制造流程的剖面示意图。
具体实施方式
如图1所示,衬底100包括多个有源区(active areas)AA。在一实施例中,有源区AA的形成方法可以是将隔离结构101形成在衬底100中,以将衬底100定义出多个有源区AA。也就是说,相邻两个有源区AA之间具有隔离结构101。在一实施例中,一个有源区AA上只形成有一个存储单元,且各存储单元由隔离结构101分隔,以有效减少存储单元之间的干扰问题。
位线结构102位于衬底100上,且横越有源区AA。在一实施例中,位线结构102沿着第一方向D1(例如X方向)延伸,且沿着第二方向D2(例如Y方向)相互排列。埋入式字线WL位于衬底100中。在一实施例中,埋入式字线WL沿着第二方向D2(例如Y方向)延伸,且沿着第一方向D1(例如X方向)相互排列。在本实施例中,第一方向D1实质上垂直于第二方向D2。
如图1所示,每一有源区AA具有长边L1与短边L2,且长边L1横跨相应的两条埋入式字线WL与一个位线结构102。每一有源区AA与相应的位线结构102的重叠处具有位线接触窗BC。在此情况下,位线接触窗BC可用以电性连接位线结构102与相应的有源区AA中的掺杂区(未示出)。所述掺杂区可位于两条埋入式字线WL之间。
电容器接触窗CC分别配置在埋入式字线WL与位线结构102所围绕的空间中。详细地说,电容器接触窗CC分别配置在有源区AA的长边L1的两端点上,其可电性连接有源区AA与后续形成的电容器(未示出)。另外,虽然电容器接触窗CC在图1中显示为矩形,但实际上形成的接触窗会略呈圆形,且其尺寸可依工艺需求来设计。
图2A~图2M是依照本发明一实施例的一种存储器组件的制造流程的剖面示意图。
首先,请参照图2A,提供一初始结构,其包括衬底100、多个隔离结构101、201、多个位线结构102、多个栅极结构202以及多个电容器接触窗CC。在一实施例中,衬底100可以是硅衬底。具体来说,衬底100可包括第一区R1与第二区R2。在本实施例中,第一区R1可以是存储阵列区,而第二区R2可以是周边电路区。
如图2A所示,隔离结构101配置于第一区R1的衬底100中,以将衬底100分隔出多个有源区AA。另外,隔离结构201则是配置于第二区R2的衬底100中。
如图2A所示,位线结构102平行配置在第一区R1的衬底100上,且横越有源区AA。在一实施例中,位线结构102沿着第一方向D1(例如X方向)延伸,且沿着第二方向D2(例如Y方向)相互排列。具体来说,每一个位线结构102系沿着第三方向D3(例如Z方向)包括阻障层104、位线106、顶盖层108以及掩膜层110等呈堆叠结构。值得注意的是,如图2A所示,该初始结构可还包括位线接触窗BC。位线接触窗BC配置在每一有源区AA与所相应的位线结构102的重叠处。因此,每一位线结构102可利用位线接触窗BC来电性连接相应的有源区AA。
在一实施例中,阻障层104的材料包括阻障金属材料,其可例如是Ti、TiN、Ta、TaN或其组合。位线106的材料可以是金属材料,其可例如是W。另外,阻障层104与位线106之间亦可具有薄的金属硅化物层,例如是硅化钨(WSix)。顶盖层108的材料可以是氮化硅。掩膜层110的材料可以是氧化硅、碳、氮氧化硅或其组合。在本实施例中,掩膜层110可以是多层结构的硬掩膜层,但本发明不以此为限。位线接触窗BC的材料可包括导体材料,例如是掺杂多晶硅或硅锗。
如图2A所示,电容器接触窗CC可配置在位线结构102之间,以与有源区AA电性连接。具体来说,电容器接触窗CC可包括导体层116与金属层118。导体层116可接触有源区AA,而金属层118则是配置在导体层116上。在一实施例中,导体层116的材料包括多晶硅,而金属层118的材料可例如是W。另外,导体层116a与金属层118之间亦可具有薄的金属硅化物层,例如是硅化钨(WSix)。
此外,该初始结构还包括衬层112配置在位线结构102与电容器接触窗CC之间。具体来说,衬层112可共形地覆盖位线结构102的表面,以保护位线结构102,如图2A所示。在一实施例中,衬层112的材料包括介电材料,其可例如是氧化硅、氮化硅、氮氧化硅或其组合。
另一方面,多个栅极结构202配置在衬底100的第二区R2上。具体来说,每一个栅极结构202沿着第三方向D3可依序包括多晶硅层204、阻障层206、金属层208以及顶盖层210。该栅极结构202还包括介电层212、214以及接触窗216、218。介电层212横向配置在栅极结构202之间,而介电层214则是配置在介电层212与栅极结构202上。在一实施例中,介电层212、214可具有不同材料。举例来说,介电层212可以是氧化硅层,而介电层214则可以是氮化硅层。虽然图2A所示出的介电层212直接接触栅极结构202,但本发明不以此为限。在其他实施例中,栅极结构202与介电层212之间可具有一或多个间隙壁,以保护栅极结构202的侧壁。
如图2A所示,接触窗216可贯穿介电层214、顶盖层210以与金属层208接触,或是更进一步地延伸至多晶硅层204。在此实施例中,接触窗216可视为栅极接触窗。另一方面,接触窗218可贯穿介电层214、212,以与衬底100中的掺杂区(未示出)接触。在此实施例中,接触窗218可视为源极/漏极(S/D)接触窗。在一实施例中,接触窗216、218的材料包括金属材料,例如是W。另外,接触窗216与多晶硅层204之间或是接触窗218与衬底100之间亦可具有薄的金属硅化物层,例如是硅化钨(WSix)。
请参照图2B,在衬底100的第一区R1与第二区R2上形成第一层堆叠310。具体来说,第一层堆叠310由下而上依序包括:金属材料层312、第一碳材料层314、第一介电材料层316、第二碳材料层318以及第二介电材料层320。在一实施例中,金属材料层312可以是W。第一碳材料层314与第二碳材料层318可具有相同材料,例如碳。第一介电材料层316与第二介电材料层320可具有不同材料。举例来说,第一介电材料层316可以是SiON层,而第二介电材料层320可以是SiN层。接着,在第一区R1的第一层堆叠310上形成掩膜图案322。在一实施例中,掩膜图案322的材料包括氧化物,例如是氧化硅。
请参照图2C,在,在第一区R1与第二区R2的第一层堆叠310上依序形成平坦层324、抗反射层326以及光刻胶层328。在一实施例中,平坦层324的材料包括旋涂碳(SOC)。抗反射层326的材料包括旋涂硅抗反射涂布(spin on silicon anti-reflection coating,,SOSA)。光刻胶层328包括正型光刻胶或负型光刻胶。
请参照图2C与图2D,进行图案化工艺,以图案化第一层堆叠310,进而形成多个第一堆叠层结构410与多个第二堆叠层结构420。具体来说,第一堆叠层结构410形成在衬底100的第一区R1上,而第二堆叠层结构420形成在衬底100的第二区R2上。每一个第一堆叠层结构410由下而上依序包括:金属层412、第一碳层414以及第一介电层416。每一个第二堆叠层结构420由下而上依序包括:金属层422、第一碳层424以及第一介电层426。由于第一堆叠层结构410与第二堆叠层结构420是通过相同的图案化工艺所形成的,因此,第一堆叠层结构410与第二堆叠层结构420可位于同一水平处。在一实施例中,图案化工艺可包括自对准双重图案化(self-alignment double patterning,SADP)工艺,以增加第一堆叠层结构410的图案密度。在此情况下,第一堆叠层结构410可对准并接触第一区R1中的电容器接触窗CC,以使电容器接触窗CC电性连接至后续形成的电容器。
请参照图2E,进行原子层沉积(ALD)工艺以于第一堆叠层结构410及第二堆叠层结构420表面上形成保护材料层402,以共形地覆盖图2D的结构的表面。在一实施例中,保护材料层402包括ALD氧化物层,例如是ALD氧化硅。
请参照图2E与图2F,图案化保护材料层402以形成保护层402a并共形地覆盖第一堆叠层结构410的表面。在一实施例中,图案化保护材料层402包括:形成掩膜图案以覆盖第一堆叠层结构410的表面;且以该掩膜图案为掩膜进行蚀刻工艺,以移除部分保护材料层402以及未被保护材料层402所覆盖的第二堆叠层结构420中的第一介电层426与第一碳层424。在此情况下,第二区R2中的第二堆叠层结构420的金属层422与介电层214被曝露出来。
请参照图2F与图2G,在保护层402a上形成填充层430,以填入第一堆叠层结构410之间的空间中。另外,填充层430亦形成在第二区R2中的第二堆叠层结构420之间的空间中。在一实施例中,填充层430的材料包括介电材料,例如是氮化硅。填充层430的形成方法包括:形成填充材料层;以及进行回蚀刻工艺以移除部分填充材料层,以曝露出保护层402a与金属层422的顶面。
请参照图2H,在衬底100的第一区R1与第二区R2上形成第二层堆叠510。具体来说,第二层堆叠510由下而上依序包括:下支撑层512、第一模板层514、中间支撑层516、第二模板层518以及上支撑层520。在一实施例中,下支撑层512、中间支撑层516以及上支撑层520的材料不同于第一模板层514与第二模板层518的材料。举例来说,下支撑层512、中间支撑层516以及上支撑层520的材料包括氮化物,而第一模板层514与第二模板层518的材料包括氧化物。在本实施例中,下支撑层512、中间支撑层516以及上支撑层520各自包括氮化硅层,第一模板层514可包括BPSG层、TEOS层或其组合,而第二模板层518可包括SiH4氧化物层。
接着,图案化第二层堆叠510,以在第一区R1中形成多个开口515。如图2H所示,开口515贯穿第二层堆叠510并向下延伸至第一堆叠层结构410,以分别曝露出第一堆叠层结构410中的金属层412。在此实施例中,金属层412可被视为连接电容器接触窗CC与后续形成的电容器之间的着陆垫,以下称之为着陆垫412。另外,在上述图案化的过程中,部分保护层402a亦被移除,以形成覆盖金属层412的侧壁的保护层402b。保护层402b连接相邻两个着陆垫412以形成U形结构,且填充层430配置在保护层402b与下支撑层512之间。
然后,进行电容器形成工艺,以在开口515中形成多个电容器530,如图2I至图2M所示。
请参照图2I,在衬底100上形成下电极材料层532。下电极材料层532共形地覆盖开口515与第二层堆叠510的表面。在一实施例中,下电极材料层532的材料包括导体材料,例如是氮化钛、氮化钽、钨、钛钨、铝、铜或金属硅化物。
为了图面清楚起见,后续图2J~图2M仅示出图2I的放大区域500。着陆垫412、填充层430以及保护层402b以下的底层结构以标号10来表示。
请参照图2J,在下电极材料层532上形成掩膜层524。在一实施例中,掩膜层524的材料包括介电材料,例如是氧化硅。由于开口515的尺寸相当小,而掩膜层524阶梯覆盖性差,因此开口515的上侧壁被掩膜层524覆盖,且开口515的顶端被掩膜层524的悬突(overhang)523封闭,而未填满开口515。在一实施例中,位于上支撑层520上的掩膜层524的厚度T1小于位于开口515上的掩膜层524的厚度T2。
参照图2K,对掩膜层524进行回蚀刻工艺。由于上支撑层520上的掩膜层524的厚度T1较薄,因此,在蚀刻的过程中会先裸露出下电极材料层532,而开口515的顶端仍被掩膜层524覆盖,因此,掩膜层524可以保护开口515中的下电极材料层532。接着,蚀刻位于上支撑层520上方的下电极材料层532及其下方部分的上支撑层520,以在此剖面形成凹槽R。在此情况下,彼此分离的多个杯状下电极532a分别形成在开口515中。杯状下电极532a的上视图形状可例如为圆形、椭圆形或是多边形,剖面图形状可例如是U型,且杯状下电极532a的上部可凸出于上支撑层520。但本发明不以此为限,在其他实施例中,上支撑层520与杯状下电极532a可具有齐平的顶面。
在形成杯状下电极532a之后,可在另一剖面图形成曝露出第一模板层514与第二模板层518的开口,以进行后续的脱模步骤,于此便不详述。
参照图2L,进行脱模(mold strip)步骤,移除第一模板层514与第二模板层518,以曝露出杯状下电极532a的内表面与外表面。由于第一模板层514与第二模板层518的材料(例如是氧化物)与下支撑层512、中间支撑层516以及上支撑层520的材料(例如是氮化物)不同,在进行蚀刻时具有高蚀刻选择比(例如是介于4至6之间),因此,可与选择性地蚀刻移除第一模板层514与第二模板层518,而留下下支撑层512、中间支撑层516以及上支撑层520。在一实施例中,脱模步骤包括进行湿式蚀刻工艺,其可例如是使用蚀刻缓冲液(BufferOxide Etchant,BOE)、氢氟酸(HF)、稀释的氢氟酸(Diluted Hydrogen Fluoride,DHF)或缓冲氢氟酸(BHF)等蚀刻液来进行。
在进行脱模步骤之后,形成了一个中间镂空的结构。杯状下电极532a的内表面与外表面皆被曝露出来。也就是说,如图2L所示,中间支撑层516与上支撑层520之间可形成间隙G1,且下支撑层512与中间支撑层516可形成间隙G2,以有效地增加电容器的表面积,进而增加电容量。
下支撑层512、中间支撑层516、上支撑层520以及填充层430支托多个杯状下电极532a。具体来说,上支撑层520环绕并连接杯状下电极532a的第一部分P1,中间支撑层516环绕杯状下电极532a的第二部分P2,下支撑层512环绕杯状下电极532a的第三部分P3,且填充层430环绕杯状下电极532a的第四部分P4。在一实施例中,第一部分P1高于第二部分P2,第二部分P2高于第三部分P3,且第三部分P3高于第四部分P4。
参照图2M,在进行脱模步骤之后,在杯状下电极532a的内表面与外表面、下支撑层512的表面、中间支撑层516的表面、上支撑层520的表面上形成电容介电层534。值得注意的是,本实施例的杯状下电极532a更部分延伸至填充层430中,以使电容介电层534进一步延伸覆盖填充层430的部分表面,进而在垂直方向上提升电容器面积。
接着,在电容介电层534的表面上形成上电极536。杯状下电极532a、电容介电层534以及上电极536可构成电容器530。电容介电层534例如是包括高介电常数材料层,其材料可例如是氧化铪(HfO)、氧化锆(ZrO)、氧化铝(AlO)、氮化铝(AlN)、氧化钛(TiO)、氧化镧(LaO)、氧化钇(YO)、氧化钆(GdO)、氧化钽(TaO)或其组合。上电极536的材料可包括金属、金属氮化物或金属合金,例如是氮化钛(TiN)、氮化钽(TaN)、钨(W)、钛钨(TiW)、铝(Al)、铜(Cu)或金属硅化物。
综上所述,本发明通过增加具有额外的碳材料层与介电材料层的第一层堆叠来增加填充层的高度。在此情况下,电容介电层不仅可以共形地覆盖支撑层的表面、中间支撑层的表面以及下支撑层的表面,还可进一步延伸覆盖填充层的部分表面,以在垂直方向上提升电容器面积,进而提升存储器组件的电容量。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (10)
1.一种存储器组件,包括:
多个着陆垫,配置在衬底上;
保护层,共形地覆盖所述多个着陆垫的侧壁;
填充层,横向配置在所述多个着陆垫之间,其中所述填充层的顶面高于所述多个着陆垫的顶面;
多个杯状下电极,分别配置在所述多个着陆垫上;
电容介电层,覆盖所述多个杯状下电极的表面;以及
上电极,覆盖所述电容介电层的表面。
2.根据权利要求1所述的存储器组件,还包括一支撑结构,其中所述支撑结构,包括:
上支撑层,环绕所述多个杯状下电极的第一部分;
中间支撑层,环绕所述多个杯状下电极的第二部分;以及
下支撑层,环绕所述多个杯状下电极的第三部分,其中所述电容介电层共形地覆盖所述上支撑层的表面、所述中间支撑层的表面以及所述下支撑层的表面,且进一步延伸覆盖所述填充层的部分表面。
3.根据权利要求2所述的存储器组件,其中所述填充层环绕所述多个杯状下电极的第四部分,所述第一部分高于所述第二部分,所述第二部分高于所述第三部分,且所述第三部分高于所述第四部分。
4.根据权利要求2所述的存储器组件,其中所述保护层连接相邻两个着陆垫以形成U形结构,且所述填充层配置在所述保护层与所述下支撑层之间。
5.根据权利要求1所述的存储器组件,其中所述保护层包括ALD氧化物层。
6.一种存储器组件的形成方法,包括:
提供衬底,其中所述衬底具有第一区与第二区;
在所述衬底的所述第一区与所述第二区上形成第一层堆叠,其中所述第一层堆叠包括:金属材料层、第一碳材料层、第一介电材料层、第二碳材料层以及第二介电材料层;
图案化所述第一层堆叠,以在所述衬底的所述第一区上形成多个第一堆叠层结构,其中每一个所述第一堆叠层结构包括:金属层、第一碳层以及第一介电层;
对所述多个第一堆叠层结构表面进行ALD工艺以形成保护层,以共形地覆盖所述多个第一堆叠层结构的表面;
在所述保护层上形成填充层,以填入所述多个第一堆叠层结构之间的空间;
在所述衬底的所述第一区与所述第二区上形成第二层堆叠;
图案化所述第二层堆叠,以在所述第一区中形成多个开口,其中所述多个开口分别曝露出多个第一堆叠层结构中的多个金属层;以及
进行电容器形成工艺,以在所述多个开口中形成多个电容器。
7.根据权利要求6所述的存储器组件的形成方法,在图案化所述第一层堆叠之后,还包括:在所述衬底的所述第二区上形成多个第二堆叠层结构,其中所述多个第二堆叠层结构与所述多个第一堆叠层结构位于同一水平处。
8.根据权利要求6所述的存储器组件的形成方法,其中所述第二层堆叠由下而上依序包括:下支撑层、第一模板层、中间支撑层、第二模板层以及上支撑层,且所述下支撑层、所述中间支撑层以及所述上支撑层的材料不同于所述第一模板层与所述第二模板层的材料。
9.根据权利要求8所述的存储器组件的形成方法,其中进行所述电容器形成工艺包括:
在所述多个开口中形成多个杯状下电极,以接触所述多个金属层;
进行脱模步骤,以曝露出所述多个杯状下电极的内表面与外表面;
在所述多个杯状下电极的所述内表面与所述外表面、所述上支撑层的表面、所述中间支撑层的表面以及所述下支撑层的表面上形成电容介电层;以及
在所述电容介电层的表面上形成上电极。
10.根据权利要求9所述的存储器组件的形成方法,其中进行所述脱模步骤包括:
进行具有蚀刻液的湿式蚀刻工艺,以移除所述第一模板层与所述第二模板层,其中蚀刻液包括蚀刻缓冲液、氢氟酸、稀释的氢氟酸、缓冲氢氟酸或其组合。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111233874.8A CN116033736A (zh) | 2021-10-22 | 2021-10-22 | 存储器组件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111233874.8A CN116033736A (zh) | 2021-10-22 | 2021-10-22 | 存储器组件及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116033736A true CN116033736A (zh) | 2023-04-28 |
Family
ID=86072822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111233874.8A Pending CN116033736A (zh) | 2021-10-22 | 2021-10-22 | 存储器组件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116033736A (zh) |
-
2021
- 2021-10-22 CN CN202111233874.8A patent/CN116033736A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11037930B2 (en) | Semiconductor devices | |
KR20100087915A (ko) | 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법 | |
CN110061001B (zh) | 半导体元件及其制作方法 | |
CN111653568B (zh) | 一种半导体结构及其制造方法、dram和半导体芯片 | |
CN109427786B (zh) | 半导体存储装置及其制作工艺 | |
US8778763B2 (en) | Method for forming memory cell transistor | |
US11469181B2 (en) | Memory device with air gaps for reducing capacitive coupling | |
US20230354583A1 (en) | Method of fabricating semiconductor device | |
US11974424B2 (en) | Memory device and method of forming the same | |
CN114582958B (zh) | 半导体结构的制作方法及半导体结构 | |
CN113241346B (zh) | 半导体器件及其形成方法 | |
US11469233B2 (en) | Method for preparing a memory device with air gaps for reducing capacitive coupling | |
US7727850B2 (en) | Method for forming capacitor of semiconductor device | |
TWI795025B (zh) | 記憶體元件及其形成方法 | |
CN116033736A (zh) | 存储器组件及其形成方法 | |
CN114068552A (zh) | 半导体器件以及制造该半导体器件的方法 | |
CN110246841B (zh) | 半导体元件及其制作方法 | |
CN218941671U (zh) | 半导体器件 | |
CN218920890U (zh) | 半导体器件 | |
US11647627B2 (en) | Integrated circuit device | |
US11825644B2 (en) | Semiconductor memory device | |
US11600622B2 (en) | Method of forming semiconductor memory device comprises a bit line having a plurality of pins extending along a direction being perpendicular to a substrate | |
CN219437502U (zh) | 半导体器件 | |
CN112951996B (zh) | 电容器及其制造方法 | |
CN216563128U (zh) | 动态随机存取存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |