CN216563128U - 动态随机存取存储器 - Google Patents

Abstract

本实用新型公开了一种动态随机存取存储器，包括衬底、设置在衬底上的多条位线、设置在位线之间的多个存储节点接触插塞，以及分别设置在存储节点接触插塞上并且与位线部分重叠的多个存储节点接触垫，其中存储节点接触垫包括位于位线正上方的第一侧壁以及位于存储节点接触插塞正上方的第二侧壁。所述动态随机存取存储器还包括金属氮化物层，至少覆盖在存储节点接触垫的第一侧壁和第二侧壁上。

Description

动态随机存取存储器

技术领域

本实用新型是关于一种半导体元件，特别是关于一种动态随机存取存储器。

背景技术

动态随机存取存储器(dynamic random access memory，DRAM)属于一种挥发性存储器，包含由多个存储单元(memory cell)构成的阵列区(array area)以及由控制电路构成的周边区(peripheral area)。各个存储单元是由一个晶体管(transistor)以及与所述晶体管电连接的一个电容(capacitor)构成，由所述晶体管控制所述电容中的电荷的存储或释放，来达到存储资料的目的。控制电路通过横跨阵列区并且与各个存储单元电连接的字线(wordline，WL)与位线(bitline，BL)，可定址至各个存储单元来控制各个存储单元的资料的存取。

为了缩小存储单元的尺寸而制作出具备更高集密度的芯片，存储单元的结构已朝向三维(three-dimensional)发展，例如采用埋入式字线连接(buried wordline)以及堆叠式电容(stacked capacitor)。堆叠式电容是将存储单元的电容垂直设置在衬底上方，可节省电容所占据的衬底面积，还可方便地通过增加电容的电极板的高度来获得更大的电容量。目前，堆叠式电容是通过存储节点接触结构来与制作在衬底内的晶体管电连接。本领域仍需一种可提供良好电连接品质的存储节点接触结构，以确保动态随机存取存储器的效能。

实用新型内容

本实用新型提供了一种动态随机存取存储器及其制作方法，其中包括在形成存储节点接触插塞和存储节点接触垫之后，利用氮化制作工艺而在存储节点接触插塞和存储节点接触垫显露出来的金属材料的表面上形成一金属氮化物层，所述金属氮化物层可减少金属材料与空气及/或后续工艺使用的气体反应而变质的问题，进而改善存储节点接触垫的电连接品质。

根据本实用新型一实施例提供的动态随机存取存储器，包括衬底、多条位线设置在所述衬底上、多个存储节点接触插塞设置在所述位线之间、多个存储节点接触垫分别设置在所述存储节点接触插塞上并且与所述位线的顶面部分重叠。所述存储节点接触垫包括位于所述位线正上方的第一侧壁，以及位于所述存储节点接触插塞正上方的第二侧壁。金属氮化物层，至少覆盖在所述存储节点接触垫的所述第一侧壁和所述第二侧壁上。

根据本实用新型一实施例提供的动态随机存取存储器的制作方法，包括以下步骤。首先，提供一衬底，并于衬底上形成多条位线。接着，于所述位线之间形成多个存储节点接触插塞以及分别设置在所述存储节点接触插塞上的多个存储节点接触垫，其中所述存储节点接触垫与所述位线的顶面部分重叠，并且包括位于所述位线正上方的第一侧壁，以及位于所述存储节点接触插塞正上方的第二侧壁。后续，进行氮化制作工艺，以形成金属氮化物层至少覆盖在所述存储节点接触垫的所述第一侧壁和所述第二侧壁上。

附图说明

所附图示提供对于本实用新型实施例的更深入的了解，并纳入此说明书成为其中一部分。这些图示与描述，用来说明一些实施例的原理。需注意的是所有图示均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。

图1至图10为根据本实用新型一实施例的动态随机存取存储器的制作方法示意图，其中图1和图2为平面图，图3至图10为沿着图2中A-A’切线的剖面图。

图11所绘示为根据本实用新型另一实施例的动态随机存取存储器的剖面示意图。

其中，附图标记说明如下：

10 衬底

12 有源区

14 隔离结构

16 埋入式字线

18 凹陷

20 位线

20a 半导体层

20b 金属层

20c 遮罩层

32 第一侧壁子

34 第二侧壁子

36 第三侧壁子

38 介质层

42 半导体层

44 阻障层

50 金属层

51 沟槽

52 存储节点接触插塞

52c 顶面

54 存储节点接触垫

54a 第一侧壁

54b 第二侧壁

54c 顶面

62 金属氮化物层

70 介质层

72 蚀刻停止层

74 第一支撑层

76 第二支撑层

80 电容结构

82 底电极层

84 电容介质层

86 顶电极层

A-A' 切线

P1 凹陷制作工艺

P2 清洗制作工艺

P3 氮化制作工艺

P4 平坦化制作工艺

T1 厚度

T2 厚度

具体实施方式

为使熟习本实用新型所属技术领域之一般技艺者能更进一步了解本实用新型，下文特列举本实用新型之较佳实施例，并配合所附图示，详细说明本实用新型的构成内容及所欲达成之功效。须知悉的是，以下所举实施例可以在不脱离本实用新型的精神下，将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。

图1至图10为根据本实用新型一实施例的动态随机存取存储器的制作方法示意图，其中图1和图2为平面图，图3至图10为沿着图2中A-A’切线的剖面图。请参考图1，首先提供一衬底10，例如硅衬底、磊晶硅衬底、硅锗衬底、碳化硅衬底或硅覆绝缘(silicon-on-insulator，SOI)衬底，但不限于此。衬底10内设有隔离结构14以在衬底10中定义出多个有源区12。隔离结构14可包括电介质材料，例如氧化硅(SiO₂)、氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)、氮掺杂碳化硅(NDC)、低介电常数(low-k)电介质材料例如氟硅玻璃(fluorinated silica glass，FSG)、碳硅氧化物(SiCOH)、旋涂硅玻璃(spin-on glass)、多孔性低介电常数电介质材料(porous low-k dielectric material)、有机高分子电介质材料，或者上述材料之组合，但不限于此。多条埋入式字线16设置在衬底10中并且切过各有源区12，以将各有源区12区分成两个端部和一个中间部。

请参考图2和图3。接着可对衬底10进行蚀刻制作工艺，以在有源区12的中间部和附近的隔离结构14形成凹陷18，然后在衬底10上形成多条位线20，并且使位线20通过凹陷18处而与有源区12的中间部重叠。如图3所示，位线20可包括多层结构，例如可包括半导体层20a、金属层20b以及遮罩层20c。半导体层20a的材料可包括多晶硅、非晶硅或其他含硅或不含硅之半导体材料。金属层20b的材料可包括铝(Al)、钨(W)、铜(Cu)、钛铝(TiAl)合金或其他适合之低电阻金属材料。遮罩层20c可包括电介质材料，例如可包括氧化硅(SiO₂)、氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)，或者上述材料之组合，但不限于此。在一些实施例中，半导体层20a与金属层20b之间可包括一介面层(图未示)，例如是由钛(Ti)、钨硅化物(WSi)、氮化钨(WN)，及/或其他金属硅化物或金属氮化物所构成的单层或多层结构层，但不限于此。

请参考图4。接着可进行沉积以及蚀刻制作工艺，以在位线20的侧壁上形成侧壁子结构，并使侧壁子结构填满凹陷18。根据本实用新型一实施例，侧壁子结构包括可多层结构，例如可包括第一侧壁子32、第二侧壁子34和第三侧壁子36，其中第一侧壁子32沿着位线20的侧壁和凹陷18的表面覆盖，第二侧壁子34位于位线20底部的第一侧壁子32上并且填满位线20两侧的凹陷18，第三侧壁子36位于位线20侧壁的第一侧壁子32。第一侧壁子32、第二侧壁子34和第三侧壁子36分别可包括氧化硅、氮化硅、氮氧化硅、氮碳化硅，或者上述材料之组合，但不限于此。

请参考图5。接着可进行沉积制作工艺以于衬底10上形成介质层38并且使介质层38填满位线20之间的间隙，然后蚀刻移除部分介质层38，以在位线20之间的介质层38中形成多个接触洞(图未示)，显露出部分衬底10(例如有源区12的端部)。随后，可进行外延成长以在接触洞底部形成半导体层42，接着进行沉积制作工艺以于半导体层42和位线20上形成阻障层44及金属层50。形成金属层50后，可进行平坦化制作工艺(例如化学机械抛光制作工艺)来移除部分金属层50直到位线20上的金属层50达到预定厚度，并且使金属层50整体具有平坦表面。

半导体层42与衬底10直接接触，材料可包括单晶硅、多晶硅、硅磷(SiP)，但不限于此。在一些实施例中，自接触洞显露出来的衬底10(例如有源区12的端部)在接触洞的制作过程中也会被蚀刻而凹陷，以增加半导体层42与衬底(有源区12的端部)的接触面积。阻障层44共型地沿着半导体层42顶面和位线20的侧壁和顶面覆盖，材料可包括钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钛钨(Ti/W)，或者上述材料之组合，但不限于此。金属层50包括金属材料，例如可包括铝(Al)、钨(W)、铜(Cu)、钛铝(TiAl)合金或其他适合的金属材料。根据本实用新型一实施例，阻障层44包括氮化钛(TiN)，金属层50包括钨(W)。

介质层38的材料可包括氧化硅，但不限于此。在一些实施例中，介质层38的一部分可剩余在位线20侧壁上，介于第三侧壁子36与阻障层44之间。在一些实施例中，阻障层44与半导体层42之间可包括一金属硅化物层(图未示)，材料可包括硅化钛(titaniumsilicide，TiSix)、硅化钨(tungsten silicide，Wsix)、硅化钽(tantalum silicide，TaSix)、硅化钼(molybdenum silicide，MoSix)、硅化钴(cobalt silicide，CoSix)或是硅化镍(nickel silicide，NiSix)，或者上述材料之组合，但不限于此。

请参考图6。接着，可进行凹陷制作工艺P1来蚀刻移除金属层50和阻障层44不需要的部分以图案化金属层50和阻障层44，获得位在接触洞内的存储节点接触插塞52以及位在存储节点接触插塞52上方并且被沟槽51区隔开的存储节点接触垫54。也就是说，存储节点接触插塞52与存储节点接触垫54是一体成型构成，包括相同材料(即金属层50的金属材料)。如图6所示，存储节点接触垫54可往一侧的位线20偏移而与位线20的顶面部分重叠，并且包括位于位线20正上方的第一侧壁54a以及位于存储节点接触插塞52正上方的第二侧壁54b。

在一些实施例中，为了确保存储节点接触垫54之间没有残留的金属层50及/或阻障层44，可使制作沟槽51的蚀刻步骤往下蚀刻直到沟槽51的底面比位线20的顶面(遮罩层20c的顶面)更低。因此，存储节点接触垫54可具有类似于倒L形的剖面形状，并且第二侧壁54b的底端会低于第一侧壁54a的底端，第二侧壁54b在垂直方向上的长度会大于第一侧壁54a在垂直方向上的长度。

在一些实施例中，可在凹陷制作工艺P1之后进行清洗制作工艺P2，以移除附着在表面的蚀刻副产物(例如聚合物)以及再沉积或者掉落在表面的金属层50材料的微粒。清洗制作工艺P2可包括任何适用的干式或湿式清洗方法，例如电浆清洗、溶剂清洗、喷洗等，但不限于此。

请参考图7。在完成清洗制作工艺P2之后，可接续进行氮化制作工艺(nitridationprocess)P3，例如是分耦式电浆氮化(decoupled plasma nitridation，DPN)制作工艺，以氮化任何显露出来的金属层50的金属材料，从而在金属层50显露出来的表面上形成金属氮化物层62。如图7所示，金属氮化物层62可连续覆盖在存储节点接触垫54的第一侧壁54a、第二侧壁54b和顶面54c以及存储节点接触插塞52的顶面52c上。金属氮化物层62可具有均匀一致的厚度T1。根据本实用新型一实施例，厚度T1可介于大约10-40埃之间。

金属氮化物层62是金属层50的金属材料的氮化物，也就是说当金属层50包括钨(W)时，金属氮化物层62可包括氮化钨(WN)。金属氮化物层62可将存储节点接触插塞52以及存储节点接触垫54的金属材料与空气阻隔开，可减少工艺等候期间(Q-time)金属材料与空气中的气体(例如氧或水气)发生反应而导致的异常，进而可改善存储节点接触插塞52以及存储节点接触垫54的品质，特别是可改善存储节点接触垫54与后续制作在其上方的堆叠式电容(图未示)之间的电连接品质。

请参考图8和图9。接着，可进行沉积制作工艺以在衬底10上形成介质层70，并使介质层70完全覆盖住存储节点接触垫54并且填满沟槽51，再进行平坦化制作工艺P4(例如是化学机械抛光制作工艺)以移除部分介质层70直到显露出存储节点接触垫54的顶面54c上的金属氮化物层62。介质层70与存储节点接触插塞52和存储节点接触垫54由金属氮化物层62区隔开而不直接接触。介质层70的材料可包括氧化硅(SiO₂)、氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)、氮掺杂碳化硅(NDC)、低介电常数(low-k)电介质材料例如氟硅玻璃(fluorinated silica glass，FSG)、碳硅氧化物(SiCOH)、旋涂硅玻璃(spin-on glass)、多孔性低介电常数电介质材料(porous low-k dielectric material)、有机高分子电介质材料，或者上述材料之组合，但不限于此。金属氮化物层62可在制作介质层70的沉积制作工艺中，将存储节点接触插塞52以及存储节点接触垫54与沉积制作工艺使用的工艺气体阻隔开，减少储节点接触插塞52以及存储节点接触垫54与工艺气体发生反应的机会。

存储节点接触垫54的顶面54c上的金属氮化物层62也会在平坦化制作工艺P4中被移除掉一部分，因此平坦化制作工艺P4后，覆盖在顶面54c的金属氮化物层62的厚度T2会小于覆盖在第一侧壁54a和第二侧壁54b上的金属氮化物层62的厚度T1。根据本实用新型一实施例，厚度T2可介于大约10-20埃之间。如图9所示，覆盖在存储节点接触垫54上的金属氮化物层62可具有倒U形的剖面形状，其中位于第一侧壁54a上的金属氮化物层62与位线20上的阻障层44的顶面直接接触，并且可与阻障层44的侧壁会在垂直方向上切齐。由于第二侧壁54b的长度大于第一侧壁54a的长度，因此金属氮化物层62位于第二侧壁54b上的部分的长度也会大于位于第一侧壁54a上的部分的长度。覆盖在存储节点接触插塞52的顶面52c上的金属氮化物层62与位线20侧壁上的阻障层44的侧壁直接接触，并且可与阻障层44的顶面在水平方向上切齐。

请参考图10。完成平坦化制作工艺P4后，可继续于衬底10上方形成电容结构80。根据本实用新型一实施例，电容结构80的制作方法可包括以下步骤。首先，进行沉积制作工艺以在衬底10上依序形成蚀刻停止层72、第一牺牲层(图未示)、第一支撑层74、第二牺牲层(图未示)和第二支撑层76。其中，蚀刻停止层72、第一支撑层74和第二支撑层76的材料需不同于第一牺牲层(图未示)和第二牺牲层(图未示)的材料，以能够在后续步骤利用选择性蚀刻工艺来移除第一牺牲层和第二牺牲层。根据本实用新型一实施例，第一牺牲层和第二牺牲层可包括氧化硅，蚀刻停止层72、第一支撑层74和第二支撑层76分别可包括氮化硅(SiN)、氮碳化硅(SiCN)、硼掺杂氮化硅(SiBN)、氮氧化硅(SiON)等，但不限于此。

接着，可进行蚀刻制作工艺，形成多个贯穿第二支撑层76、第二牺牲层、第一支撑层74、第一牺牲层和蚀刻停止层72并且对准于各个存储节点接触垫54的底电极开口(图未示)，并且使底电极开口的底部贯穿存储节点接触垫54正上方的金属氮化物层62。然后，进行沉积制作工艺，沿着底电极开口的侧壁和底面形成底电极层82，然后利用底电极层82提供结构支撑，通过第二支撑层76的开口和第一支撑层74的开口来选择性的蚀刻移除第二牺牲层和第一牺牲层，以在第二支撑层76、第一支撑层74和蚀刻停止层72之间形成空腔(图未示)，暴露出底电极层82的侧壁和蚀刻停止层72的表面。接着，进行沉积制作工艺，共型地沿着底电极层82的侧壁、第一支撑层74的表面、第二支撑层76的表面和蚀刻停止层72的表面形成电容介质层84，再形成顶电极层86填满第二支撑层76、第一支撑层74和蚀刻停止层72之间的空腔和底电极层82之间的间隙，获得电容结构80。如图10所示，电容结构80的底电极层82分别设置在存储节点接触垫54的正上方，且与存储节点接触垫54和金属氮化物层62直接接触。蚀刻停止层72与存储节点接触垫54由金属氮化物层62区隔开，不直接接触。

电容结构80的底电极层82和顶电极层86可包括导电材料，例如可包括铝(Al)、钛(Ti)、铜(Cu)或钨(W)等低阻值金属材料，但不限于此。电容介质层84可包括电介质材料，并且可包括单层或多层结构。根据本实用新型一实施例，电容介质层84可包括高介电常数(high-k)电介质材料，例如氧化铪(HfO₂)、氧化铪硅(HfSiO₄)、铪氧氮化硅(HfSiON)、氧化锌(ZrO₂)、氧化钛(TiO₂)、氧化铝(Al₂O₃)、氧化钽(Ta₂O₅)以及氧化锆-氧化铝-氧化锆(ZAZ)等金属氧化物，或其组合，但不限于此。根据本实用新型一实施例，电容介质层84可包括由氧化硅、氮化硅、氧化硅构成的ONO叠层。

请参考图11，所绘示为根据本实用新型另一实施例的动态随机存取存储器的剖面示意图，其与图9所示动态随机存取存储器的结构大致上相同，包括衬底10、位线20、存储节点接触插塞52、存储节点接触垫54，以及金属氮化物层62等，在此不再赘述。本实施例主要是说明，可选择在平坦化制作工艺P4中完全移除存储节点接触垫54的顶面54c上的金属氮化物层62，显露出存储节点接触垫54的顶面54c。后续，可于衬底10上形成蚀刻停止层(例如图10的蚀刻停止层72)和电容结构(例如图10的电容结构80)。本实施例中，由于存储节点接触垫54的顶面54c上的金属氮化物层62已在平坦化制作工艺P4时被完全移除，因此蚀刻停止层可与存储节点接触垫54直接接触。

综合以上，本实用新型的动态随机存取存储器利用氮化制作工艺(nitridationprocess)而沿着存储节点接触插塞52和存储节点接触垫54的金属材料的表面形成一金属氮化物层，利用所述金属氮化物层将存储节点接触插塞52和存储节点接触垫54的金属材料与空气或者后续制作工艺所使用的工艺气体阻隔开，减少存储节点接触插塞52和存储节点接触垫54的金属材料与空气及/或工艺气体发生反应而变质的问题，改善电连接品质。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (12)

1.一种动态随机存取存储器，其特征在于，包括：

衬底；

多条位线，设置在所述衬底上；

多个存储节点接触插塞，设置在所述位线之间；

多个存储节点接触垫，分别设置在所述存储节点接触插塞上并且与所述位线的顶面部分重叠，其中，所述存储节点接触垫包括位于所述位线正上方的第一侧壁，以及位于所述存储节点接触插塞正上方的第二侧壁；以及

金属氮化物层，至少覆盖在所述存储节点接触垫的所述第一侧壁和所述第二侧壁上。

2.根据权利要求1所述的动态随机存取存储器，其特征在于，还包括设置在所述存储节点接触垫之间的介质层，且所述介质层和所述存储节点接触垫由所述金属氮化物层区隔开而不直接接触。

3.根据权利要求1所述的动态随机存取存储器，其特征在于，所述金属氮化物层包括所述存储节点接触垫的金属材料的氮化物。

4.根据权利要求3所述的动态随机存取存储器，其特征在于，所述存储节点接触垫包括钨，所述金属氮化物层包括氮化钨。

5.根据权利要求1所述的动态随机存取存储器，其特征在于，所述金属氮化物层位于所述第二侧壁上的部分的长度大于所述金属氮化物层位于所述第一侧壁上的部分的长度。

6.根据权利要求1所述的动态随机存取存储器，其特征在于，还包括：

半导体层，位于存储节点接触插塞下方，并且直接接触所述衬底；以及

阻障层，设置在所述半导体层、所述位线以及所述存储节点接触插塞之间。

7.根据权利要求6所述的动态随机存取存储器，其特征在于，所述金属氮化物层位于所述第一侧壁上的部分与所述阻障层的顶面直接接触，并且与所述阻障层的侧壁在垂直方向上切齐。

8.根据权利要求6所述的动态随机存取存储器，其特征在于，所述金属氮化物层还覆盖在所述存储节点接触插塞的顶面上。

9.根据权利要求6所述的动态随机存取存储器，其特征在于，所述存储节点接触插塞与所述存储节点接触垫为一体成型构成，包括相同材料。

10.根据权利要求6所述的动态随机存取存储器，其特征在于，所述阻障层包括氮化钛，所述金属氮化物层包括氮化钨。

11.根据权利要求1所述的动态随机存取存储器，其特征在于，所述金属氮化物层还覆盖在所述存储节点接触垫的顶面上，并且具有倒U形剖面形状。

12.根据权利要求11所述的动态随机存取存储器，其特征在于，所述金属氮化物层位于所述存储节点接触垫的所述顶面上的部分的厚度小于所述金属氮化物层位于所述第一侧壁和所述第二侧壁上的部分的厚度。

Images