CN112951996B - 电容器及其制造方法 - Google Patents
电容器及其制造方法 Download PDFInfo
- Publication number
- CN112951996B CN112951996B CN201911266079.1A CN201911266079A CN112951996B CN 112951996 B CN112951996 B CN 112951996B CN 201911266079 A CN201911266079 A CN 201911266079A CN 112951996 B CN112951996 B CN 112951996B
- Authority
- CN
- China
- Prior art keywords
- layer
- cup
- opening
- support layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims description 41
- 239000010410 layer Substances 0.000 claims description 213
- 238000005530 etching Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 21
- 239000011241 protective layer Substances 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910001938 gadolinium oxide Inorganic materials 0.000 description 2
- 229940075613 gadolinium oxide Drugs 0.000 description 2
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- JMOHEPRYPIIZQU-UHFFFAOYSA-N oxygen(2-);tantalum(2+) Chemical compound [O-2].[Ta+2] JMOHEPRYPIIZQU-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种电容器及其制造方法。所述电容器包括杯状下电极、电容介电层、上电极以及支撑层。支撑层包括：上支撑层，环绕所述杯状下电极的上部；中部支撑层，环绕所述杯状下电极的中部；下支撑层，环绕所述杯状下电极的下部。所述上支撑层、所述中部支撑层以及所述下支撑层的表面被电容介电层覆盖。
Description
技术领域
本发明涉及一种半导体结构及其制造方法，尤其涉及一种电容器及其制造方法。
背景技术
动态随机存取存储器属于一种挥发性存储器，其是由多个存储单元所构成。详细地说，每一个存储单元主要是由一个晶体管与一个由晶体管所操控的电容器所构成。电容器主要用以储存代表数据的电荷，必须具备高电容量才可确保数据不易漏失。
随着科技的进步，各类电子产品皆朝向高速、高效能、且轻薄短小的趋势发展，而在这趋势之下，对于更高容量的动态随机存取存储器的需求也随之增加。因此，动态随机存取存储器的设计也已朝向高积集度及高密度的方向发展。然而，高积集度的动态随机存取存储器上的存储单元的排列通常非常靠近，因此几乎无法在横向上增加电容器面积。
发明内容
本发明提供一种电容器，其通过垂直方向上增加高度，以提升电容器面积及电容值。
本发明提供一种电容器，其以多个支撑层支托，以提升电容器的机械强度。
本发明提供一种电容器的制造方法，在形成杯状下电极时，可以不需要使用额外的光刻掩模，也不需要使用化学机械研磨工艺，而且进行脱模时也不需要光刻掩模即可进行，因此可以简化工艺并降低制造成本。
本发明提供一种电容器包括杯状下电极、电容介电层、上电极以及支撑层。支撑层包括：上支撑层，环绕所述杯状下电极的上部；中部支撑层，环绕所述杯状下电极的中部；下支撑层，环绕所述杯状下电极的下部。所述上支撑层、所述中部支撑层以及所述下支撑层的表面被电容介电层覆盖。
依照本发明实施例所述，所述上支撑层的顶面低于相邻两个杯状下电极的顶面。
依照本发明实施例所述，所述上支撑层与相邻两个杯状下电极的上侧壁形成U型结构。
依照本发明实施例所述，所述下支撑层与所述中部支撑层之间，以及所述中部支撑层与所述上支撑层之间分别具有气隙。
本发明提供一种电容器的制造方法包括以下步骤。于衬底上依序形成模板层与上支撑层；于所述上支撑层与所述模板层中形成第一开口。于所述衬底上形成导体层，以覆盖所述第一开口与所述上支撑层。在所述衬底上形成第一掩模层，所述第一掩模层具有悬突，覆盖所述第一开口的上侧壁，并将所述第一开口的顶端封闭。回蚀刻所述第一掩模层，以裸露出位于所述上支撑层上的所述导体层。移除所述上支撑层上的所述导体层，以形成多个杯状下电极。回蚀部分的所述上支撑层，使所述杯状下电极的顶端凸出于所述上支撑层的顶面；移除所述第一掩模层。于所述衬底上形成保护层。于所述保护层中形成第二开口，裸露出所述上支撑层。移除所述第二开口下方的部分所述上支撑层与部分所述模板层，以形成第三开口；进行脱模步骤，移除所述保护层与所述模板层。以暴露出所述杯状下电极的内表面与外表面；于所述杯状下电极的所述内表面与所述外表面以及所述上支撑层的表面上形成电容介电层。于所述电容介电层的表面上形成上电极。
依照本发明实施例所述，于所述保护层中形成所述第二开口的方法包括：在所述保护层上形成第二掩模层，所述第二掩模层具有悬突，所述第一开口的所述顶端上的所述悬突彼此相连，而相邻两个杯状下电极之间的所述悬突彼此分离；回蚀刻所述第二掩模层，以在相邻两个杯状下电极之间的所述第二掩模层中形成裸露出所述上支撑层的第四开口；以及回蚀刻所述第四开口所裸露出所述上支撑层，以形成所述第二开口。
依照本发明实施例所述，在所述第一开口的所述顶端上的所述第二掩模层的厚度大于覆盖在所述上支撑层上的所述第二掩模层的厚度。
依照本发明实施例所述，在所述第一开口的所述顶端上的所述第一掩模层的厚度大于覆盖在所述导体层上的所述第一掩模层的厚度。
依照本发明实施例所述，所述第一掩模层未填满所述第一开口。
依照本发明实施例所述，所述的电容器的制造方法，还包括：在形成所述模板层之前，在所述衬底上形成下支撑层；以及在所述模板层中形成中部支撑层；以及在形成所述第三开口时，移除部分所述中部支撑层。
基于上述，本发明通过下支撑层、中部支撑层与上支撑层所构成的强化结构来增加电容器的机械强度，以避免电容器变形甚至倾倒的现象。另外，在形成杯状下电极时，可以通过具有悬突的掩模层来作为蚀刻的掩模，不仅可以减少一道光刻工艺，而且可以自行对准待蚀刻的区域，因此可以提升对准的精确度。此外，在形成杯状下电极时可以不需要使用化学机械研磨工艺，因此可以简化工艺，降低工艺的成本。
附图说明
图1A至图1K为依照本发明的一实施例所示出的电容器的制造流程的上视示意图；
图2A至图2F分别为沿图1A至图1C、图1I至图1K的I-I’线的剖面示意图；
图3A至图3H为依照本发明的一实施例所示出的电容器的制造流程的剖面示意图；其中，图3A、图3C至图3H分别为沿图1C至图1I的II-II’线的剖面示意图。
具体实施方式
同时参照图1A以及图2A，本实施例提供一种电容器的制造方法，其步骤如下。首先，提供衬底10。衬底10例如为半导体衬底、半导体化合物衬底或是绝缘层上有半导体衬底(SOI)。在衬底10上形成介电层多个电容器接触窗11。电容器接触窗11的材料包括导体材料，其可例如是多晶硅、金属材料(例如是钨)、金属硅化物或其组合。
接着，于衬底10上依序形成支撑层12b、模板层14a、支撑层12m、模板层14b以及支撑层12t。支撑层12b、12m与12t又分别称为下支撑层12b、中部支撑层12m与上支撑层12t。支撑层12(12b、12m、12t)的材料可例如是氮化硅、氮氧化硅、碳氮氧化硅、碳化硅或其组合。模板层14a与14b又分别称为下模板层14a与上模板层14b。模板层14(14a、14b)可以是单层或是多层，其材料可例如氧化硅、硼磷硅玻璃、氮化硅及其组合。接着，以光刻与蚀刻工艺在支撑层12与模板层14中形成裸露出电容器接触窗11的开口13。开口13可以排列为阵列。
参照图1B与2B，在衬底10上形成导体层32以及掩模层34。导体层32例如是顺应层，其材料例如是氮化钛、氮化钽、钨、钛钨、铝、铜或金属硅化物。掩模层34包括介电层，例如是氧化硅。由于开口13的尺寸相当小，而掩模层34阶梯覆盖性差，因此开口13的上侧壁被掩模层34覆盖，且开口13的顶端被掩模层34的悬突(overhang)34’封闭，而未填满开口13。在一些实施例中，在支撑层12t上的掩模层34的厚度T1小于在开口13上的掩模层34的厚度T2。
参照图1C、2C与3A，对掩模层34进行回蚀刻工艺。由于支撑层12t上的掩模层34的厚度T1较薄，因此，在蚀刻的过程中会先裸露出导体层32，而开口13的顶端仍被掩模层34覆盖，因此，掩模层34可以保护开口13中的导体层32。接着，蚀刻位于支撑层12t上方的导体层32及其下方部分的上支撑层12t，以在第一方向D1与第二方向D2分别形成凹槽R与R’。此过程无须使用光刻工艺，可以对准蚀刻形成开口13，因此，此过程又可称之为自行对准蚀刻工艺。之后，再将剩余的掩模层34移除。在第二方向D2的凹槽R’的尺寸大于第一方向D1的凹槽R的尺寸，在后续的工艺中，凹槽R’处中将形成可以进行脱模的开口40(图1E)。
在进行上述蚀刻工艺后，在开口13中形成彼此分离的多个杯状下电极32a。杯状下电极32a的上视形状例如为圆形、椭圆形或是多边形，剖面形状例如是U型，且杯状下电极32a的上部32t凸出于支撑层12t。本发明在形成杯状下电极32a时，可以不需要使用额外的光刻掩模，也不需要使用化学机械研磨工艺，因此可以简化工艺并降低制造成本。
参照图3B，在衬底10形成保护层36。保护层36包括介电层，例如是原子层沉积法形成的顺应层，其选用与掩模层38具有高选择比的材料，例如于干蚀刻时选择比为1：50，于湿蚀刻时选择比为5：1的材料。保护层36覆盖开口13中的杯状下电极32a以及支撑层12t。开口13中的保护层36具有凹槽R1。位于凹槽R’上的支撑层12t上的保护层36具有凹槽R2。凹槽R1的宽度W1小于凹槽R2的宽度W2。
参照图1D与图3C，在衬底10上形成掩模层38。掩模层38包括介电层，例如是氧化硅。掩模层38可以采用阶梯覆盖性较差的沉积方法来形成，例如是以四乙基硅氧烷(TEOS)作为反应气体，通过增强型化学气相沉积法来形成。由于杯状下电极32a中的凹槽R1的宽度W1尺寸小，而且掩模层38的阶梯覆盖性较差，因此，凹槽R1的下侧壁以及底部未被掩模层38覆盖，凹槽R1的上侧壁被掩模层38覆盖，且位于凹槽R1的顶端处的掩模层38的悬突38’彼此相连，而将凹槽R1封闭。由于凹槽R2的宽度W2大，因此，凹槽R2的顶端上的悬突38’彼此分离，裸露出位于凹槽R2的底面上的掩模层38b，而且由于掩模层38的阶梯覆盖性较差，因此，凹槽R2的底面上的掩模层38b的厚度T3会小于凹槽R1上的悬突38’的厚度T4。
参照图1E与3D，对掩模层38进行回蚀刻工艺，例如是湿式浸蚀工艺。由于凹槽R2的底面上的掩模层38b的厚度T3较薄，因此，在蚀刻的过程中，会先被蚀刻殆尽，而形成开口40。开口40裸露出相邻的四个杯状下电极32a之间的部分保护层36。而凹槽R1上的悬突38’虽然也会被蚀刻，但是因为其厚度T4较厚，因此，在蚀刻的过程中可以保护凹槽R1的侧壁与底部的保护层36，进而保护杯状下电极32a。
参照图1F与3E，以掩模层38为掩模，进行蚀刻工艺(例如是反应性离子蚀刻工艺)，利用一发贯穿(one shot punch)的方式，蚀刻开口40所裸露出来的保护层36，以形成裸露出支撑层12t的开口41。
参照图1G与3F，进行蚀刻工艺(例如是反应性离子蚀刻工艺)，以移除掩模层38，裸露出多个杯状下电极32a之间的保护层36。
请参照图1H与3G，以保护层36为掩模，进行回蚀刻工艺(例如是反应性离子蚀刻工艺)，利用一发贯穿(one shot punch)的方式，以移除多个杯状下电极32a之间的部分的支撑层12t、模板层14b、支撑层12m以及模板层14a，以形成开口42。此工艺不需要使用额外的光刻掩模，也不需要利用光刻工艺，因此，本实施例可具有简化工艺并降低制造成本的功效。
参照图1I、2D与3H，进行脱模(mold strip)步骤，以移除保护层36以及模板层14b、14a，以暴露出杯状下电极32a的内表面与外表面。由于保护层36(例如是氧化铝)以及模板层14a、14b(例如是氧化硅)的材料与支撑层12t、12m以及12b(例如是氮化硅)的材料不同，在进行蚀刻时具有高蚀刻选择比(例如是介于4至6之间)，因此，可与选择性地蚀刻移除保护层36以及模板层14b、14a，而留下支撑层12b、12m以及12t。
参照图2D，进行脱模步骤之后，形成了一个中间镂空的结构。杯状下电极32a的内表面与外表面皆被暴露出来，以有效地增加电容器的表面积，进而增加电容量。
支撑层12b、12m以及12t支托多个杯状下电极32a。支撑层12t的顶面低于杯状下电极32a的顶面。支撑层12t与相邻两个杯状下电极的上部P1形成剖面呈U型的结构。支撑层12t覆盖并连接多个杯状下电极32a的上侧壁。支撑层12t环绕并连接杯状下电极32a的上部P1，支撑层12m环绕杯状下电极32a的中部P2，支撑层12b环绕杯状下电极32a的下部P3。
参照图1J、1K、2E与2F，在进行脱模步骤之后，于杯状下电极32a的内表面与外表面以及支撑层12t、12m以及12b的表面上形成电容介电层44。于电容介电层44的表面上形成上电极46。杯状下电极32a、电容介电层44以及上电极46可构成电容器50。电容介电层44例如是包括高介电常数材料层，其材料可例如是氧化铪(HfO)、氧化锆(ZrO)、氧化铝(AlO)、氮化铝(AlN)、氧化钛(TiO)、氧化镧(LaO)、氧化钇(YO)、氧化钆(GdO)、氧化钽(TaO)或其组合。上电极46的材料可包括金属、金属氮化物或金属合金，例如是氮化钛(TiN)、氮化钽(TaN)、钨(W)、钛钨(TiW)、铝(Al)、铜(Cu)或金属硅化物。
综上所述，本发明实施例通过支撑层所构成的强化结构来增加电容器的机械强度，可以避免电容器变形甚至倾倒的现象。另外，本发明实施例在形成杯状下电极时，可以通过具有悬突的掩模层来作为蚀刻的掩模，不仅可以减少一道光刻工艺，而且可以自行对准待蚀刻的区域，因此可以提升对准的精确度。此外，在形成杯状下电极时可以不需要使用化学机械研磨工艺，因此可以简化工艺，降低工艺的成本。另外，利用杯状下电极的顶端凸出于支撑层以及具有悬突的掩模层与保护层，可以在不需要额外的光刻掩模即可进行脱模步骤。因此，可简化本发明的电容器的制造方法并降低制造成本。
Claims (9)
1.一种电容器，包括：
杯状下电极，位于衬底上；
电容介电层，覆盖所述杯状下电极的表面；以及
上电极，覆盖所述电容介电层的表面；以及
支撑层，包括：
上支撑层，环绕所述杯状下电极的上部；
中部支撑层，环绕所述杯状下电极的中部；以及
下支撑层，环绕所述杯状下电极的下部，其中所述上支撑层、所述中部支撑层以及所述下支撑层的表面被电容介电层覆盖，
其中所述下支撑层与所述中部支撑层之间，以及所述中部支撑层与所述上支撑层之间分别具有气隙。
2.根据权利要求1所述的电容器，其中所述上支撑层的顶面低于相邻两个杯状下电极的顶面。
3.根据权利要求1所述的电容器，其中所述上支撑层与相邻两个杯状下电极的上侧壁形成U型结构。
4.一种电容器的制造方法，包括：
于衬底上依序形成模板层与上支撑层；
于所述上支撑层与所述模板层中形成第一开口；
于所述衬底上形成导体层，以覆盖所述第一开口与所述上支撑层；
在所述衬底上形成第一掩模层，所述第一掩模层具有悬突，覆盖所述第一开口的上侧壁，并将所述第一开口的顶端封闭；
回蚀刻所述第一掩模层，以裸露出位于所述上支撑层上的所述导体层；
移除所述上支撑层上的所述导体层，以形成多个杯状下电极；
回蚀部分的所述上支撑层，使所述杯状下电极的顶端凸出于所述上支撑层的顶面；
移除所述第一掩模层；
于所述衬底上形成保护层；
于所述保护层中形成第二开口，裸露出所述上支撑层；
移除所述第二开口下方的部分所述上支撑层与部分所述模板层，以形成第三开口；
进行脱模步骤，移除所述保护层与所述模板层，以暴露出所述杯状下电极的内表面与外表面；
于所述杯状下电极的所述内表面与所述外表面以及所述上支撑层的表面上形成电容介电层；以及
于所述电容介电层的表面上形成上电极。
5.根据权利要求4所述的电容器的制造方法，其中于所述保护层中形成所述第二开口的方法包括：
在所述保护层上形成第二掩模层，所述第二掩模层具有悬突，所述第一开口的所述顶端上的所述悬突彼此相连，而相邻两个杯状下电极之间的所述悬突彼此分离；
回蚀刻所述第二掩模层，以在相邻两个杯状下电极之间的所述第二掩模层中形成裸露出所述上支撑层的第四开口；以及
回蚀刻所述第四开口所裸露出所述上支撑层，以形成所述第二开口。
6.根据权利要求5所述的电容器的制造方法，其中在所述第一开口的所述顶端上的所述第二掩模层的厚度大于覆盖在所述上支撑层上的所述第二掩模层的厚度。
7.根据权利要求6所述的电容器的制造方法，其中在所述第一开口的所述顶端上的所述第一掩模层的厚度大于覆盖在所述导体层上的所述第一掩模层的厚度。
8.根据权利要求7所述的电容器的制造方法，其中所述第一掩模层未填满所述第一开口。
9.根据权利要求5所述的电容器的制造方法，还包括：
在形成所述模板层之前，在所述衬底上形成下支撑层；以及
在所述模板层中形成中部支撑层；以及
在形成所述第三开口时，移除部分所述中部支撑层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911266079.1A CN112951996B (zh) | 2019-12-11 | 2019-12-11 | 电容器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911266079.1A CN112951996B (zh) | 2019-12-11 | 2019-12-11 | 电容器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112951996A CN112951996A (zh) | 2021-06-11 |
| CN112951996B true CN112951996B (zh) | 2023-11-17 |
Family
ID=76226538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911266079.1A Active CN112951996B (zh) | 2019-12-11 | 2019-12-11 | 电容器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112951996B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107331655A (zh) * | 2017-07-04 | 2017-11-07 | 睿力集成电路有限公司 | 半导体存储器及其电容轮廓形成方法 |
| CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN107968044A (zh) * | 2017-12-19 | 2018-04-27 | 睿力集成电路有限公司 | 电容器阵列结构、半导体存储器及制备方法 |
| CN108447864A (zh) * | 2018-03-14 | 2018-08-24 | 睿力集成电路有限公司 | 半导体存储器件结构及其制作方法 |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN109037444A (zh) * | 2017-06-09 | 2018-12-18 | 华邦电子股份有限公司 | 电容器结构及其制造方法 |
| CN208271892U (zh) * | 2018-03-14 | 2018-12-21 | 睿力集成电路有限公司 | 半导体存储器件结构 |
| TW201904077A (zh) * | 2017-06-09 | 2019-01-16 | 華邦電子股份有限公司 | 電容器結構及其製造方法 |
-
2019
- 2019-12-11 CN CN201911266079.1A patent/CN112951996B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109037444A (zh) * | 2017-06-09 | 2018-12-18 | 华邦电子股份有限公司 | 电容器结构及其制造方法 |
| TW201904077A (zh) * | 2017-06-09 | 2019-01-16 | 華邦電子股份有限公司 | 電容器結構及其製造方法 |
| CN107331655A (zh) * | 2017-07-04 | 2017-11-07 | 睿力集成电路有限公司 | 半导体存储器及其电容轮廓形成方法 |
| WO2019007373A1 (en) * | 2017-07-04 | 2019-01-10 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR STORAGE DEVICE AND METHOD OF FORMING CAPACITOR HEAD PROFILE |
| CN107910327A (zh) * | 2017-11-07 | 2018-04-13 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN107968044A (zh) * | 2017-12-19 | 2018-04-27 | 睿力集成电路有限公司 | 电容器阵列结构、半导体存储器及制备方法 |
| CN108447864A (zh) * | 2018-03-14 | 2018-08-24 | 睿力集成电路有限公司 | 半导体存储器件结构及其制作方法 |
| CN208271892U (zh) * | 2018-03-14 | 2018-12-21 | 睿力集成电路有限公司 | 半导体存储器件结构 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112951996A (zh) | 2021-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8952452B2 (en) | Semiconductor devices and method of manufacturing the same | |
| CN107437550B (zh) | Nvm存储器hkmg集成技术 | |
| US10910468B2 (en) | Capacitor structure | |
| CN114141713A (zh) | 半导体结构的制作方法及半导体结构 | |
| US10734390B1 (en) | Method of manufacturing memory device | |
| US11251262B2 (en) | Capacitor and manufacturing method thereof | |
| US8143136B2 (en) | Method for fabricating crown-shaped capacitor | |
| CN113471211A (zh) | 半导体器件及用于制造其的方法 | |
| CN112951996B (zh) | 电容器及其制造方法 | |
| US11901291B2 (en) | Semiconductor devices including lower electrodes including inner protective layer and outer protective layer | |
| CN115312465A (zh) | 一种半导体结构的制备方法及半导体结构 | |
| US11825644B2 (en) | Semiconductor memory device | |
| CN113793850B (zh) | 半导体存储装置及其形成方法 | |
| US11974424B2 (en) | Memory device and method of forming the same | |
| US20230088149A1 (en) | Method of forming three-dimensional memory device | |
| TWI795025B (zh) | 記憶體元件及其形成方法 | |
| TWI813024B (zh) | 三維記憶體元件的形成方法 | |
| US20230232616A1 (en) | Integrated circuit device | |
| CN216563128U (zh) | 动态随机存取存储器 | |
| CN215933603U (zh) | 半导体存储装置 | |
| US11690217B2 (en) | Dynamic random access memory with adhesion layer and method of manufacturing the same | |
| EP3826057A1 (en) | Semiconductor device and method of fabricating the same | |
| US20220344341A1 (en) | Semiconductor devices having air gaps | |
| US20230017264A1 (en) | Semiconductor device and method of forming the same | |
| CN116033736A (zh) | 存储器组件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |