TW201904077A - 電容器結構及其製造方法 - Google Patents
電容器結構及其製造方法 Download PDFInfo
- Publication number
- TW201904077A TW201904077A TW106119200A TW106119200A TW201904077A TW 201904077 A TW201904077 A TW 201904077A TW 106119200 A TW106119200 A TW 106119200A TW 106119200 A TW106119200 A TW 106119200A TW 201904077 A TW201904077 A TW 201904077A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- cup
- support layer
- shaped lower
- lower electrode
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一種電容器結構,包括:基底、杯狀下電極、頂支撐層、電容介電層以及上電極。杯狀下電極位於基底上。頂支撐層環繞所述杯狀下電極的上部。所述頂支撐層的材料為高介電常數材料。電容介電層覆蓋所述杯狀下電極的表面與所述頂支撐層的表面。上電極覆蓋所述電容介電層的表面。
Description
本發明是有關於一種半導體結構及其製造方法,且特別是有關於一種電容器結構及其製造方法。
動態隨機存取記憶體屬於一種揮發性記憶體,其是由多個記憶胞所構成。詳細地說,每一個記憶胞主要是由一個電晶體與一個由電晶體所操控的電容器所構成。電容器主要用以儲存代表資料之電荷,必須具備高電容量才可確保資料不易漏失。
隨著科技的進步,各類電子產品皆朝向高速、高效能、且輕薄短小的趨勢發展,而在這趨勢之下,對於更高容量之動態隨機存取記憶體的需求也隨之增加。因此,動態隨機存取記憶體的設計也已朝向高積集度及高密度的方向發展。然而,高積集度的動態隨機存取記憶體上的記憶胞的排列通常非常靠近,因此幾乎無法在橫向上增加電容器面積,而需從垂直方向上增加電容器的高度,以提升電容器面積及電容值。
本發明提供一種以高介電常數材料當作頂支撐層的電容器結構,其可提升電容器結構的機械強度,同時增加電容器面積與電容值。
本發明提供一種電容器結構的製造方法,其不需要光罩即可進行脫模步驟。因此,本發明之電容器結構的製造方法可簡化製程並降低製造成本。
本發明提供一種電容器結構,包括:基底、杯狀下電極、頂支撐層、電容介電層以及上電極。杯狀下電極位於基底上。頂支撐層環繞所述杯狀下電極的上部。所述頂支撐層的材料為高介電常數材料。電容介電層覆蓋所述杯狀下電極的表面與所述頂支撐層的表面。上電極,覆蓋所述電容介電層的表面。
本發明提供一種電容器結構的製造方法,其步驟如下。於基底上依序形成底支撐層與模板層。於所述底支撐層與所述模板層中形成杯狀下電極。所述模板層的頂面低於所述杯狀下電極的頂面,以於所述模板層上形成凹陷。於所述基底上共形形成頂支撐層。於所述頂支撐層上形成介電圖案,以暴露出位於所述模板層上的所述頂支撐層的部分表面。以所述介電圖案為罩幕,於所述頂支撐層與所述模板層中形成開口。進行脫模步驟,以暴露出所述杯狀下電極的內表面與外表面。於所述杯狀下電極的所述內表面與所述外表面以及所述頂支撐層的表面上形成電容介電層。於所述電容介電層的表面上形成上電極。
基於上述,本發明藉由底支撐層與頂支撐層所構成的強化結構來增加電容器結構的機械強度,以避免電容器結構變形甚至傾倒的現象。而且,本發明之頂支撐層具有高介電常數材料,其可當作電容器介電層的一部分。因此,本發明還可增加電容器面積與電容值。另外,本發明亦提供一種電容器結構的製造方法,其不需要光罩即可進行脫模步驟。因此,可簡化本發明之電容器結構的製造方法並降低製造成本。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
參照本實施例之圖式以更全面地闡述本發明。然而,本發明亦可以各種不同的形式體現,而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件,以下段落將不再一一贅述。
圖1A至圖1G為依照本發明之一實施例所繪示的電容器結構之製造流程的上視示意圖。圖2A至圖2G分別為沿圖1A至圖1G之A-A線的剖面示意圖。圖3A至圖3G分別為沿圖1A至圖1G之B-B線的剖面示意圖。
請同時參照圖1A、圖2A以及圖3A,本實施例提供一種電容器結構的製造方法,其步驟如下。首先,提供基底100。基底100例如為半導體基底、半導體化合物基底或是絕緣層上有半導體基底(Semiconductor Over Insulator,SOI)。半導體例如是IVA族的原子,例如矽或鍺。半導體化合物例如是IVA族的原子所形成之半導體化合物,例如是碳化矽或是矽化鍺,或是IIIA族原子與VA族原子所形成之半導體化合物,例如是砷化鎵。
接著,於基底100上依序形成底支撐層102與模板層104。在一實施例中,底支撐層102的材料可例如是氮化矽(SiN)、氮氧化矽(SiON)、碳氮氧化矽(SiCON)、碳化矽(SiC)或其組合,其形成方法可以利用化學氣相沈積法。底支撐層102的厚度例如是40 nm至100 nm。模板層104的材料可例如氧化矽或硼磷矽玻璃(BPSG),其形成方法可以利用化學氣相沈積法。模板層104的厚度例如是1200 nm至1500 nm。
然後,在底支撐層102與模板層104中形成多個杯狀下電極202,其排列為一陣列。如圖2A與圖3A所示,杯狀下電極202可例如是U型結構,其內表面具有一開口或中空空間(未繪示)。犧牲層106填入所述開口或中空空間。接著,進行平坦化製程,使得杯狀下電極202的頂面、犧牲層106的頂面以及模板層104的頂面實質上共平面。在一實施例中,所述平坦化製程可以是回蝕刻(Etching back)製程或化學機械研磨(CMP)製程。在一實施例中,杯狀下電極202的材料可例如是氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、鈦鎢(TiW)、鋁(Al)、銅(Cu)或金屬矽化物,其可利用化學氣相沈積法或物理氣相沈積法來形成。犧牲層106的材料可例如是氧化鋁,其可利用原子層沈積法來形成。另外,雖然圖1A所繪示的杯狀下電極202的上視形狀為圓形,但本發明不以此為限。在其他實施例中,杯狀下電極202的上視形狀亦可以是橢圓形或是多邊形。
此外,在一實施例中,杯狀下電極202與基底100之間還具有多個電容器接觸窗101。電容器接觸窗101可電性連接杯狀下電極202與基底100中的主動區(未繪示)。在一實施例中,所述電容器接觸窗的材料包括導體材料,其可例如是多晶矽、金屬材料(例如是W)、金屬矽化物或其組合。
請同時參照圖1A-1B、圖2A-2B以及圖3A-3B,移除部分模板層104,使得模板層104a的頂面低於杯狀下電極202的頂面。也就是說,凹蝕模板層104,以形成多個凹陷108a、108b。所述凹陷108a、108b是由杯狀下電極202的上部202a的外表面與模板層104a的頂面所定義。在一實施例中,凹陷108a、108b的深度D可介於80 nm至120 nm之間。之後,在基底100上形成頂支撐層110。頂支撐層110共形地覆蓋凹陷108a、108b的表面、犧牲層106的頂面以及杯狀下電極202的頂面。在一實施例中,頂支撐層110的材料包括高介電常數材料,其可例如是氧化鋯(ZrO)、氧化鑭(LaO)、氧化釔(YO)、氧化釓(GdO)或其組合。在另一實施例中,頂支撐層110的材料不會使得相鄰杯狀下電極202電性連接,進而導致短路現象。
請同時參照圖1B-1C、圖2B-2C以及圖3B-3C,在頂支撐層110上形成犧牲層112。如圖2C所示,圖1C之A-A線方向上的杯狀下電極202之間的寬度W1較小,因此,犧牲層112填滿凹陷108a。另一方面,如圖3C所示,圖1C之B-B線方向上的杯狀下電極202之間的寬度W2較大,因此,犧牲層112並未填滿凹陷108b。犧牲層112的材料可例如是氧化鋁,其可利用原子層沈積法來形成。在一實施例中,所述寬度W2可介於16 nm至20 nm之間。
請同時參照圖1C-1D、圖2C-2D以及圖3C-3D,在犧牲層112上形成介電層114。如圖3D所示,由於圖1D之B-B線方向上的杯狀下電極202之間的寬度W2較大,因此,介電層114並未填滿凹陷108b。詳細地說,位於凹陷108b的底面上的介電層114的厚度T1遠小於位於杯狀下電極202的頂面上的介電層114的厚度T2。如圖3D所示,靠近凹陷108b的側壁的介電層114還具有突出結構(overhang)115,其使得位於凹陷108b上的介電層114的表面形成一上窄下寬的第一開口116。在一實施例中,第一開口116可例如是瓶狀開口。在一實施例中,介電層114的材料可例如是氮化矽或氮氧化矽,其可利用化學氣相沈積法來形成。
請同時參照圖1D-1E、圖2D-2E以及圖3D-3E,進行蝕刻製程,移除部分介電層114與部分犧牲層112,以在第一開口116的下方形成第二開口118。第一開口116與第二開口118相連,且第二開口118暴露出頂支撐層110的部分表面。如圖3D與3E所示,由於位於凹陷108b的底面上的介電層114的厚度T1遠小於位於杯狀下電極202的頂面上的介電層114的厚度T2,因此,當位於凹陷108b的底面上的介電層114被移除後,位於杯狀下電極202的頂面上的介電層114的一部分仍殘留著。也就是說,模板層104a上的頂支撐層110的部分表面外露於介電圖案114a。在一實施例中,所述蝕刻製程包括非等向性蝕刻製程,其可例如是反應性離子蝕刻製程(RIE)。
請同時參照圖1E-1F、圖2E-2F以及圖3E-3F,以介電圖案114a為罩幕,移除部分頂支撐層110與部分模板層104a,形成第三開口120。之後,再移除殘留的介電圖案114a、犧牲層112a以及部分頂支撐層110,以形成如圖2F與圖3F的結構。在一實施例中,第三開口120未暴露出底支撐層102的表面。在另一實施例中,第三開口120的深度120D可大於或等於模板層104b的厚度104T的三分之二。在一實施例中,由於第三開口120的形成是不需要利用微影製程或是不需要光罩,因此,本實施例可具有簡化製程並降低製造成本的功效。
請同時參照圖1F-1G、圖2F-2G以及圖3F-3G,進行一脫模(mold strip)步驟,移除模板層104b與犧牲層106、112b,以暴露出杯狀下電極202的內表面與外表面。詳細地說,所述脫模步驟是對圖1F的結構進行濕式蝕刻製程,亦即將蝕刻液注入第三開口120中。因此,暴露在蝕刻液中的模板層104b與犧牲層106、112將被完全移除。在一實施例中,所述濕式蝕刻製程可例如是使用蝕刻緩衝液(Buffer Oxide Etchant,BOE)、氫氟酸(HF)、稀釋的氫氟酸(Diluted Hydrogen Fluoride,DHF)或緩衝氫氟酸(BHF)等蝕刻液來進行。
在此階段中,如圖2G所示,形成了一個中間鏤空的結構,以底支撐層102、頂支撐層110a以及杯狀下電極202支托整個架構。詳細地說,頂支撐層110a共形地覆蓋並連接相鄰兩個杯狀下電極202的上側壁,以形成U型結構。在一實施例中,模板層104b(或犧牲層106、112b)的材料與頂支撐層110a(或底支撐層102)的材料不同。舉例來說,模板層104b可以是氧化矽;犧牲層106、112可以是氧化鋁;而頂支撐層110a可以是氧化鋯;底支撐層102可以氮化矽。對於所述蝕刻液而言,氧化矽(或氧化鋁)對氧化鋯(或氮化矽)蝕刻選擇比較高,其可介於4至6之間。也就是說,進行所述濕式蝕刻製程時,氧化矽(或氧化鋁)的蝕刻速率高於氧化鋯(或氮化矽)的蝕刻速率。因此,所述濕式蝕刻製程之後,頂支撐層110a環繞杯狀下電極202的上部202a、底支撐層102環繞杯狀下電極202的下部202c,而頂支撐層110a、底支撐層102與杯狀下電極202的中間部202b之間可具有一空隙122(如圖2G所示)。空隙122可填充空氣。
值得注意的是,在進行脫模步驟之後,杯狀下電極202的內表面與外表面皆被暴露出來,其可有效地增加電容器的表面積,進而增加電容量。在一實施例中,頂支撐層110的頂面與杯狀下電極202的頂面為共平面。在另一實施例中,各杯狀下電極202的兩側壁的高度相同。
圖4為圖2G的部分電容器結構124之放大示意圖。
請參照圖4,在進行脫模步驟之後,於杯狀下電極202的內表面與外表面以及頂支撐層110a的表面上形成電容介電層204。之後,於電容介電層204的表面上形成上電極206。所述杯狀下電極202、電容介電層204以及上電極206可構成一電容器200。值得注意的是,由於頂支撐層110a是由高介電常數材料所構成。因此,頂支撐層110a可視為電容介電層204的一部分。也就是說,本實施例之頂支撐層110a不僅可強化電容器200的機械強度還可增加電容器面積與電容值。
在一實施例中,電容介電層204包括高介電常數材料層,其材料可例如是氧化鉿(HfO)、氧化鋯(ZrO)、氧化鋁(AlO)、氮化鋁(AlN)、氧化鈦(TiO)、氧化鑭(LaO)、氧化釔(YO)、氧化釓(GdO)、氧化鉭(TaO)或其組合。上電極206的材料可例如是氮化鈦(TiN)、氮化鉭(TaN)、鎢(W)、鈦鎢(TiW)、鋁(Al)、銅(Cu)或金屬矽化物。電容介電層204及上電極206的形成方法可利用化學氣相沈積法或原子層沈積(ALD)製程來形成。
綜上所述,本發明藉由底支撐層與頂支撐層所構成的強化結構來增加電容器結構的機械強度,以避免電容器結構變形甚至傾倒的現象。而且,本發明之頂支撐層具有高介電常數材料,其可當作電容器介電層的一部分。因此,本發明還可增加電容器面積與電容值。另外,本發明亦提供一種電容器結構的製造方法,其不需要光罩即可進行脫模步驟。因此,可簡化本發明之電容器結構的製造方法並降低製造成本。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基底
101‧‧‧電容器接觸窗
102‧‧‧底支撐層
104、104a、104b‧‧‧模板層
104T‧‧‧厚度
106、112、112a、112b‧‧‧犧牲層
108a、108b‧‧‧凹陷
110、110a‧‧‧頂支撐層
114‧‧‧介電層
114a‧‧‧介電圖案
115‧‧‧突出結構
116‧‧‧第一開口
118‧‧‧第二開口
120‧‧‧第三開口
120D‧‧‧深度
122‧‧‧空隙
124‧‧‧部分
200‧‧‧電容器
202‧‧‧杯狀下電極
202a‧‧‧上部
202b‧‧‧中間部
202c‧‧‧下部
204‧‧‧電容介電層
206‧‧‧上電極
D‧‧‧深度
T1、T2‧‧‧厚度
W1、W2‧‧‧寬度
圖1A至圖1G為依照本發明之一實施例所繪示的電容器結構之製造流程的上視示意圖。 圖2A至圖2G分別為沿圖1A至圖1G之A-A線的剖面示意圖。 圖3A至圖3G分別為沿圖1A至圖1G之B-B線的剖面示意圖。 圖4為圖2G的部分電容器結構之放大示意圖。
Claims (15)
- 一種電容器結構,包括: 杯狀下電極,位於基底上; 頂支撐層,環繞所述杯狀下電極的上部,其中所述頂支撐層的材料為高介電常數材料; 電容介電層,覆蓋所述杯狀下電極的表面與所述頂支撐層的表面;以及 上電極,覆蓋所述電容介電層的表面。
- 如申請專利範圍第1項所述的電容器結構,其中所述頂支撐層共形地覆蓋並連接相鄰兩個杯狀下電極的上側壁,以形成U型結構,其中所述頂支撐層為所述電容介電層的一部分。
- 如申請專利範圍第1項所述的電容器結構,更包括底支撐層,環繞所述杯狀下電極的下部,其中所述底支撐層與所述頂支撐層之間具有空隙,所述空隙為填充空氣。
- 如申請專利範圍第1項所述的電容器結構,其中所述頂支撐層的材料包括氧化鋯(ZrO)、氧化鑭(LaO)、氧化釔(YO)、氧化釓(GdO)或其組合。
- 如申請專利範圍第1項所述的電容器結構,其中所述頂支撐層的頂面與所述杯狀下電極的頂面為共平面。
- 如申請專利範圍第1項所述的電容器結構,其中所述杯狀下電極的兩側壁的高度相同。
- 一種電容器結構的製造方法,包括: 於基底上依序形成底支撐層與模板層; 於所述底支撐層與所述模板層中形成杯狀下電極,其中所述模板層的頂面低於所述杯狀下電極的頂面,以於所述模板層上形成凹陷; 於所述基底上共形形成頂支撐層; 於所述頂支撐層上形成介電圖案,以暴露出位於所述模板層上的所述頂支撐層的部分表面; 以所述介電圖案為罩幕,於所述頂支撐層與所述模板層中形成開口; 進行脫模步驟,以暴露出所述杯狀下電極的內表面與外表面; 於所述杯狀下電極的所述內表面與所述外表面以及所述頂支撐層的表面上形成電容介電層;以及 於所述電容介電層的表面上形成上電極。
- 如申請專利範圍第7項所述的電容器結構的製造方法,在形成所述杯狀下電極之後,更包括在所述杯狀下電極的內表面上形成犧牲層,使得所述犧牲層的頂面與所述杯狀下電極的頂面為共平面。
- 如申請專利範圍第8項所述的電容器結構的製造方法,其中所述脫模步驟包括: 進行濕式蝕刻製程,以將蝕刻液注入所述開口中並移除所述模板層與所述犧牲層。
- 如申請專利範圍第9項所述的電容器結構的製造方法,其中所述蝕刻液包括蝕刻緩衝液(BOE)、氫氟酸(HF)、稀釋的氫氟酸(DHF)、緩衝氫氟酸(BHF)或其組合。
- 如申請專利範圍第8項所述的電容器結構的製造方法,其中所述犧牲層的材料與所述頂支撐層的材料不同,所述犧牲層的材料包括氧化鋁,所述頂支撐層的材料包括高介電常數材料。
- 如申請專利範圍第7項所述的電容器結構的製造方法,其中所述頂支撐層的材料包括氧化鋯(ZrO)、氧化鑭(LaO)、氧化釔(YO)、氧化釓(GdO)或其組合。
- 如申請專利範圍第7項所述的電容器結構的製造方法,其中於所述頂支撐層上形成所述介電圖案的步驟包括: 於所述頂支撐層上形成介電層,所述介電層共形地覆蓋所述杯狀下電極的頂面與所述模板層上的所述凹陷的表面,其中所述介電層並未填滿所述凹陷,使得所述凹陷的底面上的所述介電層的厚度小於所述杯狀下電極的頂面上的所述介電層的厚度;以及 進行蝕刻製程,移除所述模板層上的部分所述介電層,使得所述模板層上的所述頂支撐層的所述部分表面外露於所述介電圖案。
- 如申請專利範圍第7項所述的電容器結構的製造方法,其中所述開口的形成步驟不需要光罩(photomask-free)。
- 如申請專利範圍第7項所述的電容器結構的製造方法,在所述脫模步驟之後,所述頂支撐層共形地覆蓋並連接相鄰兩個杯狀下電極的上側壁,以形成U型結構。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106119200A TWI654767B (zh) | 2017-06-09 | 2017-06-09 | 電容器結構及其製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106119200A TWI654767B (zh) | 2017-06-09 | 2017-06-09 | 電容器結構及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201904077A true TW201904077A (zh) | 2019-01-16 |
TWI654767B TWI654767B (zh) | 2019-03-21 |
Family
ID=65803077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106119200A TWI654767B (zh) | 2017-06-09 | 2017-06-09 | 電容器結構及其製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI654767B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI710110B (zh) * | 2019-11-19 | 2020-11-11 | 華邦電子股份有限公司 | 電容器及其製造方法 |
CN112951996A (zh) * | 2019-12-11 | 2021-06-11 | 华邦电子股份有限公司 | 电容器及其制造方法 |
TWI757009B (zh) * | 2020-12-24 | 2022-03-01 | 華邦電子股份有限公司 | 半導體元件及其製造方法 |
US11393821B1 (en) | 2021-01-04 | 2022-07-19 | Winbond Electronics Corp. | Semiconductor device and manufacturing method thereof |
CN115223947A (zh) * | 2021-04-21 | 2022-10-21 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100881730B1 (ko) | 2007-03-16 | 2009-02-06 | 주식회사 하이닉스반도체 | 캐패시터 및 그 제조 방법 |
US8119476B2 (en) | 2009-12-24 | 2012-02-21 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having sidewall supports and capacitors formed thereby |
TWI440140B (zh) | 2011-01-31 | 2014-06-01 | Inotera Memories Inc | 記憶體電容結構與其製作方法 |
KR102367394B1 (ko) | 2015-06-15 | 2022-02-25 | 삼성전자주식회사 | 캐패시터 구조체 및 이를 포함하는 반도체 소자 |
-
2017
- 2017-06-09 TW TW106119200A patent/TWI654767B/zh active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI710110B (zh) * | 2019-11-19 | 2020-11-11 | 華邦電子股份有限公司 | 電容器及其製造方法 |
US11251262B2 (en) | 2019-11-19 | 2022-02-15 | Winbond Electronics Corp. | Capacitor and manufacturing method thereof |
CN112951996A (zh) * | 2019-12-11 | 2021-06-11 | 华邦电子股份有限公司 | 电容器及其制造方法 |
CN112951996B (zh) * | 2019-12-11 | 2023-11-17 | 华邦电子股份有限公司 | 电容器及其制造方法 |
TWI757009B (zh) * | 2020-12-24 | 2022-03-01 | 華邦電子股份有限公司 | 半導體元件及其製造方法 |
US11393821B1 (en) | 2021-01-04 | 2022-07-19 | Winbond Electronics Corp. | Semiconductor device and manufacturing method thereof |
CN115223947A (zh) * | 2021-04-21 | 2022-10-21 | 长鑫存储技术有限公司 | 半导体结构的制造方法及半导体结构 |
Also Published As
Publication number | Publication date |
---|---|
TWI654767B (zh) | 2019-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109037444B (zh) | 电容器结构及其制造方法 | |
TWI654767B (zh) | 電容器結構及其製造方法 | |
US8723244B2 (en) | Semiconductor device having storage electrode and manufacturing method thereof | |
US20210202490A1 (en) | Semiconductor device including storage node electrode including step and method of manufacturing the semiconductor device | |
CN112310080A (zh) | 半导体存储器件及制造该半导体存储器件的方法 | |
CN109509836A (zh) | 形成存储器电容的方法 | |
CN108962824B (zh) | 半导体元件及其制作方法 | |
TW201803029A (zh) | 三維非揮發性記憶體及其製造方法 | |
US20090096001A1 (en) | Integrated Circuit and Method of Manufacturing the Same | |
US20120098132A1 (en) | Semiconductor device and method of manufacturing the same | |
TWI710110B (zh) | 電容器及其製造方法 | |
US7029983B2 (en) | Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed | |
US8790986B2 (en) | Methods of manufacturing semiconductor devices | |
US20230354589A1 (en) | Semiconductor devices | |
TW200411944A (en) | Capacitor and method for fabricating the same | |
US8163623B2 (en) | Using a mesh to form a lower electrode in a capacitor | |
TWI553886B (zh) | 記憶元件及其製造方法 | |
US20230171943A1 (en) | Memory device and method of forming the same | |
TWI469362B (zh) | 用於動態隨機存取記憶體(dram)之具凹形板部的電容器及其製造方法 | |
CN212182324U (zh) | 半导体结构 | |
TWI495045B (zh) | 堆疊式電容器及其製造方法 | |
US20130146954A1 (en) | Method Of Memory Array And Structure Form | |
TWI521576B (zh) | 電阻式記憶體及其製造方法 | |
KR20020058573A (ko) | 반도체소자 및 그 제조 방법 | |
CN111769111B (zh) | 半导体结构 |