CN115223947A - 半导体结构的制造方法及半导体结构 - Google Patents
半导体结构的制造方法及半导体结构 Download PDFInfo
- Publication number
- CN115223947A CN115223947A CN202110429882.3A CN202110429882A CN115223947A CN 115223947 A CN115223947 A CN 115223947A CN 202110429882 A CN202110429882 A CN 202110429882A CN 115223947 A CN115223947 A CN 115223947A
- Authority
- CN
- China
- Prior art keywords
- layer
- support
- sacrificial
- supporting
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 230000002093 peripheral effect Effects 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 303
- 239000000463 material Substances 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供一种半导体结构的制造方法及半导体结构，包括：提供基底以及位于基底上分立的接触层；形成第二支撑层、第一牺牲层、第一支撑层和第二牺牲层；第二支撑层位于基底上，且还覆盖接触层；形成通孔，通孔贯穿第二牺牲层、第一支撑层和第一牺牲层，部分通孔还位于第二支撑层内，并露出接触层的顶面；剩余的第一支撑层作为牺牲部和支撑部，牺牲部和支撑部分别位于通孔相对的两侧；通孔露出的支撑部的厚度大于牺牲部的最小厚度；形成下电极，下电极覆盖通孔的侧壁和底部，下电极还与支撑部相接触；形成下电极后，去除第二牺牲层，并去除牺牲部以形成第一开口，还去除第一牺牲层。本发明实施例可以提高下电极的质量。
Description
技术领域
本发明实施例涉及半导体领域，特别涉及一种半导体结构的制造方法及半导体结构。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种广泛应用于计算机系统的半导体存储器，主要的作用原理是利用电容内存储电荷的多少来代表一个二进制比特(bit)。
电容包括上电极、下电极以及位于上电极和下电极之间的介质层。电容的质量与DRAM的性能存在密切的关系，然而现目前DRAM的生产工艺容易对电容的下电极造成损伤，还容易影响下电极的稳定性。因此，如何提高下电极的质量成为亟待解决的问题。
发明内容
本发明实施例提供一种半导体结构的制造方法及半导体结构，以提高下电极的质量。
为解决上述问题，本发明实施例提供一种半导体结构的制造方法，包括：提供基底以及位于所述基底上分立的接触层；形成层叠设置的第二支撑层、第一牺牲层、第一支撑层和第二牺牲层；所述第二支撑层位于所述基底上，且还覆盖所述接触层；形成通孔，所述通孔贯穿所述第二牺牲层、所述第一支撑层和所述第一牺牲层，部分所述通孔还位于所述第二支撑层内，并露出所述接触层的顶面；剩余的所述第一支撑层作为所述牺牲部和所述支撑部，所述牺牲部和所述支撑部分别位于所述通孔相对的两侧；在垂直于所述基底顶面的方向上，所述通孔露出的所述支撑部的厚度大于所述牺牲部的最小厚度；形成下电极，所述下电极覆盖所述通孔的侧壁和底部，所述下电极还与所述支撑部相接触；形成所述下电极后，去除第二牺牲层，并去除所述牺牲部以形成第一开口，还去除所述第一牺牲层。
另外，形成第一支撑层的步骤包括：形成覆盖所述第一牺牲层的初始第一支撑层；对所述初始第一支撑层进行图形化处理，以减小部分所述初始第一支撑层的厚度，剩余的所述初始第一支撑层作为所述第一支撑层。
另外，在垂直于所述基底顶面的方向上，整个所述牺牲部的厚度相同。
另外，相邻所述通孔之间的所述牺牲部包括相连的第一牺牲部和第二牺牲部，在垂直于所述基底顶面的方向上，所述第一牺牲部的厚度大于所述第二牺牲部的厚度。
另外，相邻所述通孔之间具有两个所述第一牺牲部以及一个所述第二牺牲部，所述第二牺牲部位于两个所述第一牺牲部之间，两个所述第一牺牲部分别被两个所述通孔露出。
另外，相邻所述通孔之间具有一个所述第一牺牲部以及一个所述第二牺牲部，所述第一牺牲部被一个所述通孔露出，所述第二牺牲部被另一所述通孔露出。
另外，在垂直于所述基底顶面的方向上，整个所述支撑部的厚度相同。
另外，相邻所述通孔之间的所述支撑部包括相连的第一支撑部和第二支撑部，在垂直于所述基底顶面的方向上，所述第一支撑部的厚度大于所述第二支撑部的厚度，所述第一支撑部被所述通孔露出。
另外，相邻所述通孔之间具有两个所述第一支撑部以及一个所述第二支撑部，所述第二支撑部位于两个所述第一支撑部之间，两个所述第一支撑部分别被两个所述通孔露出。
另外，相邻所述通孔之间具有一个所述第一支撑部以及一个所述第二支撑部，所述第一支撑部被一个所述通孔露出，所述第二支撑部被另一所述通孔露出。
另外，所述第二支撑层包括凸出部，且所述凸出部位于所述接触层的顶面；在形成所述通孔的步骤中，还刻蚀部分所述凸出部，以使所述通孔贯穿所述凸出部，并露出所述接触层的顶面；在形成所述下电极的步骤中，部分所述下电极还位于所述凸出部内。
另外，所述基底包括阵列区和外围区，所述接触层位于所述阵列区的所述基底上；形成所述第二支撑层的步骤包括：形成底层第二支撑层，所述底层第二支撑层位于所述基底上；在垂直于所述基底顶面的方向上，位于所述阵列区的所述底层第二支撑层的厚度等于位于所述外围区的所述底层第二支撑层的厚度，且所述底层第二支撑层低于所述接触层的顶面；形成上层第二支撑层，所述上层第二支撑层位于所述底层第二支撑层上，还位于所述接触层的顶面上；位于所述接触层顶面上的所述上层第二支撑层作为所述凸出部；所述凸出部的顶面高于位于所述外围区的所述上层第二支撑层的顶面；所述底层第二支撑层和所述上层第二支撑层构成所述第二支撑层。
另外，形成所述第二牺牲层后，还包括：形成覆盖所述第二牺牲层的第三支撑层；在形成所述通孔的过程中，还刻蚀部分所述第三支撑层，以使所述通孔贯穿所述第三支撑层；在形成所述下电极的过程中，部分所述下电极还位于所述第三支撑层内；形成所述下电极后，还包括：刻蚀部分所述第三支撑层，以形成第二开口，所述第二开口露出所述第二牺牲层，所述第二开口与所述牺牲部正对。
另外，去除所述第一牺牲层后，还包括：形成介质层，所述介质层覆盖所述下电极侧壁和底面；所述介质层还与所述支撑部相接触；形成所述介质层后，还包括：形成上电极，所述上电极覆盖所述介质层的表面；所述上电极、所述下电极和所述介质层构成电容。
本发明实施例还提供一种半导体结构，包括：基底，所述基底上具有分立的接触层；多个下电极，位于所述接触层上，且与所述接触层电连接；支撑部，所述支撑部与所述下电极的部分侧壁相接触，所述支撑部还所述基底相间隔；相邻所述下电极之间的所述支撑部包括相连的第一支撑部和第二支撑部，在垂直于所述基底顶面的方向上，所述第一支撑部的厚度大于所述第二支撑部，且所述第一支撑部与所述下电极相接触；第二支撑层，所述第二支撑层覆盖所述基底，还覆盖所述接触层，并与所述下电极的部分侧壁相接触。
另外，相邻所述下电极之间具有两个所述第一支撑部以及一个所述第二支撑部，所述第二支撑部位于两个所述第一支撑部之间，两个所述第一支撑部分别与两个所述下电极接触。
另外，相邻所述下电极之间具有一个所述第一支撑部以及一个所述第二支撑部，所述第一支撑部与一个所述下电极相接触，所述第二支撑部与另一所述下电极相接触。
另外，所述第二支撑层包括凸出部，且所述凸出部位于所述接触层的顶面；部分所述下电极还位于所述凸出部内。
另外，还包括：第三支撑层，所述第三支撑层与所述下电极的部分侧壁相接触，所述第三支撑层还位于所述支撑部上，且所述第三支撑层与所述支撑部相互间隔。
另外，还包括：介质层，所述介质层覆盖所述下电极侧壁和底面；所述介质层还与所述支撑部相接触；上电极，所述上电极覆盖所述介质层的表面；所述上电极、所述下电极和所述介质层构成电容。
本发明实施例提供的技术方案具有以下优点：
本发明实施例中，形成贯穿第二牺牲层、第一支撑层和第一牺牲层的通孔；剩余的第一支撑层作为牺牲部和支撑部，通孔露出的支撑部的厚度大于牺牲部的最小厚度；由于支撑部具有较大的厚度，因此支撑部与下电极具有较大的接触面积，能够降低下电极发生倒塌或倾斜的风险；由于牺牲部具有较小的厚度，因此能够缩短去除牺牲部的时间，进而减小对下电极造成的损伤，如此能够提高下电极的质量，进而能够提高电容的质量。
另外，第二支撑层包括凸出部，且凸出部位于接触层的顶面，部分下电极位于凸出部内。凸出部能够增大第二支撑层与下电极的接触面积，从而提高第二支撑层对下电极的支撑强度，进一步提高下电极的稳定性。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1-图2为一种半导体结构的制造方法中各步骤对应的结构示意图；
图3-图14为本发明实施例提供的半导体结构的制造方法中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，下电极的质量还有待进一步提升。图1-图2为一种半导体结构的制造方法中各步骤对应的结构示意图。参考图1，提供基底20，基底20上具有分立的接触层21，接触层21为电容接触层；基底20上还具有层叠设置的第二支撑层221和第一牺牲层231，第二支撑层221还覆盖接触层21；在第一牺牲层231上形成层叠设置的第一支撑层222、第二牺牲层232和第三支撑层223；形成贯穿第三支撑层223、第二牺牲层232、第一支撑层222和第一牺牲层231的通孔28，部分通孔28还位于第二支撑层221内；在通孔28的底部和侧壁形成电容的下电极24。
若第一支撑层222与下电极24的接触面积较小，则不利于下电极24的稳定性，下电极24容易发生坍塌或倾斜的问题。因此通常会增加第一支撑层222在垂直于基底20顶面的整体厚度，从而增加第一支撑层222与下电极24的接触面积，以提高下电极24的稳定性。
参考图2，刻蚀第三支撑层223，以形成开口，开口露出第二牺牲层232(参考图1)；去除第二牺牲层232后，沿着开口刻蚀第一支撑层222。
由前述可知，第一支撑层222的整体厚度较大，可以理解的是，厚度越大则刻蚀时间越长，从而会对下电极24的造成过多的损伤，尤其会对下电极24的顶部产生较大的损伤，并且下电极24会有坍塌或倾斜的风险，进而影响了DRAM的良率。
为解决上述问题，本发明实施例提供一种半导体结构的制造方法，包括：形成贯穿第二牺牲层、第一支撑层和第一牺牲层的通孔；剩余的第一支撑层作为牺牲部和支撑部，通孔露出的支撑部的厚度大于牺牲部的最小厚度；形成下电极后，去除牺牲部。由于支撑部具有较大的厚度，因此支撑部能够提高下电极的稳定性；由于牺牲部具有较小的厚度，因此去除牺牲部的时间较短，对下电极造成的损伤较小，进而能够提高电容的质量，从而提高DRAM的良率。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本发明一实施例提供一种半导体结构的制造方法，图3-图14为半导体结构的制造方法中各步骤对应的结构示意图，以下将结合附图进行具体说明。
参考图3，提供基底10以及位于基底10上分立的接触层11。
基底10可以包括阵列区和外围区，阵列区用于形成电容，外围区(未图示)用于形成外围控制电路。图3中仅示意出阵列区的基底10。基底10内还可以包括字线、位线以及有源区等结构。基底10的材料可以为半导体材料或绝缘材料，例如可以为硅、碳化硅、氮化硅、氧化硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上层锗化硅(SiGeOI)以及绝缘体上层锗(GeOI)等。
接触层11位于阵列区的基底10上。本实施例中，接触层11为电容接触层，后续形成的电容与接触层11电连接。接触层11可以包括上层接触层和下层接触层，且上层接触层和下层接触层相互错开，通过接触层11双层结构的设计，可以使得后续形成的电容具有更加密集的排布方式。可以理解的是，在其他实施例中，接触层也可以为单层结构。
接触层11的材料可以为铜、金、银、钨或多晶硅。
参考图3-图7，形成层叠设置的第二支撑层12、第一牺牲层14、第一支撑层13和第二牺牲层15；第二支撑层12位于基底10上，且还覆盖接触层11。
以下将对第二支撑层12、第一牺牲层14、第一支撑层13和第二牺牲层15的形成步骤进行详细说明。
参考图3-图5，在基底10上形成第二支撑层12，第二支撑层12包括凸出部123，且凸出部123位于接触层11的顶面。
后续将会形成贯穿凸出部123的通孔，且在通孔的侧壁形成下电极，即部分下电极位于凸出部123内。凸出部123能够增大第二支撑层12与下电极的接触面积，从而提高第二支撑层12对下电极的支撑强度，以降低下电极发生倾斜或倒塌的风险，进而提高下电极的稳定性。
第二支撑层12的材料为绝缘材料，且具有较大的硬度，如此可以进一步提高支撑下电极的牢固性。第二支撑层12的材料可以为氮化硅、碳氮化硅或氮氧化硅。
具体地，参考图3-图4，形成底层第二支撑层121，底层第二支撑层121位于基底10上；在垂直于基底10顶面的方向上，位于阵列区的底层第二支撑层121的厚度等于位于外围区的底层第二支撑层121的厚度，且底层第二支撑层121低于接触层11的顶面。
底层第二支撑层121低于接触层11的顶面，从而使得接触层11相对于底层第二支撑层121凸出；后续沉积上层第二支撑层的材料时，上层第二支撑层的材料可以附着于接触层11的顶面，从而形成与接触层11形貌相似的凸出部123；而外围区的基底10上不具有接触层11，因此，后续在沉积上层第二支撑层的材料时，外围区可以形成厚度较小且平坦的上层第二支撑层。进一步地，参考图3，形成覆盖接触层11的初始底层第二支撑层1211。
本实施例中，通过化学气相沉积法形成初始底层第二支撑层1211，并采用化学机械研磨法对初始底层第二支撑层1211进行平坦化处理。
参考图4，对初始底层第二支撑层1211进行回刻，以形成底层第二支撑层121，底层第二支撑层121的顶面低于接触层11的顶面，且外围区的底层第二支撑层121的顶面与阵列区的底层第二支撑层121的顶面齐平。
参考图5，形成上层第二支撑层122，上层第二支撑层122位于底层第二支撑层121上，还位于接触层11的顶面上；位于接触层11顶面上的上层第二支撑层122作为凸出部123；凸出部123的顶面高于位于外围区的上层第二支撑层122的顶面。
底层第二支撑层121和上层第二支撑层122构成第二支撑层12。本实施例中，先形成底层第二支撑层121，再形成上层第二支撑层122，可以保证在阵列区形成厚度较大的凸出部123，同时也不会过多地增加位于外围区的第二支撑层12的厚度，进而避免影响外围区的后续工艺流程；并且上述步骤并不需要形成掩膜，生产工艺较为简单。
本实施例中，通过原子层沉积工艺形成上层第二支撑层122，在其他实施例中，也可以通过化学气相沉积工艺形成上层第二支撑层。
可以理解的是，在其他实施例中，也可以先在外围区和阵列区同时形成较厚的第二支撑层，然后在阵列区的第二支撑层上形成掩膜，最后刻蚀外围区的第二支撑层，以减小位于外围区的第二支撑的厚度。也就是说，位于阵列区的第二支撑层也可以为单层结构。
本实施例中，凸出部123为多个，且每一凸出部123对应一个接触层11，相邻凸出部123之间具有凹槽。可以理解的是，凹槽可以减小第二支撑层12所占据的空间位置，当后续形成上电极和介质层后，部分介质层可以位于凹槽内，部分上电极可以位于介质层上，且部分上电极与凹槽正对，即凹槽可以增大上电极所占据位置，如此，上电极的总电阻较小，从而可以提高半导体结构的运行速率。在其他实施例中，凸出部也可以为一个，且一个凸出部覆盖所有接触层，即凸出部不具有凹槽。
参考图6，形成位于第二支撑层12上的第一牺牲层14。
第一牺牲层14的材料可以为氧化硅、碳化硅或碳氧化硅。本实施例中，形成第一牺牲层14的方法为化学气相沉积法，在其他实施例中，也可以通过旋转涂敷工艺形成第一牺牲层。
参考图6-图7，形成位于第一牺牲层14上的第一支撑层13。
具体地，参考图6，形成覆盖第一牺牲层14的初始第一支撑层131。
在垂直于基底10顶面的方向上，整个初始第一支撑层131具有均匀的厚度。初始第一支撑层131的材料可以为氮化硅、碳氮化硅或氮氧化硅。本实施例中，通过化学气相沉积法形成第一支撑层131。
参考图7，对初始第一支撑层131(参考图6)进行图形化处理，以减小部分初始第一支撑层131的厚度，剩余的初始第一支撑层131作为第一支撑层13。
具体地，部分厚度被减小的初始第一支撑层131形成了凹陷部，而部分厚度不变的初始第一支撑层131形成了凸起部。
可以理解的是，在垂直凸起部侧壁的方向上，凸起部的宽度、凹陷部的宽度以及凸起部和凹陷部的排列方式，均与后续形成的支撑部和牺牲部的形状有关。因此，可以根据最终所需形成的支撑部和牺牲部的形状来设计凸起部和凹陷部排列方式、凸起部的宽度以及凹陷部的宽度。图7中所示的凸起部与接触层11正对，即后续形成通孔时去除的第一支撑层13为厚度较大的凸起部；凸起部的宽度大于接触层11的顶面宽度，即形成通孔后，将会有剩余的凸起部位于通孔的两侧。在其他实施例中，还可以是凹陷部与接触层正对，即后续形成通孔时去除的第一支撑层为厚度较小的凹陷部。
本实施例中，通过光刻以及干法刻蚀对初始第一支撑层131进行图形化处理。
继续参考图7，在第一支撑层13上形成第二牺牲层15。
第二牺牲层15的材料可以与第一牺牲层14的材料相同。第二牺牲层15的材料可以为氧化硅、碳化硅或碳氧化硅。本实施例中，形成第二牺牲层15的方法为化学气相沉积法，在其他实施例中，也可以通过旋转涂敷工艺形成第二牺牲层。
继续参考图7，本实施例中，还可以形成覆盖第二牺牲层15的第三支撑层16。
第三支撑层16的材料可以为氮化硅、碳氮化硅或氮氧化硅。本实施例中，通过化学气相沉积法形成第三支撑层16。
参考图8-图10，形成通孔18，通孔18贯穿第二牺牲层15、第一支撑层13(参考图7)和第一牺牲层14，部分通孔18还位于第二支撑层12内，并露出接触层11的顶面。
本实施例中，在刻蚀第二牺牲层15之前，还刻蚀部分第三支撑层16，相应的，通孔18还贯穿第三支撑层16。
本实施例中，通过干法刻蚀形成通孔18，后续将会在通孔18的侧壁和底部形成下电极。
剩余的第一支撑层13(参考图7)作为牺牲部132和支撑部135，牺牲部132和支撑部135分别位于通孔18相对的两侧；在垂直于基底10顶面的方向上，通孔18露出的支撑部135的厚度大于牺牲部132的最小厚度。
通孔18露出了支撑部135的侧壁，支撑部135被露出的侧壁将与后续形成的下电极相接触。可以理解的是，本实施例中，通孔18露出的支撑部135的厚度大于牺牲部132的最小厚度，即被露出的支撑部135具有较大的厚度，牺牲部132具有较小的厚度；进一步地，厚度较大的支撑部135与下电极具有较大的接触面积，如此，可以增加下电极的稳定性，降低下电极发生坍塌或倾斜的风险；牺牲部132将会在下电极形成后被去除，因此，厚度较小的牺牲部132可以缩短刻蚀时间，从而降低对下电极造成的损伤。
以下将对支撑部135和牺牲部132的形状进行具体说明。
本实施例中，参考图8-图9，相邻通孔18之间的支撑部135包括相连的第一支撑部136和第二支撑部137，在垂直于基底10顶面的方向上，第一支撑部136的厚度大于第二支撑部137的厚度，第一支撑部136被通孔18露出。即第一支撑部136对应于通孔18形成之前第一支撑层13的凸起部，而第二支撑部137对应于通孔18形成之前第一支撑层13的凹陷部。
第一支撑部136被通孔露出，即后续形成的下电极与第一支撑部136接触；相比于第二支撑部137，第一支撑部136具有较大的厚度，因此第一支撑部136与下电极具有较大的接触面积，能够提高下电极的稳定性。
此外，由于第一支撑部136和第二支撑部137存在厚度差，因此，相比于厚度均匀的支撑部136，具有第一支撑部136和第二支撑部137的支撑部135的表面积更大，如此，能够增大支撑部135与介质层的接触面积，从而能够进一步提高对介质层支撑的稳定性。
相邻通孔18之间的牺牲部132包括相连的第一牺牲部133和第二牺牲部134，在垂直于基底10顶面的方向上，第一牺牲部133的厚度大于第二牺牲部134的厚度。即第一牺牲部133对应于通孔18形成之前第一支撑层13的凸起部，而第二牺牲部134对应于通孔18形成之前第一支撑层13的凹陷部。
较小厚度的第二牺牲部134能够在一定程度上减小刻蚀时间，降低对下电极的损伤。
本实施例中，牺牲部132与支撑部135的形状一样，如此，可以简化二者的形状设计，并且降低光刻的难度，在其他实施例中，牺牲部也可以与支撑部的形状不同，只要满足被通孔露出的支撑部的厚度大于牺牲部的最小厚度即可。
在一个例子中，参考图8，相邻通孔18之间具有两个第一支撑部136以及一个第二支撑部137，第二支撑部137位于两个第一支撑部136之间，两个第一支撑部136分别被两个通孔18露出。
相邻通孔18之间具有两个第一牺牲部133以及一个第二牺牲部134，第二牺牲部134位于两个第一牺牲部133之间，两个第一牺牲部133分别被两个通孔18露出。
更进一步地，被通孔18露出的第一支撑部136的厚度大于第二牺牲部134的厚度，即被通孔18露出的支撑部135的厚度大于牺牲部132的最小厚度。
由于支撑部135与其两侧的下电极都具有较大的接触面积，因此能够较大程度地提高下电极的稳定性；另外，较小厚度的第二牺牲部134能够缩短刻蚀时间，进而减小对下电极的损伤。
在另一个例子中，参考图9，相邻通孔18之间具有一个第一支撑部136以及一个第二支撑部137，第一支撑部136被一个通孔18露出，第二支撑部137被另一通孔18露出。
相邻通孔18之间具有一个第一牺牲部133以及一个第二牺牲部134，第一牺牲部133被一个通孔18露出，第二牺牲部134被另一通孔18露出。
更进一步地，被通孔18露出的第一支撑部136的厚度大于第二牺牲部134的厚度，即被通孔18露出的支撑部135的厚度大于牺牲部132的最小厚度。
支撑部135与一侧的下电极具有较大的接触面积，也能够提高下电极的稳定性；另外，较小厚度的第二牺牲部134能够缩短刻蚀时间，进而减小对下电极的损伤。
参考图10，在其他实施例中，在垂直于基底10顶面的方向上，整个支撑部135的厚度相同。在垂直于基底10顶面的方向上，整个牺牲部132的厚度相同。
更进一步地，支撑部135的厚度大于牺牲部132的厚度，也即被通孔18露出的支撑部135的厚度大于牺牲部132的最小厚度。可以理解的是，支撑部135对应于通孔18形成之前第一支撑层13的凸起部，而牺牲部132对应于通孔18形成之前第一支撑层13的凹陷部。
由于支撑部135和牺牲部132都具有均匀的厚度，因此能够简化生产工艺。
可以理解的是，上述例子中支撑部135的三种形状可以与牺牲部132的三种形状进行组合，只要满足被通孔18露出的支撑部135的厚度大于牺牲部132的最小厚度即可。
参考图11，形成下电极17，下电极17覆盖通孔18的侧壁和底部，下电极17还与支撑部135相接触。部分下电极17还位于第二支撑层12的凸出部123内。
由前述可知，由于与下电极17相接触的支撑部135具有较大的厚度，因此支撑部135能够提高下电极17的稳定性。
本实施例中，通过物理气相沉积法形成下电极17，在其他实施例中，也可以采用化学气相沉积法形成下电极。下电极17的材料可以为氮化钛。
继续参考图11，形成下电极17后，刻蚀部分第三支撑层16，以形成第二开口194，第二开口194露出第二牺牲层15(参考图8)，第二开口194与牺牲部132(参考图8)正对。本实施例中，通过干法刻蚀以去除部分第三支撑层16。
形成第二开口194后，去除第二牺牲层15(参考图8)，本实施例中，通过湿法刻蚀去除第二牺牲层15，在其他实施例中，也可以通过干法刻蚀去除第二牺牲层。
去除第二牺牲层15后，去除牺牲部132(参考图8)以形成第一开口193，本实施例中，通过干法刻蚀去除牺牲部132。由前述可知，牺牲部132的整体厚度或者部分厚度较小，因此，在刻蚀牺牲部132的过程中，刻蚀时间较短，刻蚀气体对下电极造成的损伤较小。
去除牺牲部132后，去除第一牺牲层14(参考图8)。本实施例中，通过湿法刻蚀去除第一牺牲层14，在其他实施例中，也可以通过干法刻蚀去除第一牺牲层。
参考图12-图13，形成介质层191，介质层191覆盖下电极17侧壁和底面；介质层191还与支撑部135相接触。
可以理解的是，在本实施例中，由于支撑部135包括第一支撑部136和第二支撑部137，且第一支撑部136与第二支撑部137存在厚度差；因此，相比于图14中均匀厚度的支撑部135，本实施例中，介质层191与支撑部135的接触面积更大，从而使得介质层191的稳定性更大。
本实施例中，形成介质层191的方法为化学气相沉积法，在其他实施例中，还可以通过物理气相沉积法形成介质层。介质层191的材料可以为氧化硅、氧化铝或氧化钛。
继续参考图12-图13，形成上电极192，上电极192覆盖介质层191的表面。
相比于图14中均匀厚度的支撑部135，本实施例中，由于第一支撑部136和第二支撑部137存在厚度差，因此上电极192可以占据更大的空间位置，进而具有更小的电阻，从而提高半导体结构的运行速率。
此外，本实施例中的上电极192填充满通孔，在其他实施例中，上电极也可以只覆盖介质层的侧壁。
本实施例中，通过物理气相沉积法形成上电极192，在其他实施例中，也可以采用化学气相沉积法形成上电极。上电极192的材料可以为氮化钛。
上电极192、下电极17和介质层191构成电容。
综上所述，本实施例中，通孔18露出的支撑部135的厚度大于牺牲部132的最小厚度；由于支撑部135具有较大的厚度，因此支撑部135能够提高下电极17的稳定性；由于牺牲部132具有较小的厚度，因此去除牺牲部132的时间较短，对下电极17造成的损伤较小，进而能够提高电容的质量，从而提高DRAM的良率。
本发明另一实施例提供一种半导体结构，本实施例提供的半导体结构可通过前一实施例提供的半导体结构的制造方法形成，图12-图13为本实施例提供的半导体结构的示意图，参考图12-图13，半导体结构包括：基底10，基底10上具有分立的接触层11；多个下电极17，位于接触层11上，且与接触层11电连接；支撑部135，支撑部135与下电极17的部分侧壁相接触，支撑部135还基底10相间隔；相邻下电极17之间的支撑部135包括相连的第一支撑部136和第二支撑部137，在垂直于基底10顶面的方向上，第一支撑部136的厚度大于第二支撑部137的厚度，且第一支撑部136与下电极17相接触；第二支撑层12，第二支撑层12覆盖基底10，还覆盖接触层11，并与下电极17的部分侧壁相接触。有关半导体结构的材料的说明请参考前一实施例，在此不再赘述。
以下将结合附图进行具体说明。
参考图12，基底10可以包括阵列区和外围区，阵列区用于形成电容，外围区(未图示)用于形成控制电路。图3中仅示意出阵列区的基底10。基底10内还可以包括字线、位线以及有源区等结构。
接触层11位于阵列区的基底10上。本实施例中，接触层11为电容接触层。
每一下电极17与一个接触层11电连接。下电极17包括依次相连的底部、中部和顶部，且下电极17的底部与接触层11相接触。
支撑部135与下电极17中部的侧壁相接触，支撑部135用于支撑下电极17，以提高下电极17的稳定性。支撑部135包括第一支撑部136和第二支撑部137，且在垂直于基底10顶面的方向上，第一支撑部136的厚度大于第二支撑部137的厚度，因此第一支撑部136与下电极17接触，能够降低下电极17发生倾斜或倒塌的风险。
以下将对支撑部135的两个例子进行详细说明。
本实施例中，参考图12，相邻下电极17之间具有两个第一支撑部136以及一个第二支撑部137，第二支撑部137位于两个第一支撑部136之间，两个第一支撑部136分别与两个下电极17接触。由于支撑部135同时与其两侧的下电极17都具有较大的接触面积，因此，能够进一步增大下电极17的稳定性。
在其他实施例，参考图13，相邻下电极17之间具有一个第一支撑部136以及一个第二支撑部137，第一支撑部136与一个下电极17相接触，第二支撑部137与另一下电极17相接触。由于支撑部135与其一侧的下电极17具有较大的接触面积，因此，能够在一定程度上增大下电极17的稳定性。
继续参考图12和图13，第二支撑层12覆盖基底10，还覆盖接触层11；第二支撑层12包括凸出部123，且凸出部123位于接触层11的顶面；部分下电极17还位于凸出部123内。
凸出部123能够增大第二支撑层12与下电极17的接触面积，从而提高第二支撑层12对下电极17的支撑强度，以降低下电极17发生倾斜或倒塌的风险，进而提高下电极17的稳定性。
本实施例中，凸出部123为多个，且每一凸出部123对应一个接触层11。在其他实施例中，凸出部也可以为一个，且一个凸出部覆盖所有接触层。进一步地，凸出部123的顶面高于位于外围区的第二支撑层12的顶面。
半导体结构还包括：第三支撑层16，第三支撑层16与下电极17的部分侧壁相接触，第三支撑层16还位于支撑部135上，且第三支撑层16与支撑部135相互间隔。即第三支撑层16与下电极17的顶部侧壁相接触，第三支撑层16能够支撑下电极17的顶部，从而进一步提高下电极17的稳定性。
半导体结构还包括：介质层191，介质层191覆盖下电极17侧壁和底面；介质层191还与支撑部135相接触。
半导体结构还包括：上电极192，上电极192覆盖介质层12的表面。
在本实施例中，由于支撑部135包括第一支撑部136和第二支撑部137，且第一支撑部136与第二支撑部137存在厚度差，因此，相比于图14中均匀厚度的支撑部135，本实施例中，介质层191与支撑部135的接触面积更大，从而使得介质层191的稳定性更大。
上电极192、下电极17和介质层191构成电容。
综上所述，本实施例中，第一支撑部136的厚度大于第二支撑部137的厚度，且第一支撑部136与下电极17相接触，因此，第一支撑部136与下电极17具有更大的接触面积，进而能够提高下电极17的稳定性。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (20)
1.一种半导体结构的制造方法，其特征在于，包括：
提供基底以及位于所述基底上分立的接触层；
形成层叠设置的第二支撑层、第一牺牲层、第一支撑层和第二牺牲层；所述第二支撑层位于所述基底上，且还覆盖所述接触层；
形成通孔，所述通孔贯穿所述第二牺牲层、所述第一支撑层和所述第一牺牲层，部分所述通孔还位于所述第二支撑层内，并露出所述接触层的顶面；剩余的所述第一支撑层作为所述牺牲部和所述支撑部，所述牺牲部和所述支撑部分别位于所述通孔相对的两侧；在垂直于所述基底顶面的方向上，所述通孔露出的所述支撑部的厚度大于所述牺牲部的最小厚度；
形成下电极，所述下电极覆盖所述通孔的侧壁和底部，所述下电极还与所述支撑部相接触；形成所述下电极后，去除所述第二牺牲层，并去除所述牺牲部以形成第一开口，还去除所述第一牺牲层。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第一支撑层的步骤包括：形成覆盖所述第一牺牲层的初始第一支撑层；对所述初始第一支撑层进行图形化处理，以减小部分所述初始第一支撑层的厚度，剩余的所述初始第一支撑层作为所述第一支撑层。
3.根据权利要求1所述的半导体结构的制造方法，其特征在于，在垂直于所述基底顶面的方向上，整个所述牺牲部的厚度相同。
4.根据权利要求1所述的半导体结构的制造方法，其特征在于，相邻所述通孔之间的所述牺牲部包括相连的第一牺牲部和第二牺牲部，在垂直于所述基底顶面的方向上，所述第一牺牲部的厚度大于所述第二牺牲部的厚度。
5.根据权利要求4所述的半导体结构的制造方法，其特征在于，相邻所述通孔之间具有两个所述第一牺牲部以及一个所述第二牺牲部，所述第二牺牲部位于两个所述第一牺牲部之间，两个所述第一牺牲部分别被两个所述通孔露出。
6.根据权利要求4所述的半导体结构的制造方法，其特征在于，相邻所述通孔之间具有一个所述第一牺牲部以及一个所述第二牺牲部，所述第一牺牲部被一个所述通孔露出，所述第二牺牲部被另一所述通孔露出。
7.根据权利要求1所述的半导体结构的制造方法，其特征在于，在垂直于所述基底顶面的方向上，整个所述支撑部的厚度相同。
8.根据权利要求1所述的半导体结构的制造方法，其特征在于，相邻所述通孔之间的所述支撑部包括相连的第一支撑部和第二支撑部，在垂直于所述基底顶面的方向上，所述第一支撑部的厚度大于所述第二支撑部的厚度，所述第一支撑部被所述通孔露出。
9.根据权利要求8所述的半导体结构的制造方法，其特征在于，相邻所述通孔之间具有两个所述第一支撑部以及一个所述第二支撑部，所述第二支撑部位于两个所述第一支撑部之间，两个所述第一支撑部分别被两个所述通孔露出。
10.根据权利要求8所述的半导体结构的制造方法，其特征在于，相邻所述通孔之间具有一个所述第一支撑部以及一个所述第二支撑部，所述第一支撑部被一个所述通孔露出，所述第二支撑部被另一所述通孔露出。
11.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述第二支撑层包括凸出部，且所述凸出部位于所述接触层的顶面；
在形成所述通孔的步骤中，还刻蚀部分所述凸出部，以使所述通孔贯穿所述凸出部，并露出所述接触层的顶面；
在形成所述下电极的步骤中，部分所述下电极还位于所述凸出部内。
12.根据权利要求11所述的半导体结构的制造方法，其特征在于，所述基底包括阵列区和外围区，所述接触层位于所述阵列区的所述基底上；
形成所述第二支撑层的步骤包括：
形成底层第二支撑层，所述底层第二支撑层位于所述基底上；在垂直于所述基底顶面的方向上，位于所述阵列区的所述底层第二支撑层的厚度等于位于所述外围区的所述底层第二支撑层的厚度，且所述底层第二支撑层的顶面低于所述接触层的顶面；
形成上层第二支撑层，所述上层第二支撑层位于所述底层第二支撑层上，还位于所述接触层的顶面上；位于所述接触层顶面上的所述上层第二支撑层作为所述凸出部；所述凸出部的顶面高于位于所述外围区的所述上层第二支撑层的顶面；
所述底层第二支撑层和所述上层第二支撑层构成所述第二支撑层。
13.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述第二牺牲层后，还包括：形成覆盖所述第二牺牲层的第三支撑层；
在形成所述通孔的过程中，还刻蚀部分所述第三支撑层，以使所述通孔贯穿所述第三支撑层；
在形成所述下电极的过程中，部分所述下电极还位于所述第三支撑层内；
形成所述下电极后，还包括：刻蚀部分所述第三支撑层，以形成第二开口，所述第二开口露出所述第二牺牲层，所述第二开口与所述牺牲部正对。
14.根据权利要求1所述的半导体结构的制造方法，其特征在于，去除所述第一牺牲层后，还包括：形成介质层，所述介质层覆盖所述下电极侧壁和底面；所述介质层还与所述支撑部相接触；
形成所述介质层后，还包括：形成上电极，所述上电极覆盖所述介质层的表面；
所述上电极、所述下电极和所述介质层构成电容。
15.一种半导体结构，其特征在于，包括：
基底，所述基底上具有分立的接触层；
多个下电极，位于所述接触层上，且与所述接触层电连接；
支撑部，所述支撑部与所述下电极的部分侧壁相接触，所述支撑部还与所述基底相间隔；
相邻所述下电极之间的所述支撑部包括相连的第一支撑部和第二支撑部，在垂直于所述基底顶面的方向上，所述第一支撑部的厚度大于所述第二支撑部的厚度，且所述第一支撑部与所述下电极相接触；
第二支撑层，所述第二支撑层覆盖所述基底，还覆盖所述接触层，并与所述下电极的部分侧壁相接触。
16.根据权利要求15所述的半导体结构，其特征在于，相邻所述下电极之间具有两个所述第一支撑部以及一个所述第二支撑部，所述第二支撑部位于两个所述第一支撑部之间，两个所述第一支撑部分别与两个所述下电极接触。
17.根据权利要求15所述的半导体结构，其特征在于，相邻所述下电极之间具有一个所述第一支撑部以及一个所述第二支撑部，所述第一支撑部与一个所述下电极相接触，所述第二支撑部与另一所述下电极相接触。
18.根据权利要求15所述的半导体结构，其特征在于，所述第二支撑层包括凸出部，且所述凸出部位于所述接触层的顶面；部分所述下电极还位于所述凸出部内。
19.根据权利要求15所述的半导体结构，其特征在于，还包括：第三支撑层，所述第三支撑层与所述下电极的部分侧壁相接触，所述第三支撑层还位于所述支撑部上，且所述第三支撑层与所述支撑部相互间隔。
20.根据权利要求15所述的半导体结构，其特征在于，还包括：介质层，所述介质层覆盖所述下电极侧壁和底面；所述介质层还与所述支撑部相接触；
上电极，所述上电极覆盖所述介质层的表面；
所述上电极、所述下电极和所述介质层构成电容。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110429882.3A CN115223947B (zh) | 2021-04-21 | 半导体结构的制造方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110429882.3A CN115223947B (zh) | 2021-04-21 | 半导体结构的制造方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115223947A true CN115223947A (zh) | 2022-10-21 |
| CN115223947B CN115223947B (zh) | 2024-06-21 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117500365A (zh) * | 2023-12-29 | 2024-02-02 | 长鑫新桥存储技术有限公司 | 电容器的制备方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130005110A1 (en) * | 2011-06-30 | 2013-01-03 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| US20130161786A1 (en) * | 2011-12-21 | 2013-06-27 | Nan Ya Technology Corporation | Capacitor array and method of fabricating the same |
| US20130250477A1 (en) * | 2012-03-23 | 2013-09-26 | Samsung Electronics Co., Ltd. | Capacitor structures and methods of forming the same |
| US20150214233A1 (en) * | 2014-01-29 | 2015-07-30 | Inotera Memories, Inc. | Manufacturing method of capacitor lower electrode and semiconductor storage device using the same |
| CN108010913A (zh) * | 2017-12-29 | 2018-05-08 | 睿力集成电路有限公司 | 半导体存储器结构及其制备方法 |
| US20180166449A1 (en) * | 2016-12-09 | 2018-06-14 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN108550569A (zh) * | 2018-06-07 | 2018-09-18 | 睿力集成电路有限公司 | 半导体集成电路的电容装置及其制作方法 |
| CN208271892U (zh) * | 2018-03-14 | 2018-12-21 | 睿力集成电路有限公司 | 半导体存储器件结构 |
| CN208271885U (zh) * | 2018-06-07 | 2018-12-21 | 长鑫存储技术有限公司 | 半导体电容装置 |
| TW201904077A (zh) * | 2017-06-09 | 2019-01-16 | 華邦電子股份有限公司 | 電容器結構及其製造方法 |
| KR20190076820A (ko) * | 2017-12-22 | 2019-07-02 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| CN109994449A (zh) * | 2018-01-03 | 2019-07-09 | 三星电子株式会社 | 具有支撑图案的半导体器件 |
| CN110957304A (zh) * | 2018-09-27 | 2020-04-03 | 长鑫存储技术有限公司 | 一种电容器结构及其制造方法 |
| CN112185886A (zh) * | 2019-07-05 | 2021-01-05 | 长鑫存储技术有限公司 | 电容阵列及其制备方法、存储装置 |
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130005110A1 (en) * | 2011-06-30 | 2013-01-03 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| US20130161786A1 (en) * | 2011-12-21 | 2013-06-27 | Nan Ya Technology Corporation | Capacitor array and method of fabricating the same |
| US20130250477A1 (en) * | 2012-03-23 | 2013-09-26 | Samsung Electronics Co., Ltd. | Capacitor structures and methods of forming the same |
| US20150214233A1 (en) * | 2014-01-29 | 2015-07-30 | Inotera Memories, Inc. | Manufacturing method of capacitor lower electrode and semiconductor storage device using the same |
| US20180166449A1 (en) * | 2016-12-09 | 2018-06-14 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN108231772A (zh) * | 2016-12-09 | 2018-06-29 | 三星电子株式会社 | 半导体器件及制造其的方法 |
| TW201904077A (zh) * | 2017-06-09 | 2019-01-16 | 華邦電子股份有限公司 | 電容器結構及其製造方法 |
| KR20190076820A (ko) * | 2017-12-22 | 2019-07-02 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| CN108010913A (zh) * | 2017-12-29 | 2018-05-08 | 睿力集成电路有限公司 | 半导体存储器结构及其制备方法 |
| CN109994449A (zh) * | 2018-01-03 | 2019-07-09 | 三星电子株式会社 | 具有支撑图案的半导体器件 |
| CN208271892U (zh) * | 2018-03-14 | 2018-12-21 | 睿力集成电路有限公司 | 半导体存储器件结构 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN108550569A (zh) * | 2018-06-07 | 2018-09-18 | 睿力集成电路有限公司 | 半导体集成电路的电容装置及其制作方法 |
| CN208271885U (zh) * | 2018-06-07 | 2018-12-21 | 长鑫存储技术有限公司 | 半导体电容装置 |
| CN108538822A (zh) * | 2018-06-07 | 2018-09-14 | 睿力集成电路有限公司 | 半导体电容装置及其制作方法 |
| CN110957304A (zh) * | 2018-09-27 | 2020-04-03 | 长鑫存储技术有限公司 | 一种电容器结构及其制造方法 |
| CN112185886A (zh) * | 2019-07-05 | 2021-01-05 | 长鑫存储技术有限公司 | 电容阵列及其制备方法、存储装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117500365A (zh) * | 2023-12-29 | 2024-02-02 | 长鑫新桥存储技术有限公司 | 电容器的制备方法 |
| CN117500365B (zh) * | 2023-12-29 | 2024-05-10 | 长鑫新桥存储技术有限公司 | 电容器的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4900987B2 (ja) | 半導体装置及びその製造方法 | |
| CN112908968B (zh) | 半导体存储器中的电容及其制备方法 | |
| KR20100087915A (ko) | 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법 | |
| KR102406583B1 (ko) | 반도체 장치 | |
| US10043810B1 (en) | Dynamic random access memory and method of fabricating the same | |
| WO2022170730A1 (zh) | 半导体结构的制造方法及半导体结构 | |
| JPH1074905A (ja) | 半導体装置の製造方法 | |
| US11843026B2 (en) | Method for manufacturing semiconductor structure and semiconductor structure | |
| CN111785719A (zh) | 半导体存储器、其制作方法及电子设备 | |
| US20120205810A1 (en) | Semiconductor device and fabricating method thereof | |
| US6909592B2 (en) | Thin film capacitor and fabrication method thereof | |
| CN113707611B (zh) | 存储器的形成方法及存储器 | |
| US7713832B2 (en) | Semiconductor device and method of fabricating the same | |
| CN115223947B (zh) | 半导体结构的制造方法及半导体结构 | |
| KR100522544B1 (ko) | 캐패시터를 구비하는 반도체 장치 및 그 제조 방법 | |
| CN115223947A (zh) | 半导体结构的制造方法及半导体结构 | |
| CN116507113A (zh) | 半导体结构的制作方法及半导体结构 | |
| CN113097140A (zh) | 半导体结构的制备方法及半导体结构 | |
| US6207496B1 (en) | Method of forming capacitor of semiconductor device | |
| CN117500365B (zh) | 电容器的制备方法 | |
| US20230187351A1 (en) | Three-dimensional memory device and method for forming the same | |
| US20230301071A1 (en) | Memory and method for manufacturing same | |
| KR100480602B1 (ko) | 반도체 메모리 소자 및 그 제조방법 | |
| US20230012005A1 (en) | Method for manufacturing semiconductor structure and same | |
| CN114639638B (zh) | 半导体结构的制作方法及半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |