KR100522544B1 - 캐패시터를 구비하는 반도체 장치 및 그 제조 방법 - Google Patents

캐패시터를 구비하는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100522544B1
KR100522544B1 KR10-2003-0020989A KR20030020989A KR100522544B1 KR 100522544 B1 KR100522544 B1 KR 100522544B1 KR 20030020989 A KR20030020989 A KR 20030020989A KR 100522544 B1 KR100522544 B1 KR 100522544B1
Authority
KR
South Korea
Prior art keywords
storage node
pad
shaped storage
forming
cup
Prior art date
Application number
KR10-2003-0020989A
Other languages
English (en)
Other versions
KR20040086649A (ko
Inventor
이재구
정태영
박제민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0020989A priority Critical patent/KR100522544B1/ko
Priority to TW092116678A priority patent/TWI291231B/zh
Priority to CNB031478204A priority patent/CN100468738C/zh
Priority to JP2003188404A priority patent/JP2004311918A/ja
Priority to DE10348200A priority patent/DE10348200A1/de
Priority to GB0324534A priority patent/GB2400236B/en
Publication of KR20040086649A publication Critical patent/KR20040086649A/ko
Application granted granted Critical
Publication of KR100522544B1 publication Critical patent/KR100522544B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

신뢰성 있고 견고한 스토리지 노드를 포함하는 캐패시터를 구비하는 반도체 장치 및 그 제조 방법이 제공된다. 상기 반도체 장치는 반도체 기판 및 반도체 기판 상에 형성된 층간 절연막을 포함한다. 층간 절연막은 절연막 내에 형성된 콘택 패드를 포함한다. 캐패시터의 하부 전극은 상기 콘택 패드에 전기적으로 연결된다. 캐패시터 하부 전극은 상기 콘택 패드에 전기적으로 연결된 패드 형상의 스토리지 노드 및 상기 패드 형상의 스토리지 노드 상에 배열된 컵 형상의 스토리지 노드를 포함한다. 이러한 방법으로 낫 오픈 콘택(not open contact)은 감소시키면서 캐패시턴스를 증가시킬 수 있으며, 스토리지 노드의 기울어짐(leaning)도 크게 감소시킬 수 있다.

Description

캐패시터를 구비하는 반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE HAVING A CAPACITOR AND METHOD OF FABRICATING SAME}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 캐패시터 구조물 및 그 제조 방법에 관한 것이다.
최근의 많은 집적 회로는 캐패시터를 필요로 한다. 예를 들면, DRAM(dynamic random access memory) 장치에서, 캐패시터는 중요한 데이터 저장 기능을 수행한다. DRAM과 기타 메모리 장치가 고도로 집적화되면서, 이러한 캐패시터의 저장 용량을 증가시키기 위한 새로운 제조 기술이 요구되고 있다. 그러나, 요구되는 캐패시턴스를 확보하는 것은 더욱 쉽지 않게 되고 있다. 적절한 캐패시턴스는 데이터 저장, 리프레시(refresh) 효과 및 일정한 동작 특성 등과 같이 장치가 적절한 특성을 가지는 데에 있어 중요한 요소가 된다.
캐패시턴스를 향상시키기 위하여, 반도체 기술은 3차원 구조를 가지는 캐패시터 전극의 개발에 초점을 맞추어 왔다. 이러한 점은 캐패시터의 캐패시턴스가 캐패시터 전극의 표면적에 직접적으로 비례하기 때문이다. 이에 따라, 반도체 제조 기술은 셀 캐패시터 전극 또는 스토리지 노드의 높이를 증가시킴으로써 유효 표면적을 증가시키도록 개발되어 왔다.
도 1은 종래 기술에 따른 디자인 룰에 대한 스토리지 노드 높이의 관계를 나타내는 그래프이다. 도 1에 도시되어 있는 바와 같이, 디자인 룰이 감소함에 따라 스토리지 노드의 높이는 증가한다.
그러나, 스토리지 노드의 높이가 증가하면 몇 가지 문제점이 야기된다. 예를 들면, 요구되는 스토리지 노드의 높이가 약 10000Å를 초과할 경우, 도전막들을 스토리지 노드로 패터닝하기가 매우 어렵게 된다. 또한, 스토리지 노드의 높이가 증가하면, 스토리지 노드가 기울어질(leaning) 가능성도 상당히 높아진다. 이와 같이 기울어진 스토리지 노드는 인접하는 스토리지 노드들 사이에 전기적 브리지를 유발하게 된다. 이러한 점은 도 2 및 도 3에 부분적으로 도시되어 있다.
도 2는 스토리지 노드의 높이가 증가하면서 스토리지 노드 저면의 임계 치수(Critical Dimension; CD)가 감소하는 것을 개략적으로 나타내는 그래프이다. 도 3은 종래의 반도체 장치의 캐패시터에 있어서, 인접하는 스토리지 노드들에 대해 기울어진 여러 가지 스토리지 노드들을 나타내는 전자 현미경 사진이다.
상술한 문제점들뿐만 아니라, 디자인 룰이 감소하면서 닫힌 스토리지 노드 콘택의 문제도 증가한다. 도 4는 종래의 반도체 메모리 장치의 통상의 캐패시터 어레이에 있어서, "낫 오픈(not open)" 현상을 나타내는 닫힌 스토리지 노드 콘택을 나타내는 전자 현미경 사진이다. 전술한 문제점들로 인하여 개선된 집적 회로 캐패시터 및 이의 제조 방법에 대한 필요성은 여전히 요구되고 있다.
따라서, 본 발명의 목적은 신뢰성 있고 견고한 스토리지 노드를 포함하는 캐패시터를 구비하는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 반도체 장치는 반도체 기판 및 상기 반도체 기판 상에 형성된 층간 절연막을 포함한다. 상기 층간 절연막은 절연막 내에 형성된 스토리지 노드 콘택 패드를 포함할 수 있다. 캐패시터 하부 전극은 상기 콘택 패드에 전기적으로 연결된다. 상기 캐패시터 하부 전극은 스토리지 노드 콘택 패드에 전기적으로 연결된 패드 형상의 스토리지 노드를 더 포함한다. 컵 형상의 스토리지 노드가 상기 패드 형상의 스토리지 노드 상에 배열되는 것이 바람직하다. 이러한 개선된 캐패시터 하부 전극 구조물을 이용하여 캐패시턴스를 증가시키고 닫힌 콘택의 발생률을 감소시킬 수 있다. 스토리지 노드의 기울어짐도 현저하게 감소시킬 수 있다.
또한, 본 발명의 다른 실시예에 따르면 전극의 높이를 증가시키지 않고 상기 캐패시터 전극의 표면적을 증가시키는 방법이 제공된다. 예를 들면, 패드 형상의 스토리지 노드의 표면적을 증가시키는 방법도 적용할 수 있다. 상기 패드 형상의 스토리지 노드의 폭을 증가시키는 것은 본 발명의 목적을 달성하기 위한 일 실시예에 따른 방법이다. 표면적을 증가시키기 위하여 패드 형상의 스토리지 노드의 형상을 변경하는 방법도 적용될 수 있으며, 이러한 방법은 전극의 높이를 증가시키지 않고 커패시턴스를 증가시키기 위한 다른 실시예에 따른 방법이다.
이하, 첨부된 도 5 내지 도 16을 참조하여 본 발명의 바람직한 실시예들에 따른 캐패시터를 구비하는 반도체 장치 및 그 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 의하여 제한되거나 한정되는 것은 아니다. 도 5 내지 도 16에서, 도 5, 도 7, 도 9, 도 11, 도 13 및 도 15는 비트 라인 방향의 단면도들을 나타내고, 도 6, 도 8, 도 10, 도 12, 도 14 및 도 16은 워드 라인 방향의 단면도를 나타낸다.
도 15를 참조하면, 본 발명의 바람직한 일 실시예에 따른 반도체 장치는, 반도체 기판(100) 상에 형성된 층간 절연막(102)을 포함한다. 층간 절연막(102)은 그 내부를 관통하여 형성된 스토리지 노드 콘택 패드(104)를 구비한다.
캐패시터 하부 전극(106)은 스토리지 노드 콘택 패드(104) 상에 형성되며, 스토리지 노드 콘택 패드(104)와 전기적으로 연결된다. 캐패시터 하부 전극(106)은, 스토리지 노드 콘택 패드(104)에 전기적으로 연결되며, 스토리지 노드 콘택 패드(104) 상에 배열된 패드 형상의 스토리지 노드(40) 및 패드 형상의 스토리지 노드(40) 상에 배열된 컵 형상의 스토리지 노드(70)를 포함한다.
상기 패드 형상의 스토리지 노드(40)는, 예를 들면, 4면을 가진 박스 형태의 스토리지 노드 또는 고형체의(속이 비지 않은) 실린더 형상의 노드와 같이, 컵 형상의 스토리지 노드(70)를 지지하기에 적합한 임의의 형상으로 형성될 수 있다. 상기 컵 형상의 스토리지 노드(70)는 원 실린더 스택(One Cylinder Stack; OCS) 구조를 포함할 수 있다. 컵 형상의 스토리지 노드(70)는 그 외면 및 내면 모두를 유효 캐패시터 영역으로서 활용할 수 있으므로, 단순한 스택 캐패시터 구조물보다 캐패시턴스가 약 2배 정도로 증가한다.
도 17은 도 15에 도시한 본 발명의 바람직한 실시예에 따라, 상기 스토리지 노드 콘택 패드(104) 상에 형성된 컵 형상의 스토리지 노드(70) 및 패드 형상의 스토리지 노드(40)를 포함하는 캐패시터 하부 전극(106)의 평면도이다.
도 17을 참조하면, 컵 형상의 스토리지 노드(70)가 실질적으로 정사각형의 형태로 도시되어 있지만, 예를 들면, 원형, 타원형, 마름모꼴 또는 기타 임의의 적합한 평면 형상을 가질 수 있다.
도 5 내지 도 16은 본 발명의 다른 실시예에 따라 도 15 및 도 17의 집적 회로 메모리 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 5 및 도 6을 참조하면, 게이트 스택(112) 또는 비트 라인(도시되지 않음)과 같은 하부 구조물이 반도체 기판(100) 상에 형성된다. 산화물과 같은 절연 물질을 포함하는 층간 절연막(102)이 상기 결과물 상에 형성된다.
이어서, 스토리지 노드 콘택 패드(104)가 층간 절연막(102) 내에 형성되어 반도체 기판(100)의 활성 영역에 전기적으로 연결된다. 다음에, 식각 저지막(10) 및 제1 희생막(20)이 스토리지 노드 콘택 패드(104) 및 층간 절연막(102) 상에 순차적으로 형성된다. 이러한 막들은 통상적인 공정을 이용하여 형성할 수 있다.
바람직하게는, 식각 저지막(10)은 제1 희생막(20)에 대하여 높은 식각 선택비를 가진다. 식각 저지막(10)은 실리콘 질화물로 형성되며, 예를 들면 약 500 내지 1000Å 정도의 두께를 가진다. 식각 저지막(10)은 제1 희생막(20)뿐만 아니라 그 위에 형성되는 제2 및 제3 희생막을 제거하기 위하여 후속하는 리프트-오프(lift-off) 공정 동안 식각 종료점으로서의 역할을 수행한다.
제1 희생막(20)은 산화물을 포함하며, 저압 화학 기상 증착(LPCVD) 공정과 같은 통상적인 기술을 이용하여 약 3000 내지 20000Å 정도의 두께로 형성된다. 제1 희생막(20)은 PE-TEOS(plasma-enhanced tetraethyl ortho-silicate)의 단일막 또는 상기 PE-TEOS막을 포함하는 다중막 구조를 가질 수 있다.
도 7 및 도 8을 참조하면, 통상의 사진 식각 공정을 이용하고, 식각 저지막(10)을 식각 종료점으로 사용하여 제1 희생막(20)을 식각함으로써, 제1 희생막(20) 내에 제1 스토리지 노드 개구(30)를 형성한다. 이 경우, 제1 스토리지 노드 개구(30) 내에 잔류하는 식각 저지막(10)은 제거되는 것이 바람직하다.
도 9 및 도 10을 참조하면, 저압 화학 기상 증착(LPCVD) 공정 및 화학 기계적 연마(CMP) 공정을 이용하여 패드 형상의(예를 들어, 박스 타입) 스토리지 노드(40)를 제1 스토리지 노드 개구(30) 내에 형성한다. 이 때, 도핑된 폴리실리콘, 백금(Pt), 루테늄(Ru) 또는 티타늄 질화물(TiN) 등과 같은 도전성 물질을 제1 스토리지 노드 개구(30) 내의 상기 결과물 상부에 증착하고 평탄화하여, 패드 형상의 스토리지 노드(40)를 형성할 수 있다.
도 11 및 도 12를 참조하면, 제2 희생막(60)이 제1 희생막(20) 및 상기 패드 형상의 스토리지 노드(40) 상에 형성된다. 제2 희생막(60)은 산화물을 포함하며, 약 10000 내지 30000Å 정도의 두께로 형성된다. 이 경우, 적절한 다른 절연 물질을 사용하여 제1 희생막(20) 및 제2 희생막(60)을 형성할 수 있다.
도 13 및 도 14를 참조하면, 통상의 사진 식각 공정을 이용하여 제2 스토리지 노드 개구(80)를 제1 및 희생막(20) 및 제2 희생막(60)에 형성한다. 다음에, 저압 화학 기상 증착(LPCVD) 공정과 같은 통상의 기술을 이용하여, 도핑된 폴리실리콘과 같은 도전성 물질을 스토리지 노드 개구(80) 내의 상기 결과물 상에 증착하여 컵 형상의 스토리지 노드(70)를 형성한다.
저압 화학 기상 증착(LPCVD) 공정과 같은 통상적인 방법으로 컵 형상의 스토리지 노드(70) 상에 산화물을 포함하는 제3 희생막(90)을 형성한다. 바람직하게는, 제3 희생막(90)은 약 3000 내지 5000Å 정도의 두께를 가지며, USG(Undoped Silicate Glass)와 같은 절연 물질로 형성된다.
상기 결과물을 평탄화하여 스토리지 노드(70)를 분리함으로써, 인접하는 컵 형상의 스토리지 노드들(70)과 분리되는 컵 형상의 스토리지 노드(70)를 형성한다. 이에 따라, 각기 컵 형상의 스토리지 노드(70)(예를 들면, OCS형 스토리지 노드)가 패드 형상의 스토리지 노드(40) 상의 제2 스토리지 노드 개구(80)에 형성된다. 각 스토리지 구조물(캐패시터 하부 전극)(106)을 분리하기 위하여 화학 기계적 연마(CMP) 공정 또는 에치백 공정과 같은 통상적인 평탄화 공정을 수행할 수 있다.
도 15 및 도 16을 참조하면, 본 발명의 바람직한 실시예에 따라 개선된 캐패시터 하부 전극(106)을 형성하기 위하여, 리프트-오프 공정을 이용하여 제1 희생막(20), 제2 희생막(60) 및 제3 희생막(90)을 동시에 제거한다. 따라서, 본 발명에 의한 캐패시터 하부 전극은 순차적으로 적층된 두 부분을 포함한다. 제1 부분은 패드 형상(예를 들어, 박스 타입)의 스토리지 노드(40)로 이루어지는 것이 바람직하며, 제2 부분은 패드 형상의 스토리지 노드(40)의 상면에 적층된, 컵 형상(예를 들어, OCS 정사각형 타입)의 스토리지 노드(70)로 이루어지는 것이 바람직하다. 상기 패드 형상의 스토리지 노드(40)와 상기 컵 형상의 스토리지 노드(70) 사이의 높이비는 약 0.9：1 정도가 바람직하다. 따라서, 상기 컵 형상의 스토리지 노드의 높이는 종래의 OCS 스토리지 노드보다 낮게 된다. 그 결과, 스토리지 노드의 기울어짐이 현저하게 감소시킬 수 있는 반면 캐패시터의 캐패시턴스를 증가시킬 수 있다.
본 발명에 따르면, 보다 신뢰성 있고 견고한 스토리지 노드를 구비하는 메모리 캐패시터 구조물 및 그 제조 방법이 제공된다. 본 발명의 바람직한 실시예에 따르면, 종래 기술에 비하여 희생막들이 컵 형상 또는 OCS 스토리지 노드 내에서 제거될 필요가 줄어들기 때문에 리프트-오프 공정이 간단해진다. 또한, 충분한 사진 식각 공정 마진을 가진 컵 형상의 스토리지 노드 개구를 형성할 수 있으므로, 콘택 낫 오픈 현상을 감소시킬 수 있다. 더욱이, 캐패시터 하부 전극의 저면의 폭도 종래의 경우에 비하여 증가될 수 있고, 기울어짐도 방지할 수 있으며, 컵 형상의 스토리지 노드 또는 OCS 스토리지 노드를 이용하여 캐패시터 구조물의 캐패시턴스를 증가시킬 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 스토리지 노드의 높이 및 디자인 룰간의 관계를 나타내는 그래프이다.
도 2는 종래 기술에 따른 스토리지 노드의 저면 임계 치수와 스토리지 노드의 높이의 관계를 나타내는 그래프이다.
도 3은 종래 기술에 따른 캐패시터 구조물의 기울어진 스토리지 노드를 나타내는 반도체 장치의 단면도이다.
도 4는 종래 기술에 따른 낫 오픈(not open) 스토리지 노드를 나타내는 반도체 장치의 캐패시터 구조물의 평면도이다.
도 5 내지 도 17은 본 발명의 일 실시예에 따른 집적 회로 메모리 장치의 커패시터 구조물의 제조 방법을 나타내는 반도체 장치의 개략적인 단면도들이다.

Claims (28)

  1. 스토리지 노드 콘택 패드에 전기적으로 연결된 패드 형상의 스토리지 노드; 및
    상기 패드 형상의 스토리지 노드 상에 상부의 폭이 하부의 폭보다 넓도록 배열된 컵 형상의 스토리지 노드를 포함하고,
    상기 패드 형상의 스토리지 노드와 상기 컵 형상의 스토리지 노드 사이의 높이비는 0.9：1인 것을 특징으로 하는 반도체 캐패시터의 하부 전극.
  2. 제 1 항에 있어서, 상기 컵 형상의 스토리지 노드가 원 실린더 스택(OCS) 캐패시터인 것을 특징으로 하는 반도체 캐패시터의 하부 전극.
  3. 제 1 항에 있어서, 상기 컵 형상의 스토리지 노드는 정사각형, 원형 또는 타원형의 평면 형상을 가지는 것을 특징으로 하는 반도체 캐패시터의 하부 전극.
  4. 삭제
  5. 제 1 항에 있어서, 상기 패드 형상의 스토리지 노드가 박스 타입의 스토리지 노드를 포함하는 것을 특징으로 하는 반도체 캐패시터의 하부 전극.
  6. 제 1 항에 있어서, 상기 패드 형상의 스토리지 노드가 고형체 실린더 형상의(solid cylinder-shaped) 스토리지 노드를 포함하는 것을 특징으로 하는 반도체 캐패시터의 하부 전극.
  7. 반도체 기판;
    상기 반도체 기판 상에 형성되며, 콘택 패드를 포함하는 층간 절연막; 및
    스토리지 노드 패드에 전기적으로 연결된 패드 형상의 스토리지 노드 및 상기 패드 형상의 스토리지 노드 상에 상부의 폭이 하부의 폭보다 넓도록 배열된 컵 형상의 스토리지 노드를 포함하며, 상기 콘택 패드에 전기적으로 연결된 캐패시터 하부 전극을 포함하고,
    상기 패드 형상의 스토리지 노드와 상기 컵 형상의 스토리지 노드 사이의 높이비는 0.9：1인 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서, 상기 패드 형상의 스토리지 노드가 박스 타입 스토리지 노드 또는 고형체 실린더 타입의 스토리지 노드인 것을 특징으로 하는 반도체 장치.
  9. 제 7 항에 있어서, 상기 패드 형상의 스토리지 노드는 폴리실리콘으로 형성되는 것을 특징으로 하는 반도체 장치.
  10. 반도체 기판 상에 콘택 패드를 포함하는 층간 절연막을 형성하는 단계;
    상기 콘택 패드 상에 패드 형상의 스토리지 노드를 형성하는 단계; 및
    상기 패드 형상의 스토리지 노드 상에 상부의 폭이 하부의 폭보다 넓은 컵 형상의 스토리지 노드를 형성하여 캐패시터 하부 전극을 형성하는 단계를 포함하고,
    상기 패드 형상의 스토리지 노드와 상기 컵 형상의 스토리지 노드 사이의 높이비는 0.9：1인 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서, 상기 패드 형상의 스토리지 노드를 형성하는 단계는,
    상기 콘택 패드 상에 식각 저지막 및 제1 희생막을 형성하는 단계;
    상기 제1 희생막에 제1 스토리지 노드 개구를 형성하는 단계; 및
    상기 제1 스토리지 노드 개구에 상기 패드 형상의 스토리지 노드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제 11 항에 있어서, 상기 제1 스토리지 노드 개구에 상기 패드 형상의 스토리지 노드를 형성하는 단계는,
    상기 제1 스토리지 노드 개구에 형성된 결과물 상부에 도전성 물질을 증착하는 단계; 및
    상기 도전성 물질을 평탄화하여 상기 패드 형상의 스토리지 노드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제 12 항에 있어서, 상기 컵 형상의 스토리지 노드를 형성하는 단계는,
    상기 제1 희생막 및 상기 패드 형상의 스토리지 노드 상에 제2 희생막을 형성하는 단계;
    상기 제2 희생막에 제2 스토리지 노드 개구를 형성하는 단계; 및
    상기 제2 스토리지 노드 개구에 상기 컵 형상의 스토리지 노드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 컵 형상의 스토리지 노드 상부에 제3 희생막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 13 항에 있어서, 상기 반도체 장치의 다른 캐패시터 하부 전극들과 상기 캐패시터 하부 전극을 분리시키는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 반도체 기판 상에 콘택 패드를 포함하는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 식각 저지막을 형성하는 단계;
    상기 식각 저지막 상에 제1 희생막을 형성하는 단계;
    상기 제1 희생막에 제1 스토리지 노드 개구를 형성하는 단계;
    상기 제1 스토리지 노드 개구에 패드 형상의 스토리지 노드를 형성하는 단계;
    상기 패드 형상의 스토리지 노드 및 상기 식각 저지막 상에 제2 희생막을 형성하는 단계;
    상기 패드 형상의 스토리지 노드 상의 제2 희생막에 상부의 폭이 하부의 폭보다 넓은 제2 스토리지 노드 개구를 형성하는 단계;
    상기 제2 스토리지 노드 개구에 상부의 폭이 하부의 폭 보다 넓은 컵 형상의 스토리지 노드를 형성하는 단계; 및
    상기 제1 희생막 및 상기 제2 희생막을 제거하여 캐패시터 하부 전극을 형성하는 단계를 포함하고,
    상기 패드 형상의 스토리지 노드와 상기 컵 형상의 스토리지 노드 사이의 높이비는 0.9：1인 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 16 항에 있어서, 상기 제1 희생막에 상기 제1 스토리지 노드 개구를 형성하는 동안 상기 식각 저지막이 식각 종료점으로서 기능하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 16 항에 있어서, 상기 패드 형상의 스토리지 노드가 박스 타입의 스토리지 노드인 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 16 항에 있어서, 상기 컵 형상의 스토리지 노드가 정사각형, 원형 또는 타원형 단면을 가지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 16 항에 있어서, 상기 캐패시터 하부 전극을 형성하기 위하여 상기 제1 희생막 및 상기 제2 희생막을 제거하는 단계는, 평탄화 공정 또는 에치백 공정을 이용하여 상기 캐패시터 하부 전극을 다른 캐패시터 하부 전극들과 분리하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 제1 수직 중심축을 갖는 스토리지 노드 콘택 패드에 전기적으로 연결되고 상기 제1 수직 중심축으로부터 수평 방향으로 이격된 제2 수직 중심축을 갖는 패드 형상의 스토리지 노드; 및
    상기 패드 형상의 스토리지 노드 상에 배열된 컵 형상의 스토리지 노드를 포함하는 반도체 캐패시터의 하부 전극.
  22. 제 21 항에 있어서, 상기 컵 형상의 스토리지 노드는 상기 제2 수직 중심축으로부터 상기 수평 방향으로 이격된 제3 수직 중심축을 갖는 것을 특징으로 하는 반도체 캐패시터의 하부 전극.
  23. 반도체 기판;
    상기 반도체 기판 상에 형성되며, 제1 수직 중심축을 갖는 콘택 패드를 포함하는 층간 절연막; 및
    스토리지 노드 패드에 전기적으로 연결되고 상기 제1 수직 중심축으로부터 수평 방향으로 이격된 제2 수직 중심축을 갖는 패드 형상의 스토리지 노드 및 상기 패드 형상의 스토리지 노드 상에 배열된 컵 형상의 스토리지 노드를 포함하며, 상기 콘택 패드에 전기적으로 연결된 캐패시터 하부 전극을 포함하는 반도체 장치.
  24. 제 23 항에 있어서, 상기 컵 형상의 스토리지 노드는 상기 제2 수직 중심축으로부터 상기 수평 방향으로 이격된 제3 수직 중심축을 갖는 것을 특징으로 하는 반도체 장치.
  25. 반도체 기판 상에 제1 수직 중심축을 갖는 콘택 패드를 포함하는 층간 절연막을 형성하는 단계;
    상기 콘택 패드 상에 상기 제1 수직 중심축으로부터 수평 방향으로 이격된 제2 수직 중심축을 갖는 패드 형상의 스토리지 노드를 형성하는 단계; 및
    상기 패드 형상의 스토리지 노드 상에 컵 형상의 스토리지 노드를 형성하여 캐패시터 하부 전극을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  26. 제 25 항에 있어서, 상기 컵 형상의 스토리지 노드는 상기 제2 수직 중심축으로부터 상기 수평 방향으로 이격된 제3 수직 중심축을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 반도체 기판 상에 제1 수직 중심축을 갖는 콘택 패드를 포함하는 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 식각 저지막을 형성하는 단계;
    상기 식각 저지막 상에 제1 희생막을 형성하는 단계;
    상기 제1 희생막에 상기 제1 수직 중심축으로부터 수평 방향으로 이격된 제2 수직 중심축을 갖는 제1 스토리지 노드 개구를 형성하는 단계;
    상기 제1 스토리지 노드 개구에 상기 제2 수직 중심축을 갖는 패드 형상의 스토리지 노드를 형성하는 단계;
    상기 패드 형상의 스토리지 노드 및 상기 식각 저지막 상에 제2 희생막을 형성하는 단계;
    상기 패드 형상의 스토리지 노드 상의 제2 희생막에 제2 스토리지 노드 개구를 형성하는 단계;
    상기 제2 스토리지 노드 개구에 컵 형상의 스토리지 노드를 형성하는 단계; 및
    상기 제1 희생막 및 상기 제2 희생막을 제거하여 캐패시터 하부 전극을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  28. 제 27 항에 있어서, 상기 제2 스토리지 노드 개구 및 상기 컵 형상의 스트로지 노드는 상기 제2 수직 중심축으로부터 상기 수평 방향으로 이격된 제3 수직 중심축을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-0020989A 2003-04-03 2003-04-03 캐패시터를 구비하는 반도체 장치 및 그 제조 방법 KR100522544B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-2003-0020989A KR100522544B1 (ko) 2003-04-03 2003-04-03 캐패시터를 구비하는 반도체 장치 및 그 제조 방법
TW092116678A TWI291231B (en) 2003-04-03 2003-06-19 Semiconductor device having a capacitor and method of fabricating same
CNB031478204A CN100468738C (zh) 2003-04-03 2003-06-25 具有电容器的半导体设备及其制造方法
JP2003188404A JP2004311918A (ja) 2003-04-03 2003-06-30 キャパシタを備えた半導体装置及びその製造方法
DE10348200A DE10348200A1 (de) 2003-04-03 2003-10-16 Halbleitervorrichtung mit einem Kondensator und Verfahren zur Herstellung desselben
GB0324534A GB2400236B (en) 2003-04-03 2003-10-21 Semiconductor device having a capacitor and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0020989A KR100522544B1 (ko) 2003-04-03 2003-04-03 캐패시터를 구비하는 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20040086649A KR20040086649A (ko) 2004-10-12
KR100522544B1 true KR100522544B1 (ko) 2005-10-19

Family

ID=29707778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0020989A KR100522544B1 (ko) 2003-04-03 2003-04-03 캐패시터를 구비하는 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
JP (1) JP2004311918A (ko)
KR (1) KR100522544B1 (ko)
CN (1) CN100468738C (ko)
DE (1) DE10348200A1 (ko)
GB (1) GB2400236B (ko)
TW (1) TWI291231B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034198A (ja) 2008-07-28 2010-02-12 Elpida Memory Inc 半導体装置及びその製造方法
JP5641681B2 (ja) 2008-08-08 2014-12-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置の製造方法
JP2011061067A (ja) 2009-09-11 2011-03-24 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR101877878B1 (ko) 2012-06-11 2018-07-13 에스케이하이닉스 주식회사 복층의 스토리지노드를 구비한 반도체장치 및 그 제조 방법
US9252205B2 (en) 2014-02-05 2016-02-02 Coversant Intellectual Property Management Inc. DRAM memory device with manufacturable capacitor
CN107845633B (zh) * 2017-10-30 2023-05-12 长鑫存储技术有限公司 存储器及其制造方法
CN107887388B (zh) * 2017-11-27 2023-06-20 长鑫存储技术有限公司 晶体管结构、存储单元、存储器阵列及其制备方法
CN114188282B (zh) * 2020-09-14 2022-10-28 长鑫存储技术有限公司 半导体器件及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4070919B2 (ja) * 1999-01-22 2008-04-02 富士通株式会社 半導体装置及びその製造方法
KR100331568B1 (ko) * 2000-05-26 2002-04-06 윤종용 반도체 메모리 소자 및 그 제조방법
KR100375221B1 (ko) * 2000-07-10 2003-03-08 삼성전자주식회사 스토리지 노드 형성방법
KR100416601B1 (ko) * 2001-06-30 2004-02-05 삼성전자주식회사 실린더형 커패시터를 포함하는 반도체 소자 및 그 제조 방법
GB2386471B (en) * 2001-12-11 2004-04-07 Samsung Electronics Co Ltd A method for fabricating a one-cylinder stack capacitor

Also Published As

Publication number Publication date
JP2004311918A (ja) 2004-11-04
GB2400236A (en) 2004-10-06
GB2400236B (en) 2005-09-14
CN1536669A (zh) 2004-10-13
KR20040086649A (ko) 2004-10-12
GB0324534D0 (en) 2003-11-26
TW200421609A (en) 2004-10-16
TWI291231B (en) 2007-12-11
DE10348200A1 (de) 2004-11-04
CN100468738C (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
US7026208B2 (en) Methods of forming integrated circuit devices including cylindrical capacitors having supporters between lower electrodes
US7869189B2 (en) Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices
US7285813B2 (en) Metal-insulator-metal capacitor and method for manufacturing the same
US6890841B2 (en) Methods of forming integrated circuit memory devices that include a plurality of landing pad holes that are arranged in a staggered pattern and integrated circuit memory devices formed thereby
US5981334A (en) Method of fabricating DRAM capacitor
CN111740012A (zh) 形成电容器、半导体器件和精细图案的方法和半导体器件
KR20040078828A (ko) 반도체소자의 캐패시터 형성방법
KR100522544B1 (ko) 캐패시터를 구비하는 반도체 장치 및 그 제조 방법
US7018892B2 (en) Semiconductor capacitor structure and method for manufacturing the same
US6607954B2 (en) Methods of fabricating cylinder-type capacitors for semiconductor devices using a hard mask and a mold layer
US6924524B2 (en) Integrated circuit memory devices
US7049203B2 (en) Semiconductor device having a capacitor and method of fabricating same
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
US7544985B2 (en) Semiconductor capacitor structure and method for manufacturing the same
US7074725B2 (en) Method for forming a storage node of a capacitor
US7109081B2 (en) Capacitor for semiconductor device and method of forming the same
KR100762869B1 (ko) 캐패시터의 형성방법
KR100811256B1 (ko) 반도체메모리소자의 실린더형 스토리지노드 형성방법
KR100329746B1 (ko) 캐패시터의 하부전극 형성 방법
KR20050045608A (ko) 반도체 장치 제조방법.
KR100526458B1 (ko) 커패시터 구조에서의 퓨즈 형성방법
KR20050075865A (ko) 반도체 장치의 커패시터 형성 방법
KR20020000323A (ko) 반도체 장치의 실린더형 커패시터의 형성방법
KR20020014489A (ko) 반도체 소자의 커패시터 형성 방법
KR20040107133A (ko) 반도체 캐패시터의 저장 전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190930

Year of fee payment: 15