TWI469362B - 用於動態隨機存取記憶體（ｄｒａｍ）之具凹形板部的電容器及其製造方法 - Google Patents

用於動態隨機存取記憶體（ｄｒａｍ）之具凹形板部的電容器及其製造方法 Download PDF

Info

Publication number
TWI469362B
TWI469362B TW100142911A TW100142911A TWI469362B TW I469362 B TWI469362 B TW I469362B TW 100142911 A TW100142911 A TW 100142911A TW 100142911 A TW100142911 A TW 100142911A TW I469362 B TWI469362 B TW I469362B
Authority
TW
Taiwan
Prior art keywords
cup
shaped
dielectric layer
conductive layer
metal plate
Prior art date
Application number
TW100142911A
Other languages
English (en)
Other versions
TW201234606A (en
Inventor
Nick Lindert
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201234606A publication Critical patent/TW201234606A/zh
Application granted granted Critical
Publication of TWI469362B publication Critical patent/TWI469362B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

用於動態隨機存取記憶體(DRAM)之具凹形板部的電容器及其製造方法
本發明的實施例是屬於動態隨機存取記憶體的領域，特別是用於動態隨機存取記憶體(DRAM)之具有凹形板部的電容器及其製造方法。
對於過去數十年，積體電路中之特徵的等比例縮小已成為經常性增長之半導體業背後的驅動力。等比例縮小至越來越小的特徵能夠在半導體晶片的有限面積上提高功能單元的密度。例如，縮減電晶體尺寸係允許在晶片上併入較多數量的記憶體裝置，而給予產品之製造更大的產能。但對於更大產能的追求並非毫無問題。將各裝置之效能最佳化的需求變得日益顯著。
在諸如DRAM(動態隨機存取記憶體)的半導體裝置中，各個胞元是由一個電晶體和一個電容器所組成。在DRAM中，胞元需要週期性的讀取和再新。由於低價單位位元、高積體化、以及同時執行讀取和寫入作業之能力的優點，DRAM在商業應用上已享有廣泛的用途。同時，由於外部因素所造成之儲存於電容器中的電荷之流失，可在DRAM裝置中導致被稱為「軟性誤差」的現象，從而導致DRAM的故障。為了防止軟性誤差的發生，已提出提高電容器之電容量的方法。可藉由抑制漏電流來提高電容器的電容量。雖然已在抑制漏電流的領域做過許多研究，但由於半導體裝置之日益高度積體化，在將實際製程公式化上係出現挑戰。
 【發明內容及實施方式】
在此敘述用於動態隨機存取記憶體(DRAM)之具有凹形板部的電容器及其製造方法。在以下說明中將陳述許多具體細節，例如電容器陣列的佈局及材料型態，以利徹底了解本發明之實施例。熟悉該項技藝者將可明白，本發明的實施例可無需這些特定細節而加以實行。在其他例子中，不詳述諸如積體電路設計佈局的已知特徵，以避免不必要地混淆本發明的實施例。另外，應了解到，圖式中所示的各種實施例為圖解表示，且不一定是按比例繪成。
可將多層杯狀電容器製造成嵌入於半導體結構中。但可能需要小心以確保電容器各層之間的漏電流可被忽略或不存在。作為範例，第1A圖繪出一部份嵌入式電容器100的剖面圖。電容器100包括配置於第一介電層104中的溝槽102。沿著溝槽102的底部和側壁配置第一金屬板106。第二介電層108被配置在第一金屬板106上，且與第一金屬板106共形。第二金屬板110被配置在第二介電層108上，且與第二介電層108共形。在第一金屬板106、第二介電層108、和第二金屬板110上配置上層112。第1A圖所示之配置可能有的一個問題是，在第一金屬板106和第二金屬板110之間可能會透過例如上層112而產生漏電流。
使嵌入式電容器中之金屬板的部份凹陷可減輕上述漏電流。例如，第1B圖繪出一部份嵌入式電容器150的剖面圖。電容器150包括配置於第一介電層154中的溝槽152。沿著溝槽152的底部和側壁配置第一金屬板156。第二介電層158被配置在第一金屬板156上，且與第一金屬板156共形。緊鄰接第二介電層158的第一金屬板156之部份157相對於第二介電層158的側壁而凹陷。第二金屬板160被配置在第二介電層158上，且與第二介電層158共形。緊鄰接第二介電層的第二金屬板160之部份161相對於第二介電層158的側壁而凹陷。在第一金屬板156、第二介電層158、和第二金屬板160上配置上層162。但第1B圖所示之配置可能有的一個問題是，若導電性污染物掉入空隙170中，則有可能會產生漏電流。換言之，即使執行凹陷來形成空隙，瑕疵或污染物仍可能橫跨電容器之絕緣體層的頂部而使電容器之金屬板短路。
在此揭示的是用於半導體裝置的嵌入式金屬絕緣體金屬(MIM)電容器。在一實施例中，溝槽被配置於配置於基板上的第一介電層中。沿著該溝槽的底部和側壁配置第一金屬板。第二介電層被配置在該第一金屬板上，且與該第一金屬板共形。緊鄰接該第二介電層的第一金屬板之部份相對於該第二介電層的側壁而凹陷。第二金屬板被配置在該第二介電層上，且與該第二介電層共形。緊鄰接該第二介電層的第二金屬板之部份相對於該第二介電層的側壁而凹陷。第三介電層被配置在該第一金屬板、該第二介電層、和該第二金屬板上，且被配置在該第一金屬板和該第二介電層之間，以及該第二金屬板和該第二介電層之間。
在此亦揭示製造用於半導體裝置的嵌入式金屬絕緣體金屬(MIM)電容器之方法。在一實施例中，方法包括在形成於基板上的第一介電層中形成溝槽。沿著該溝槽的底部和側壁形成第一杯狀金屬板，該第一杯狀金屬板包括第一外部杯狀導電層和第一內部杯狀導電層。杯狀介電層被形成在該第一杯狀金屬板上，且與該第一杯狀金屬板共形。第二杯狀金屬板被形成在該杯狀介電層上，且與該杯狀介電層共形，該第二杯狀金屬板包括第二外部杯狀導電層和內部導電層。該第一內部杯狀導電層的側壁相對於該第一外部杯狀導電層的側壁和該杯狀介電層的側壁而凹陷。該第二外部杯狀導電層的側壁相對於該內部導電層的上表面和該杯狀介電層的側壁而凹陷。第二介電層被形成在該第一杯狀金屬板、該杯狀介電層、和該第二杯狀金屬板上，以及在該第一內部杯狀導電層和該杯狀介電層之間，還有該第二外部杯狀導電層和該杯狀介電層之間。
在本發明的形態中，提供具有凹形板部的嵌入式金屬絕緣體金屬(MIM)電容器。第3圖繪出根據本發明實施例之電容器的剖面圖。
參照第2圖，用於半導體裝置的嵌入式金屬絕緣體金屬(MIM)電容器200包括溝槽202，該溝槽202被配置在配置於基板205上的第一介電層204中。沿著溝槽202的底部和側壁配置第一杯狀金屬板206。第一杯狀金屬板206包括第一外部杯狀導電層208和第一內部杯狀導電層210。杯狀介電層212被配置在第一杯狀金屬板206上，且與第一杯狀金屬板206共形。第一內部杯狀導電層210的側壁211相對於第一外部杯狀導電層208的側壁209和杯狀介電層212的側壁213而凹陷。第二杯狀金屬板214被配置在杯狀介電層212上，且與杯狀介電層212共形。第二杯狀金屬板214包括第二外部杯狀導電層216和內部導電層218。第二外部杯狀導電層216的側壁217相對於內部導電層218的上表面219和杯狀介電層212的側壁213而凹陷。第二介電層220被配置在第一杯狀金屬板206、杯狀介電層212、和第二杯狀金屬板214上，且被配置在第一內部杯狀導電層210和杯狀介電層212之間，以及第二外部杯狀導電層216和杯狀介電層212之間。
在一實施例中，第二外部杯狀導電層216的側壁217凹陷至約和第一內部杯狀導電層210的側壁211相同之高度，且第二介電層220完全填充第一內部杯狀導電層210和杯狀介電層212之間的空間，並完全填充第二外部杯狀導電層216和杯狀介電層212之間的空間，如第2圖所繪。但在另一實施例中，參照第3A圖，第二外部杯狀導電層216的側壁217凹陷至約和第一內部杯狀導電層210的側壁211相同之高度，但第二介電層220僅部份填充第一內部杯狀導電層210和杯狀介電層212之間的空間，且僅部份填充第二外部杯狀導電層216和杯狀介電層212之間的空間，而留下空隙270。在又一實施例中，參照第3B圖，第二外部杯狀導電層216的側壁217凹陷至高於第一內部杯狀導電層210的側壁211之高度，且第二介電層220僅部份填充第一內部杯狀導電層210和杯狀介電層212之間的空間，而留下空隙270，但完全填充第二外部杯狀導電層216和杯狀介電層212之間的空間。
在一實施例中，第一介電層204為低K介電層(對於二氧化矽具有小於4的介電常數之層)。在一實施例中，藉由諸如，但不限於旋塗(spin-on)製程、化學汽相沉積製程、或以聚合物為基之化學汽相沉積製程之製程來形成第一介電層204。在特定實施例中，第一介電層204是由化學汽相沉積製程所形成，且該化學汽相沉積製程包含矽烷或有機矽烷來作為前驅氣體。在一實施例中，第一介電層204是由在後續形成於第一介電層204中或其上的一連串金屬互連之間不會明顯促成漏電流的材料所組成。在一實施例中，第一介電層204是由在2.5至小於4之範圍中的材料所組成。在特殊實施例中，第一介電層204是由諸如，但不限於具有0-10%孔隙率的矽酸鹽或碳摻雜之氧化物的材料所組成。但在另一實施例中，第一介電層204是由二氧化矽所組成。
在一實施例中，杯狀介電層212為第一高K介電層，而第二介電層220為第二高K介電層。高K介電層指的是對於二氧化矽具有大於4的介電常數之層。在一實施例中，杯狀介電層212和第二介電層220其中之一或兩者皆是由原子汽相沉積製程或化學汽相沉積製程所形成，且是由諸如，但不限於氮氧化矽、氧化鉿、氧化鋯、矽酸鉿、氮氧化鉿或氧化鑭的材料所組成。例如，在特定實施例中，第一高K介電層(亦即杯狀介電層212)是由氧化鉿(HfO2 )所組成，而第二高K介電層(亦即第二介電層220)是由氧化鋁(Al2 O3 )所組成。但在另一實施例中，杯狀介電層212和第二介電層220其中之一或兩者皆是由二氧化矽所組成。
在一實施例中，第一外部杯狀導電層208是由鉭所組成。在一實施例中，第一內部杯狀導電層210和第二外部杯狀導電層216兩者皆是由氮化鈦所組成。在一實施例中，第一內部杯狀導電層210和第二外部杯狀導電層216的其中一者以上是由諸如，但不限於電化學沉積製程、無電沉積製程、化學汽相沉積製程、原子層沉積(ALD)製程、或回流(reflow)製程之技術所形成。在一實施例中，第二杯狀金屬板214的內部導電層218為第二內部杯狀導電層，如第2圖所繪，且可由，例如：鉭，所組成。第二杯狀金屬板214更包括導電性溝槽填充層222，亦如第2圖所繪。在一實施例中，溝槽填充層222是由銅所組成。但應了解到，可使用銀、鋁、或銅、銀或鋁之合金來取代銅。在替代性實施例中，內部導電層218係填充溝槽202。
再次參照第2圖，在一實施例中，第一杯狀金屬板206被電性耦合至配置於基板205上的下層電晶體(underlying transistor)230。在一實施例中，電晶體230被包括於動態隨機存取記憶體(DRAM電路)中。在特定實施例中，配置於第一介電層204下之諸如銅層的底板金屬層224係將第一杯狀金屬板206電性耦合至下層電晶體230，如第2圖所繪。
在一實施例中，基板205是由適用於半導體裝置製造的材料所組成。在某一實施例中，基板205是由單晶之材料所組成的大塊(bulk)基板，該單晶之材料可包括但不限於：矽、鍺、矽鍺或III-V化合物半導體材料。在另一實施例中，基板205包括具有上磊晶層的大塊層。在特定實施例中，該大塊層是由單晶之材料所組成，且該單晶之材料可包括但不限於：矽、鍺、矽鍺、III-V化合物半導體材料或石英，而該上磊晶層是由單晶層所組成，且該單晶層可包括但不限於：矽、鍺、矽鍺或III-V化合物半導體材料。在另一實施例中，基板205包括上磊晶層，且該上磊晶層是在下大塊層上的中間絕緣體層上。該上磊晶層是由單晶層所組成，且該單晶層可包括但不限於：矽(例如：用以形成絕緣體上矽(SOI)半導體基板)、鍺、矽鍺或III-V化合物半導體材料。該絕緣體層是由可包括，但不限於二氧化矽、氮化矽或氮氧化矽的材料所組成。該下大塊層是由單晶所組成，且該單晶可包括但不限於：矽、鍺、矽鍺、III-V化合物半導體材料或石英。基板205可進一步包括摻雜物雜質原子。
根據本發明之實施例，基板205上具有一陣列之互補金屬氧化物半導體(CMOS)電晶體，該等互補金屬氧化物半導體電晶體被製造於矽基板中，且被包覆於介電層中。複數個金屬互連可被形成於該等電晶體上，以及在周圍介電層上，並被用於電性連接該等電晶體，以形成積體電路。在某一實施例中，該積體電路被用於DRAM。此外，雖然僅說明關於第2圖之單一電容器，但在單一產品中可包括一陣列之電容器。
在本發明的另一形態中，提供製造具有凹形板部的嵌入式金屬絕緣體金屬(MIM)電容器之方法。第4圖是代表根據本發明實施例之形成嵌入式金屬絕緣體金屬(MIM)電容器的方法中之作業的流程圖400。
參照流程圖400的作業402，在形成於基板上的第一介電層中形成溝槽。在一實施例中，該第一介電層為低K介電層。
參照流程圖400的作業404，沿著該溝槽的底部和側壁形成第一杯狀金屬板。在一實施例中，第一杯狀金屬板包括第一外部杯狀導電層和第一內部杯狀導電層。在一實施例中，第一外部杯狀導電層是由鉭所組成。在某一實施例中，第一內部杯狀導電層是由氮化鈦所組成。
參照流程圖400的作業406，杯狀介電層被形成在該第一杯狀金屬板上，且與該第一杯狀金屬板共形。在一實施例中，形成該杯狀介電層包括使用原子層沉積(ALD)製程。在一實施例中，該杯狀介電層為第一高K介電層。在一實施例中，該第一高K介電層是由氧化鉿(HfO2 )所組成。
參照流程圖400的作業408，第二杯狀金屬板被形成在該杯狀介電層上，且與該杯狀介電層共形。在一實施例中，該第二杯狀金屬板包括第二外部杯狀導電層和內部導電層。在一實施例中，該第二杯狀金屬板的內部導電層為第二內部杯狀導電層，且該第二杯狀金屬板更包括導電性溝槽填充層。在特定實施例中，該第二內部杯狀導電層是由鉭所組成。在一實施例中，該第二外部杯狀導電層是由氮化鈦所組成。
參照流程圖400的作業410，該第一內部杯狀導電層的側壁相對於該第一外部杯狀導電層的側壁和該杯狀介電層的側壁而凹陷。在一實施例中，使該第一內部杯狀導電層的側壁凹陷係包括使用濕式蝕刻製程。
參照流程圖400的作業412，該第二外部杯狀導電層的側壁相對於該內部導電層的上表面和該杯狀介電層的側壁而凹陷。在一實施例中，使該第二外部杯狀導電層的側壁凹陷係包括使用濕式蝕刻製程。在一實施例中，使該第一內部杯狀導電層的側壁凹陷是在和使該第二外部杯狀導電層的側壁凹陷相同之製程作業中加以執行。在一實施例中，使該第一內部杯狀導電層的側壁凹陷是在和使該第二外部杯狀導電層的側壁凹陷不同之製程作業中加以執行。在一實施例中，該第二外部杯狀導電層的側壁凹陷至約和該第一內部杯狀導電層的側壁相同之高度。在一實施例中，該第二外部杯狀導電層的側壁凹陷至高於該第一內部杯狀導電層的側壁之高度。
參照流程圖400的作業414，第二介電層被形成在該第一杯狀金屬板、該杯狀介電層、和該第二杯狀金屬板上，以及在該第一內部杯狀導電層和該杯狀介電層之間，還有在該第二外部杯狀導電層和該杯狀介電層之間。在一實施例中，形成該第二介電層包括使用原子層沉積(ALD)製程。在一實施例中，該第二介電層為第二高K介電層。在一實施例中，該第二高K介電層是由氧化鋁(Al2 O3 )所組成。在一實施例中，Al2 O3 是在約攝氏300下所形成，其可在嵌入式電容器各層之界面上修復任何受損。此外，此方式可允許使用較淺的凹陷方式。
在一實施例中，該第二外部杯狀導電層的側壁凹陷至約和該第一內部杯狀導電層的側壁相同之高度，且該第二介電層完全填充該第一內部杯狀導電層和該杯狀介電層之間的空間，並完全填充該第二外部杯狀導電層和該杯狀介電層之間的空間。
在另一實施例中，該第二外部杯狀導電層的側壁凹陷至約和該第一內部杯狀導電層的側壁相同之高度，且該第二介電層僅部份填充該第一內部杯狀導電層和該杯狀介電層之間的空間，並僅部份填充該第二外部杯狀導電層和該杯狀介電層之間的空間。此種較深的凹陷可減少帽蓋漏洩(cap leakage)瑕疵。
在另一實施例中，該第二外部杯狀導電層的側壁凹陷至高於該第一內部杯狀導電層的側壁之高度，且該第二介電層僅部份填充該第一內部杯狀導電層和該杯狀介電層之間的空間，並完全填充該第二外部杯狀導電層和該杯狀介電層之間的空間。此種一側之深凹陷(one-sided deep recess)可使電容器內的電容量較大，固定電容器之絕緣體層的一側，並可允許定位放寬(registration relaxation)。為了在進行凹陷期間達成不同的相對凹陷深度，可根據所欲蝕刻率來丈量欲加以凹陷之層的厚度。例如，較厚的金屬有更多機會接觸到濕式蝕刻劑，且因此，相較於較薄的金屬，具有更快的蝕刻率。
在一實施例中，形成嵌入式金屬絕緣體金屬(MIM)電容器的方法更包括將該電容器電性耦合至配置於該基板上的下層電晶體。在一實施例中，該電晶體被包括於動態隨機存取記憶體(DRAM電路)中。在一實施例中，該杯狀金屬板是藉由配置於該第一介電層下的底板金屬層而被電性耦合至該下層電晶體。
因此，已揭示用於動態隨機存取記憶體(DRAM)之具有凹形板部的電容器及其製造方法。在一實施例中，電容器包括被配置在配置於基板上的第一介電層中之溝槽。沿著該溝槽的底部和側壁配置第一金屬板。第二介電層被配置在該第一金屬板上，且與該第一金屬板共形。緊鄰接該第二介電層的第一金屬板之部份相對於該第二介電層的側壁而凹陷。第二金屬板被配置在該第二介電層上，且與該第二介電層共形。緊鄰接該第二介電層的第二金屬板之部份相對於該第二介電層的側壁而凹陷。第三介電層被配置在該第一金屬板、該第二介電層、和該第二金屬板上，且被配置在該第一金屬板和該第二介電層之間，以及該第二金屬板和該第二介電層之間。在一實施例中，該第一介電層為低K介電層，該第二介電層為第一高K介電層，而該第三介電層為第二高K介電層。在一實施例中，緊鄰接該第二介電層的第一金屬板之部份凹陷至約和緊鄰接該第二介電層的第二金屬板之部份相同的程度。在一實施例中，緊鄰接該第二介電層的第一金屬板之部份凹陷至大於緊鄰接該第二介電層的第二金屬板之部份的程度。
100、150、200．．．電容器
102、152、202．．．溝槽
104、154、204．．．第一介電層
106、156．．．第一金屬板
108、158、220．．．第二介電層
110、160．．．第二金屬板
112、162．．．上層
157、161．．．部份
170、270．．．空隙
205．．．基板
206．．．第一杯狀金屬板
208．．．第一外部杯狀導電層
209、211、213、217．．．側壁
210．．．第一內部杯狀導電層
212．．．杯狀介電層
214．．．第二杯狀金屬板
216．．．第二外部杯狀導電層
218．．．內部導電層
219．．．上表面
222．．．溝槽填充層
224．．．底板金屬層
230．．．電晶體
第1A圖繪出一部份嵌入式電容器的剖面圖。
第1B圖繪出一部份嵌入式電容器的剖面圖。
第2圖繪出根據本發明實施例之電容器的剖面圖。
第3A圖繪出根據本發明另一實施例之一部份電容器的剖面圖。
第3B圖繪出根據本發明另一實施例之一部份電容器的剖面圖。
第4圖是代表根據本發明實施例之形成嵌入式金屬絕緣體金屬(MIM)電容器的方法中之作業的流程圖。
200．．．電容器
202．．．溝槽
204．．．第一介電層
205．．．基板
206．．．第一杯狀金屬板
208．．．第一外部杯狀導電層
209、211、213、217．．．側壁
210．．．第一內部杯狀導電層
212．．．杯狀介電層
214．．．第二杯狀金屬板
216．．．第二外部杯狀導電層
218．．．內部導電層
219．．．上表面
220．．．第二介電層
222．．．溝槽填充層
224．．．底板金屬層
230．．．電晶體

Claims (37)

  1. 一種用於半導體裝置的嵌入式金屬絕緣體金屬(MIM)電容器，該電容器包含：溝槽，被配置在配置於基板上的第一介電層中；第一金屬板，沿著該溝槽的底部和側壁所配置且具有最上方表面；第二介電層，被配置在該第一金屬板上，且與該第一金屬板共形，緊鄰接該第二介電層的該第一金屬板之部份相對於該第二介電層的側壁而凹陷，其中該第二介電層具有與該第一金屬板的該最上方表面本質上共平面之最上方表面；第二金屬板，被配置在該第二介電層上，且與該第二介電層共形，緊鄰接該第二介電層的該第二金屬板之部份相對於該第二介電層的側壁而凹陷；以及第三介電層，被配置在該第一金屬板、該第二介電層、和該第二金屬板上，且被配置在該第一金屬板和該第二介電層之間，以及在該第二金屬板和該第二介電層之間。
  2. 如申請專利範圍第1項的電容器，其中該第一介電層為低K介電層，該第二介電層為第一高K介電層，而該第三介電層為第二高K介電層。
  3. 如申請專利範圍第1項的電容器，其中緊鄰接該第二介電層的該第一金屬板之該部份凹陷至實質上和緊鄰接該第二介電層的該第二金屬板之該部份相同的程度。
  4. 如申請專利範圍第1項的電容器，其中緊鄰接該第二介電層的該第一金屬板之該部份凹陷至大於緊鄰接該第二介電層的該第二金屬板之該部份的程度。
  5. 一種用於半導體裝置的嵌入式金屬絕緣體金屬(MIM)電容器，該電容器包含：溝槽，被配置在配置於基板上的第一介電層中；第一杯狀金屬板，沿著該溝槽的底部和側壁所配置，該第一杯狀金屬板包含第一外部杯狀導電層和第一內部杯狀導電層，該第一外部杯狀導電層具有最上方表面；杯狀介電層，被配置在該第一杯狀金屬板上，且與該第一杯狀金屬板共形，該第一內部杯狀導電層的側壁相對於該第一外部杯狀導電層的側壁和該杯狀介電層的側壁而凹陷，其中該杯狀介電層具有與該第一外部杯狀導電層的該最上方表面本質上共平面之最上方表面；第二杯狀金屬板，被配置在該杯狀介電層上，且與該杯狀介電層共形，該第二杯狀金屬板包含第二外部杯狀導電層和內部導電層，且該第二外部杯狀導電層的側壁相對於該內部導電層的上表面和該杯狀介電層的側壁而凹陷；以及第二介電層，被配置在該第一杯狀金屬板、該杯狀介電層、和該第二杯狀金屬板上，且被配置在該第一外部杯狀導電層和該杯狀介電層之間，以及該第二杯狀金屬板的該內部導電層和該杯狀介電層之間。
  6. 如申請專利範圍第5項的電容器，其中該第二杯狀 金屬板的內部導電層為第二內部杯狀導電層，且其中該第二杯狀金屬板更包含導電性溝槽填充層。
  7. 如申請專利範圍第5項的電容器，其中該第二外部杯狀導電層的側壁凹陷至實質上和該第一內部杯狀導電層的側壁相同之高度，且其中該第二介電層完全填充該第一外部杯狀導電層和該杯狀介電層之間的空間，並完全填充該第二杯狀金屬板的該內部導電層和該杯狀介電層之間的空間。
  8. 如申請專利範圍第5項的電容器，其中該第二外部杯狀導電層的側壁凹陷至實質上和該第一內部杯狀導電層的側壁相同之高度，且其中該第二介電層僅部份填充該第一外部杯狀導電層和該杯狀介電層之間的空間，並僅部份填充該第二杯狀金屬板的該內部導電層和該杯狀介電層之間的空間。
  9. 如申請專利範圍第5項的電容器，其中該第二外部杯狀導電層的側壁凹陷至高於該第一內部杯狀導電層的側壁之高度，且其中該第二介電層僅部份填充該第一外部杯狀導電層和該杯狀介電層之間的空間，並完全填充該第二杯狀金屬板的該內部導電層和該杯狀介電層之間的空間。
  10. 如申請專利範圍第5項的電容器，其中該第一介電層為低K介電層，該杯狀介電層為第一高K介電層，而該第二介電層為第二高K介電層。
  11. 如申請專利範圍第10項的電容器，其中該第一高K介電層包含氧化鉿(HfO2 )，而該第二高K介電層包含氧 化鋁(Al2 O3 )。
  12. 如申請專利範圍第5項的電容器，其中該第一外部杯狀導電層包含鉭，且其中該第一內部杯狀導電層和該第二外部杯狀導電層兩者皆包含氮化鈦。
  13. 如申請專利範圍第5項的電容器，其中該第一杯狀金屬板是透過配置於該第一介電層下的底板金屬層而被電性耦合至配置於該基板上的下層電晶體，該電晶體被包括於動態隨機存取記憶體(DRAM)電路中。
  14. 一種形成用於半導體裝置的嵌入式金屬絕緣體金屬(MIM)電容器之方法，該方法包含：在形成於基板上的第一介電層中形成溝槽；沿著該溝槽的底部和側壁形成第一杯狀金屬板，該第一杯狀金屬板包含第一外部杯狀導電層和第一內部杯狀導電層；在該第一杯狀金屬板上形成杯狀介電層，且該杯狀介電層與該第一杯狀金屬板共形；在該杯狀介電層上形成第二杯狀金屬板，且該第二杯狀金屬板與該杯狀介電層共形，該第二杯狀金屬板包含第二外部杯狀導電層和內部導電層；且，在沒有使該杯狀介電層凹陷的情形下，相對於該第一外部杯狀導電層的側壁和該杯狀介電層的側壁，使該第一內部杯狀導電層的側壁凹陷；且，在沒有使該杯狀介電層凹陷的情形下，相對於該內部導電層的上表面和該杯狀介電層的側 壁，使該第二外部杯狀導電層的側壁凹陷；以及在該第一杯狀金屬板、該杯狀介電層、和該第二杯狀金屬板上，以及在該第一外部杯狀導電層和該杯狀介電層之間，還有該第二杯狀金屬板的該內部導電層和該杯狀介電層之間形成第二介電層。
  15. 如申請專利範圍第14項的方法，其中使該第一內部杯狀導電層的側壁凹陷和使該第二外部杯狀導電層的側壁凹陷係包含使用濕式蝕刻製程。
  16. 如申請專利範圍第15項的方法，其中使該第一內部杯狀導電層的側壁凹陷是在和使該第二外部杯狀導電層的側壁凹陷相同之製程作業中加以執行。
  17. 如申請專利範圍第15項的方法，其中使該第一內部杯狀導電層的側壁凹陷是在和使該第二外部杯狀導電層的側壁凹陷不同之製程作業中加以執行。
  18. 如申請專利範圍第14項的方法，其中形成該杯狀介電層和形成該第二介電層包含使用原子層沉積(ALD)製程。
  19. 如申請專利範圍第14項的方法，其中該第二外部杯狀導電層的側壁凹陷至實質上和該第一內部杯狀導電層的側壁相同之高度。
  20. 如申請專利範圍第14項的方法，其中該第二外部杯狀導電層的側壁凹陷至高於該第一內部杯狀導電層的側壁之高度。
  21. 一種用於半導體裝置的嵌入式金屬絕緣體金屬(MIM) 電容器，該電容器包含：溝槽，被配置在配置於基板上的第一介電層中；第一杯狀金屬板，沿著該溝槽的底部和側壁所配置，該第一杯狀金屬板包含第一外部杯狀導電層和第一內部杯狀導電層；杯狀介電層，被配置在該第一杯狀金屬板上，且與該第一杯狀金屬板共形，該第一內部杯狀導電層的側壁相對於該第一外部杯狀導電層的側壁和該杯狀介電層的側壁而凹陷；第二杯狀金屬板，被配置在該杯狀介電層上，且與該杯狀介電層共形，該第二杯狀金屬板包含第二外部杯狀導電層和內部導電層，且該第二外部杯狀導電層的側壁相對於該內部導電層的上表面和該杯狀介電層的側壁而凹陷；以及第二介電層，被配置在該第一杯狀金屬板、該杯狀介電層、和該第二杯狀金屬板上，且被配置在該第一外部杯狀導電層和該杯狀介電層之間，以及該第二杯狀金屬板的該內部導電層和該杯狀介電層之間，其中該第二外部杯狀導電層的側壁凹陷至實質上和該第一內部杯狀導電層的側壁相同之高度，且其中該第二介電層僅部份填充該第一外部杯狀導電層和該杯狀介電層之間的空間，並僅部份填充該第二杯狀金屬板的該內部導電層和該杯狀介電層之間的空間。
  22. 如申請專利範圍第21項的電容器，其中該第二杯 狀金屬板的內部導電層為第二內部杯狀導電層，且其中該第二杯狀金屬板更包含導電性溝槽填充層。
  23. 如申請專利範圍第21項的電容器，其中該第一介電層為低K介電層，該杯狀介電層為第一高K介電層，而該第二介電層為第二高K介電層。
  24. 如申請專利範圍第23項的電容器，其中該第一高K介電層包含氧化鉿(HfO2 )，而該第二高K介電層包含氧化鋁(Al2 O3 )。
  25. 如申請專利範圍第21項的電容器，其中該第一外部杯狀導電層包含鉭，且其中該第一內部杯狀導電層和該第二外部杯狀導電層兩者皆包含氮化鈦。
  26. 如申請專利範圍第21項的電容器，其中該第一杯狀金屬板是透過配置於該第一介電層下的底板金屬層而被電性耦合至配置於該基板上的下層電晶體，該電晶體被包括於動態隨機存取記憶體(DRAM)電路中。
  27. 一種用於半導體裝置的嵌入式金屬絕緣體金屬(MIM)電容器，該電容器包含：溝槽，被配置在配置於基板上的第一介電層中；第一杯狀金屬板，沿著該溝槽的底部和側壁所配置，該第一杯狀金屬板包含第一外部杯狀導電層和第一內部杯狀導電層；杯狀介電層，被配置在該第一杯狀金屬板上，且與該第一杯狀金屬板共形，該第一內部杯狀導電層的側壁相對於該第一外部杯狀導電層的側壁和該杯狀介電層的側壁而 凹陷；第二杯狀金屬板，被配置在該杯狀介電層上，且與該杯狀介電層共形，該第二杯狀金屬板包含第二外部杯狀導電層和內部導電層，且該第二外部杯狀導電層的側壁相對於該內部導電層的上表面和該杯狀介電層的側壁而凹陷；以及第二介電層，被配置在該第一杯狀金屬板、該杯狀介電層、和該第二杯狀金屬板上，且被配置在該第一外部杯狀導電層和該杯狀介電層之間，以及該第二杯狀金屬板的該內部導電層和該杯狀介電層之間，其中該第二外部杯狀導電層的側壁凹陷至高於該第一內部杯狀導電層的側壁之高度，且其中該第二介電層僅部份填充該第一外部杯狀導電層和該杯狀介電層之間的空間，並完全填充該第二杯狀金屬板的該內部導電層和該杯狀介電層之間的空間。
  28. 如申請專利範圍第27項的電容器，其中該第二杯狀金屬板的內部導電層為第二內部杯狀導電層，且其中該第二杯狀金屬板更包含導電性溝槽填充層。
  29. 如申請專利範圍第27項的電容器，其中該第一介電層為低K介電層，該杯狀介電層為第一高K介電層，而該第二介電層為第二高K介電層。
  30. 如申請專利範圍第29項的電容器，其中該第一高K介電層包含氧化鉿(HfO2 )，而該第二高K介電層包含氧化鋁(Al2 O3 )。
  31. 如申請專利範圍第27項的電容器，其中該第一外 部杯狀導電層包含鉭，且其中該第一內部杯狀導電層和該第二外部杯狀導電層兩者皆包含氮化鈦。
  32. 如申請專利範圍第27項的電容器，其中該第一杯狀金屬板是透過配置於該第一介電層下的底板金屬層而被電性耦合至配置於該基板上的下層電晶體，該電晶體被包括於動態隨機存取記憶體(DRAM)電路中。
  33. 一種形成用於半導體裝置的嵌入式金屬絕緣體金屬(MIM)電容器之方法，該方法包含：在形成於基板上的第一介電層中形成溝槽；沿著該溝槽的底部和側壁形成第一杯狀金屬板，該第一杯狀金屬板包含第一外部杯狀導電層和第一內部杯狀導電層；在該第一杯狀金屬板上形成杯狀介電層，且該杯狀介電層與該第一杯狀金屬板共形；在該杯狀介電層上形成第二杯狀金屬板，且該第二杯狀金屬板與該杯狀介電層共形，該第二杯狀金屬板包含第二外部杯狀導電層和內部導電層；相對於該第一外部杯狀導電層的側壁和該杯狀介電層的側壁，使該第一內部杯狀導電層的側壁凹陷；相對於該內部導電層的上表面和該杯狀介電層的側壁，使該第二外部杯狀導電層的側壁凹陷，其中該第二外部杯狀導電層的側壁凹陷至高於該第一內部杯狀導電層的側壁之高度；以及在該第一杯狀金屬板、該杯狀介電層、和該第二杯狀 金屬板上，以及在該第一外部杯狀導電層和該杯狀介電層之間，還有該第二杯狀金屬板的該內部導電層和該杯狀介電層之間形成第二介電層。
  34. 如申請專利範圍第33項的方法，其中使該第一內部杯狀導電層的側壁凹陷和使該第二外部杯狀導電層的側壁凹陷係包含使用濕式蝕刻製程。
  35. 如申請專利範圍第33項的方法，其中使該第一內部杯狀導電層的側壁凹陷是在和使該第二外部杯狀導電層的側壁凹陷相同之製程作業中加以執行。
  36. 如申請專利範圍第33項的方法，其中使該第一內部杯狀導電層的側壁凹陷是在和使該第二外部杯狀導電層的側壁凹陷不同之製程作業中加以執行。
  37. 如申請專利範圍第33項的方法，其中形成該杯狀介電層和形成該第二介電層包含使用原子層沉積(ALD)製程。
TW100142911A 2010-12-22 2011-11-23 用於動態隨機存取記憶體（ｄｒａｍ）之具凹形板部的電容器及其製造方法 TWI469362B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/976,538 US8502293B2 (en) 2010-12-22 2010-12-22 Capacitor with recessed plate portion for dynamic random access memory (DRAM) and method to form the same

Publications (2)

Publication Number Publication Date
TW201234606A TW201234606A (en) 2012-08-16
TWI469362B true TWI469362B (zh) 2015-01-11

Family

ID=46314334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100142911A TWI469362B (zh) 2010-12-22 2011-11-23 用於動態隨機存取記憶體（ｄｒａｍ）之具凹形板部的電容器及其製造方法

Country Status (5)

Country Link
US (1) US8502293B2 (zh)
KR (1) KR101539554B1 (zh)
CN (1) CN103270594B (zh)
TW (1) TWI469362B (zh)
WO (1) WO2012087476A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496326B1 (en) 2015-10-16 2016-11-15 International Business Machines Corporation High-density integrated circuit via capacitor
US11227872B2 (en) 2019-04-25 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. FeRAM MFM structure with selective electrode etch
CN115117014A (zh) * 2021-03-19 2022-09-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014647A1 (en) * 2000-07-07 2002-02-07 Infineon Technologies Ag Trench capacitor with isolation collar and corresponding method of production
US20070275536A1 (en) * 2006-05-12 2007-11-29 Stmicroelectronics S.A. Mim capacitor
US20100219502A1 (en) * 2009-02-27 2010-09-02 Hau-Tai Shieh MIM Decoupling Capacitors under a Contact Pad

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313127A (ja) 2000-04-28 2001-11-09 Nec Corp 電子機器における静電気破壊防止装置
KR100630667B1 (ko) 2000-08-25 2006-10-02 삼성전자주식회사 반도체 장치의 커패시터 제조방법
US6794694B2 (en) 2000-12-21 2004-09-21 Agere Systems Inc. Inter-wiring-layer capacitors
KR100456577B1 (ko) 2002-01-10 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
US6897508B2 (en) * 2002-05-01 2005-05-24 Sundew Technologies, Llc Integrated capacitor with enhanced capacitance density and method of fabricating same
KR100548999B1 (ko) 2003-10-28 2006-02-02 삼성전자주식회사 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법
US7312131B2 (en) * 2004-11-30 2007-12-25 Promos Technologies Inc. Method for forming multilayer electrode capacitor
KR100632938B1 (ko) 2004-12-22 2006-10-12 삼성전자주식회사 커패시터를 구비하는 디램 소자 및 그 형성 방법
CN101246910B (zh) * 2007-02-13 2012-06-06 中芯国际集成电路制造(上海)有限公司 金属-绝缘-金属型电容器及其制作方法
US7927959B2 (en) 2008-09-30 2011-04-19 Intel Corporation Method of patterning a metal on a vertical sidewall of an excavated feature, method of forming an embedded MIM capacitor using same, and embedded memory device produced thereby
US20110298089A1 (en) * 2010-06-03 2011-12-08 International Business Machines Corporation Trench capacitor and method of fabrication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014647A1 (en) * 2000-07-07 2002-02-07 Infineon Technologies Ag Trench capacitor with isolation collar and corresponding method of production
US20070275536A1 (en) * 2006-05-12 2007-11-29 Stmicroelectronics S.A. Mim capacitor
US20100219502A1 (en) * 2009-02-27 2010-09-02 Hau-Tai Shieh MIM Decoupling Capacitors under a Contact Pad

Also Published As

Publication number Publication date
TW201234606A (en) 2012-08-16
US8502293B2 (en) 2013-08-06
US20120161280A1 (en) 2012-06-28
CN103270594A (zh) 2013-08-28
KR20130093152A (ko) 2013-08-21
WO2012087476A1 (en) 2012-06-28
CN103270594B (zh) 2017-05-10
KR101539554B1 (ko) 2015-07-28

Similar Documents

Publication Publication Date Title
US9431476B2 (en) Semiconductor devices including capacitors and methods of manufacturing the same
US10269894B1 (en) Method of manufacturing a deep trench capacitor with a filled trench and a doped region serving as a capacitor electrode
JP6182792B2 (ja) 半導体構造を製造する方法
US9082647B2 (en) Semiconductor devices
US11626409B2 (en) Semiconductor devices having buried gates
KR20100087915A (ko) 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
US20150162335A1 (en) Semiconductor devices and methods of manufacturing the same
TW201340295A (zh) 半導體元件及其製造方法
CN111564441B (zh) 半导体结构及制备方法
US11411003B2 (en) Dynamic random access memory device and manufacturing method thereof
CN114256240A (zh) 电容器及其制备方法
TWI469362B (zh) 用於動態隨機存取記憶體（ｄｒａｍ）之具凹形板部的電容器及其製造方法
US20230253445A1 (en) Semiconductor device
US8901629B2 (en) Semiconductor device and method of manufacturing the same
KR20110135768A (ko) 반도체 소자의 제조방법
TWI538023B (zh) 具有凹入式閘極結構之記憶體單元及其製作方法
CN114284214B (zh) 半导体器件及其制备方法、存储装置
TWI793789B (zh) 具有複合介電結構的半導體元件及其製備方法
US20230371235A1 (en) Semiconductor device
US20240040766A1 (en) Method for fabricating semiconductor structure and semiconductor structure
CN117460246A (zh) 半导体结构的制作方法及半导体结构
CN113270546A (zh) 半导体存储器件
CN114284214A (zh) 半导体器件及其制备方法、存储装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees