CN107331655A - 半导体存储器及其电容轮廓形成方法 - Google Patents

半导体存储器及其电容轮廓形成方法 Download PDF

Info

Publication number
CN107331655A
CN107331655A CN201710539203.1A CN201710539203A CN107331655A CN 107331655 A CN107331655 A CN 107331655A CN 201710539203 A CN201710539203 A CN 201710539203A CN 107331655 A CN107331655 A CN 107331655A
Authority
CN
China
Prior art keywords
layer
electric capacity
semiconductor memory
bounce
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710539203.1A
Other languages
English (en)
Other versions
CN107331655B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Ruili Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruili Integrated Circuit Co Ltd filed Critical Ruili Integrated Circuit Co Ltd
Priority to CN201710539203.1A priority Critical patent/CN107331655B/zh
Publication of CN107331655A publication Critical patent/CN107331655A/zh
Application granted granted Critical
Publication of CN107331655B publication Critical patent/CN107331655B/zh
Priority to PCT/CN2018/094525 priority patent/WO2019007373A1/en
Priority to US16/732,471 priority patent/US10886380B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体存储器及其电容轮廓形成方法，在衬底上依次形成介质层与反弹吸收掩膜层，对反弹吸收掩膜层进行刻蚀形成多个电容图案孔，然后通过对准电容图案孔对介质层进行刻蚀，形成多个电容轮廓孔，所述电容轮廓孔在其高度为总高度70％～95％的位置处向所述电容轮廓孔外围凸出形成一扩孔部，所述电容轮廓孔在所述扩孔部处的最大孔径小于等于所述电容轮廓孔在其余位置处的最大孔径的1.2倍，与现有技术形成的电容器相比，扩孔部处的孔径减小，扩孔部发生的位置提高，从而使得电容器轮廓较垂直化，由此避免了电容器之间短路现象的发生，提高了最终形成的半导体存储器的性能。

Description

半导体存储器及其电容轮廓形成方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体存储器及其电容轮廓形 成方法。
背景技术
电容器作为集成电路中的必要元件之一，在电路中具有电压调整、滤波等 功能，广泛用于集成电路中。
水平电容器通常由两片极板以及夹在两片极板之间的介电材料组成。电容 器的电容与极板面积以及介电材料的介电常数(k)成正比，并且电容器的电容与 介电材料的厚度成反比。与增大面积相关联的问题在于，在晶圆或基板上需要 较大的实体区域，即占用更大的芯片面积。
垂直电容器是在衬底中形成深槽，利用深槽的侧壁提供主要的极板面积， 以此减少电容器在芯片表面的占用面积，同时仍然可以获得较大的电容。
但是，随着器件尺寸的不断减小，沟槽的深度增大的同时，还需要开口尺 寸(深槽开口的孔径)减小，这就大幅度增大了沟槽的深宽比(定义为深度/开 口尺寸)，在刻蚀衬底形成深槽时，由于深槽的深宽比增加，其侧壁易遭受较强 烈的等离子体碰撞导致过刻蚀轮廓，在深槽中沉积介电材料之后，相邻电容器 之间容易发生短路现象。
发明内容
本发明的目的在于提供一种半导体存储器及其电容轮廓形成方法，使电容 器轮廓较垂直化，能够减小短路现象的发生，提高半导体存储器的性能。
为实现上述目的，本发明提供一种半导体存储器的电容轮廓形成方法，包 括：
提供一衬底，在所述衬底上依次形成介质层与反弹吸收掩膜层；
对所述反弹吸收掩膜层进行刻蚀，形成多个电容图案孔，所述电容图案孔 暴露出所述介质层；以及
通过对准所述电容图案孔对所述介质层进行等离子体干法刻蚀，形成多个 电容轮廓孔，所述电容轮廓孔暴露出所述衬底；利用所述反弹吸收掩膜层的所 述电容图案孔的孔壁吸收部分偏移移动的反应式电浆粒子，所述电容轮廓孔在 其高度为总高度70％～95％的位置处向所述电容轮廓孔外围凸出形成一扩孔部， 所述电容轮廓孔在所述扩孔部处的最大孔径小于等于所述电容轮廓孔在其余位 置处的最大孔径的1.2倍。
所述扩孔部的中心点在所述电容轮廓孔总高度80％～90％的位置。
可选的，所述反弹吸收掩膜层的形成厚度为630nm～840nm。
可选的，所述电容轮廓孔在所述扩孔部处的最大孔径小于等于所述电容轮 廓孔在其余位置处的最大孔径的1.15倍。
可选的，所述电容图案孔在远离所述介质层一端的开口尺寸大于靠近所述 介质层一端的开口尺寸。
可选的，对所述反弹吸收掩膜层进行刻蚀，形成所述电容图案孔的步骤包 括：
在所述反弹吸收掩膜层上形成图案化掩膜层；
以所述图案化掩膜层为掩膜，对所述反弹吸收掩膜层进行第一次刻蚀，以 在所述反弹吸收掩膜层内形成多个凹穴，所述凹穴远离所述介质层一端的孔径 概约等于所述凹穴靠近所述介质层一端的孔径；
以所述图案化掩膜层为掩膜，对所述凹穴内的反弹吸收掩膜层进行第二次 刻蚀，形成所述电容图案孔；以及
去除所述图案化掩膜层。
可选的，所述第一次刻蚀与第二次刻蚀均为等离子体干法刻蚀，采用的刻 蚀气体均包括溴化镍、氧气以及氟基气体；且所述第二次刻蚀中的氟基气体对 所述反弹吸收掩膜层的刻蚀速率大于所述第一次刻蚀中的氟基气体对所述反弹 吸收掩膜层的刻蚀速率。
可选的，所述第一次刻蚀中的氟基气体包括CF4以及NF3，所述第二次刻蚀 中的氟基气体包括CxFy以及NF3，其中x，y为大于或等于1的正整数，且x＝1 时，y≠4。
可选的，所述CxFy为C4F6或C4F8。
可选的，所述反弹吸收掩膜层为多晶硅层，所述介质层包括依次形成于所 述衬底上的底层氮化硅层、第一氧化层、中间氮化硅层、第二氧化层以及顶层 氮化硅层。
可选的，对所述顶层氮化硅层、第二氧化层、中间氮化硅层、第一氧化层、 以及底层氮化硅层进行刻蚀时，采用的刻蚀气体包括氟基气体与氧气。
可选的，对所述顶层氮化硅层进行刻蚀时，所述氟基气体包含CHF3、CH2F2以及C4F6；对所述第二氧化层进行刻蚀时，所述氟基气体包含NF3、C4F6以及 C4F8；对所述中间氮化硅层进行刻蚀时，所述氟基气体包含C4F8、CH2F2以及 C4F6；对所述第一氧化层进行刻蚀时，所述氟基气体包含NF3、C4F8以及C4F6； 对所述底层氮化硅层进行刻蚀时，所述氟基气体包含C4F8、CH2F2以及C4F6。
可选的，形成所述电容轮廓孔之后，所述电容器的形成方法还包括：在所 述电容轮廓孔中形成下电极层，移除所述反弹吸收掩膜层与所述介质层，在所 述下电极层的内外面形成高介电层与上电极层。
可选的，所述下电极层为氮化钛层，所述高介电层为氧化钛层或氧化锆层， 所述上电极层为多晶硅层。
相应的，本发明还提供一种半导体存储器，包括：
衬底；及
电容器，设置于所述衬底上，所述电容器包含下电极层、高介电层及上电 极层，所述下电极层的外表面具有电容轮廓孔的外形，所述下电极层在其高度 为总高度70％～95％的位置处向所述电容轮廓孔外围凸出形成一扩孔部，所述下 电极层在所述扩孔部处的最大外径小于等于所述下电极层在其余位置处的最大 外径的1.2倍。
可选的，所述扩孔部的中心点在所述下电极层总高度80％～90％的位置。
可选的，所述下电极层在所述扩孔部处的最大外径小于等于所述下电极层 在其余位置处的最大外径的1.15倍。
可选的，所述半导体存储器还包括：位于所述上电极层内的中间支撑层与 顶层支撑层。
与现有技术相比，本发明提供的半导体存储器及其电容轮廓形成方法中， 在衬底上依次形成介质层与反弹吸收掩膜层，对所述反弹吸收掩膜层进行刻蚀 形成多个电容图案孔，所述电容图案孔暴露出所述介质层，通过对准所述电容 图案孔对所述介质层进行等离子体刻蚀，形成多个电容轮廓孔，所述电容轮廓 孔暴露出所述衬底，利用所述反弹吸收掩膜层的所述电容图案孔的孔壁吸收部 分偏移移动的反应式电浆粒子，所述电容轮廓孔在其高度为总高度70％～95％的 位置处向所述电容轮廓孔外围凸出形成一扩孔部，所述电容轮廓孔在所述扩孔 部处的最大孔径小于等于所述电容轮廓孔在其余位置处的最大孔径的1.2倍，与 现有技术形成的电容器相比，扩孔部处的孔径减小，扩孔部发生的位置提高， 从而使得半导体存储器中的电容器轮廓较垂直化，由此避免了电容器之间短路 现象的发生，提高最终形成的半导体存储器的性能。
附图说明
图1至图3为一电容器的形成方法的各步骤的结构示意图；
图4为本发明一实施例所提供的半导体存储器的电容轮廓形成方法的流程 图；
图5～图9为本发明一实施例所提供的半导体存储器的电容轮廓的形成方法 的各步骤结构示意图。
其中，附图标记如下：
1-衬底，1’-连接垫；
2-底层氮化硅层；
3-第一氧化层；
4-中间氮化硅层；
5-第二氧化层；
6-顶层氮化硅层；
7-反弹吸收掩膜层；
8-电容图案孔；
9-电容轮廓孔；
91-扩孔部；
10-下电极层；
11-高介电层；
12-上电极层；
100-衬底；
110-介质层；
111-底层氮化硅层；
112-第一氧化层；
113-中间氮化硅层；
114-第二氧化层；
115-顶层氮化硅层；
120-反弹吸收掩膜层；
130-电容图案孔；
131-凹穴；
140-电容轮廓孔；
141-扩孔部；
150-下电极层；
160-高介电层；
170-上电极层；
200-电容器；
D1’-电容轮廓孔9在扩孔部91处的最大孔径；
D1-电容轮廓孔9在其余位置处的最大孔径；
D2’-电容轮廓孔140在扩孔部141处的最大孔径；
D2-电容轮廓孔140在其余位置处的最大孔径。
具体实施方式
请参考图1至图3所示，电容器的形成方法一般包括：
首先，提供一衬底1，在所述衬底1上形成叠层结构。所述叠层结构例如是 包括依次形成的底层氮化硅层2、第一氧化层3、中间氮化硅层4、第二氧化层 5、顶层氮化硅层6以及反弹吸收掩膜层7。其中，所述反弹吸收掩膜层的材质 优选为多晶硅，所述反弹吸收掩膜层7的厚度优选为600nm～800nm，更优选的， 所述反弹吸收掩膜层7的厚度为700nm。所述第一氧化层3的材质优选为硼磷 氧化层，所述第二氧化层5的材质优选为氧化硅层。当然，在形成所述叠层结 构之前，还包括在所述衬底1的上表面内上形成接触垫1’。
然后，在所述反弹吸收掩膜层7上形成掩膜层(图中未示出)，并对所述掩 膜层进行刻蚀，形成图形化的掩膜层，暴露出预定形成电容轮廓孔的区域内的 所述反弹吸收掩膜层7。再以所述图形化的掩膜层为掩膜，对暴露出的所述反弹 吸收掩膜层7进行刻蚀，形成多个电容图案孔8，所述电容图案孔8暴露出部分 顶层氮化硅层6，最后去除所述图形化的掩膜层，形成如图1所示的结构。其中， 所述电容图案孔8靠近所述顶层氮化硅层6的一端的孔径概约等于所述电容图 案孔8远离所述顶层氮化硅层6一端的孔径，即所述电容图案孔8不同深度处 的孔径保持一致。
接着，通过所述电容图案孔8，对所述顶层氮化硅层6、第二氧化层5、中 间氮化硅层4、第一氧化层3以及底层氮化硅层2依次进行刻蚀，形成电容轮廓 孔9，暴露出所述衬底1，形成如图2所示的结构。
通常，对所述多晶硅层7、顶层氮化硅层6、第二氧化层5、中间氮化硅层 4、第一氧化层3以及底层氮化硅层2的刻蚀均采用的是等离子体干法刻蚀。在 形成所述电容轮廓孔9的过程中，由于电容轮廓孔9的深宽比较大，电浆粒子 在反应过程中产生弹珠台反弹效应，碰撞在所述反弹吸收掩膜层7侧壁的电浆 粒子经反弹折射后在所述第二氧化层5上产生过刻蚀，形成扩孔部91，如图2 所示，箭头代表电浆粒子运动的方向。所述电容轮廓孔9在其总高度50％～60％ 处由于过刻蚀向所述电容轮廓孔9外围凸出，形成扩孔部91，所述电容轮廓孔 9在所述扩孔部91处的最大孔径D1’大于所述电容轮廓孔9在其余位置处的最 大孔径D1的1.2倍。
研究发现，在所述电容轮廓孔9内填充介电材料(例如是氮化层与氧化层) 之后，由于所述扩孔部91的存在，容易导致电容器发生短路，如图3中虚线框 处所示。具体的，在形成深槽9之后，通常还包括如下步骤：首先，在所述电 容轮廓孔9内形成下电极层10，然后去除所述反弹吸收掩膜层7，去除叠层结 构中的所述第一氧化层3与所述第二氧化层5，保留叠层结构中的中间氮化硅层4作为中间支撑层，保留所述顶层氮化硅层6作为顶层支撑层；然后，在所述下 电极层10的内外表面形成高介电层11以及上电极层12，最终形成如图3所示 的电容器。其中，所述下电极层10优选为氮化钛层(TiN)，所述高介电层11 优选为氧化钛层(TiOx)或氧化锆层(ZrOx)，所述上电极层12优选为多晶硅 层。
前述已经提及，由于过刻蚀的原因导致所述电容轮廓孔9具有了扩孔部91， 那么，在所述电容轮廓孔9内形成下电极层10，并最终形成高介电层11与上电 极层12之后，相邻电容器之间相接触，会导致电容器发生短路，如图3中虚线 框所示，最终影响半导体器件的性能。
发明人针对上述问题进行研究，发现对所述顶层氮化硅层6、第二氧化层5、 中间氮化硅层4、第一氧化层3以及底层氮化硅层2进行等离子体刻蚀时，在刻 蚀气体中通入分子量比较大的氟基气体，所述反弹吸收掩膜层7的所述电容图 案孔8的孔壁能够吸收部分偏移移动的反应式电浆粒子，碰撞到所述电容图案 孔8的孔壁后的电浆粒子的第二次反弹角会缩小或消除，由此形成的电容轮廓 孔中，扩孔部的位置上移，孔径减小，从而使得电容器轮廓较垂直化，由此避 免了电容器之间短路现象的发生。
并且，对所述反弹吸收掩膜层7进行两次刻蚀，即在原有刻蚀的基础上再 增加一步刻蚀，使得所述电容图案孔8在远离所述顶层氮化硅层6的一端的孔 径大于靠近所述顶层氮化硅层6一端的孔径，即所述电容图案孔8为上宽下窄 的结构时，电浆粒子在运动过程中碰撞到电容轮廓孔9孔壁的位置上移，可以 使得后续形成的电容轮廓孔9中过刻蚀的位置上移，在所述电容轮廓孔9中形 成的扩孔部的位置上移(相对于现有技术扩孔部的位置更加远离所述衬底1)， 并减小所述扩孔部的孔径，从而使得电容器轮廓较垂直化，由此避免了电容器 之间短路现象的发生。并且，还可以增大所述反弹吸收掩膜层7的厚度，使得所述电浆粒子的碰撞发生在远离所述顶层氮化硅层6的位置，并同时避免造成 所述反弹吸收掩膜层7的过刻蚀。
经过进一步研究，本发明提出一种新的半导体存储器的电容轮廓形成方法， 如图4所示，包括：
步骤S100，提供一衬底，在所述衬底上依次形成介质层与反弹吸收掩膜层；
步骤S200，对所述反弹吸收掩膜层进行刻蚀，形成多个电容图案孔，所述 电容图案孔暴露出所述介质层；以及
步骤S300，通过对准所述电容图案孔对所述介质层进行等离子体干法刻蚀， 形成多个电容轮廓孔，所述电容轮廓孔暴露出所述衬底，利用所述反弹吸收研 磨层的所述电容图案孔的孔壁吸收部分偏移移动的反应式电浆粒子，所述电容 轮廓孔在其高度为总高度70％～95％的位置处向所述电容轮廓孔外围凸出形成一 扩孔部，所述电容轮廓孔在所述扩孔部处的最大孔径小于等于所述电容轮廓孔 在其余位置处的最大孔径的1.2倍。
相应的，根据本发明的另一面，还提供一种半导体存储器，包括：
衬底；及
电容器，设置于所述衬底上，所述电容器包含下电极层、高介电层及上电 极层，所述下电极层的外表面具有电容轮廓孔的外形，所述下电极层在其高度 为总高度70％～95％的位置处向所述电容轮廓孔外围凸出形成一扩孔部，所述下 电极层在所述扩孔部处的最大外径小于等于所述下电极层在其余位置处的最大 外径的1.2倍
本发明提供的半导体存储器及其电容轮廓形成方法中，在衬底上依次形成 介质层与反弹吸收掩膜层，对所述反弹吸收掩膜层进行刻蚀形成多个电容图案 孔，所述电容图案孔暴露出所述介质层，通过对准所述电容图案孔对所述介质 层进行等离子体刻蚀，形成多个电容轮廓孔，所述电容轮廓孔暴露出所述衬底， 利用所述反弹吸收掩膜层的所述电容图案孔的孔壁吸收部分偏移移动的反应式 电浆粒子，所述电容轮廓孔在其高度为总高度70％～95％的位置处向所述电容轮 廓孔外围凸出形成一扩孔部，所述电容轮廓孔在所述扩孔部处的最大孔径小于 等于所述电容轮廓孔在其余位置处的最大孔径的1.2倍，与现有技术形成的电容 器相比，扩孔部处的孔径减小，扩孔部发生的位置提高，从而使得电容器轮廓 较垂直化，由此避免了电容器之间短路现象的发生，提高最终形成的半导体存 储器的性能。
下面将结合流程图和示意图对本发明的电容器及其形成方法进行更详细的 描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在 此描述的本发明，而仍然实现本发明的有利效果。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和 权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简 化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例 的目的。
以下列举所述电容器及其形成方法的实施例，以清楚说明本发明的内容， 应当明确的是，本发明的内容并不限制于以下实施例，其它通过本领域普通技 术人员的常规技术手段的改进亦在本发明的思想范围之内。
图5～图8为本发明一实施例所提供的半导体存储器的电容轮廓形成方法的 各步骤结构示意图。下面结合图4以及图5～图8所示详细说明本发明提出的半 导体存储器的电容轮廓形成方法。
首先，如图5所示，提供一衬底100，所述衬底100的材质可以为单晶硅、 多晶硅、无定型硅、硅锗化合物或绝缘体上硅(SOI)等，也可以为砷化镓或氮 化镓等化合物，或者本领域技术人员已知的其他材料。在本实施例中，优选的 衬底100为单晶硅衬底。可以理解的是，在所述衬底100中可以形成有浅沟槽 隔离结构、掺杂区或者其它公知的半导体结构等，本发明对此不做限定。并且， 在所述衬底100的上表面内还形成有电容器的连接垫100’。
然后，继续图5所示，在所述衬底100上依次形成介质层110与反弹吸收 掩膜层120。所述介质层110包括依次堆叠的底层氮化硅层111、第一氧化层112、 中间氮化硅层113、第二氧化层114以及顶层氮化硅层115。优选的，所述第一 氧化层112为硼磷氧化层，所述第二氧化层114为氧化硅层，所述反弹吸收掩 膜层120为多晶硅层。
具体的，在所述衬底100上依次形成所述底层氮化硅层111、第一氧化层112、 中间氮化硅层113、第二氧化层114以及顶层氮化硅层115，然后在所述顶层氮 化硅层115上形成所述反弹吸收掩膜层120。在本实施例中，可以通过化学气相 沉积(Chemical VaporDeposition，CVD)法在所述衬底100上形成所述氮化硅 层111、第一氧化层112、中间氮化硅层113、第二氧化层114、顶层氮化硅层 115以及反弹吸收掩膜层120，例如常压化学气相沉积(APCVD)或低压化学气 相沉积(LPCVD)等，所述第一氧化层112优选为硼磷氧化层，所述第二氧化 层114优选为氧化硅层，所述第二氧化硅层114还可以采用热氧化法形成。当 然，在其他实施例中，也可以采用本领域技术人员已知的其他方法形成所述介 质层110与所述反弹吸收掩膜层120，可以理解的是，所述介质层110中的各层 以及所述反弹吸收掩膜层120可以采用相同的方法形成，也可以采用不同的方 法形成，本发明对此不做限定。
优选的，所述反弹吸收掩膜层120的厚度为630nm～840nm。需要说明的是， 所述反弹吸收掩膜层120的厚度是在如上所述的反弹吸收掩膜层7的厚度上增 加至少5％，优选为5％。所述反弹吸收掩膜层120厚度的增加，可以防止在后 续的刻蚀中发生过刻蚀。例如所述反弹吸收掩膜层120的厚度一般为 600nm～800nm，则本实施例中，所述反弹吸收掩膜层120的厚度优选为630nm ～840nm，例如630nm、735nm或者840nm，最优选的，所述反弹吸收掩膜层120 的厚度为735nm。可以理解的是，所述反弹吸收掩膜层120的厚度并不限定于 上述列举的数值，在具体实施时，可以根据具体应用情况相应的调整。
接着，执行步骤S200，对所述反弹吸收掩膜层120进行刻蚀，形成多个电 容图案孔130，所述电容图案孔130暴露出所述介质层110，形成如图7所示的 结构。
步骤S200具体包括如下步骤：首先，在所述反弹吸收掩膜层120上形成一 掩膜层(图中未示出)，所述掩膜层优选为氧化层，例如氧化硅层，并在所述掩 膜层上形成一光刻胶层，对所述光刻胶层进行曝光与显影，形成图案化的光刻 胶层，再以所述图案化的光刻胶层为掩膜，对所述掩膜层进行刻蚀，形成图案 化掩膜层；然后，以图案化掩膜层为掩膜，对所述反弹吸收掩膜层120进行第 一次刻蚀，在所述反弹吸收掩膜层120内形成一凹穴131，所述凹穴131远离所 述介质层110一端的孔径概约等于靠近所述介质层110一端的孔径，进一步地， 所述凹穴131在垂直于衬底100表面方向上各处的孔径相同，且该凹穴131的所有侧壁均垂直于衬底100表面，如图6所示。
详细的，对所述反弹吸收掩膜层120进行等离子体干法刻蚀，采用的刻蚀 气体包括溴化镍(HBr)、氧气(O2)以及氟基气体，其中所述氟基气体包含但 不限于四氟化碳(CF4)以及三氟化氮(NF3)，以在所述反弹吸收掩膜层120内 形成凹穴131，并在所述凹穴131内剩余部分厚度的反弹吸收掩膜层120，即， 所述凹穴131并未贯穿所述反弹吸收掩膜层120，故而并未暴露出介质层110(这 里是指并未暴露出顶层氮化硅层115)。其中，所述凹穴131远离所述介质层110 一端的孔径等于靠近所述介质层110一端的孔径，即所述凹穴131的孔径保持 一致(所述凹穴131在垂直于衬底100表面方向上各处的孔径相同)，亦即第一 次刻蚀为纵向刻蚀。在本实施例中，所述凹穴131的所有孔壁均垂直于所述介 质层110所在的水平面。第一次刻蚀之后，所述凹穴131底部剩余的反弹吸收 掩膜层120的厚度由具体的刻蚀条件所决定，例如凹穴131底部剩余的反弹吸 收掩膜层120的厚度占反弹吸收掩膜层120总厚度的5％～20％。
接着，以所述图案化掩膜层为掩膜，对所述凹穴131内的反弹吸收掩膜层 120进行第二次刻蚀，形成所述电容图案孔130，所述电容图案孔130贯穿所述 反弹吸收掩膜层120，暴露出介质层110(这里是指暴露出顶层氮化硅层115)， 如图7所示。
所述第二次刻蚀为等离子体干法刻蚀，采用的刻蚀气体包括溴化镍(HBr)、 氧气(O2)以及氟基气体，其中所述氟基气体为CxFy以及NF3，其中x，y为大 于或等于1的正整数，并且所述第一次刻蚀中的氟基气体与第二次刻蚀的氟基 气体并不相同，优选的，所述第二次刻蚀中的氟基气体对所述反弹吸收掩膜层 120的刻蚀速率大于所述第一次刻蚀中的氟基气体对所述反弹吸收掩膜层120的 刻蚀速率，因此，当所述第一次刻蚀中的氟基气体为CF4时，对于第二次刻蚀 中的氟基气体来说，当x＝1时，y≠4。所述第二次刻蚀中的氟基气体优选为六 氟丁二烯(C4F6)或八氟环丁烷(C4F8)。
所述电容图案孔130远离所述介质层110一端的孔径大于靠近所述介质层 110一端的孔径，即所述电容图案孔130上宽下窄(即远离衬底100方向的孔径 相对较大)，至少一个孔壁远离衬底100的一端向外倾斜，即至少一个孔壁与底 壁之间的夹角大于90度，用于改变后续刻蚀形成电容轮廓孔140时的电浆粒子 的路径，使得电浆粒子在运动过程中碰撞到电容轮廓孔140孔壁的位置上移， 从而使得过刻蚀的位置上移，具体请参见后续对步骤S300的介绍。
所述电容图案孔130的横截面(平行于衬底100表面方向的截面)形状可 以为圆形、椭圆形、四边形或其他多边形。所述电容图案孔130的纵截面(垂 直于衬底100表面方向的截面)形状为等腰倒梯形。应理解，可以是所述电容 图案孔130所有孔壁与底壁之间的夹角均大于90度，比如，图7中电容图案孔130的孔壁130a、130b与底壁130c之间的夹角均大于90度，并且孔壁130a、 130b与底壁130c之间的夹角相同；也可以是电容图案孔130的孔壁130a、130b 与底壁130c之间的夹角均大于90度，但孔壁130a、130b与底壁130c之间的夹 角不同(坡度不同)；还可以是所述电容图案孔130的部分孔壁与底壁之间的夹 角大于90度，比如，可以是孔壁130a与底壁130c之间的夹角大于90度，孔壁 130a与底壁130c之间的夹角等于90度(即侧壁130a是垂直侧壁)，即所述电 容图案孔130为非对称结构。
另一方面，多个所述电容图案孔130的形状和尺寸可以相同，这样有利于 形成电容值相同的电容器。当然，多个电容图案孔130的形状和尺寸也可以是 不同的，比如，一部分电容图案孔130中的至少一个孔壁远离衬底100的一端 向外倾斜(即为上宽下窄的凹槽)，另一部分电容图案孔130的孔壁为垂直孔壁 (即为垂直凹槽)。当一部分电容图案孔130为上宽下窄的凹槽，另一部分电容 图案孔130为垂直凹槽的时候，优选是上宽下窄的凹槽与垂直凹槽交替分布。
接着，执行步骤S300，通过对准所述电容图案孔130对所述介质层110进 行等离子体干法刻蚀，如图8所示，形成多个电容轮廓孔140，所述电容轮廓孔 140暴露出所述衬底100，利用所述反弹吸收掩膜层120的所述电容图案孔130 的孔壁吸收偏移移动的反应式电浆粒子，所述电容轮廓孔140在其高度为总高 度70％～95％的位置处由于过刻蚀向所述电容轮廓孔外围凸出，形成扩孔部141， 所述电容轮廓孔140在所述扩孔部处141的最大孔径小于等于所述电容轮廓孔 140在其余位置处的最大孔径的1.2倍。本实施例中，所述电容轮廓孔140两侧 的扩孔部141的纵截面(垂直于衬底100表面方向的截面)形状为半圆形或半椭圆形，每个电容轮廓孔140各孔壁处的扩孔部141的形状和尺寸可以相同或 不相同，当然，优选是各孔壁处的扩孔部141的形状和尺寸相同。
具体的，通过所述电容图案孔130对所述介质层110进行刻蚀，包括依次 对所述顶层氮化硅层115、所述第二氧化层114、所述中间氮化硅层113、所述 第一氧化层112以及所述底层氮化硅层111进行刻蚀，最终形成所述电容轮廓孔 140。其中，对各层的刻蚀均采用等离子体干法刻蚀进行刻蚀。对所述顶层氮化 硅层115进行刻蚀，采用的刻蚀气体包括氟基气体与氧气，其中所述氟基气体 包括但不限于三氟甲烷(CHF3)、二氟甲烷(CH2F2)以及C4F6。对所述第二氧 化层114进行刻蚀，采用的刻蚀气体包括氟基气体与氧气，其中所述氟基气体 包括但不限于三氟化氮(NF3)、C4F6与C4F8。对所述中间氮化硅层113进行刻 蚀，采用的刻蚀气体包括氟基气体与氧气，其中所述氟基气体包括但不限于C4F8、 CH2F2以及C4F6。对所述第一氧化层112进行刻蚀，采用的刻蚀气体包括氟基气 体与氧气，其中所述氟基气体包括但不限于三氟化氮(NF3)、C4F8与C4F6。对 所述氮化硅层111进行刻蚀，采用的刻蚀气体包括氟基气体与氧气，其中所述 氟基气体包括但不限于C4F8、CH2F2以及C4F6，最终形成暴露出所述衬底100 的深槽140。本领域技术人员可根据所采用的刻蚀气体、所使用的刻蚀机台以及 膜层厚度等因素，调整刻蚀时间以及腔室压力等参数，本发明对此不予限定。
请参照图8所示，箭头代表等离子体运动的方向，由于采用包含有C4F6或/ 和C4F8的分子量比较大的氟基气体对所述介质层110的各层进行等离子体刻蚀， 电浆偏折角度过大的粒子会被所述反弹吸收掩膜层120反应吸收，所以碰撞在 所述反弹吸收掩膜层120侧壁的电浆粒子的第二次反弹角会缩小或消除，从而 减小或消除弹珠台反弹效应，而第一次碰撞在所述介质层110的电浆粒子，会 在所述第二氧化层114靠近所述顶层氮化硅层115的位置处造成过刻蚀，即在 所述电容轮廓孔140上产生扩孔部141的位置上移，并且所述电容轮廓孔140 在所述扩孔部141处的最大孔径D2’减小。
进一步的，将图8与图3进行比较可知，由于所述反弹吸收掩膜层120的 厚度增加，使得电浆粒子的碰撞发生在距离所述介质层110较远的位置，并且 由于电容图案孔130上宽下窄(结合图7所示)，其孔壁具有一坡度，可以使得 电浆粒子在运动过程中碰撞到孔壁的位置上移，进一步使得形成的电容轮廓孔 140中过刻蚀的位置上移，即，在所述电容轮廓孔140中形成的扩孔部141的位 置上移(更加远离衬底100)。
在本实施例中，所述扩孔部141位于所述电容轮廓孔140总高度70％～95％ 的位置处，且所述电容轮廓孔140在所述扩孔部141处的最大孔径D2’小于等于 所述电容轮廓孔140在其余位置处的最大孔径D2的1.2倍。与现有技术相比， 所述电容轮廓孔140在所述扩孔部141处的孔径减小，且所述扩孔部141的位 置上移，从而能够避免短路的发生。
优选的，所述扩孔部141的中心点在所述电容轮廓孔140总高度80％～90％ 的位置。优选的，所述电容轮廓孔140在所述扩孔部141处的最大孔径D2’小于 等于所述电容轮廓孔140在其余位置处的最大孔径D2的1.15倍，实验发现， 这样可进一步确保后续在所述电容轮廓孔140中填充介电材料(氮化层与氧化 层)形成电容器之后，电容器之间不会产生短路现象，具体请参照图9所示。
在形成所述电容轮廓孔140之后，所述半导体存储器的形成方法还包括： 首先，在所述电容轮廓孔140中形成下电极层150，优选的，所述下电极层150 呈U型；然后去除所述反弹吸收掩膜层120与所述介质层110，优选的，去除 所述介质层110内的第一氧化层112与第二氧化层114，保留所述中间氮化硅层 113作为中间支撑层，保留所述顶层氮化硅层115作为顶层支撑层；接着，在所 述下电极150的内外面形成高介电层160，在所述高介电层160的内外面形成上 电极层170。最终形成如图9所示的电容器，其中，所述下电极层150优选为氮 化钛层(TiN)，所述高介电层160优选为氧化钛层(TiOx)或氧化锆层(ZrOx)， 所述上电极层170优选为多晶硅层。
由于形成所述电容轮廓孔140之后到形成所述电容器之间的步骤与现有技 术一致，因此，不对此进行详细描述。并且，形成所述电容轮廓孔140之后的 步骤并不仅限于该段的描述，本发明对此不作限定。
可以理解的是，本文中所指的“远离”与“靠近”是相对的概念，例如， 所述电容图案孔远离所述介质层一端是指相对于所述电容图案孔靠近所述介质 层一端更加远离所述介质层，同理，所述电容图案孔靠近所述介质层一端是指 相对于所述电容图案孔远离所述介质层一端更加靠近所述介质层。
本发明提供的半导体存储器及其电容轮廓形成方法中，在衬底100上依次 形成介质层110与反弹吸收掩膜层120，对所述反弹吸收掩膜层120进行刻蚀形 成多个电容图案孔130，所述电容图案孔130暴露出所述介质层110，然后通过 对准所述电容图案孔130对所述介质层110进行等离子体刻蚀时，形成多个电 容轮廓孔，所述电容轮廓孔暴露出所述衬底，利用所述反弹吸收掩膜层的所述 电容图案孔的孔壁吸收部分偏移移动的反应式电浆粒子，所述电容轮廓孔140 在其高度为总高度70％～95％的位置处由于过刻蚀向所述电容轮廓孔140外围弯 曲，形成扩孔部141，所述电容轮廓孔140在所述扩孔部141处的最大孔径D2’ 小于等于所述电容轮廓孔140在其余位置处的最大孔径D2的1.2倍，与现有技 术形成的电容器相比，扩孔部处的孔径减小，扩孔部发生的位置提高，从而使 得电容器轮廓较垂直化，由此避免了电容器之间短路现象的发生，提高最终形 成的半导体存储器的性能。
相应的，本发明还提供一种半导体存储器，采用如上所述的半导体存储器 的电容轮廓形成方法形成。所述半导体存储器包括：
衬底；及
电容器，设置于所述衬底上，所述电容器包含下电极层、高介电层及上电 极层，所述下电极层的外表面具有电容轮廓孔的外形，所述下电极层在其高度 为总高度70％～95％的位置处向所述电容轮廓孔外围凸出形成一扩孔部，所述下 电极层在所述扩孔部处的最大外径小于等于所述下电极层在其余位置处的最大 外径的1.2倍。
请参考图8与图9所示，所述半导体存储器包括衬底100与电容器200，所 述电容器200位于所述衬底100上，所述电容器200包含下电极层150、高介电 层160及上电极层170，其中所述下电极层150的外表面具有电容轮廓孔140的 外形，所述下电极层150在其高度为总高度70％～95％的位置处向所述电容轮廓 孔140外围凸出形成一扩孔部141，所述下电极层150在所述扩孔部141处的最 大外径D2’小于等于所述下电极层150在其余位置处的最大外径D2的1.2倍。
优选的，所述扩孔部141的中心点位在所述下电极层150总高度80％～90％ 的位置，所述下电极层150在所述扩孔部141处的最大外径D2’小于等于所述下 电极层150在其余位置处的最大外径D2的1.15倍。
如图9所示，所述半导体存储器还包括：位于所述衬底100上表面内的连 接垫100’，位于所述衬底100上的底层氮化硅层111，以及位于所述上电极层 170内的作为中间支撑层的中间氮化硅层113、作为顶层支撑层的顶层氮化硅层 115。
由于所述下电极层150扩孔部处的孔径减小，扩孔部发生的位置提高，从 而使得半导体存储器轮廓较垂直化，可以避免半导体存储器之间短路现象的发 生，提高最终形成的半导体器件的性能。
综上所述，本发明提供的半导体存储器及其电容轮廓形成方法中，在衬底 上依次形成介质层与反弹吸收掩膜层，对所述反弹吸收掩膜层进行刻蚀形成多 个电容图案孔，所述电容图案孔暴露出所述介质层，通过对准所述电容图案孔 对所述介质层进行等离子体刻蚀，形成多个电容轮廓孔，所述电容轮廓孔暴露 出所述衬底，利用所述反弹吸收掩膜层的所述电容图案孔的孔壁吸收部分偏移 移动的反应式电浆粒子，所述电容轮廓孔在其高度为总高度70％～95％的位置处 向所述电容轮廓孔外围凸出形成一扩孔部，所述电容轮廓孔在所述扩孔部处的 最大孔径小于等于所述电容轮廓孔在其余位置处的最大孔径的1.2倍，与现有技 术形成的电容器相比，扩孔部处的孔径减小，扩孔部发生的位置提高，从而使 得半导体存储器中的电容器轮廓较垂直化，由此避免了电容器之间短路现象的 发生，提高最终形成的半导体存储器的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定， 本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权 利要求书的保护范围。

Claims (18)

1.一种半导体存储器的电容轮廓形成方法，其特征在于，包括：
提供一衬底，在所述衬底上依次形成介质层与反弹吸收掩膜层；
对所述反弹吸收掩膜层进行刻蚀，形成多个电容图案孔，所述电容图案孔暴露出所述介质层；以及
通过对准所述电容图案孔对所述介质层进行等离子体干法刻蚀，形成多个电容轮廓孔，所述电容轮廓孔暴露出所述衬底，利用所述反弹吸收掩膜层的所述电容图案孔的孔壁吸收部分偏移移动的反应式电浆粒子，所述电容轮廓孔在其高度为总高度70％～95％的位置处向所述电容轮廓孔外围凸出形成一扩孔部，所述电容轮廓孔在所述扩孔部处的最大孔径小于等于所述电容轮廓孔在其余位置处的最大孔径的1.2倍。
2.如权利要求1所述的半导体存储器的电容轮廓形成方法，其特征在于，所述扩孔部的中心点在所述电容轮廓孔总高度80％～90％的位置。
3.如权利要求1所述的半导体存储器的电容轮廓形成方法，其特征在于，所述反弹吸收掩膜层的形成厚度为630nm～840nm。
4.如权利要求1所述的半导体存储器的电容轮廓形成方法，其特征在于，所述电容轮廓孔在所述扩孔部处的最大孔径小于等于所述电容轮廓孔在其余位置处的最大孔径的1.15倍。
5.如权利要求1所述的半导体存储器的电容轮廓形成方法，其特征在于，所述电容图案孔在远离所述介质层一端的开口尺寸大于靠近所述介质层一端的开口尺寸。
6.如权利要求5所述的半导体存储器的电容轮廓形成方法，其特征在于，对所述反弹吸收掩膜层进行刻蚀，形成所述电容图案孔的步骤包括：
在所述反弹吸收掩膜层上形成图案化掩膜层；
以所述图案化掩膜层为掩膜，对所述反弹吸收掩膜层进行第一次刻蚀，以在所述反弹吸收掩膜层内形成多个凹穴，所述凹穴远离所述介质层一端的孔径概约等于所述凹穴靠近所述介质层一端的孔径；
以所述图案化掩膜层为掩膜，对所述凹穴内的反弹吸收掩膜层进行第二次刻蚀，形成所述电容图案孔；以及
去除所述图案化掩膜层。
7.如权利要求6所述的半导体存储器的电容轮廓形成方法，其特征在于，所述第一次刻蚀与第二次刻蚀均为等离子体干法刻蚀，采用的刻蚀气体均包括溴化镍、氧气以及氟基气体；且所述第二次刻蚀中的氟基气体对所述反弹吸收掩膜层的刻蚀速率大于所述第一次刻蚀中的氟基气体对所述反弹吸收掩膜层的刻蚀速率。
8.如权利要求7所述的半导体存储器的电容轮廓形成方法，其特征在于，所述第一次刻蚀中的氟基气体包括CF4以及NF3，所述第二次刻蚀中的氟基气体包括CxFy以及NF3，其中x，y为大于或等于1的正整数，且x＝1时，y≠4。
9.如权利要求8所述的半导体存储器的电容轮廓形成方法，其特征在于，所述CxFy为C4F6或C4F8。
10.如权利要求1至9任一项所述的半导体存储器的电容轮廓形成方法，其特征在于，所述反弹吸收掩膜层为多晶硅层，所述介质层包括依次形成于所述衬底上的底层氮化硅层、第一氧化层、中间氮化硅层、第二氧化层以及顶层氮化硅层。
11.如权利要求10所述的半导体存储器的电容轮廓形成方法，其特征在于，对所述顶层氮化硅层、第二氧化层、中间氮化硅层、第一氧化层、以及底层氮化硅层进行刻蚀时，采用的刻蚀气体包括氟基气体以及氧气。
12.如权利要求11所述的半导体存储器的电容轮廓形成方法，其特征在于，对所述顶层氮化硅层进行刻蚀时，所述氟基气体包含CHF3、CH2F2以及C4F6；对所述第二氧化层进行刻蚀时，所述氟基气体包含NF3、C4F6以及C4F8；对所述中间氮化硅层进行刻蚀时，所述氟基气体包含C4F8、CH2F2以及C4F6；对所述第一氧化层进行刻蚀时，所述氟基气体包含NF3、C4F8以及C4F6；对所述底层氮化硅层进行刻蚀时，所述氟基气体包含C4F8、CH2F2以及C4F6。
13.如权利要求1所述的半导体存储器的电容轮廓形成方法，其特征在于，形成所述电容轮廓孔之后，所述半导体存储器的形成方法还包括：在所述电容轮廓孔中形成下电极层，移除所述反弹吸收掩膜层与所述介质层，在所述下电极层的内外面形成高介电层与上电极层。
14.如权利要求13所述的半导体存储器的电容轮廓形成方法，其特征在于，所述下电极层为氮化钛层，所述高介电层为氧化钛层或氧化锆层，所述上电极层为多晶硅层。
15.一种半导体存储器，其特征在于，包括:
衬底；及
电容器，设置于所述衬底上，所述电容器包含下电极层、高介电层及上电极层，所述下电极层的外表面具有电容轮廓孔的外形，所述下电极层在其高度为总高度70％～95％的位置处向所述电容轮廓孔外围凸出形成一扩孔部，所述下电极层在所述扩孔部处的最大外径小于等于所述下电极层在其余位置处的最大外径的1.2倍。
16.根据权利要求15所述的半导体存储器，其特征在于，所述扩孔部的中心点在所述下电极层总高度80％～90％的位置。
17.根据权利要求15所述的半导体存储器，其特征在于，所述下电极层在所述扩孔部处的最大外径小于等于所述下电极层在其余位置处的最大外径的1.15倍。
18.根据权利要求15、16或17所述的半导体存储器，其特征在于，所述半导体存储器还包括：位于所述上电极层内的中间支撑层与顶层支撑层。
CN201710539203.1A 2017-07-04 2017-07-04 半导体存储器及其电容轮廓形成方法 Active CN107331655B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710539203.1A CN107331655B (zh) 2017-07-04 2017-07-04 半导体存储器及其电容轮廓形成方法
PCT/CN2018/094525 WO2019007373A1 (en) 2017-07-04 2018-07-04 SEMICONDUCTOR STORAGE DEVICE AND METHOD OF FORMING CAPACITOR HEAD PROFILE
US16/732,471 US10886380B2 (en) 2017-07-04 2020-01-02 Semiconductor storage device and method for forming a profile of a capacitor thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710539203.1A CN107331655B (zh) 2017-07-04 2017-07-04 半导体存储器及其电容轮廓形成方法

Publications (2)

Publication Number Publication Date
CN107331655A true CN107331655A (zh) 2017-11-07
CN107331655B CN107331655B (zh) 2018-06-26

Family

ID=60195853

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710539203.1A Active CN107331655B (zh) 2017-07-04 2017-07-04 半导体存储器及其电容轮廓形成方法

Country Status (3)

Country Link
US (1) US10886380B2 (zh)
CN (1) CN107331655B (zh)
WO (1) WO2019007373A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019007373A1 (en) * 2017-07-04 2019-01-10 Changxin Memory Technologies, Inc. SEMICONDUCTOR STORAGE DEVICE AND METHOD OF FORMING CAPACITOR HEAD PROFILE
CN109935684A (zh) * 2017-12-19 2019-06-25 上海磁宇信息科技有限公司 一种制作超小型高密度磁性随机存储器单元阵列的方法
CN112652529A (zh) * 2019-10-09 2021-04-13 长鑫存储技术有限公司 半导体器件及半导体器件的电容孔制备方法
CN112951996A (zh) * 2019-12-11 2021-06-11 华邦电子股份有限公司 电容器及其制造方法
CN113299651A (zh) * 2020-02-24 2021-08-24 长鑫存储技术有限公司 半导体结构制备方法和半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263863A (ja) * 1990-03-14 1991-11-25 Matsushita Electron Corp 半導体装置
US6214686B1 (en) * 1999-09-01 2001-04-10 International Business Machines Corporation Spatially offset deep trenches for high density DRAMS
US6373086B1 (en) * 2000-06-29 2002-04-16 International Business Machines Corporation Notched collar isolation for suppression of vertical parasitic MOSFET and the method of preparing the same
US20030025141A1 (en) * 2001-07-23 2003-02-06 Wolfgang Grimm Arrangement of trenches in a semiconductor substrate, in particular for trench capacitors
US7247905B2 (en) * 2004-03-30 2007-07-24 International Business Machines Corporation Offset vertical device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075134B2 (en) * 2001-11-29 2006-07-11 Symetrix Corporation Ferroelectric and high dielectric constant integrated circuit capacitors with three-dimensional orientation for high-density memories, and method of making the same
KR20120051820A (ko) * 2010-11-15 2012-05-23 삼성전자주식회사 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
US9209190B2 (en) 2013-06-25 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor
KR20150042612A (ko) * 2013-10-11 2015-04-21 삼성전자주식회사 디커플링 캐패시터를 갖는 반도체 소자 및 그 형성 방법
US9385129B2 (en) 2014-11-13 2016-07-05 Tokyo Electron Limited Method of forming a memory capacitor structure using a self-assembly pattern
US9711508B2 (en) 2015-02-26 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor structure and method of manufacturing the same
US20170186837A1 (en) * 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor with scallop profile
CN107331655B (zh) * 2017-07-04 2018-06-26 睿力集成电路有限公司 半导体存储器及其电容轮廓形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03263863A (ja) * 1990-03-14 1991-11-25 Matsushita Electron Corp 半導体装置
US6214686B1 (en) * 1999-09-01 2001-04-10 International Business Machines Corporation Spatially offset deep trenches for high density DRAMS
US6373086B1 (en) * 2000-06-29 2002-04-16 International Business Machines Corporation Notched collar isolation for suppression of vertical parasitic MOSFET and the method of preparing the same
US20030025141A1 (en) * 2001-07-23 2003-02-06 Wolfgang Grimm Arrangement of trenches in a semiconductor substrate, in particular for trench capacitors
US7247905B2 (en) * 2004-03-30 2007-07-24 International Business Machines Corporation Offset vertical device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019007373A1 (en) * 2017-07-04 2019-01-10 Changxin Memory Technologies, Inc. SEMICONDUCTOR STORAGE DEVICE AND METHOD OF FORMING CAPACITOR HEAD PROFILE
US10886380B2 (en) 2017-07-04 2021-01-05 Changxin Memory Technologies, Inc. Semiconductor storage device and method for forming a profile of a capacitor thereof
CN109935684A (zh) * 2017-12-19 2019-06-25 上海磁宇信息科技有限公司 一种制作超小型高密度磁性随机存储器单元阵列的方法
CN109935684B (zh) * 2017-12-19 2022-11-08 上海磁宇信息科技有限公司 一种制作超小型高密度磁性随机存储器单元阵列的方法
CN112652529A (zh) * 2019-10-09 2021-04-13 长鑫存储技术有限公司 半导体器件及半导体器件的电容孔制备方法
CN112652529B (zh) * 2019-10-09 2022-03-22 长鑫存储技术有限公司 半导体器件及半导体器件的电容孔制备方法
CN112951996A (zh) * 2019-12-11 2021-06-11 华邦电子股份有限公司 电容器及其制造方法
CN112951996B (zh) * 2019-12-11 2023-11-17 华邦电子股份有限公司 电容器及其制造方法
CN113299651A (zh) * 2020-02-24 2021-08-24 长鑫存储技术有限公司 半导体结构制备方法和半导体结构
US11855131B2 (en) 2020-02-24 2023-12-26 Changxin Memory Technologies, Inc. Semiconductor structure and preparation method thereof

Also Published As

Publication number Publication date
US20200144392A1 (en) 2020-05-07
US10886380B2 (en) 2021-01-05
WO2019007373A1 (en) 2019-01-10
CN107331655B (zh) 2018-06-26

Similar Documents

Publication Publication Date Title
CN107331655A (zh) 半导体存储器及其电容轮廓形成方法
US7998874B2 (en) Method for forming hard mask patterns having a fine pitch and method for forming a semiconductor device using the same
TW201906089A (zh) 動態隨機存取記憶體及其製造方法
CN107689362A (zh) 半导体存储器及其电容轮廓形成方法
EP1259979A2 (en) Method of etching a shaped cavity
KR101910499B1 (ko) 반도체 장치의 캐패시터 제조방법
TWI579924B (zh) 電容結構及其製程
JP2013008732A (ja) 半導体装置の製造方法
JP3905882B2 (ja) 分離トレンチを有するトレンチキャパシタを製造する方法
KR100322894B1 (ko) 산화 실리콘과 폴리실리콘을 동시에 에칭하기 위한 에칭 가스 조성물, 이를 이용한 에칭 방법 및 이를 이용한 반도체 메모리 소자의 제조방법
JP2007013081A (ja) 深いコンタクトホールを有する半導体素子の製造方法
CN101609795A (zh) 半导体存储器元件的制作方法
US20120156849A1 (en) Method for fabricating semiconductor device
KR20230009025A (ko) 스캘롭 프로파일을 갖는 깊은 트렌치 식각 방법
US7094699B2 (en) Etch aided by electrically shorting upper and lower sidewall portions during the formation of a semiconductor device
TWI590325B (zh) 電漿處理裝置及電漿處理方法
TWI839885B (zh) 形成半導體裝置的方法
CN101685801B (zh) 堆叠电容的存储电极的制作方法
KR100844982B1 (ko) 캐패시터의 제조 방법
KR20090016815A (ko) 울퉁불퉁한 표면의 원통형 스토리지전극을 갖는 캐패시터의제조 방법
KR100636931B1 (ko) 반도체 소자의 저장전극 형성 방법
KR100511001B1 (ko) 반도체 소자의 커패시터 형성 방법
TW202331807A (zh) 形成半導體裝置的方法
KR20100034629A (ko) 캐패시터 제조 방법
KR20090117029A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181010

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee after: Changxin Storage Technology Co., Ltd.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Patentee before: Ever power integrated circuit Co Ltd