CN109935684B - 一种制作超小型高密度磁性随机存储器单元阵列的方法 - Google Patents

一种制作超小型高密度磁性随机存储器单元阵列的方法 Download PDF

Info

Publication number
CN109935684B
CN109935684B CN201711377375.XA CN201711377375A CN109935684B CN 109935684 B CN109935684 B CN 109935684B CN 201711377375 A CN201711377375 A CN 201711377375A CN 109935684 B CN109935684 B CN 109935684B
Authority
CN
China
Prior art keywords
etching
layer
magnetic tunnel
tunnel junction
buffer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711377375.XA
Other languages
English (en)
Other versions
CN109935684A (zh
Inventor
张云森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Information Technologies Co ltd
Original Assignee
Shanghai Information Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Information Technologies Co ltd filed Critical Shanghai Information Technologies Co ltd
Priority to CN201711377375.XA priority Critical patent/CN109935684B/zh
Publication of CN109935684A publication Critical patent/CN109935684A/zh
Application granted granted Critical
Publication of CN109935684B publication Critical patent/CN109935684B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供了一种制作超小型高密度磁性随机存储器单元阵列的方法，通过在磁性隧道结多层膜和硬掩模层之间添加一层缓冲膜层，并在缓冲膜层侧壁留下收集溅射副产物的凹槽，从而使刻蚀副产物尽量少的到达磁性隧道结的底部。该方法包括如下步骤：步骤一、提供CMOS基底，并在基底上沉积底电极层、磁性隧道结多层膜、缓冲膜层和硬掩模层；步骤二、图形化定义磁性隧道结图案，转移图案到缓冲膜层的顶部；步骤三、刻蚀缓冲膜层，并对缓冲膜层的侧壁进行过刻蚀；步骤四、对磁性隧道结多层膜和底电极层进行刻蚀。采用这种结构，增加了刻蚀/沉积速率比，非常有利于磁性隧道的小型化和进行高密度磁性随机存储器阵列的制作。

Description

一种制作超小型高密度磁性随机存储器单元阵列的方法
技术领域
本发明涉及一种制作磁性随机存储器单元阵列的方法，具体涉及一种制作超小型高密度磁性随机存储器单元阵列的方法，属于磁性随机存储器(MRAM，Magnetic RadomAccess Memory)制造技术领域。
背景技术
近年来，采用磁性隧道结(Magnetic Tunnel Junction，MTJ)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有：磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
为能在这种磁电阻元件中记录信息，使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。
在现在的MRAM制造工艺中，通常采用两种刻蚀工艺来对磁性隧道结进行缩微，第一种为离子束刻蚀(IBE，Ion Beam Etching)，第二种为反应离子刻蚀(RIE，Reactive IonEtching)。无论是IBE还是RIE，都存在两种竞争反应机制：侧壁或底部的沉积与刻蚀，当沉积速率大于刻蚀速率的时候，刻蚀继续进行下去，当沉积速率大于刻蚀速率的时候，刻蚀停止。
在IBE工艺中，被刻蚀材料因为物理溅射而被刻蚀移除掉，由于物理溅射的本身特性，在与被刻蚀材料表面法向大约60度的时候，具有最大的刻蚀速率(溅射产额)，当角度增大或减小，刻蚀速率(溅射产额)将会逐渐减小。在MTJ刻蚀加工工艺中，刻蚀硬掩模的侧肩由于具有最大的刻蚀速率，将会被大量消耗，从而使刻蚀副产物大量沉积在磁性隧道结的侧壁。同时，沉积在侧壁上的副产物在会被再次溅射到MTJ的底部，当时MTJ的刻蚀速率小于刻蚀副产物的沉积速率将会停止，如图1所示。刻蚀深度增加时或者MTJ器件密度增加时，MTJ底部刻蚀的物理溅射到达角将会急剧减小，进而刻蚀速度将会急剧下降，刻蚀工艺将会停止。非常不利于超小型、高密度磁性随机存储器单元阵列的加工刻蚀。
在RIE工艺，比如：采用CH3OH或者CO/NH3等作为刻蚀气体，尽管在某种程度上解决了磁性材料刻蚀副产物难于挥发的问题，但是由于离子轰击对刻蚀硬掩模的物理溅射作用，也会有大量的刻蚀副产物到达磁性隧道结的底部，从而使刻蚀停止。当密度增加时，这种效果更明显，采用这种工艺使超小型、高密度的磁性存储器单元阵列也存在诸多问题。
发明内容
本发明提供的一种制作超小型高密度磁性随机存储器(MRAM)单元阵列的方法，通过在磁性隧道结多层膜和硬掩模层之间添加一层缓冲膜层，在硬掩模刻蚀之后，采用反应离子刻蚀工艺进行刻蚀，并在侧壁留下收集溅射副产物的凹槽，从而使刻蚀副产物尽量少的到达磁性隧道结的底部。具体技术方案如下：
一种制作磁性随机存储器单元阵列的方法，包括如下步骤：
步骤一、提供CMOS基底，并在基底上沉积底电极层、磁性隧道结多层膜、缓冲膜层和硬掩模层；
步骤二、图形化定义磁性隧道结图案，并且转移图案到缓冲膜层的顶部；
步骤三、刻蚀缓冲膜层，并对缓冲膜层的侧壁进行过刻蚀；
步骤四、对磁性隧道结多层膜和底电极层进行刻蚀。
进一步地，缓冲膜层的总厚度为20nm～60nm，缓冲膜层选自Ru、RuO2、Ir、IrO2、RuIr。
进一步地，采用反应离子刻蚀工艺刻蚀缓冲膜层并留下侧壁过刻蚀轮廓，严格控制反应离子刻蚀各项工艺参数，以控制侧壁过刻蚀轮廓的大小。更进一步地，采用含氧元素气体作为主要刻蚀气体对缓冲膜层进行刻蚀。优选地，含氧元素气体是指O2、O3、CO、NO、COF2、CH3C00H、CH3OH或C2H5OH。
进一步地，磁性隧道结多层膜、缓冲膜层和硬掩模层在同一个机台中进行连续沉积形成。
进一步地，磁性隧道结多层膜的总厚度为15nm～40nm。
进一步地，硬掩模层的厚度为20nm～100nm，硬掩模层为Ta、TaN、Ti、TiN、W或者WN。
进一步地，选用反应离子刻蚀工艺或者离子束刻蚀工艺对所述磁性隧道结多层膜和所述底电极层进行刻蚀，刻蚀气体选自CH4、C2H4、CO、COF2、CH3OH、C2H5OH、HCOOH、CH3COOH、NH3、N2、NF3、N2、N2O、NO、NO2、He、Ne、Ar、Kr或Xe。更进一步地，所述刻蚀气体的总流量为20sccm到200sccm不等。
本发明的有益效果：由于采用这种结构，增加了刻蚀/沉积速率比，非常有利于磁性隧道的小型化和进行高密度磁性随机存储器阵列的制作。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明由更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是现有的刻蚀工艺中，对磁性隧道结进行刻蚀，刻蚀停止在磁性隧道结多层膜中间的示意图；
图2是本发明的一种制作超小型高密度磁性随机存储器单元阵列的方法的工艺流程图；
图3是本发明的一个较佳实施例中，提供CMOS基底，并在基底上沉积底电极层、磁性隧道结多层膜、缓冲膜层和硬掩模层之后的示意图；
图4是本发明的一个较佳实施例中，图形化定义磁性隧道结图案，并且转移图案到缓冲膜层的顶部之后的示意图；
图5是本发明的一个较佳实施例中，对缓冲膜层进行刻蚀，并在侧壁产生过刻蚀轮廓的示意图；
图6是本发明的一个较佳实施例中，对磁性隧道多层膜结和底电极层刻蚀的示意图；
图7是本发明的一个较佳实施例中，磁性隧道结多层膜和底电极层被刻蚀之后的示意图；
图中所示：110-CMOS基底，120-底电极层和磁性隧道结多层膜，121-被刻蚀的磁性隧道结多层膜和底电极层，130-缓冲膜层，131-被刻蚀之后的缓冲膜层，140-硬掩模层，141-被刻蚀之后的硬掩模层，150-沉积副产物。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供的一种制作超小型高密度磁性随机存储器(MRAM)单元阵列的方法，通过在磁性隧道结多层膜和硬掩模层之间添加一层缓冲膜层，在硬掩模刻蚀之后，采用反应离子刻蚀工艺进行刻蚀，并在侧壁留下收集溅射副产物的侧壁过刻蚀轮廓，从而使刻蚀副产物尽量少的到达刻蚀MTJ的底部。其形成步骤如图2所示。
步骤S1：提供CMOS基底110，并在基底上沉积底电极层与磁性隧道结多层膜120、缓冲膜层130和硬掩模层140，如图3所示。
其中，底电极层包括种子层和导电层；种子层为Ta、TaN、W、WN、Ti或TiN，种子层的厚度为0nm～5nm；导电层为Cu、CuN、Mo、W或者Ru，导电层的厚度为0nm～30nm。
作为优选，在底电极层沉积之后进行平坦化处理。
其中，磁性隧道结(MTJ)多层膜的总厚度为15nm～40nm，可以是由参考层、势垒层和记忆层的依次向上叠加的Bottom Pinned结构或者是由记忆层、势垒层和参考层的依次向上叠加的Top Pinned结构。
进一步地，参考层具有磁极化不变性，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构有所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe结构，其优选总厚度为10～30nm；垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]nCo/Ru/[CoPt]m超晶格多层膜结构，其优选总厚度为8～20nm。
进一步地，势垒层为非磁性金属氧化物，优选MgO或Al2O3，其厚度为0.5nm～3nm。
进一步地，记忆层具有可变磁极化，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB或CoFe/NiFe，其优选厚度为2nm～6nm，垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta，W，Mo)/CoFeB，其优选厚度为0.8nm～2nm。
缓冲膜层130的总厚度为20nm～60nm，可以选择Ru、RuO2、Ir、IrO2、RuIr等。
硬掩模层140的厚度为20nm～100nm，选择Ta、TaN、Ti、TiN、W或WN等以期在卤素电浆中获得更好刻轮廓。
作为优选，磁性隧道结多层膜、缓冲膜层130和硬掩模层140在同一个机台中进行沉积进行连续工艺过程。
步骤S2：图形化定义磁性隧道结图案，并且转移图案到缓冲膜层130的顶部，如图4所示；
在此过程中，采用一次光刻一次刻蚀(LE，lithography-etching)或者两次光刻两次刻蚀(LELE，lithography-etching-lithography-etching)的方法完成对磁性隧道结的定义和硬掩模层140的反应离子刻蚀(RIE)，并同时采用RIE工艺除去残留的聚合物，以使图案转移到缓冲膜层130的顶部。
作为优选，一般采用N2、H2、HN3、CF4或者SF6除去硬掩模层140刻蚀之后残留的聚合物。
步骤S3：反应离子刻蚀缓冲膜层130，并对侧壁进行过刻蚀，如图5所示。刻蚀工艺一般在RIE工艺腔体中进行。作为优选，一般采用主要含氧元素的刻蚀气体对缓冲膜层130进行刻蚀，并留下侧壁过刻蚀轮廓。更进一步地，含氧元素气体是指O2、O3、CO、NO、COF2、CH3C00H、CH3OH或C2H5OH等。更进一步的，严格控制RIE工艺参数，以控制侧壁过刻蚀轮廓的大小。
步骤S4：对磁性隧道结多层膜和底电极层120进行刻蚀，如图6和图7所示。在此步骤中，由于缓冲膜层130侧壁留下收集溅射副产物的侧壁过刻蚀轮廓，从而使刻蚀副产物尽量少的到达刻蚀磁性隧道结的底部。在磁性隧道结刻蚀底部，沉积物的沉积速率小于刻蚀的速率，从而使刻蚀得以继续进行下去。
作为优选，刻蚀可以选用RIE工艺或者IBE工艺等，工艺气体一般选自CH4、C2H4、CO、COF2、CH3OH、C2H5OH、HCOOH、CH3COOH、NH3、N2、NF3、N2、N2O、NO、NO2、He、Ne、Ar、Kr或Xe等。一般气体的总流量为20sccm到200sccm不等。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (8)

1.一种制作超小型高密度磁性随机存储器单元阵列的方法，其特征在于，包括如下步骤：
步骤一、提供CMOS基底，并在所述基底上沉积底电极层、磁性隧道结多层膜、缓冲膜层和硬掩模层，所述缓冲膜层的总厚度为20nm～60nm，所述缓冲膜层选自Ru、RuO2、Ir、IrO2、RuIr，硬掩模层的厚度为20nm～100nm，选择Ta、TaN、Ti、TiN、W或WN以期在卤素电浆中获得更好刻轮廓；
步骤二、图形化定义磁性隧道结图案，并且转移所述图案到所述缓冲膜层的顶部；
步骤三、刻蚀所述缓冲膜层，并对所述缓冲膜层的侧壁进行过刻蚀；
步骤四、对所述磁性隧道结多层膜和所述底电极层进行刻蚀。
2.根据权利要求1所述的一种制作磁性随机存储器单元阵列的方法，其特征在于，采用反应离子刻蚀工艺刻蚀所述缓冲膜层并留下侧壁过刻蚀轮廓，严格控制所述反应离子刻蚀的各项工艺参数，以控制所述侧壁过刻蚀轮廓的大小。
3.根据权利要求2所述的一种制作磁性随机存储器单元阵列的方法，其特征在于，采用含氧元素气体作为主要刻蚀气体对所述缓冲膜层进行刻蚀。
4.根据权利要求3所述的一种制作磁性随机存储器单元阵列的方法，其特征在于，所述含氧元素气体是指O2、O3、CO、NO、COF2、CH3C00H、CH3OH或C2H5OH。
5.根据权利要求1所述的一种制作磁性随机存储器单元阵列的方法，其特征在于，所述磁性隧道结多层膜、所述缓冲膜层和所述硬掩模层在同一个机台中进行连续沉积形成。
6.根据权利要求1所述的一种制作磁性随机存储器单元阵列的方法，其特征在于，所述磁性隧道结多层膜的总厚度为15nm～40nm。
7.根据权利要求1所述的一种制作磁性随机存储器单元阵列的方法，其特征在于，选用反应离子刻蚀工艺或者离子束刻蚀工艺对所述磁性隧道结多层膜和所述底电极层进行刻蚀，刻蚀气体选自CH4、C2H4、CO、COF2、CH3OH、C2H5OH、HCOOH、CH3COOH、NH3、N2、NF3、N2、N2O、NO、NO2、He、Ne、Ar、Kr或Xe。
8.根据权利要求7所述的一种制作磁性随机存储器单元阵列的方法，其特征在于，所述刻蚀气体的总流量为20sccm到200sccm不等。
CN201711377375.XA 2017-12-19 2017-12-19 一种制作超小型高密度磁性随机存储器单元阵列的方法 Active CN109935684B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711377375.XA CN109935684B (zh) 2017-12-19 2017-12-19 一种制作超小型高密度磁性随机存储器单元阵列的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711377375.XA CN109935684B (zh) 2017-12-19 2017-12-19 一种制作超小型高密度磁性随机存储器单元阵列的方法

Publications (2)

Publication Number Publication Date
CN109935684A CN109935684A (zh) 2019-06-25
CN109935684B true CN109935684B (zh) 2022-11-08

Family

ID=66983952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711377375.XA Active CN109935684B (zh) 2017-12-19 2017-12-19 一种制作超小型高密度磁性随机存储器单元阵列的方法

Country Status (1)

Country Link
CN (1) CN109935684B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863826B (zh) * 2020-07-29 2021-08-27 长江存储科技有限责任公司 图形化掩膜的制作方法及三维nand存储器的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609629A (zh) * 2015-04-01 2016-05-25 上海磁宇信息科技有限公司 一种制备集成电路的复合硬掩模图案化方法
US9716222B1 (en) * 2016-04-15 2017-07-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN107331655A (zh) * 2017-07-04 2017-11-07 睿力集成电路有限公司 半导体存储器及其电容轮廓形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070869B2 (en) * 2013-10-10 2015-06-30 Avalanche Technology, Inc. Fabrication method for high-density MRAM using thin hard mask

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609629A (zh) * 2015-04-01 2016-05-25 上海磁宇信息科技有限公司 一种制备集成电路的复合硬掩模图案化方法
US9716222B1 (en) * 2016-04-15 2017-07-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for manufacturing the same
CN107331655A (zh) * 2017-07-04 2017-11-07 睿力集成电路有限公司 半导体存储器及其电容轮廓形成方法

Also Published As

Publication number Publication date
CN109935684A (zh) 2019-06-25

Similar Documents

Publication Publication Date Title
US8722543B2 (en) Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
CN107623069B (zh) 一种刻蚀磁性隧道结及其底电极的方法
CN108242502B (zh) 一种制备磁性隧道结的方法
CN108232002B (zh) 一种制备磁性隧道结阵列的方法
CN108232008B (zh) 一种磁性随机存储器底电极接触及其制备方法
CN107527994B (zh) 一种磁性隧道结双层侧墙及其形成方法
CN110061029B (zh) 一种磁性随机存储器记忆单元及其制造方法
CN108075037B (zh) 一种制备磁性隧道结的方法
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
CN109935684B (zh) 一种制作超小型高密度磁性随机存储器单元阵列的方法
CN107437581B (zh) 一种以氧化钽为硬掩模的磁性隧道结的制备方法
CN107331770B (zh) 一种四层掩模图案化磁性隧道结的方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
JP6134611B2 (ja) 磁気抵抗素子の製造方法
CN107331769B (zh) 一种反应离子束选择性刻蚀磁性隧道结双层硬掩模的方法
CN111490151B (zh) 一种制作超小型磁性随机存储器阵列的方法
CN107452874B (zh) 一种磁性隧道结自对准钽掩模的形成方法
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法
CN109935681B (zh) 一种制备磁性隧道结阵列的方法
CN110098216A (zh) 一种制作作为磁性随机存储器顶电极的导电硬掩模的方法
US20160072054A1 (en) Method to make mram with small cell size
CN108242503B (zh) 一种优化磁性隧道结的方法
CN111490152B (zh) 一种制作超小型磁性随机存储器阵列的方法
CN108615808B (zh) 一种通过两次图案化制做磁性隧道结阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant