CN105609629A - 一种制备集成电路的复合硬掩模图案化方法 - Google Patents

Abstract

本发明是关于一种制备集成电路的复合硬掩模图案的方法，其有助于集成电路的构建，例如制备极小尺寸的MRAM单元，尤其是65nm及其以下尺寸。硬掩模单元包括重金属Ta膜层及位于其上的碳膜层。IC或MRAM器件的图案化，首先通过含氧气体灰化工艺，使图案从光刻胶转移到碳膜层，再通过含氟气体的刻蚀工艺，使图案转移到Ta膜层。另一种方案，可在碳膜层上增加一介电层，从而形成三层结构的硬掩模单元，介电层材料选自SiO2、SiN、SiON或SiC。在碳膜层上加一薄介电层，可进一步改善光刻胶掩模与碳膜层的刻蚀选择比。此类硬掩模单元在包括193nm超精细的光刻技术中是特别需要的，因为在这样的光刻技术中，光刻胶掩模比较薄，在硬掩模完全形成前，不足以保护Ta膜层免于被刻蚀。

Description

一种制备集成电路的复合硬掩模图案化方法

技术领域

本发明涉及制备集成电路的复合硬掩模图案形成法，例如采用超精细193nm或更精细的光刻技术来制备磁性随机存储器(MRAM，MagneticRandomAccessMemory)。

背景技术

近年来，采用磁性隧道结(MTJ，MagneticTunnelJunction)的磁电阻效应的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变；三层共同形成了磁性记忆功能单元。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，SpinTransferTorque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确读、高可靠写、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。

然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。在当前的MRAM制造工艺中，重金属(比如Ta)会沉积在MTJ的顶部，既作为MTJ刻蚀用的硬掩模，也作为顶电极的导电通道。制备65nm或更小尺寸的MTJ单元需要193nm或更精细的光刻技术，这样就使得光刻胶层的厚度被限制在之内。但是，较薄的光刻胶层就需要配合较薄的Ta硬掩模层，以保证在进行刻蚀图案转移过程中，光刻胶掩模消耗完之前已完全形成硬掩模图案。因此，一方面，Ta膜层需要有足够的厚度来完成MTJ的完全刻蚀；另一方面，Ta膜层又不能太厚，太厚的话会需要光刻胶掩模也要随之更厚以实现图案转移，并且光刻胶厚度的增加还会加大光刻胶图案崩塌的趋势，从而导致更多的返工与更高的成本。不幸的是，薄的Ta硬掩模层会导致电流短路的这一潜在问题，并且因为在图案转移过程中，硬掩模也会受侵蚀，从而限制了刻蚀形成MTJ图案的可用时间。因此，在制备65nm以内的MTJ单元时，必须使用不同于简单Ta硬掩模的其它方案。

为了克服上述单层Ta硬掩模的缺点，美国专利8,722,543公开了，如图1A所示，位于底电极(BE，BottomElectrode)(100)之上的MTJ(110)的图案化，采用双层硬掩模，包括第一层硬掩模Ta膜(120)，以及位于第一层之上的第二层硬掩模SiO2或SiN(135)。然而，对于193nm或更精细的光刻技术，在Ta膜(120)被完全刻蚀掉之前，光刻胶(150)与抗反射层(ARL，Anti-ReflectionLayer)(140)不足以保护SiO2或SiN(135)免于被暴露出来。如图1B所示，在Ta膜(120)掩模已完全被过刻蚀之前，SiO2介电层(135)硬掩模也几乎被刻蚀殚尽。因此，Ta膜(120)掩模很难形成清晰锐利的侧壁，导致轮廓不清的硬掩模，从而影响下面的MTJ图案。

另外，在DRAM半导体制造业中，一种非晶态碳膜层已被广泛用做介电质深槽刻蚀的硬掩模，其中首先通过氧灰化刻蚀碳膜层，然后将图案化的碳膜层作为之后介电质刻蚀的硬掩模层[见ECSTransactions,35(4)701-716(2011)]，从而获得结构清晰的深槽或通孔。

发明内容

为获得高密度与产出率的IC，需要不断改善IC图案的精细度与精确度，复合硬掩模的公开，有助于构建具有极小尺寸的IC，例如65nm以下的MRAM单元。硬掩模具有双层结构，重金属钛(Ta)及位于其上的可灰化的碳膜(C)；或为三层结构，Ta、C，以及介电质二氧化硅(SiO2)或氮化硅(SiN)，依次向上层叠。

MRAM器件的图案化，首先通过含氧气体灰化工艺，使图案从光刻胶掩模转移到邻接的碳膜层，碳膜层位于Ta膜层之上，再通过含氟气体的刻蚀工艺，使图案转移到Ta膜层。

另一种方案为：在碳膜层之上再加一层薄介电层，优选SiO2或SiN层，作为刻蚀优化层(EEL，EtchingEnhancementLayer)，从而可进一步改善光刻胶掩模与碳膜层的刻蚀选择比。这样的硬掩模单元(HME，HardMaskElement)在193nm或更精细的光刻技术中是特别需要的，在这样的光刻技术中，光刻胶掩模比较薄，在良好的硬掩模形成之前，不足以保护Ta膜层免于被刻蚀。

以下的详细描述在本质上仅仅是说明性的，不限于本主题的实施例，或此类实施例的应用和使用。本文中描述的任何方案，仅是示例性的，不必理解为优于或益于其它方案。并且，不局限于现有技术领域、背景、小结或以下详细描述中的任何明示或暗示的理论。

附图说明

图1A示出了现有技术的一种双层(Ta/SiO2)硬掩模，尚未进行MRAM图案化刻蚀；

图1B示出了现有技术的一种双层(Ta/SiO2)硬掩模，已完成硬掩模刻蚀；

图2A示出了本发明的实施例一，具有Ta/C硬掩模，尚未进行MRAM图案化刻蚀；

图2B示出了本发明的实施例一，具有碳掩模，已完成将光刻胶掩模图案转移到碳膜层的刻蚀；

图2C示出了本发明的实施例一，具有Ta掩模，已完成将C掩模图案转移到Ta膜层的刻蚀；

图2D示出了本发明的实施例一，已完成对图案化后的Ta掩模的刻蚀，形成MRAM；

图3A示出了本发明的实施例二，具有Ta/C/EEL硬掩模，尚未对MRAM图案化刻蚀，其中EEL是二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)、碳化硅(SiC)中的一种或多种；

图3B示出了本发明的实施例二，具有EEL掩模，已完成将光刻胶掩模图案转移到EEL层的刻蚀；

图3C示出了本发明的实施例二，具有碳掩模，已完成将EEL掩模图案转移到碳膜层的刻蚀；

图3D示出了本发明的实施例二，具有Ta掩模，已完成将C掩模图案转移到Ta膜层的刻蚀；

图3E示出了本发明的实施例二，已完成对图案化后的Ta掩模的刻蚀，形成MRAM；

图4示出了本发明的实施例三，具有三层光阻ARL/IPML/PRL，以及双层硬掩模Ta/C，尚未对MRAM图案化刻蚀；

图5示出了本发明的实施例四，具有双层光阻ARL/PRL，以及三层硬掩模单元Ta/C/EEL，尚未进行MRAM图案化刻蚀。

具体实施方式

一种制备集成电路(IC，IntegratedCircuit)的方法，包括但不只限于制备磁性随机存储器(MRAM)，也不限于任何工艺顺序或流程，只要制备得到的产品或装置与以下优选工艺顺序或流程制备得到的相同或相似。该方法包括：

形成IC膜层单元(IC-FE，ICFilmElement)或MRAM膜层单元(MRAM-FE，MRAMFilmElement)；

在IC-FE或MRAM-FE上形成硬掩模层单元(HME)；

在HME上形成光刻胶单元(PRE，PhotoresistElement)，；

通过光刻或压印将PRE图案化；

将HME图案化；

将IC-FE或MRAM-FE图案化；

用氮化硅(SiN)层覆盖IC-FE或MRAM-FE。

本方面的方法普遍适用于IC制造图案化。而本文是以MRAM制造图案化为例。

以下结合附图，对实施例做详细说明。附图为原理图或者概念图，各部分厚度与宽度之间的关系，以及各部分之间的比例关系等等，与其实际值并非完全一致。

实施例一

如图2A所示，尽管产品制备具有多种工艺顺序，优选的是在已制备完成的底电极(BE)基层100上制备MRAM膜层单元(MRAM-FE)110，其中，在制备MRAM电路之前，依次层叠一系列必需的膜以形成MRAM的功能基础。形成硬掩模(HME)120/230的步骤：先形成金属Ta膜层120，优选厚度为50～150nm，然后在Ta膜层120之上形成碳膜层230，优选厚度为20～200nm。Ta膜层120可以使用Ta靶，通过物理溅射或离子束沉积等方法形成。碳膜层230可以采用以下的一种或多种方法制成：a)化学气相沉积，采用的气体反应剂含C、H和O；b)旋涂(spin-on-Carboncoating)技术；c)物理溅射沉积，用碳作靶材；d)离子束沉积，用碳作靶材。然后在HME的碳膜层上旋涂抗反射层(ARL)140和光刻胶层(PRL)150，从而在HME上形成了双层光阻单元(PRE)。

然后，形成PRL150的图案，如图2A所示，可以借助ARL采用光刻工艺，或者使用掩模模具进行压印，之后通过刻蚀来形成ARL140的图案。从而，双层PRE的图案形成。用已图案化的PRE作为掩模，通过O2、O2+Ar或O2+CF4+Ar灰化工艺形成HME的碳膜层230的图案，如图2B所示。再用已图案化的碳膜层230作为硬掩模，采用反应离子刻蚀(RIE，ReactiveIonEtching)形成HME的Ta膜层120的图案，如图2C所示，RIE采用的气体包含CF4或/和CF4+C+F+H混合物；随后用O2对HME的Ta膜层120上余下的碳膜层230进行灰化去除。然后用已图案化的Ta膜层120作为硬掩模，通过刻蚀形成基层100之上的MRAM膜层单元(MRAM-FE)110的图案，刻蚀采用的气体包含作为刻蚀剂的甲醇(CH3OH)、乙醇(CH3CH2OH)、CO+NH4混合物或氯(Cl)中的一种或多种。如果有必要并且条件许可的话，可以通过采用Ar或Ar+O2气体的离子束修整工艺，从侧壁上去除一定薄层，否则对MRAM单元的RIE过程可能会损伤侧壁。最终，在BE100上形成磁性独立的MRAM单元，如图2D所示。

实施例二

本实施例示出了本发明的另一种方法，如图3A所示，在已制备完成的基层100上制备MRAM膜层单元(MRAM-FE)110，其中，在制备MRAM电路之前，依次层叠一系列必需的膜以形成MRAM的功能基础。形成硬掩模(HME)120/230的步骤：先形成金属Ta膜层120，优选厚度为50～150nm，然后在Ta膜层120之上形成碳膜层230，优选厚度为20～200nm。Ta膜层120可以使用Ta靶，通过物理溅射或离子束沉积等方法形成。

下一步，形成刻蚀优化层(EEL)335，此层位于碳膜层230之上，为二氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)和碳化硅(SiC)中的一种或多种，优选厚度为50～200nm。

HME中EEL335的SiO2层采用以下的一种或多种方法制成：a)化学气相沉积，采用的气体反应剂含Si、H和O；b)氧化硅旋涂(spin-on-SiOcoating)技术；c)物理溅射沉积，使用Si靶或SiO2靶，溅射气体采用Ar或Ar+O2；d)离子束沉积，使用SiO2靶。

HME中EEL335的SiN层采用以下的一种或多种方法制成：a)化学气相沉积，采用的气体反应剂含Si、N和H；b)物理溅射沉积，使用Si靶，溅射气体采用Ar+N2或Ar+NH4。

HME中EEL335的SiON层采用以下的一种或多种方法制成：a)化学气相沉积，采用的气体反应剂含Si、O、N和H；b)物理溅射沉积，使用Si靶，溅射气体含Ar、O和N。

HME中EEL335的SiC层采用以下的一种或多种方法制成：a)化学气相沉积，采用的气体反应剂含Si、C和H；b)物理溅射沉积，使用SiC靶；c)离子束沉积，使用SiC靶。

碳膜层230可以采用以下的一种或多种方法制成：a)化学气相沉积，采用的气体反应剂含C、H和O；b)碳旋涂(spin-on-Carboncoating)技术；c)物理溅射沉积，用碳作靶材；d)离子束沉积，用碳作靶材。然后在HME的碳膜层230上形成抗反射层(ARL)140，然后在ARL140上形成光刻胶层(PRL)150，其中PRL150和ARL140均可采用旋涂形成。

另一种方式，PRL形成前，先在ARL140下形成平整化调节层(LPML，LightPlanarizationManipulationLayer)345，从而在HME上形成了三层结构的光阻单元(PRE)，使PRL150能获得更好的曝光量，其中LPML345同样可采用旋涂形成。

然后，形成PRL150的图案，如图3A所示，可以采用光刻工艺，或者使用掩模模具进行压印，之后用已图案化的PRL150作为掩模，通过刻蚀来形成LPML345和ARL140的图案。接下来的步骤包括：a)用已图案化的PRE作为掩模，采用反应离子刻蚀(RIE)形成HME的EEL335的图案，如图3B所示，RIE采用的反应气体包含CF4或/和CF4+C+F+H混合物；b)用已图案化的EEL335作为硬掩模，通过O2或O2+Ar灰化工艺形成HME的碳膜层230的图案，如图3C所示；c)用已图案化的碳膜层230作为硬掩模，采用RIE形成HME的Ta膜层120的图案，RIE采用的气体包含CF4或/和CF4+C+F+H混合物，随后用O2对HME的Ta膜层120上余下的碳膜层230进行灰化去除，如图3D所示。下表示出了本发明中针对各目标材料，采用CF4气体刻蚀的速率和采用O2气体灰化的速率。

刻蚀/灰化气体	CF4	O2
			材料	刻蚀速率(纳米/分钟)	刻蚀速率(纳米/分钟)
钛	85.5	2.2
			碳	37.1	91.9
二氧化硅	100.0	6.5
			氮化硅	201	6.7
光刻胶	151.5	1066.0

然后用已图案化的Ta膜层120为硬掩模，通过反应离子刻蚀(RIE)形成基层100之上的MRAM膜层单元(MRAM-FE)110的图案，刻蚀反应气体包括CH3OH、CH5OH、CO+NH4混合物或氯(Cl)中的一种或多种。如果有必要并且条件许可的话，可以通过采用Ar或Ar+O2气体的离子束修整工艺，从侧壁上去除一定薄层，否则对MRAM单元的RIE过程可能会损伤侧壁。最终，在BE100上形成磁性独立的MRAM单元，如图3E所示。

另外，MRAM膜层单元(MRAM-FE)的图案化可以使用离子束刻蚀(IBE，IonBeamEtching)，来替代采用Ar或Ar+O2的RIE。通过调节离子束功率与离子研磨角度，可以减小对MRAM侧壁的损伤。

实施例三

本实施例是在实施例一的基础上，将其中PRE形成和图案化工艺替换为实施例二中的PRE形成和图案化工艺，相关工艺同时也应相应修改，除此以外的其他工艺仍与实施例一相同。本实施例的结构如图4所示，其中尚未对HME图案化。

实施例四

本实施例是在实施例一的基础上，将其中HME形成和图案化工艺替换为实施例二中的HME形成和图案化工艺，相关工艺同时也应相应修改，除此以外的其他工艺仍与实施例一相同。本实施例的结构如图5所示，其中尚未对HME图案化。

Claims (18)

1.一种制备集成电路的复合硬掩模图案化方法，其特征在于，包括以下步骤：

步骤一、形成IC膜层单元或MRAM膜层单元；

步骤二、在所述IC膜层单元或所述MRAM膜层单元上形成硬掩模层单元；

步骤三、在所述硬掩模层单元上形成光刻胶单元；

步骤四、通过光刻或压印将所述光刻胶单元图案化；

步骤五、将所述硬掩模层单元图案化；

步骤六、将所述IC膜层单元或所述MRAM膜层单元图案化；

步骤七、用氮化硅层包覆已图案化的IC膜层单元或MRAM膜层单元。

2.如权利要求1所述的方法，其特征在于，形成所述MRAM膜层单元包括以下步骤：

步骤一、形成种子基层；

步骤二、在所述种子基层上形成磁性记忆功能单元；

步骤三、在所述磁性记忆功能单元上形成覆盖层。

3.如权利要求2所述的方法，其特征在于，形成所述磁性记忆功能单元包括以下步骤：

步骤一、在所述种子基层上形成磁性记忆层；

步骤二、在所述磁性记忆层上形成隧道势垒层；

步骤三、在所述隧道势垒层上形成磁性参考层。

4.如权利要求2所述的方法，其特征在于，形成所述磁性记忆功能单元包括以下步骤：

步骤一、在所述种子基层上形成磁性参考层；

步骤二、在所述磁性参考层上形成隧道势垒层；

步骤三、在所述隧道势垒层上形成磁性记忆层。

5.如权利要求1所述的方法，其特征在于，形成所述硬掩模层单元包括以下步骤：

步骤一、在所述IC膜层单元或所述MRAM膜层单元上形成Ta膜层，所述Ta膜层的厚度为50～150nm；

步骤二、在所述Ta膜层上形成碳膜层，所述碳膜层的厚度为20～200nm。

6.如权利要求5所述的方法，其特征在于，所述硬掩模层单元中所述碳膜层的形成包括以下一种或多种方法：

a)采用化学气相沉积，所采用的气体反应剂包含C、H和O；

b)采用旋涂；

c)采用物理溅射沉积，用碳作靶材；

d)采用离子束沉积，用碳作靶材。

7.如权利要求1所述的方法，其特征在于，形成所述硬掩模层单元包括以下步骤：

步骤一、在所述IC膜层单元或所述MRAM膜层单元上形成Ta膜层，所述Ta膜层的厚度为50～150nm；

步骤二、在所述Ta膜层上形成碳膜层，所述碳膜层的厚度为20～200nm；

步骤三、在所述碳膜层上形成刻蚀优化层，所述刻蚀优化层包括二氧化硅、氮化硅、氮氧化硅和碳化硅中的一种或多种，所述刻蚀优化层的厚度为20～200nm。

8.如权利要求7所述的方法，其特征在于，所述刻蚀优化层中二氧化硅层的形成包括以下一种或多种方法：

a)采用化学气相沉积，所采用的气体反应剂包含Si、H和O；

b)采用氧化旋涂；

c)采用物理溅射沉积，用硅或二氧化硅作靶材，溅射气体采用Ar或Ar+O2；

d)采用离子束沉积，用二氧化硅作靶材。

9.如权利要求7所述的方法，其特征在于，所述刻蚀优化层中氮化硅层的形成包括以下一种或多种方法：

a)采用化学气相沉积，所采用的气体反应剂包含Si、N和O；

b)采用物理溅射沉积，用硅作靶材，溅射气体采用Ar+N2或Ar+NH4。

10.如权利要求7所述的方法，其特征在于，所述刻蚀优化层中氮氧化硅层的形成包括以下一种或多种方法：

a)采用化学气相沉积，所采用的气体反应剂包含Si、O、N和H；

b)采用物理溅射沉积，用硅作靶材，溅射气体包含Ar、O和N。

11.如权利要求7所述的方法，其特征在于，所述刻蚀优化层中碳化硅层的形成包括以下一种或多种方法：

a)采用化学气相沉积，所采用的气体反应剂包含Si、C和H；

b)采用物理溅射沉积，用碳化硅作靶材；

c)采用离子束沉积，用碳化硅作靶材。

12.如权利要求1所述的方法，其特征在于，形成所述光刻胶单元包括以下步骤：

步骤一、在所述硬掩模层单元上形成抗反射层；

步骤二、在所述抗反射层上形成光刻胶层；

步骤三、将所述光刻胶层和所述抗反射层图案化，从而即是对所述光刻胶单元的图案化。

13.如权利要求1所述的方法，其特征在于，形成所述光刻胶单元包括以下步骤：

步骤一、在所述硬掩模层单元上形成抗反射层；

步骤二、在所述抗反射层上形成平整化调节层；

步骤三、在所述平整化调节层上形成光刻胶层；

步骤四、将所述光刻胶层、所述平整化调节层和所述抗反射层图案化，从而即是对所述光刻胶单元的图案化。

14.如权利要求5所述的方法，其特征在于，将所述硬掩模层单元图案化包括以下步骤：

步骤一、用已图案化的光刻胶单元作为掩模，通过灰化形成所述硬掩模层单元中的所述碳膜层的图案，灰化采用的气体包含O2、O2+Ar或O2+CF4+Ar中的一种或多种；

步骤二、用已图案化的碳膜层作为硬掩模，采用反应离子刻蚀形成所述硬掩模层单元中的所述Ta膜层的图案，反应离子刻蚀采用的气体包含CF4或/和CF4+C+F+H混合物；

步骤三、用O2对所述硬掩模层单元中的所述Ta膜层上余下的碳膜层进行灰化去除。

15.如权利要求7所述的方法，其特征在于，将所述硬掩模层单元图案化包括以下步骤：

步骤一、用已图案化的光刻胶单元作为掩模，采用反应离子刻蚀形成所述硬掩模层单元中的所述刻蚀优化层的图案，反应离子刻蚀采用的反应气体包含CF4或/和CF4+C+F+H混合物；

步骤二、用已图案化的刻蚀优化层作为硬掩模，通过O2或O2+Ar灰化工艺形成所述硬掩模层单元中的所述碳膜层的图案；

步骤三、用已图案化的碳膜层作为硬掩模，采用反应离子刻蚀形成所述硬掩模层单元中的所述Ta膜层的图案，反应离子刻蚀采用的气体包括CF4或/和CF4+C+F+H混合物；

步骤四、用O2对所述硬掩模层单元中的所述Ta膜层上余下的碳膜层进行灰化去除。

16.如权利要求1所述的方法，其特征在于，将所述IC膜层单元或所述MRAM膜层单元图案化包括：用已图案化的硬掩模层单元作为硬掩模，通过反应离子刻蚀对所述IC膜层单元或所述MRAM膜层单元进行刻蚀，反应离子刻蚀采用的气体包含甲醇、乙醇、CO+NH4混合物和氯中的一种或多种。

17.如权利要求16所述的方法，其特征在于，对已图案化的IC膜层单元或已图案化的MRAM膜层单元使用离子束刻蚀进行修整，从而改善所述已图案化的IC膜层单元或所述已图案化的MRAM膜层单元的侧壁。

18.如权利要求1所述的方法，其特征在于，将所述IC膜层单元或所述MRAM膜层单元图案化包括：用已图案化的硬掩模层单元作为硬掩模，通过离子束刻蚀对所述IC膜层单元或所述MRAM膜层单元进行刻蚀。