CN107658324A - 一种磁性隧道结的对准和形成方法 - Google Patents

一种磁性隧道结的对准和形成方法 Download PDF

Info

Publication number
CN107658324A
CN107658324A CN201610590264.6A CN201610590264A CN107658324A CN 107658324 A CN107658324 A CN 107658324A CN 201610590264 A CN201610590264 A CN 201610590264A CN 107658324 A CN107658324 A CN 107658324A
Authority
CN
China
Prior art keywords
mtj
layer
hearth electrode
film layer
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610590264.6A
Other languages
English (en)
Inventor
张云森
肖荣福
郭民
郭一民
陈峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201610590264.6A priority Critical patent/CN107658324A/zh
Publication of CN107658324A publication Critical patent/CN107658324A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明的一种磁性隧道结的对准和形成方法，采用顶电极/磁性隧道结/底电极与CMOS导电插塞对齐的方式，形成方法包括以下步骤：(1)在衬底上，依次形成底电极膜层、磁性隧道结多层膜与硬掩模膜层；(2)图形化定义磁性隧道结图案，反应离子刻蚀硬掩模膜层；(3)离子束刻蚀或者反应离子刻蚀磁性隧道结多层膜和底电极膜层；(4)沉积一层侧壁保护层；(5)沉积一层介电质，并抛光磨平。本发明提供的磁性隧道结的对准和形成方法，由于顶电极/磁性隧道结/底电极与CMOS导电插塞对齐，这样就可以把底电极做的很薄，采用一次刻蚀工艺来对磁性隧道结和底电极进行刻蚀；不需要额外的底电极光罩，提高了底电极和磁性隧道结相互对准的精准度，降低了工艺复杂程度和制造成本，非常有利于器件的微型化和MRAM电路的大规模生产。

Description

一种磁性隧道结的对准和形成方法
技术领域
本发明涉及集成电路制造技术领域，具体涉及一种磁性隧道结的对准和形成方法。
背景技术
近年来，利用磁性隧道结(MTJ，Magnetic Tunnel Junction)的磁电阻效应的磁性随机存储器(MRAM，Magnetic Radom Access Memory)，人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。
铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以通过改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；以及磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。
为能在这种磁电阻元件中记录信息，使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。
依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。
同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。
在现在的磁性隧道结对准方式和制作工艺中，如图1A所示，磁性隧道结多层膜202和CMOS导电插塞102没有对齐，这将非常不利于MRAM器件的微型化；同时，在这种条件下，如图1B所示，作为导电插塞102和磁性隧道结多层膜202的导电通路的底电极膜层201，必须采用单独的刻蚀工艺来完成，这必须增添额外的底电极光罩，从而增加一道光刻对准误差(photo overlay)，这势必会影响MRAM回路的良率，同时，也会增加工艺的复杂程度和制造成本。
发明内容
鉴于现有技术中存在的问题，本发明提供的一种磁性隧道结的对准和形成方法，由于顶电极/磁性隧道结/底电极与CMOS导电插塞对齐，这样就可以把底电极做的很薄，采用一次刻蚀工艺来对磁性隧道结和底电极进行刻蚀。不需要额外的底电极光罩，提高了底电极和磁性隧道结相互对准的精准度和MRAM回路的良率，降低了工艺复杂程度和制造成本，非常有利于器件的微型化和MRAM电路的大规模生产。
本发明一种磁性隧道结的对准和形成方法，包括以下步骤：
(1)在包括层间介电质和导电插塞的CMOS衬底上，依次形成底电极膜层、磁性隧道结多层膜与硬掩模膜层，或者依次形成底电极膜层、磁性隧道结多层膜、覆盖层与硬掩模膜层；
(2)图形化定义磁性隧道结图案，反应离子刻蚀硬掩模膜层；
(3)离子束刻蚀或者反应离子刻蚀磁性隧道结多层膜和底电极膜层；
(4)沉积一层侧壁保护层在硬掩模膜层、磁性隧道结多层膜和底电极膜层的侧壁，并覆盖被刻蚀的层间介电质；
(5)沉积一层介电质在硬掩模膜层、磁性隧道结多层膜和底电极膜层剩余的空隙里，并采用化学机械抛光磨平介电质，直到硬掩模膜层。
进一步地，步骤(1)中的底电极膜层包括由种子层和导电层。
进一步地，种子层的厚度为0.5nm～5nm，种子层为Ta、TaN、Ti或TiN。
进一步地，导电层的厚度为5nm～30nm，导电层为Cu、CuN、Mo、W或者Ru。
进一步地，步骤(1)中的磁性隧道结多层膜包括依次向上叠加的参考层、势垒层和记忆层，或者磁性隧道结多层膜包括依次向上叠加的记忆层、势垒层和参考层。
进一步地，步骤(1)中的磁性隧道结多层膜的厚度为15nm～40nm，主要由铁磁性和绝缘性材料组成。
进一步地，势垒层为非磁性金属氧化物。
进一步地，势垒层为MgO、ZnO、Al2O3或MgZnO。
进一步地，势垒层的厚度为0.5nm～3nm。
进一步地，步骤(1)中的覆盖层为Ta、Mo、W、Ru、Hf或Mg。
进一步地，步骤(1)中的硬掩模膜层的厚度为40nm～100nm。
进一步地，步骤(1)中的硬掩模膜层为Ta、TaN、W或者WN。
进一步地，步骤(3)中的离子束刻蚀采用Ar，Kr或者Xe作为离子源。
进一步地，步骤(3)中的离子束刻蚀中流量为10sccm～200sccm。
进一步地，步骤(3)中的反应离子刻蚀所采用的气体为CF4、SF6、CF4/CHF3、CH4/H2、CO/NH3、CH3OH或C2H5OH等。
进一步地，反应离子刻蚀所采用的气体的流量为5sccm～100sccm。
进一步地，反应离子刻蚀所采用的气体能够添加He、O2、N2、Ar、Kr或Xe中的一种或几种。
进一步地，反应离子刻蚀所添加的气体的流量为10sccm～200sccm。
进一步地，步骤(3)中离子束刻蚀或者反应离子束刻蚀磁性隧道结多层膜和底电极膜层，采用发射光谱仪或者二次离子质谱仪侦测刻蚀终点。
进一步地，发射光谱仪或者二次离子质谱仪侦测到刻蚀终点后，采用原来的气体进行过刻蚀，或者采用含氟元素气体进行过刻蚀。
进一步地，步骤(3)中刻蚀磁性隧道结和底电极可以一次刻蚀完成，也可以分多次刻蚀来完成，离子束刻蚀和反应离子刻蚀可以交替使用。
进一步地，离子束刻蚀或反应离子刻蚀之后，也可以采用一定方向角的离子束刻蚀，以去掉侧壁的覆盖层和对破坏层进行修复。
进一步地，步骤(4)中的侧壁保护层的厚度为2nm～50nm。
进一步地，步骤(4)中的侧壁保护层为SiN、SiC或者SiCN。
与现有技术相比，本发明提供的磁性隧道结的对准和形成方法，具有以下有益效果：由于顶电极/磁性隧道结/底电极与CMOS导电插塞对齐，这样就可以把底电极做的很薄，采用一次刻蚀工艺来对磁性隧道结和底电极进行刻蚀；不需要额外的底电极光罩，提高了底电极和磁性隧道结相互对准的精准度和MRAM回路的良率，降低了工艺复杂程度和制造成本，非常有利于器件的微型化和MRAM电路的大规模生产。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明由更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1A是现有技术条件中磁性隧道结的对准方式的示意图；
图1B是现有技术条件中磁性隧道结的形成方法的流程图；
图2是本发明的一个实施例的磁性隧道结的对准和形成方法的磁性隧道结的对准方式的示意图；
图3是磁性隧道结形成的流程图；
图4是CMOS衬底的示意图；
图5是依次形成底电极膜层，磁性隧道结多膜层和硬掩模膜层后的示意图；
图6是反应离子刻蚀硬掩模膜层之后的示意图；
图7是刻蚀磁性隧道结多膜层和底电极膜层之后的示意图；
图8是沉积侧壁保护层之后的示意图；
图9是介电质填充剩余空隙并采用化学机械抛光磨平直到硬掩模之后的示意图。
图中所示：100-包括层间介电质和导电插塞的CMOS衬底，101-层间介电质，102-导电插塞，201-底电极膜层，202-磁性隧道结多层膜，203-硬掩模膜层(顶电极膜层)，204-侧壁保护层，205-填充介电质。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。需说明的是，本发明附图均采用简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的一个实施例的磁性隧道结的对准和形成方法形成的磁性隧道结，如图2所示，采用顶电极/磁性隧道结/底电极与CMOS导电插塞对齐的方式对准。
步骤一：在包括层间介电质101和导电插塞102的CMOS衬底100上，如图4所示，依次形成底电极膜层201、磁性隧道结多层膜202与硬掩模膜层203，或者依次形成底电极膜层201、磁性隧道结多层膜202、覆盖层与硬掩模膜层203；
本实施例中，依次形成底电极膜层201、磁性隧道结多层膜202与硬掩模膜层203，如图5所示。
底电极膜层201包括由种子层和导电层的双层结构组成。
种子层的厚度为0.5nm～5nm，可以是Ta、TaN、Ti或TiN等，采用离子束沉积的方法形成。
导电层的厚度为5nm～30nm，可以是Cu、CuN、Mo、W或者Ru等，采用离子束沉积的方式形成。
磁性隧道结多层膜202的总厚度为15nm～40nm，主要由铁磁性和绝缘性材料组成。
磁性隧道结多层膜可以由参考层，势垒层和记忆层的依次向上叠加，也可以由记忆层，势垒层和参考层的依次向上叠加。
参考层具有磁极化不变性，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构有所不同。面内型(iSTT-MRAM)的参考层一般具有(IrMn或PtMn)/CoFe/Ru/CoFe结构，其优选总厚度为10～30nm；垂直型(pSTT-MRAM)的参考层一般具有TbCoFe或[Co/Pt]nCo/Ru/[CoPt]m超晶格多层膜结构，其优选总厚度为8～20nm。
势垒层为非磁性金属氧化物，优选MgO、ZnO、Al2O3或MgZnO，其厚度为0.5nm～3nm。
记忆层具有可变磁极化，根据其是面内型(iSTT-MRAM)或垂直(pSTT-MRAM)结构又所不同。面内型iSTT-MRAM的记忆层一般为CoFe/CoFeB或CoFe/NiFe，其优选厚度为2nm～6nm，垂直型pSTT-MRAM记忆层一般为CoFeB、CoFe/CoFeB、Fe/CoFeB、CoFeB(Ta，W，Mo)/CoFeB，其优选厚度为0.8nm～2nm。
作为优选，通常在沉积磁性隧道结多层膜202之前先沉积一层种子层，以帮助生长出晶体结构更好的参考层(或记忆层)。
在另一个实施例中，在包括层间介电质101和导电插塞102的CMOS衬底100上，依次形成底电极膜层201、磁性隧道结多层膜202、覆盖层与硬掩模膜层203；层覆盖层为Ta、Mo、W、Ru、Hf或Mg。
硬掩模膜层203既可以作为刻蚀磁性隧道结的硬掩模，又可以部分作为顶电极，其厚度为40nm～100nm，可以是Ta，TaN，W或者WN等，采用离子束沉积的方式形成。
步骤二：图形化定义磁性隧道结202图案，反应离子刻蚀硬掩模膜层201，如图6所示。
本实施例中，以抗反射层和光刻胶的二层结构，或者以碳膜、抗反射层和光刻胶的三层结构，或者以牺牲掩模(SiO2，SiN或者SiON等)碳膜、抗反射层和光刻胶的四层结构来定义磁性隧道结图案。
曝光完成后，采用例如CF4等干刻蚀所述抗反射层，采用例如N2/H2、SO2/O2、HBr/O2或者CH4/O2/N2/Ar等对碳膜进行刻蚀，采用SF6、NF3、CF4、CHF3或He等中的一种或者几种来刻蚀牺牲掩模；采用主刻蚀气体为SF6、NF3、CF4或者Cl2等的干刻工艺对硬掩膜(顶电极)层进行刻蚀，并采用CF4、NF3、SF6、O2、N2、H2或者H2O等中的一种或者几种混合气体，去掉在图形化转移过程中残留的含碳物质。
步骤三：离子束刻蚀或者反应离子刻蚀磁性隧道结多层膜202和底电极膜层201，如图7所示。
离子束刻蚀(IBE)采用Ar、Kr或者Xe等作为离子源，其流量为10sccm～200sccm，比如：10sccm、30sccm、50sccm、100sccm或者200sccm等。
产生并维持等离子的射频电源的功率为100Watt～3000Watt，离子束加速电压为50V～1000V，离子束的方向角为0°～90°，比如：0°或者5°等，晶圆控制台旋转的速度为0～60rpm，比如：0rpm、30rpm或者60rpm等；
反应离子刻蚀(RIE)所采用的气体为CF4、SF6、CF4/CHF3、CH4/H2、CO/NH3、CH3OH或C2H5OH等，其中CF4、SF6、CHF3、CH4、H2、CO、NH3、CH3OH或C2H5OH的流量为5sccm～100sccm，也可以添加He、O2、N2、Ar、Kr或Xe等，其流量为10sccm～200scc。
等离子体源电极的功率为200W～3000W，偏压电极的功率为0W～1500W，衬底的温度为20℃～300℃，反应离子束刻蚀腔体内的压力为2mTorr～100mTorr。
选用发射光谱仪(OES,Optical Emission Spectroscopy)或者二次离子质谱仪(SIMS,Secondary Ion Mass Spectroscopy)来侦测刻蚀终点，当刻蚀终点到达的时候，可以采用原来的气体来进行过刻蚀，也可以采用含氟元素气体来进行过刻蚀。
作为优选，刻蚀磁性隧道结202和底电极201可以一次刻蚀完成，也可以分多次刻蚀来完成，离子束刻蚀和反应离子刻蚀可以交替使用。
作为优选，离子束刻蚀或反应离子刻蚀之后，也可以采用一定方向角的离子束刻蚀，以去掉侧壁的覆盖层和对破坏层进行修复。
步骤四：沉积一层侧壁保护层204在硬掩模膜层203、磁性隧道结多层膜202和底电极膜层201的侧壁，并覆盖被刻蚀的层间介电质101，如图8所示。侧壁保护层204可以是SiN、SiC或者SiCN等，其优选厚度为2nm～50nm。
步骤五：沉积一层介电质205在硬掩模膜层203、磁性隧道结多层膜202和底电极膜层201剩余的空隙里，并采用化学机械抛光磨平介电质，直到硬掩模膜层203，如图9所示。
介电质为SiO2或者SiON等，一般采用化学气相沉积(CVD，Chemical VaporDeposition)的方式实现。
本发明提供的磁性隧道结的对准和形成方法，由于顶电极/磁性隧道结/底电极与CMOS导电插塞对齐，这样就可以把底电极做的很薄，采用一次刻蚀工艺来对磁性隧道结和底电极进行刻蚀。不需要额外的底电极光罩，提高了底电极和磁性隧道结相互对准的精准度和MRAM回路的良率，降低了工艺复杂程度和制造成本，非常有利于器件的微型化和MRAM电路的大规模生产。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种磁性隧道结的对准和形成方法，其特征在于，所述磁性隧道结的对准采用顶电极/磁性隧道结/底电极与CMOS导电插塞对齐的方式对准。
2.一种磁性隧道结的对准和形成方法，其特征在于，所述磁性隧道结的形成方法包括以下步骤：
(1)在包括层间介电质和导电插塞的CMOS衬底上，依次形成底电极膜层、磁性隧道结多层膜与硬掩模膜层，或者依次形成底电极膜层、磁性隧道结多层膜、覆盖层与硬掩模膜层；
(2)图形化定义磁性隧道结图案，反应离子刻蚀所述硬掩模膜层；
(3)离子束刻蚀或者反应离子刻蚀磁性隧道结多层膜和底电极膜层；
(4)沉积一层侧壁保护层在硬掩模膜层、磁性隧道结多层膜和底电极膜层的侧壁，并覆盖被刻蚀的层间介电质；
(5)沉积一层介电质在硬掩模膜层、磁性隧道结多层膜和底电极膜层剩余的空隙里，并采用化学机械抛光磨平介电质，直到硬掩模膜层。
3.如权利要求2所述的磁性隧道结的对准和形成方法，其特征在于，步骤(1)中的底电极膜层包括种子层和导电层；种子层为Ta、TaN、Ti或TiN，种子层的厚度为0.5nm～5nm；导电层为Cu、CuN、Mo、W或者Ru，导电层的厚度为5nm～30nm。
4.如权利要求2所述的磁性隧道结的对准和形成方法，其特征在于，步骤(1)中的磁性隧道结多层膜的厚度为15nm～40nm，主要由铁磁性和绝缘性材料组成。
5.如权利要求2所述的磁性隧道结的对准和形成方法，其特征在于，步骤(1)中的硬掩模膜层为Ta、TaN、W或者WN，硬掩模膜层的厚度为40nm～100nm。
6.如权利要求2所述的磁性隧道结的对准和形成方法，其特征在于，步骤(3)中的离子束刻蚀采用Ar，Kr或者Xe作为离子源，流量为10sccm～200sccm。
7.如权利要求2所述的磁性隧道结的对准和形成方法，其特征在于，步骤(3)中的反应离子刻蚀所采用的气体为CF4、SF6、CF4/CHF3、CH4/H2、CO/NH3、CH3OH或C2H5OH,气体流量为5sccm～100sccm；气体能够添加He、O2、H2、N2、Ar、Kr或Xe中的一种或几种，添加气体的流量为10sccm～200sccm。
8.如权利要求2所述的磁性隧道结的对准和形成方法，其特征在于，步骤(3)中离子束刻蚀或者反应离子刻蚀磁性隧道结多层膜和底电极膜层，采用发射光谱仪或者二次离子质谱仪侦测刻蚀终点。
9.如权利要求2所述的磁性隧道结的对准和形成方法，其特征在于，步骤(3)中刻蚀磁性隧道结和底电极可以一次刻蚀完成，也可以分多次刻蚀来完成，离子束刻蚀和反应离子刻蚀可以交替使用。在离子束刻蚀或反应离子刻蚀之后，也可以采用一定方向角的离子束刻蚀，以去掉侧壁的覆盖层和对破坏层进行修复。
10.如权利要求2所述的磁性隧道结的对准和形成方法，其特征在于，步骤(4)中的侧壁保护层SiN、SiC或者SiCN，侧墙介电质的厚度为2nm～50nm。
CN201610590264.6A 2016-07-25 2016-07-25 一种磁性隧道结的对准和形成方法 Pending CN107658324A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610590264.6A CN107658324A (zh) 2016-07-25 2016-07-25 一种磁性隧道结的对准和形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610590264.6A CN107658324A (zh) 2016-07-25 2016-07-25 一种磁性隧道结的对准和形成方法

Publications (1)

Publication Number Publication Date
CN107658324A true CN107658324A (zh) 2018-02-02

Family

ID=61127138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610590264.6A Pending CN107658324A (zh) 2016-07-25 2016-07-25 一种磁性隧道结的对准和形成方法

Country Status (1)

Country Link
CN (1) CN107658324A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109728163A (zh) * 2018-12-29 2019-05-07 中国科学院微电子研究所 一种阻变存储器及其制造方法
CN110364425A (zh) * 2019-07-26 2019-10-22 江苏鲁汶仪器有限公司 Pzt图形化方法
CN110890458A (zh) * 2018-09-07 2020-03-17 上海磁宇信息科技有限公司 一种提高磁性随机存储器写入效率的方法
WO2020087917A1 (zh) * 2018-11-02 2020-05-07 江苏鲁汶仪器有限公司 一种磁隧道结制作方法
CN111162164A (zh) * 2018-11-08 2020-05-15 江苏鲁汶仪器有限公司 一种半导体器件制作方法
CN111200060A (zh) * 2018-11-19 2020-05-26 江苏鲁汶仪器有限公司 一种高密度磁隧道结制造方法
CN111816764A (zh) * 2019-04-11 2020-10-23 上海磁宇信息科技有限公司 一种制备磁性隧道结单元阵列的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446541A (zh) * 2010-10-13 2012-05-09 中芯国际集成电路制造(上海)有限公司 磁性随机存取存储器及其制造方法
US20160027999A1 (en) * 2014-07-25 2016-01-28 Spin Transfer Technologies, Inc. Method for manufacturing mtj memory device
CN105609629A (zh) * 2015-04-01 2016-05-25 上海磁宇信息科技有限公司 一种制备集成电路的复合硬掩模图案化方法
US20160163970A1 (en) * 2014-12-05 2016-06-09 Shanghai CiYu Information Technologies Co., LTD Method for makinga magnetic random access memory element with small dimension and high qulity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446541A (zh) * 2010-10-13 2012-05-09 中芯国际集成电路制造(上海)有限公司 磁性随机存取存储器及其制造方法
US20160027999A1 (en) * 2014-07-25 2016-01-28 Spin Transfer Technologies, Inc. Method for manufacturing mtj memory device
US20160163970A1 (en) * 2014-12-05 2016-06-09 Shanghai CiYu Information Technologies Co., LTD Method for makinga magnetic random access memory element with small dimension and high qulity
CN105609629A (zh) * 2015-04-01 2016-05-25 上海磁宇信息科技有限公司 一种制备集成电路的复合硬掩模图案化方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110890458A (zh) * 2018-09-07 2020-03-17 上海磁宇信息科技有限公司 一种提高磁性随机存储器写入效率的方法
CN110890458B (zh) * 2018-09-07 2024-04-12 上海磁宇信息科技有限公司 一种提高磁性随机存储器写入效率的方法
WO2020087917A1 (zh) * 2018-11-02 2020-05-07 江苏鲁汶仪器有限公司 一种磁隧道结制作方法
CN111162164A (zh) * 2018-11-08 2020-05-15 江苏鲁汶仪器有限公司 一种半导体器件制作方法
CN111162164B (zh) * 2018-11-08 2023-06-13 江苏鲁汶仪器股份有限公司 一种半导体器件制作方法
CN111200060A (zh) * 2018-11-19 2020-05-26 江苏鲁汶仪器有限公司 一种高密度磁隧道结制造方法
CN111200060B (zh) * 2018-11-19 2023-04-25 江苏鲁汶仪器有限公司 一种高密度磁隧道结制造方法
CN109728163A (zh) * 2018-12-29 2019-05-07 中国科学院微电子研究所 一种阻变存储器及其制造方法
CN111816764A (zh) * 2019-04-11 2020-10-23 上海磁宇信息科技有限公司 一种制备磁性隧道结单元阵列的方法
CN111816764B (zh) * 2019-04-11 2024-05-28 上海磁宇信息科技有限公司 一种制备磁性隧道结单元阵列的方法
CN110364425A (zh) * 2019-07-26 2019-10-22 江苏鲁汶仪器有限公司 Pzt图形化方法

Similar Documents

Publication Publication Date Title
US8722543B2 (en) Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices
CN107658324A (zh) 一种磁性隧道结的对准和形成方法
CN107623014A (zh) 一种磁性随机存储器的制备方法
CN108232009B (zh) 一种制作磁性随机存储器的方法
CN108232002B (zh) 一种制备磁性隧道结阵列的方法
CN107623069B (zh) 一种刻蚀磁性隧道结及其底电极的方法
CN108242502B (zh) 一种制备磁性隧道结的方法
CN109994602A (zh) 一种制备磁性随机存储器存储单元与逻辑单元的方法
CN108232008B (zh) 一种磁性随机存储器底电极接触及其制备方法
CN108232007A (zh) 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法
CN108063184A (zh) 一种防止磁性随机存储器记忆层和参考层短路的制造方法
US11770977B2 (en) Semiconductor structure and method for forming the same
CN109713121B (zh) 一种制作磁性随机存储器单元阵列及其周围电路的方法
CN111613719B (zh) 一种制作磁性随机存储器单元阵列的方法
CN108232000A (zh) 一种制造超小型磁性随机存储记忆单元的方法
CN108232010B (zh) 一种气体团簇离子束平坦化磁性隧道结底电极的方法
CN109713120A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN109713119A (zh) 一种磁性随机存储器单元阵列及周边电路连线的制造方法
CN108231580A (zh) 一种清除磁性隧道结硬掩模刻蚀之后形成的聚合物的方法
CN109994600B (zh) 一种磁性随机存储器的制作方法
CN110098216A (zh) 一种制作作为磁性随机存储器顶电极的导电硬掩模的方法
CN111490151B (zh) 一种制作超小型磁性随机存储器阵列的方法
CN111613571B (zh) 一种制作磁性随机存储器单元阵列的方法
CN110098321B (zh) 一种制备磁性随机存储器导电硬掩模的方法
CN110098320B (zh) 一种刻蚀磁性隧道结导电硬掩模的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180202