JP2006295198A - 磁気トンネル接合素子およびその形成方法ならびに磁気メモリセルおよびその製造方法 - Google Patents

Abstract

【課題】電気的な短絡を生じることなく安定した磁気情報の書込および読出をおこなうことのできる磁気メモリセルを提供する。
【解決手段】本発明の磁気メモリセルは、ＭＴＪ素子１と、これをその積層方向において挟んで対向するワード線２１およびビット線３１を備える。ＭＴＪ素子１は、最上層にキャップ層１１を含むスタック１０と、このスタック１０の周囲を、端面１０Ｔと接するように取り囲み、かつ、シリコン窒化物からなるスペーサ３３と、このスペーサ３３の周囲を取り囲むシリコン酸化物層５１とを備える。キャップ層１１の上面１１Ｓは、シリコン酸化物層５１の上面５１Ｓよりもワード線２１から離れる方向へ突き出している。スペーサ３３によって短絡を抑制することができる。さらに、上面１１Ｓとビット線３１との確実かつ良好な接続を容易に可能とする構造となっている。
【選択図】図１

Description

本発明は、磁気ランダムアクセスメモリに用いられる磁気メモリセルおよびその製造方法、ならびにそれに好適な磁気トンネル接合素子およびその形成方法に関する。

従来より、コンピュータやモバイル通信機器などの情報処理装置に用いられる汎用メモリとして、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などの揮発性メモリが使用されている。これらの揮発性メモリは、常に電流を供給しておかなければ全ての情報が失われる。そのため、状況を記憶する手段としての不揮発性メモリ（例えば、フラッシュＥＥＰＲＯＭなど）を別途設ける必要がある。この不揮発性メモリに対しては、処理の高速化が強く求められていることから、近年、不揮発性メモリとしてＭＲＡＭ（Magnetic Random Access Memry）が注目されてきている。

ＭＲＡＭは、磁気抵抗効果素子がマトリクス状に複数配列されたアレイ構造をなすものである。磁気抵抗効果素子としては、より大きな抵抗変化率の得られる磁気トンネル接合（ＭＴＪ；magnetic tunnel junction）素子が好適である。このＭＴＪ素子は、トンネルバリア層によって隔てられた２つの強磁性層（磁化方向が印加磁界に応じて変化する磁化自由層（フリー層）および磁化方向が磁化容易軸に沿って平行をなすように恒久的に固着された磁化固着層（ピンド層））を有している。トンネルバリア層は、絶縁材料からなる薄膜であり、量子力学に基づくトンネル効果によって電荷キャリア（一般的には電子）が透過できる程度の厚みをなしている。電荷キャリアが透過する確率は、２つの強磁性層の磁化方向と関連した電子スピン方向に依存するので、電圧を印加した状態において上記の磁化方向が変化すると、トンネル電流も変化することとなる。

上記のようなＭＴＪ素子では、フリー層の磁化方向とピンド層の磁化方向とが相対的に変化する。この磁化方向の相対的変化は、トンネル電流の変化（接合抵抗の変化）として検知される。すなわち、フリー層の磁化方向がピンド層の磁化方向と逆平行をなすとき、そのトンネル電流は最小（接合抵抗は最大）となり、一方で、フリー層の磁化方向がピンド層の磁化方向と平行をなすとき、そのトンネル電流は最大（接合抵抗は最小）となる。

通常、ＭＲＡＭにおいては、２種類の電流供給線（ワード線およびビット線）が形成する複数の交点にＭＴＪ素子がそれぞれ配置される。あるＭＴＪ素子に情報を書き込むにあたっては、対応するワード線およびビット線に所定の大きさの書込電流を流し、それによって誘導される電流磁界を利用することによりフリー層の磁化方向を反転させ、相対的な磁化方向が平行または逆平行な状態を形成する。一方、あるＭＴＪ素子から情報を読み出す際には、対応するワード線またはビット線のいずれかに読出電流を流し、ＭＴＪ素子の接合抵抗を検出する。

このようなＭＲＡＭを構成するＭＴＪ素子を形成するにあたっては、例えばワード線の上に下地層、固定作用層（ピンニング層）、ピンド層（シンセティック構造でもよい）、トンネルバリア層、フリー層（積層構造でもよい）およびキャップ層をこの順に積層することでＭＴＪスタックを形成したのち、その周囲を誘電層によって満たし、さらに、キャップ層の上面と接するようにビット線を形成する。この際、ビット線とＭＴＪスタックとの良好な導通状態を確保するため、キャップ層の上面に生じる酸化被膜を化学機械研磨（ＣＭＰ；chemical mechanical polishing）処理によって除去し、平滑面を形成するプロセスが通常行われる。なお、キャップ層のＣＭＰ処理は、複数のＭＴＪ素子について一括して行うので周囲の誘電層の研磨と同時に行われる。

ＭＴＪ素子の形成方法に関する先行技術としては、例えば以下のものがある。
米国特許第６５５５８５８号明細書 米国特許第６４７５８５７号明細書 米国特許出願公開２００４／０２０５９５８号明細書 米国特許出願公開２００４／０１９１９２８号明細書

しかしながら、ＣＭＰ処理においては材料種による研磨速度（polishing rate）の違いが度々問題となる。一般に、ＭＴＪスタックに用いられるキャップ層の構成材料（例えばタンタルなどの非磁性金属）は、誘電層の構成材料（例えば酸化アルミニウム）よりも機械的な硬度は低い（すなわち、軟質である）。ところが、ＣＭＰ処理は化学的プロセスと機械的プロセスとが融合したものであるから、適切な化学反応を選択することによって軟質材料よりも速く硬質材料を研磨する（あるいは硬質材料よりも速く軟質材料を研磨する）ことが可能な手法である。例えば、キャップ層の研磨速度を誘電層の研磨速度よりも遅くした場合には、ＣＭＰ処理後、キャップ層が誘電層よりも突き出すこととなる。すなわち、キャップ層上面が誘電層上面よりも高い位置となり、ＭＴＪスタックの端面が露出してしまう。このため、ＭＴＪスタックを覆うようにビット線を形成すると、そのビット線がＭＴＪスタックの端面と接してしまい、電気的な短絡を招く可能性が高くなってしまう。一方、キャップ層に対する研磨速度を誘電層に対する研磨速度よりも速くした場合には、終点の判断が難しいうえキャップ層表面に余分な酸化被膜が残る可能性がある。

仮に、キャップ層および誘電層に対する研磨速度が相互に等しい非選択性のＣＭＰ処理を行う場合には、キャップ層の上面位置においてＣＭＰ処理を正確に終了させればよいことになる。しかし、実際には面内方向における研磨の進行速度の不均一性やＭＴＪスタック相互間における構造上の製造誤差等が生じるので、全てのキャップ層を完全に、かつ確実に露出させるため、やや過剰な研磨操作が必要となる。このため、各ＭＴＪスタックにおけるキャップ層の厚さは相互に不均一なものとなりやすい。キャップ層の厚さはフリー層とビット線との間隔を規定するものであるので、これが不均一であるとフリー層の磁化方向の反転動作を行うためのスイッチング磁界が不均一となり、ＭＲＡＭとしての性能に支障を来すこととなる。

このように、ＣＭＰ処理においてキャップ層および誘電層の研磨速度を制御することは、ＭＲＡＭの製造プロセスにおける大きな課題であるが、現在のところ、ＣＭＰ処理後のキャップ層の突き出しを効果的に予防することが困難である。したがって、キャップ層の突き出しに伴う短絡を回避するための別の手段を見つける必要がある。

本発明はかかる問題に鑑みてなされたもので、その第１の目的は、電気的な短絡を生じることなく安定した磁気情報の読出をおこなうことのできる磁気トンネル接合素子およびそれを用いた磁気メモリセルを提供することにある。第２の目的は、上記のような磁気トンネル接合素子および磁気メモリセルを得るための磁気トンネル接合素子の形成方法および磁気メモリセルの製造方法を提供することにある。

本発明における第１の磁気トンネル接合素子の形成方法および第１の磁気メモリセルの製造方法は、基板（第１の電流線）上に、最上層にキャップ層を含む磁気トンネル接合スタックを形成する工程と、第１の等方性デポジションにより磁気トンネル接合スタックおよび基板を覆うようにシリコン窒化物層を形成する工程と、シリコン窒化物層に異方性エッチングを施すことによりキャップ層を完全に露出させると共に磁気トンネル接合スタックの端面（側面）を覆うスペーサを形成する工程と、第２の等方性デポジションにより全体を覆うようにシリコン酸化物層を形成する工程と、化学機械研磨（ＣＭＰ）処理によりシリコン窒化物層およびキャップ層に対する研磨速度よりも高い研磨速度でシリコン酸化物層を選択的に除去し平坦化する工程とを含むようにしたものである。

本発明における第１の磁気トンネル接合素子の形成方法および第１の磁気メモリセルの製造方法では、磁気トンネル接合スタックの端面を覆うようにシリコン窒化物からなるスペーサを形成したのち、シリコン酸化物層の形成と、キャップ層およびシリコン酸化物層に対する選択的なＣＭＰ処理を行うようにしたので、端面をスペーサによって保護されたキャップ層は過剰に研磨されることなく平坦化され、その上面が良好な平滑面となる。さらに、ＣＭＰ処理後においてもスペーサ層は残存するので、短絡を生じることもない。

本発明における第１の磁気トンネル接合素子の形成方法および第１の磁気メモリセルの製造方法では、９０ｓｃｃｍのアルゴンガスと、４５ｓｃｃｍのＣＦ₄ガスと、１０ｓｃｃｍのＣＨＦ₃ガスと、１０ｓｃｃｍの酸素とを供給すると共に、供給電力を４００ワット（Ｗ）とし、圧力を６．６６５Ｐａとして異方性エッチングを行うようにするとよい。

本発明における第２の磁気トンネル接合素子の形成方法および第２の磁気メモリセルの製造方法は、基板（第１の電流線）上に、最上層にキャップ層を含む磁気トンネル接合スタックを形成する工程と、第１の等方性デポジションにより磁気トンネル接合スタックおよび基板を覆うようにシリコン窒化物層を形成する工程と、第２の等方性デポジションによりシリコン窒化物層全体を覆うように第１のシリコン酸化物層を形成する工程と、この第１のシリコン酸化物層に異方性エッチングを施すことにより、シリコン窒化物層のうちのキャップ層を覆う部分を露出させると共にシリコン窒化物層のうちの磁気トンネル接合スタックの端面と接する部分を覆うマスクパターンを形成する工程と、このマスクパターンを利用してシリコン窒化物層のうちのキャップ層を覆う部分を除去することにより、Ｌ字型のスペーサを形成する工程と、第２の等方性デポジションにより全体を覆うように第２のシリコン酸化物層を形成する工程と、化学機械研磨（ＣＭＰ）処理により、シリコン窒化物およびキャップ層に対する研磨速度よりも高い研磨速度で第２のシリコン酸化物層を選択的に除去し平坦化することで、キャップ層およびＬ字型スペーサを含む平坦面を形成する工程とを含むようにしたものである。

本発明における第２の磁気トンネル接合素子の形成方法および第２の磁気メモリセルの製造方法では、磁気トンネル接合スタックの端面を覆うようにシリコン窒化物からなるＬ字型スペーサを形成したのち選択的なＣＭＰ処理を行うようにしたので、端面をスペーサによって保護されたキャップ層は過剰に研磨されることなく平坦化され、その上面が良好な平滑面となる。さらに、ＣＭＰ処理後においてもスペーサ層は残存するので、短絡を生じることもない。

本発明における第２の磁気トンネル接合素子の形成方法および第２の磁気メモリセルの製造方法では、６５ｓｃｃｍのアルゴンガスと、１０ｓｃｃｍのＣＦ₄ガスと、３５ｓｃｃｍのＣＨＦ₃ガスとを供給し、供給電力を３７５ワット（Ｗ）とし、圧力を２６．６６Ｐａとして異方性エッチングを行うようにするとよい。

本発明における磁気トンネル接合素子の形成方法および磁気メモリセルの製造方法では、第１の等方性デポジションについては、ＢＴＢＡＳガスを、４０ｓｃｃｍ以上１００ｓｃｃｍ以下の流量で供給し、アンモニアガスを、ＢＴＢＡＳガスに対して２：１から８：１の流量比となるように供給し、全圧が３９．９９Ｐａ以上６６．６５Ｐａ以下となるようにしてＬＰＣＶＤ法によって行うことが望ましい。また、第２の等方性デポジションについては、２００℃以上５００℃以下の温度範囲において、ＴＥＯＳを利用したＰＥＣＶＤ法によって行うことが望ましい。さらに、ＣＭＰ処理については、ＣｅＯ₂およびＳｉＯ₂のうちの少なくとも１種を含むと共に９以上１１以下のｐＨ値を示す砥粒を有する高選択性スラリーを１５０ｍｌ／ｍｉｎ．以上２５０ｍｌ／ｍｉｎ．以下の割合で供給しつつ、ポリウレタンからなるパッドを１３．７９ｋＰａ以上２７．５８ｋＰａ以下の圧力で押し当て、３０ｒｐｍ以上５０ｒｐｍ以下の回転数で、２．７２４ｋｇ以上３．６３２以下の荷重でパッドコンディショニングを行いながら実施することが望ましい。

本発明における磁気トンネル接合素子は、最上層にキャップ層を含む磁気トンネル接合スタックと、この磁気トンネル接合スタックの周囲を少なくともキャップ層の端面と接するように取り囲み、かつ、シリコン窒化物によって構成されたスペーサと、このスペーサと接するようにその周囲を取り囲むシリコン酸化物層とを基体上に備えるようにしたものである。ここでキャップ層は、シリコン酸化物層の上面よりも基体から遠ざかる方向に突き出すようになっている。本発明における磁気メモリセルは、上記の磁気トンネル接合素子をその積層方向において挟んで対向すると共に、互いに接することなく交差するように延在する第１および第２の電流線を備えるようにしたものである。

本発明における磁気トンネル接合素子および磁気メモリセルでは、キャップ層の上面がシリコン酸化物層の上面よりも突き出しているので、キャップ層の上面の全ての領域が、その上に形成されることとなる導体（電流線）等と確実に接触するのに有利な構造となっている。さらに、シリコン窒化物からなるスペーサが、磁気トンネル接合スタックの周囲を少なくともキャップ層の端面と接するように取り囲んでいるので、シリコン酸化物層の上面の高さ位置とキャップ層の上面の高さ位置とがずれていても電気的な短絡を生じることがない。

本発明における磁気トンネル接合素子および磁気メモリセルでは、スペーサの厚みを、キャップ層の上面位置からシリコン酸化物層の上面位置へ向かうに従って増大するようにしてもよい。その場合、スペーサの厚みは、キャップ層の上面位置において零であり、かつ、シリコン酸化物層の上面位置において０．１μｍである。

本発明における磁気トンネル接合素子および磁気メモリセルでは、スペーサが、磁気トンネル接合スタックの端面の全てと接するように取り囲むようにしてもよい。その場合、スペーサが、５０ｎｍ以上１００ｎｍ以下の範囲で一定の厚さを有していることが望ましい。

本発明における磁気トンネル接合素子の形成方法または磁気メモリセルの製造方法によれば、キャップ層を最上層に含む磁気トンネル接合スタックの端面を覆うようにシリコン窒化物からなるスペーサ（またはＬ字型スペーサ）を形成したのち、シリコン酸化物層（または第２のシリコン酸化物層）の形成と、キャップ層およびシリコン酸化物層（または第２のシリコン酸化物層）に対する選択的なＣＭＰ処理を行うようにしたので、キャップ層において一定の厚さを維持しつつ良好な平滑面を形成することができる。このため、磁気メモリデバイスに適用すれば、一定のスイッチング磁界が得られ、安定した読出動作が可能となる。さらに、ＣＭＰ処理後においてもスペーサ層を残存させることができるので、導体（電流線）と磁気トンネル接合スタックの端面との電気的な短絡を防ぐこともできる。

本発明の磁気トンネル接合素子または磁気メモリセルによれば、磁気トンネル接合スタックにおけるキャップ層の上面の高さ位置が、その周囲を取り囲むシリコン酸化物層の上面の高さ位置よりも突き出しているので、磁気メモリデバイスや薄膜磁気ヘッドに適用した場合において、磁気トンネル接合スタックと、その上に形成されることとなる導体（電流線）との確実かつ良好な接続を容易に行うことができる。さらに、磁気トンネル接合スタックの周囲を取り囲み、かつ、少なくともキャップ層の端面と接するようにシリコン窒化物からなるスペーサを設けるようにしたので、導体（電流線）と磁気トンネル接合スタックの端面との電気的な短絡を防ぐこともできる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態に係る磁気メモリセルの構成について説明する。なお、本発明の磁気トンネル接合（ＭＴＪ）素子は、上記の磁気メモリセルに含まれるものであるので、以下併せて説明する。

図１は、本実施の形態の磁気メモリセルの積層断面構成を表す概略図である。この磁気メモリセルは、ＭＴＪ素子１と、このＭＴＪ素子１をその積層方向において挟んで対向するワード線２１およびビット線３１を備えている。ワード線２１およびビット線３１は、例えば銅によって構成され、互いに接することなく交差するように（例えば直交するように）延在している。この磁気メモリセルは、例えばマトリクス状に複数配置されることにより、磁気ランダムアクセスメモリを構成することとなる。

ＭＴＪ素子１は、例えば円柱形状をなす磁気トンネル接合スタック１０（以下、単にスタック１０という。）と、スタック１０の周囲を取り囲むように設けられたスペーサ３３と、さらにその外側を取り囲むように設けられたシリコン酸化物層５１とを有している。スペーサ３３はシリコン窒化物によって構成され、スタック１０の端面１０Ｔの全面と接するように設けられている。

スタック１０は、ビット線３１の側から順に、キャップ層１１と、フリー層１２と、トンネルバリア層１３と、ピンド層１４と、ピンニング層１５とシード層１６とが積層された構造を有し、いわゆるトンネル磁気抵抗効果を発現するものである。シード層１６は、例えばタンタル（Ｔａ）やクロム（Ｃｒ）からなり、その上に形成される層の結晶性を向上させる働きを有する。ピンニング層１５は、例えば白金マンガン合金（ＰｔＭｎ），ニッケルマンガン合金（ＮｉＭｎ），オスミウムマンガン合金（ＯｓＭｎ），イリジウムマンガン合金（ＩｒＭｎ），酸化ニッケル（ＮｉＯ）またはコバルトニッケル酸化物（ＣｏＮｉＯ）などの反強磁性材料によって構成される。ピンニング層１５は、ピンド層１４の磁化方向を安定させるように機能する。ピンド層１４は、一定方向に磁化方向が固着された強磁性層であり、例えば鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）およびマンガン（Ｍｎ）などを主成分とする合金によって構成されている。トンネルバリア層１３は、例えば酸化アルミニウム（Ａｌ₂Ｏ₃）からなり、電子のトンネリングが生じる程度の極めて薄い厚さを有する絶縁層である。フリー層１２は、その磁化方向が外部磁界に応じて変化するものであり、ここでは、ワード線２１およびビット線３１をそれぞれ流れる電流によって生じる誘導磁界の大きさや向きに応じて反転可能に構成されている。フリー層１２は、例えば鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）およびマンガン（Ｍｎ）などを主成分とする合金である。スタック１０の最上層（すなわち、基体としてのワード線２１から最も離れた位置にある層）であるキャップ層１１は、例えばタンタルによって構成され、その上面はＣＭＰ処理がなされた平滑面であり、ビット線３１と直接接している。

キャップ層１１の上面１１Ｓは、シリコン酸化物層５１の上面５１Ｓよりも上方（基体から遠ざかる方向）に突き出ており、その突き出し量は例えば２０ｎｍ以上４０ｎｍ以下（２００Å以上４００Å以下）である。

シリコン酸化物層５１は、例えばＳｉＯ₂からなり、６０ｎｍ以上１００ｎｍ以下（６００Å以上１０００Å以下）の厚さを有している。

スペーサ３３はテーパ状をなしており、その厚みは、キャップ層１１の上面１１Ｓの位置からシリコン酸化物層５１の上面５１Ｓの位置へ向かうほど増大している。具体的には、例えば上面１１Ｓの位置において零であり、かつ、上面５１Ｓの位置において０．１μｍである。

続いて、図１〜図５を参照して、本実施の形態の磁気メモリセルの製造方法について説明する。なお、ＭＴＪ素子１の形成方法はこれに含まれるので、併せて説明する。

まず、図示しない基板上にワード線２１を形成したのち、この上にシード層１６と、ピンニング層１５と、ピンド層１４と、トンネルバリア層１３と、フリー層１２と、キャップ層１１とを順に積層することによりスタック１０を形成する。

スタック１０を形成したのち、第１の等方性デポジションにより、スタック１０およびワード線２１を覆うようにシリコン窒化物膜２２を形成する。具体的には、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）ガスを、４０ｓｃｃｍ以上１００ｓｃｃｍ以下の流量で供給し、アンモニアガスを、ＢＴＢＡＳガスに対して２：１から８：１の流量比となるように供給し、全圧が３９．９９Ｐａ以上６６．６５Ｐａ以下（０．３Ｔｏｒｒ以上０．５Ｔｏｒｒ以下）となるようにして低圧化学気相蒸着（ＬＰＣＶＤ；Low-pressure chemical vapor deposition）法によって行う。

次に、シリコン窒化物膜２２に異方性エッチングを施すことにより、図３に示したようにキャップ層１１を完全に露出させると共にスタック１０の端面１０Ｔを覆うスペーサ３３を形成する。具体的には、例えば９０ｓｃｃｍのアルゴン（Ａｒ）ガスと、４５ｓｃｃｍの四フッ化炭素（ＣＦ₄）ガスと、１０ｓｃｃｍの三フッ化メタン（ＣＨＦ₃）ガスと、１０ｓｃｃｍの酸素（Ｏ₂）とをエッチャント（etchant）として供給して行う。また、供給電力を４００ワット（Ｗ）とし、圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）として行う。この異方性エッチングは、積層面内方向（水平方向）よりも積層方向（垂直方向）へのエッチングをより速く進行させるものである。すなわち、（水平方向のエッチング速度）／（垂直方向へのエッチング速度）は限りなく零に近い。この異方性エッチングは、キャップ層１１の表面がちょうど表出した時点で終了する。その結果、スタック１０の端面１０Ｔを覆う部分のみにシリコン酸化物膜２２が残留し、スペーサ３３が形成されることとなる。

スペーサ３３を形成したのち、図４に示したように、全面を覆うようにシリコン酸化物膜４１を等方的に堆積させる（第２の等方性デポジション）。ここでは、例えば２００℃以上５００℃以下の温度範囲において、テトラエトキシシラン（ＴＥＯＳ）を用いたプラズマ化学気相成長（ＰＥＣＶＤ；plasma-enhanced chemical vapor deposition）法によって行う。シリコン酸化物膜４１の厚さは、例えば１００ｎｍ以上３００ｎｍ以下（１０００Å以上３０００Å以下）とする。

こののち、化学機械研磨（ＣＭＰ）処理により、平坦化を行う。ＣＭＰ処理を行うにあたっては、スペーサ３３を構成するシリコン窒化物およびキャップ層１１を構成するタンタルに対する研磨速度よりも高い研磨速度でシリコン酸化物膜４１を選択的に除去することが重要である。仮に、シリコン酸化物、シリコン窒化物およびタンタルの相互間において選択性を持たない非選択性のＣＭＰ処理をすると、キャップ層１１の上面位置は周囲のシリコン酸化物膜４１とほぼ同じ高さとなるはずであるが、しかしながら、この場合には、ＣＭＰ処理後に残るキャップ層１１の厚さを十分に制御することは極めて困難である。これは、正確な終点の検出能力に限界があるうえ、積層面内方向におけるＣＭＰ処理の不均一性などに起因する結果である。したがって非選択性のＣＭＰ処理を行うと、キャップ層１１の厚さの変動を伴う可能性が高い。

本実施の形態では、選択性のＣＭＰ処理によって、ここでは図５に示したように、キャップ層１１の上面１１Ｓが完全に表出するまでシリコン酸化物膜４１を研磨する。その結果、上面１１Ｓよりも低い位置に上面５１Ｓを有するシリコン酸化物層５１が形成される。その高さ方向のギャップは、既に述べたように例えば２０ｎｍ以上４０ｎｍ以下である。なお、キャップ層１１の上面１１Ｓは極めて平滑になっている。選択性のＣＭＰ処理に用いるスラリーは、例えば酸化セリウム（ＣｅＯ₂）や酸化珪素（ＳｉＯ₂）などの砥粒を含有しており、例えば９〜１１のｐＨ値を示すものであることが望ましい。研磨パッドとしては、ポリウレタンからなるＩＣ１０００やＩＣ１０１０（いずれもRohm ＆ Haas Electronic Materials社製）などが好ましい。さらに、スラリーの供給速度を１５０ｍｌ／ｍｉｎ．以上２５０ｍｌ／ｍｉｎ．以下とし、研磨圧を１３．７９ｋＰａ以上２７．５８ｋＰａ以下（２〜４ｐｓｉ）とし、回転数を３０ｒｐｍ以上５０ｒｐｍ以下とするとよい。この際、研磨処理と併せて２．７２４ｋｇ以上３．６３２以下の荷重でパッドコンディショニングを行うことが望ましい。

最後に、キャップ層１１の上面１１Ｓを覆うようにビット線３１を形成し、さらに全体を酸化アルミニウムなどの誘電層６０で覆うことにより、本実施の形態の磁気メモリセルが完成する。

このように、本実施の形態によれば、キャップ層１１を最上層に含むスタック１０の端面１０Ｔを覆うようにシリコン窒化物からなるスペーサ３３を形成したのち、シリコン酸化物層５１の形成と、キャップ層１１およびシリコン酸化物層５１に対する選択的なＣＭＰ処理とを行うようにしたので、キャップ層１１を過剰に研磨せずに一定の厚さを維持しつつ、その上面１１Ｓを良好な平滑面とすることができる。特に、端面１０Ｔがスペーサ３３によって保護された状態でＣＭＰ処理を行うので、面内方向における中心部から端部に至るまで一定の厚さを確実に維持することができる。このため、フリー層１２とビット線３１との距離がどの磁気メモリセルにおいても一定に保たれるので、結果として一定のスイッチング磁界が得られることとなる。そのため、磁気メモリセルとして安定した読出特性を発揮することとなる。さらに、ＣＭＰ処理後においてもスペーサ３３を残存させることができるので、ビット線３１とスタック１０の端面１０Ｔとの電気的な短絡を防ぐこともできる。なお、スペーサを設けずに、キャップ層の厚さを増大させることで短絡を回避する方法も考えられるが、その場合にはビット線とフリー層との距離を増大させることとなり、ビット線による書込効率を低下させるという不利益を招くので好ましくない。

［第２の実施の形態］
次に、図６〜図１１を参照して、本発明の第２の実施の形態に係る磁気メモリセルおよびその製造方法について説明する。ここでは、上記第１の実施の形態における磁気メモリセルおよびその製造方法と異なる部分のみ説明し、それ以外については適宜省略する。

本実施の形態の磁気メモリセルは、図６に示したように、スペーサ３３の代わりにＬ字型のスペーサ８１を有するＭＴＪ素子２を備えるようにしたものである。

具体的には、スペーサ８１は、スタック１０の端面１０Ｔを覆う側壁部８１Ａと、ワード線２１の上面２１Ｓを覆う平面部８１Ｂとを有しており、その断面がＬ字型となっている。スペーサ８１は、スペーサ３３と同様にシリコン窒化物からなり、端面１０Ｔの全てと接するようにスタック１０を取り囲んでいる。また、スペーサ８１は、例えば５０ｎｍ以上１００ｎｍ以下の範囲で一定の厚さを有している。

続いて、図７〜図１１を参照して、本実施の形態の磁気メモリセルの製造方法について説明する。なお、ＭＴＪ素子２の形成方法はこれに含まれるので、併せて説明する。

まず、図７に示したように、上記第１の実施の形態と同様にして、ワード線２１の上にスタック１０を形成したのち、第１の等方性デポジションによりスタック１０およびワード線２１を覆うようにシリコン窒化物膜２２を形成する。

さらに、第２の等方性デポジションにより、シリコン窒化物層全体を覆うようにシリコン酸化物膜６１を等方的に堆積させる。具体的には、例えば２００℃以上５００℃以下の温度範囲において、ＴＥＯＳを用いたＰＥＣＶＤ法によって行う。

続いて、図８に示したように、シリコン酸化物膜６１に異方性エッチングを施すことにより、シリコン窒化物膜２２のうちのキャップ層１１を覆う部分を露出させると共にシリコン窒化物膜２２のうちの端面１０Ｔと接する部分を覆うマスクパターン７３を形成する。この異方性エッチングについては、６５ｓｃｃｍのアルゴン（Ａｒ）ガスと、１０ｓｃｃｍの四フッ化炭素（ＣＦ₄）ガスと、３５ｓｃｃｍの三フッ化メタン（ＣＨＦ₃）ガスとをエッチャントとして供給して行う。供給電力は３７５ワット（Ｗ）とし、圧力は２６．６６Ｐａ（０．２Ｔｏｒｒ）とする。

次に、このマスクパターン７３を利用してシリコン窒化物膜２２のうちのキャップ層１１を覆う部分を除去することにより、図９に示したように、側壁部８１Ａおよび平面部８１ＢからなるＬ字型のスペーサ８１を形成する。ここでは、反応性イオンエッチング（ＲＩＥ；reactive ion etching）を使用する。このＲＩＥは、エッチャントとして５０ｓｃｃｍのアルゴンガスと、５０ｓｃｃｍのＣＨＦ₃ガスと、７ｓｃｃｍの酸素ガスとを供給すると共に、供給電力を４５０ワット（Ｗ）とし、圧力を６．６６５Ｐａ（０．０５Ｔｏｒｒ）として行う。

さらに、第２の等方性デポジションにより、全体を覆うようにシリコン酸化物膜９１を形成し、上記第１の実施の形態と同様の選択性ＣＭＰ処理を行い、図１０に示したように、上面１１Ｓが完全に表出するまで研磨し、平坦化する。

最後に、図１１に示したように、上面１１Ｓを覆うようにビット線３１を形成し、さらに全体を酸化アルミニウムなどの誘電層６０で覆うことにより本実施の形態の磁気メモリセルが完成する。

このように、本実施の形態ではスタック１０の端面１０Ｔを覆うようにシリコン窒化物からなるＬ字型のスペーサ８１を形成したのち、シリコン酸化物膜９１の形成と、キャップ層１１およびシリコン酸化物膜９１に対する選択的なＣＭＰ処理を行うようにしたので、キャップ層１１を過剰に研磨せずに一定の厚さを維持しつつ、その上面１１Ｓを良好な平滑面とすることができる。特に、端面１０Ｔがスペーサ８１によって保護された状態でＣＭＰ処理を行うので、面内方向における中心部から端部に至るまで一定の厚さを確実に維持することができる。その結果、磁気メモリセルとして安定した読出特性を発揮することとなる。さらに、ＣＭＰ処理後においてもスペーサ８１を残存させることができるので、ビット線３１とスタック１０の端面１０Ｔとの電気的な短絡を防ぐこともできる。

特に側壁部８１Ａが上面２１Ｓの位置から上面１１Ｓの位置に至るまで一定の厚さをもって端面１０Ｔを覆っているので、例えば上記第１の実施の形態におけるスペーサ３３と比べて上面１１Ｓ近傍での機械的強度が特に優れている。このため、ＣＭＰ処理時における端面１０Ｔの保護をより確実に行うことができる。さらに、スペーサ８１Ａが一定の厚さを有することは、電気的な短絡防止の点においても有利である。

また、スペーサ８１が平面部８１Ｂを含むようにしたので、マスクパターン７３を利用したＲＩＥ処理の際、ワード線２１を確実に保護することができる。

なお、本実施の形態形態では、側壁部８１Ａおよび平面部８１Ｂによって構成されるＬ字型のスペーサ８１を設けるようにしたが、側壁部８１Ａのみを設けるようにしてもよい。その場合であっても短絡防止効果を得ることができる。そのような構成は、マスクパターン７３を利用したＲＩＥ処理の条件を調整することで形成可能である。

以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。すなわち当技術分野を熟知した当業者であれば理解できるように、上記実施の形態は本願発明の一具体例であり、本願発明は、上記の内容に限定されるものではない。製造方法、構造および寸法などの修正および変更は、本発明と一致する限り、好ましい具体例に対応して行われる。

上記実施の形態では、本発明の磁気トンネル接合素子が、磁気ランダムアクセスメモリに適用される場合について説明したが、これに限定されるものではない。例えば、バードディスク装置に搭載される薄膜磁気ヘッドの再生素子としても利用可能である。その場合、磁気トンネル接合素子は一対の電流線としても機能する一対の磁気シールド層によって積層方向に挟まれることとなるが、磁気トンネル接合スタックの端面をスペーサで覆うことで読出電流の短絡防止という効果を得ることができる。

本発明の第１の実施の形態としての磁気メモリセルの積層断面構成を表す概略図である。 図１に示した磁気メモリセルを製造するための一工程を表す概略図である。 図２に続く一工程を表す断面図である。 図３に続く一工程を表す断面図である。 図４に続く一工程を表す断面図である。 本発明の第２の実施の形態としての磁気メモリセルの積層断面構成を表す概略図である。 図６に示した磁気メモリセルを製造するための一工程を表す概略図である。 図７に続く一工程を表す断面図である。 図８に続く一工程を表す断面図である。 図９に続く一工程を表す断面図である。 図１０に続く一工程を表す断面図である。

符号の説明

１，２…ＭＴＪ素子、１０…スタック、１０Ｔ…端面、１１…キャップ層、１２…フリー層、１３…トンネルバリア層、１４…ピンド層、１５…ピンニング層、１６…シード層、２１…ワード線、２２…シリコン窒化物膜、３１…ビット線、３３…スペーサ、４１…シリコン酸化物膜、７３…マスクパターン、８１…スペーサ。

Claims (17)

1. 基板上に、最上層にキャップ層を含む磁気トンネル接合スタックを形成する工程と、
   第１の等方性デポジションにより、前記磁気トンネル接合スタックおよび基板を覆うようにシリコン窒化物層を形成する工程と、
   前記シリコン窒化物層に異方性エッチングを施すことにより、前記キャップ層を完全に露出させると共に、前記磁気トンネル接合スタックの端面を覆うスペーサを形成する工程と、
   第２の等方性デポジションにより、全体を覆うようにシリコン酸化物層を形成する工程と、
   化学機械研磨（ＣＭＰ）処理により、前記シリコン窒化物層およびキャップ層に対する研磨速度よりも高い研磨速度で前記シリコン酸化物層を選択的に除去し、平坦化する工程と
   を含むことを特徴とする磁気トンネル接合素子の形成方法。
2. 前記異方性エッチングについては、９０ｓｃｃｍのアルゴン（Ａｒ）ガスと、４５ｓｃｃｍの四フッ化炭素（ＣＦ₄）ガスと、１０ｓｃｃｍの三フッ化メタン（ＣＨＦ₃）ガスと、１０ｓｃｃｍの酸素（Ｏ₂）とを供給すると共に、供給電力を４００ワット（Ｗ）とし、圧力を６．６６５Ｐａとして行う
   ことを特徴とする請求項１に記載の磁気トンネル接合素子の形成方法。
3. 基板上に、最上層にキャップ層を含む磁気トンネル接合スタックを形成する工程と、
   第１の等方性デポジションにより、前記磁気トンネル接合スタックおよび基板を覆うようにシリコン窒化物層を形成する工程と、
   第２の等方性デポジションにより、前記シリコン窒化物層全体を覆うように第１のシリコン酸化物層を形成する工程と、
   前記第１のシリコン酸化物層に異方性エッチングを施すことにより、前記シリコン窒化物層のうちの前記キャップ層を覆う部分を露出させると共に、前記シリコン窒化物層のうちの前記磁気トンネル接合スタックの端面と接する部分を覆うマスクパターンを形成する工程と、
   前記マスクパターンを利用して前記シリコン窒化物層のうちの前記キャップ層を覆う部分を除去することにより、Ｌ字型のスペーサを形成する工程と、
   前記第２の等方性デポジションにより、全体を覆うように第２のシリコン酸化物層を形成する工程と、
   化学機械研磨（ＣＭＰ）処理により、前記シリコン窒化物およびキャップ層に対する研磨速度よりも高い研磨速度で前記第２のシリコン酸化物層を選択的に除去し平坦化することで、前記キャップ層およびＬ字型スペーサを含む平坦面を形成する工程と
   を含むことを特徴とする磁気トンネル接合素子の形成方法。
4. 前記異方性エッチングは、６５ｓｃｃｍのアルゴン（Ａｒ）ガスと、１０ｓｃｃｍの四フッ化炭素（ＣＦ₄）ガスと、３５ｓｃｃｍの三フッ化メタン（ＣＨＦ₃）ガスとを供給し、供給電力を３７５ワット（Ｗ）とし、圧力を２６．６６Ｐａとして行う
   ことを特徴とする請求項３に記載の磁気トンネル接合素子の形成方法。
5. 前記第１の等方性デポジションについては、
   ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）ガスを、４０ｓｃｃｍ以上１００ｓｃｃｍ以下の流量で供給し、
   アンモニアガスを、前記ビスターシャルブチルアミノシランガスに対して２：１から８：１の流量比となるように供給し、
   全圧が３９．９９Ｐａ以上６６．６５Ｐａ以下となるようにして低圧化学気相蒸着（ＬＰＣＶＤ）法によって行う
   ことを特徴とする請求項１から請求項４のいずれか１項に記載の磁気トンネル接合素子の形成方法。
6. 前記第２の等方性デポジションについては、
   ２００℃以上５００℃以下の温度範囲において、テトラエトキシシラン（ＴＥＯＳ）を利用したプラズマ化学気相成長（ＰＥＣＶＤ）法によって行う
   ことを特徴とする請求項１から請求項５のいずれか１項に記載の磁気トンネル接合素子の形成方法。
7. 酸化セリウム（ＣｅＯ₂）および酸化珪素（ＳｉＯ₂）のうちの少なくとも１種を含むと共に９以上１１以下のｐＨ値を示す砥粒を有する高選択性スラリーを１５０ｍｌ／ｍｉｎ．以上２５０ｍｌ／ｍｉｎ．以下の割合で供給しつつ、ポリウレタンからなるパッドを１３．７９ｋＰａ以上２７．５８ｋＰａ以下の圧力で押し当て、３０ｒｐｍ以上５０ｒｐｍ以下の回転数で、２．７２４ｋｇ以上３．６３２以下の荷重でパッドコンディショニングを行いながら前記化学機械研磨処理を行う
   ことを特徴とする請求項１から請求項６のいずれか１項に記載の磁気トンネル接合素子の形成方法。
8. 前記シリコン酸化物層の上面に対する前記キャップ層の上面の突出量が２０ｎｍ以上４０ｎｍ以下となるように前記化学機械研磨処理を行う
   ことを特徴とする請求項１から請求項７のいずれか１項に記載の磁気トンネル接合素子の形成方法。
9. 最上層にキャップ層を含む磁気トンネル接合スタックと、
   前記磁気トンネル接合スタックの周囲を少なくとも前記キャップ層の端面と接するように取り囲み、かつ、シリコン窒化物によって構成されたスペーサと、
   前記スペーサと接するようにその周囲を取り囲むシリコン酸化物層と
   を基体上に備え、
   前記キャップ層は、前記シリコン酸化物層の上面よりも前記基体から遠ざかる方向に突き出ている
   ことを特徴とする磁気トンネル接合素子。
10. 前記スペーサの厚みは、前記キャップ層の上面位置から前記シリコン酸化物層の上面位置へ向かうに従って増大しており、前記キャップ層の上面位置において零であり、かつ、前記シリコン酸化物層の上面位置において０．１μｍである
    ことを特徴とする請求項９に記載の磁気トンネル接合素子。
11. 前記スペーサは、前記磁気トンネル接合スタックの端面の全てと接するように取り囲んでいる
    ことを特徴とする請求項９に記載の磁気トンネル接合素子。
12. 前記スペーサは、５０ｎｍ以上１００ｎｍ以下の範囲で一定の厚さを有している
    ことを特徴とする請求項１１に記載の磁気トンネル接合素子。
13. 前記シリコン酸化物層は、６０ｎｍ以上１００ｎｍ以下の厚さを有している
    ことを特徴とする請求項９から請求項１２のいずれか１項に記載の磁気トンネル接合素子。
14. 前記キャップ層の上面は、前記シリコン酸化物層の上面よりも２０ｎｍ以上４０ｎｍ以下の高さ分だけ突き出ている
    ことを特徴とする請求項９から請求項１３のいずれか１項に記載の磁気トンネル接合素子。
15. 基板上に、第１の方向へ延在する第１の電流線を形成する工程と、
    前記第１の電流線の上に、磁気トンネル接合素子を形成する工程と、
    前記磁気トンネル接合素子の上に第１の方向とは異なる第２の方向へ延在する第２の電流線を形成する工程と
    を含み、
    前記磁気トンネル接合素子を形成する工程では、
    前記第１の電流線の上に、最上層にキャップ層を含む磁気トンネル接合スタックを形成する工程と、
    第１の等方性デポジションにより、前記磁気トンネル接合スタックおよび基板を覆うようにシリコン窒化物層を形成する工程と、
    前記シリコン窒化物層に異方性エッチングを施すことにより、前記キャップ層を完全に露出させると共に前記磁気トンネル接合スタックの端面を覆うスペーサを形成する工程と、
    第２の等方性デポジションにより、全体を覆うようにシリコン酸化物層を形成する工程と、
    化学機械研磨（ＣＭＰ）処理により、前記シリコン窒化物層およびキャップ層に対する研磨速度よりも高い研磨速度で前記シリコン酸化物層を選択的に除去し、平坦化する工程と
    を含むことを特徴とする磁気メモリセルの製造方法。
16. 基板上に、第１の方向へ延在する第１の電流線を形成する工程と、
    前記第１の電流線の上に、磁気トンネル接合素子を形成する工程と、
    前記磁気トンネル接合素子の上に第１の方向とは異なる第２の方向へ延在する第２の電流線を形成する工程と
    を含み、
    前記磁気トンネル接合素子を形成する工程では、
    前記第１の電流線の上に、最上層にキャップ層を含む磁気トンネル接合スタックを形成する工程と、
    第１の等方性デポジションにより、前記磁気トンネル接合スタックおよび基板を覆うようにシリコン窒化物層を形成する工程と、
    第２の等方性デポジションにより、前記シリコン窒化物層全体を覆うように第１のシリコン酸化物層を形成する工程と、
    前記第１のシリコン酸化物層に異方性エッチングを施すことにより、前記シリコン窒化物層のうちの前記キャップ層を覆う部分を露出させると共に前記シリコン窒化物層のうちの前記磁気トンネル接合スタックの端面と接する部分を覆うマスクパターンを形成する工程と、
    前記マスクパターンを利用して前記シリコン窒化物層のうちの前記キャップ層を覆う部分を除去することにより、Ｌ字型スペーサを形成する工程と、
    前記第２の等方性デポジションにより、全体を覆うように第２のシリコン酸化物層を形成する工程と、
    化学機械研磨（ＣＭＰ）処理により、前記シリコン窒化物およびキャップ層に対する研磨速度よりも高い研磨速度で前記第２のシリコン酸化物層を選択的に除去し平坦化することで、前記キャップ層およびＬ字型スペーサを含む平坦面を形成する工程と
    を含むことを特徴とする磁気メモリセルの製造方法。
17. 請求項９から請求項１５のいずれか１項に記載の磁気トンネル接合素子と、
    前記磁気トンネル接合素子をその積層方向において挟んで対向すると共に、互いに接することなく交差するように延在する第１および第２の電流線と
    を備えたことを特徴とする磁気メモリセル。