JP2004006729A - 磁気記憶装置の製造方法 - Google Patents
磁気記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2004006729A JP2004006729A JP2003078282A JP2003078282A JP2004006729A JP 2004006729 A JP2004006729 A JP 2004006729A JP 2003078282 A JP2003078282 A JP 2003078282A JP 2003078282 A JP2003078282 A JP 2003078282A JP 2004006729 A JP2004006729 A JP 2004006729A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- magnetoresistive element
- film
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/84—Processes or apparatus specially adapted for manufacturing record carriers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
- Y10T29/49021—Magnetic recording reproducing transducer [e.g., tape head, core, etc.]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】書き込み配線のスイッチング電流が小さく、ばらつきの少ない磁気記憶装置を得ることを可能にする。
【解決手段】磁気抵抗効果素子２０を形成する工程と、磁気抵抗効果素子を覆うように第１の絶縁膜３０を形成する工程と、第１の絶縁膜を覆うように被覆膜３２を形成する工程と、磁気抵抗効果素子の上面を露出させる工程と、磁気抵抗効果素子上に上部書き込み配線４０を形成する工程と、被覆膜の一部または全部を除去することにより磁気抵抗効果素子の側部の第１の絶縁膜を露出させる工程と、上部書き込み配線の少なくとも側部を覆うととともに露出した第１の絶縁膜に接するようにヨーク構造部材４８ａを形成する工程と、を備えている。
【選択図】 図２
【解決手段】磁気抵抗効果素子２０を形成する工程と、磁気抵抗効果素子を覆うように第１の絶縁膜３０を形成する工程と、第１の絶縁膜を覆うように被覆膜３２を形成する工程と、磁気抵抗効果素子の上面を露出させる工程と、磁気抵抗効果素子上に上部書き込み配線４０を形成する工程と、被覆膜の一部または全部を除去することにより磁気抵抗効果素子の側部の第１の絶縁膜を露出させる工程と、上部書き込み配線の少なくとも側部を覆うととともに露出した第１の絶縁膜に接するようにヨーク構造部材４８ａを形成する工程と、を備えている。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気記憶装置の製造方法、特に記憶セル部に磁気抵抗効果素子を有する磁気ランダムアクセスメモリ（ＭＲＡＭ）の製造方法に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（ＭＲＡＭ）とは、情報を記憶するセル部に磁気抵抗効果を持つ磁気抵抗効果素子を用いたメモリ装置であって、高速動作、大容量、不揮発性を特徴とする次世代のメモリ装置として注目されている。磁気抵抗効果とは、強磁性体に外部から磁場を印加すると強磁性体の磁化の向きに応じて電気抵抗が変化する現象である。こうした強磁性体の磁化の向きを情報の記録に用い、それに対応する電気抵抗の大小で情報を読み出すことによりメモリ装置（ＭＲＡＭ）として動作させることができる。
【０００３】
近年、２つの強磁性層の間に絶縁層（トンネルバリア層）を挿入したサンドイッチ構造を含む強磁性トンネル接合において、トンネル磁気抵抗効果（以下、ＴＭＲ効果ともいう）により２０％以上の磁気抵抗変化率（ＭＲ比）が得られるようになったことをきっかけとして、トンネル磁気効果を利用した強磁性トンネル接合磁気抵抗効果素子（以下、ＴＭＲ素子ともいう）を用いたＭＲＡＭが期待と注目を集めている。
【０００４】
ＭＲＡＭのメモリセルの磁気抵抗効果素子にＴＭＲ素子を用いる場合、トンネルバリア層を挟む二つの強磁性層のうち、一方に磁化の向きが変化しないように固定した磁化固着層を磁化基準層とし、もう一方に磁化の向きが反転しやすいようにした磁化自由層を記憶層とする。基準層と記憶層の磁化の向きが平行な状態と反平行な状態を２進情報の“０”と“１”に対応付けることで情報を記憶することができる。
【０００５】
記録情報の書き込みは、ＴＭＲ素子近傍に設けられた書き込み配線に電流を流して発生する誘導磁場により記憶層の磁化の向きを反転させることにより行う。また、記録情報の読み出しは、ＴＭＲ効果による磁気抵抗変化分を検出することにより行う。従って記憶層にはＴＭＲ効果による磁気抵抗変化率（ＭＲ比）が大きく、磁化反転に必要な磁場すなわちスイッチング磁場が小さいほうが好ましい。
【０００６】
これに対して、基準層の磁化は反転しにくくなるように磁化の向きを固定することが必要である。このため、基準層となる強磁性層に接するように反強磁性層を設けて交換結合力により磁化反転を起こりにくくするという構造が用いられている。このような構造はスピンバルブ型構造と呼ばれている。この構造においては、基準層の磁化の向きは磁場を印加しながら熱処理すること（磁化固着アニール）により決定される。
【０００７】
ところで、上述したように記憶層の磁化反転は、書き込み配線に流した電流による誘導磁場を用いるため、記憶層のスイッチング磁場が大きいと書き込み配線に流す電流が大きくなり、消費電力が大きくなるという問題がある。これを解決するために、図１２（ａ）に示すように、書き込み配線となる書き込みワード線１０および書き込みビット線４０の一方の書き込みビット線４０を軟磁性材料からなるヨーク８０で被覆し、書き込みビット線４０から発生した誘導磁場をＴＭＲ素子２０近傍で強めるというヨーク付きビット線４０が提案されている。このようなヨーク付きビット線４０では、ヨーク８０の先端部と記憶層２０６との距離が近いほど記憶層２０６近傍に発生する磁場が強くなり、より小さな書き込み電流での記憶層の磁化反転が可能となる。なお、図１２において、符号７５は絶縁層を示している。
【０００８】
従って、図１２（ｂ）に示すように、ヨーク８０の先端をなるべく下方に伸ばした形にすることが好ましい（例えば、本出願人よって出願された特願２００１−１５７４８４（特開２００２−１１０９３８公報）参照）。
【０００９】
【発明が解決しようとする課題】
ところで、書き込みビット線４０を形成する際、ＴＭＲ素子２０の位置に対して書き込みビット線４０の位置がずれる可能性があり、通常そのずれを見込んで書き込みビット線４０の幅をＴＭＲ素子２０より大きくなるように設計する。
【００１０】
また、図１２（ｂ）のようにＴＭＲ素子２０の近傍までヨーク８０を伸ばした構造では、ヨーク８０とＴＭＲ素子２０とが接触して電気的に短絡するおそれがあるため、その分の余裕も含めて書き込みビット線４０の幅を大きくする必要がある。例えば、合わせ位置ずれを５０ｎｍ、短絡防止のための余裕を５０ｎｍとすると、ＴＭＲ素子２０よりも両側に１００ｎｍ大きくなるように書き込みビット線４０の幅を設計すればよい。その結果、ＴＭＲ素子２０の記憶層２０６とヨーク８０の先端との距離が少なくとも１００ｎｍ離れることとなり、更に書き込みビット線４０の位置ずれが起こると、この距離が最大１５０ｎｍまで大きくなる。すなわち、記憶層２０６とヨーク８０との距離が離れてなおかつ、その距離もばらつくこととなり、その結果書き込みビット線４０に流すスイッチング電流そのものも低減できず、かつスイッチングに要する電流の大きさのばらつきが大きいということが問題となっている。
【００１１】
本発明は、各記憶セルのスイッチングに要する電流のばらつきが少ない磁気記憶装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の第１の態様による磁気記憶装置の製造方法は、磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子を覆うように第１の絶縁膜を形成する工程と、前記第１の絶縁膜を覆うように被覆膜を形成する工程と、前記磁気抵抗効果素子の上面を露出させる工程と、前記磁気抵抗効果素子上に上部書き込み配線を形成する工程と、前記被覆膜の一部または全部を除去することにより前記磁気抵抗効果素子の側部の前記第１の絶縁膜を露出させる工程と、前記上部書き込み配線の少なくとも側部を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程と、を備えたことを特徴とする。
【００１３】
また、本発明の第２の態様による磁気記憶装置の製造方法は、磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子を覆うように第１の絶縁膜を形成する工程と、前記第１の絶縁膜を覆うように被覆膜を形成する工程と、前記磁気抵抗効果素子上の前記被覆膜および第１の絶縁膜を除去することにより前記磁気抵抗効果素子の上面を露出させる工程と、前記磁気抵抗効果素子上に、前記磁気抵抗効果素子の上端と電気的に接続される上部書き込み配線を形成する工程と、前記被覆膜の一部または全部を除去することにより前記磁気抵抗効果素子の側部の前記第１の絶縁膜を露出させる工程と、前記上部書き込み配線を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程と、を備えたことを特徴とする。
【００１４】
また、本発明の第３の態様による磁気記憶装置の製造方法は、半導体基板上に選択トランジスタを形成する工程と、下部書き込み配線を形成する工程と、前記下部書き込み配線上に、この下部書き込み配線と下端が電気的に接続する磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子を覆うように第１の絶縁膜を形成する工程と、前記第１の絶縁膜を覆うように被覆膜を形成する工程と、前記磁気抵抗効果素子上の前記被覆膜および第１の絶縁膜を除去することにより、前記磁気抵抗効果素子の上面を露出させる工程と、前記被覆膜の表面が前記磁気抵抗効果素子の上端よりも低くなるように前記被覆膜をエッチングする工程と、前記選択トランジスタのソースおよびドレインの一方と接続プラグを介して電気的に接続されるとともに前記磁気抵抗効果素子の上端と電気的に接続される接続配線を形成する工程と、前記接続配線を覆うように層間絶縁膜となる第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に、前記接続配線を覆うように前記下部書き込み配線と交差する上部書き込み配線を形成する工程と、前記第２の絶縁膜を部分的に除去して前記上部書き込み配線の下および前記接続配線の周囲に前記第２の絶縁膜を残置する工程と、前記被覆膜の一部または全部を除去することにより前記磁気抵抗効果素子の側部の前記第１の絶縁膜を露出させる工程と、前記上部書き込み配線を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程と、を備えたことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を、図面を参照して説明する。
【００１６】
（第１実施形態）
本発明の第１実施形態による磁気記憶装置の製造方法を、図１（ａ）乃至図３（ｃ）を参照して説明する。図１（ａ）乃至図２（ｂ）は、第１実施形態による磁気記憶装置の製造方法によって製造される記憶セル部分近傍の製造工程を示す断面図である。この実施形態によって製造される磁気記憶装置は、図３（ａ）に示すように、交差した２つの書き込み配線、すなわちワード線１０とビット線４０との間に、それぞれの書き込み配線に電気的に接続するようにＴＭＲ素子２０が配置された単純マトリックス型アーキテクチャとなっている。このアーキテクチャは、各記憶セルにはＴＭＲ素子２０のみが設けられ、記憶セルを選択する選択用セルトランジスタが設けられていないため、高密度化に優れている。
【００１７】
第１実施形態による磁気記憶装置の製造方法によって製造される記憶セル近傍は以下のように形成される。まず、図１（ａ）に示すように、書き込みワード線１０を形成し、続いてこの書き込みワード線１０上にＴＭＲ素子２０を形成する。書き込みワード線１０に用いる材料としてはＡｌ、Ａｌ−Ｃｕ、Ｃｕ、Ａｇ等が考えられる。本実施形態では書き込みワード線１０は、材料としてＣｕが用いられダマシン法で形成される。さらに、この書き込みワード線１０は、図３（ｃ）に示すように、ＮｉＦｅからなる強磁性体膜１４で被覆されたヨーク付き配線となっており、書き込みワード線１０と強磁性体膜１４との間にはＣｏＦｅからなるバリアメタル１２が挿入され強磁性体膜１４の外側にＴｉＮからなる膜（図示せず）が設けられている。
【００１８】
ＴＭＲ素子２０は高真空スパッタリング法により形成されたＴＭＲ積層膜構造を所定の形状にエッチング加工することにより作製したものであり、そのＴＭＲ積層膜構造は、図９に示すようにトンネル接合部２０５、２０７を２重に具備する強磁性２重トンネル接合素子である。すなわち、ＴＭＲ積層膜構造は、Ｔａからなる下部配線接続層２０１、Ｒｕからなるバッファー層２０２、Ｉｒ−Ｍｎからなる第１反強磁性層２０３、Ｃｏ６Ｆｅ４からなる第１磁化固着層２０４、Ａｌ２Ｏ３からなる第１トンネルバリア層２０５、厚さ２ｎｍのＣｏ３Ｆｅ４Ｎｉ３からなる記憶層２０６、Ａｌ２Ｏ３からなる第２トンネルバリア層２０７、Ｃｏ６Ｆｅ４からなる第２磁化固着層２０８、Ｉｒ−Ｍｎからなる第２反強磁性層２０９、Ｒｕからなるエッチングストップ層兼表面保護層２１０、Ｔａからなるエッチングマスク兼上部接続層２１１となっている。
【００１９】
次に、再び図１（ａ）に戻り、ＴＭＲ素子２０を覆うように膜厚が５０ｎｍの例えばＳｉＮｘ（窒化シリコン）からなる絶縁膜３０としてを形成し、さらにこの絶縁膜３０を覆うように膜厚が２００ｎｍの例えばＳｉＯｘ（酸化シリコン）からなる被覆膜３２を形成する。なお、図１（ａ）乃至図２（ｂ）ではＴＭＲ積層構造２０のうち記憶層２０６のみを象徴的に示し、他の積層構造の詳細は簡略化して示してある。
【００２０】
次に、図１（ｂ）に示すように、ＴＭＲ素子２０の上部接続層２７が露出するように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、被覆膜３２および絶縁膜３０を除去して平坦化を行う。この結果、被覆膜３２ａがＴＭＲ素子２０の周囲に埋め込まれる。なお、ＣＭＰの代わりにエッチバック法を行っても良い。
【００２１】
次に、書き込みビット線４０をＴＭＲ素子２０の上部接続層と接続するように形成するとともに書き込みビット線４０の最上層に例えばＮｉＦｅからなる膜４５を積層する。なお、書き込みビット線４０およびＮｉＦｅ膜４５は、書き込みビット線４０となる配線材料膜およびこの配線材料膜上にＮｉＦｅ膜を積層し、パターニングすることにより形成する。その後、図１（ｃ）に示すように、書き込みビット線４０およびＮｉＦｅ膜４５をマスクとして、ＴＭＲ素子２０の側部のＳｉＮｘからなる絶縁膜３０が露出するようにＳｉＯｘからなる被覆膜３２をエッチング除去する。そのエッチング方法としては、例えば、ＣＦ４によるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用い、その後に希釈ＨＦ溶液を用いるもの等が考えられる。このエッチングが終了した状態を図１（ｃ）に示す。この状態において、書き込みビット線４０が絶縁膜３０に覆われたＴＭＲ素子２０より大きい場合、図１（ｃ）に示すようにＴＭＲ素子横の書き込みビット線４０の下に空隙４６が形成されることとなる。また、このとき、図３（ｃ）に示すように、書き込みビット線４０の下のＴＭＲ素子２０を除いた領域、すなわち書き込みビット線４０が延びる方法に沿って隣接するＴＭＲ素子２０の間の領域４６ａにＳｉＯｘからなる被覆膜３２ａが残っていてもかまわない。これは、隣接するＴＭＲ素子２０の間の領域４６ａを完全に空洞化させるのではなく、残っている被覆膜３２ａが書き込みビット線４０の下支えとなるようにするためである。
【００２２】
なお、本実施形態においては、書き込みビット線４０はＴＭＲ素子２０よりも幅が広くなるように、すなわち、ＴＭＲ素子２０の上面を覆うように形成されているので、製造プロセス上、ＴＭＲ素子２０の上面にダメージを与えない。
【００２３】
次に、図２（ａ）に示すように、書き込みビット線４０およびＴＭＲ素子２０の側壁となっている絶縁膜３０を覆うように、例えばＮｉＦｅからなる強磁性体膜４８を形成する。この時、図１（ｃ）で書き込みビット線４０の下側に形成されていた空隙４６を埋めるように強磁性体膜４８が堆積されている。このような形状に形成できる方法として、例えば、化学気相堆積法（ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法）、メッキ法、原子層堆積法（ＡＬＤ法）等がある。また、空隙４６が小さい場合、すなわち、図１（ｃ）における空隙４６の幅がその高さの１／３程度より小さい場合、スパッタリング法を用いてもかまわない。
【００２４】
次に、図２（ｂ）に示すように、書き込みビット線４０の周囲およびＴＭＲ素子２０の側部の強磁性体膜４８をイオンミリング等の異方性エッチングによりエッチバック除去し、ヨーク４８ａを形成する。
【００２５】
なお、強磁性体膜４８からなる単層だけでなく、強磁性体膜４８の堆積前に非磁性金属である例えばＴａ、Ｔｉ、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ等のいずれかを先に堆積したバリアメタルを有する積層構造とすることも可能である。例えば、図４（ａ）に示すように、強磁性体膜４８を形成する前に、非磁性金属膜４７を形成し、その後、強磁性体膜４８を形成し、強磁性体膜４８をエッチバックしてヨーク４８ａを形成する（図４（ｂ）参照）。すなわち、ヨーク構造部材はヨーク４８ａと非磁性金属膜４７からなっている。この時、非磁性金属膜４７と強磁性体膜４８とを同一の堆積方法で形成する必要はなく、例えば、ＴｉＮからなる非磁性金属膜４７をＣＶＤ法で形成し、ＮｉＦｅからなる強磁性体膜４８をメッキ法で形成してもよい。
【００２６】
このようにして形成した磁気記憶装置では、ＴＭＲ素子２０の上部に形成された書き込みビット線４０の合わせ位置がずれたとしても、ヨーク４８ａとＴＭＲ素子２０との距離がＳｉＮｘからなる絶縁膜３０の厚さで決まるため、図３（ｂ）に示すように、どのＴＭＲ素子２０においてもヨーク４８ａとの距離が一定でしかも５０ｎｍという非常に近い距離に形成される。このため、スイッチング電流のばらつきを半分に低減することができる。
【００２７】
なお、上記実施形態において用いられるヨーク４８ａとなる強磁性体膜の材料は、ＮｉＦｅであったが、Ｆｅ、Ｆｅ−Ａｌ合金、Ｆｅ−Ｓｉ合金、センダストなどのＦｅ−Ｓｉ−Ａｌ合金、ＮｉＦｅ合金、Ｆｅ２Ｏ３合金を主成分とするソフトフェライト、Ｆｅ、Ｃｏ、ＮｉとＢ、Ｓｉ、Ｐなどのアモルファス合金など、一般の高透磁率材料が適切であり、比透磁率が１０より大きいことが好ましい。
【００２８】
なお、本実施形態においては、書き込み配線４０の上面にＮｉＦｅからなるヨーク膜４５が形成されていたが、ＮｉＦｅの代わりに他の強磁性体材料で形成しても良い。また、ヨーク膜４５は形成しなくても良い。この場合、書き込み配線４０の側部にのみヨーク４８ａが形成される。また、膜４５はヨーク材料の代わりに絶縁材料で形成しても良い。
【００２９】
なお、本実施形態においては、書き込みワード線１０および書き込みワード線４０は、読み出し配線を兼ねている。
【００３０】
（第２実施形態）
次に、本発明の第２実施形態による磁気記憶装置の製造方法を、図５（ａ）乃至図７（ｂ）を参照して説明する。図５（ａ）乃至図７（ｂ）は、第２実施形態の製造方法によって製造される磁気記憶装置の記憶セル部分近傍の製造工程を示す工程断面図である。この実施形態によって製造される磁気記憶装置は、図８（ａ）、（ｂ）、（ｃ）に示すように、交差した２つの書き込み配線、すなわちワード線１０とビット線４０との間に、１個の記憶セル部が設けられ、この記憶セル部は、１個の選択トランジスタと１個のＴＭＲ素子２０から構成される１トランジスタ−１ＴＭＲセル型アーキテクチャとなっている。この記憶セル部には選択トランジスタが設けられているため、記憶セルにアクセスするアクセス時間が短く、高速アクセス動作が可能である。ＴＭＲ素子２０の一端は書き込みワード線１０に接続され、他端はセル内のローカル配線３６および接続プラグ６０を介して選択トランジスタ６６のドレイン６６ｂに接続された構成となっている。選択トランジスタ６６のゲート６６ａはこの記憶セルからデータを読み出すために使用される。また、書き込みビット線４０は、セル内ローカル配線３６上に絶縁膜（図示せず）を介して設けられ、ヨーク５０によって覆われている。また、書き込みワード線１０もヨーク１６によって覆われている。
【００３１】
この第２実施形態の製造方法によって製造される磁気記憶装置の記憶セル部は、以下のように形成される。まず、図５（ａ）に示すように、ＮｉＦｅからなるヨーク（図示せず）で被覆されたＣｕからなる書き込みワード線１０を形成し、続いてこの書き込みワード線１０上にＴＭＲ素子２０を形成する。この書き込みワード線１０はダマシン法で形成したもので、バリアメタルとして上記ＮｉＦｅからなるヨークの外側にＴｉＮからなる膜（図示せず）、上記ＮｉＦｅからなるヨークと書き込みワード線１０の間にはＣｏＦｅからなる膜（図示せず）が挿入されている。ＴＭＲ素子２０は第１実施形態で説明したと同じ構成の強磁性２重トンネル接合素子であり、高真空スパッタリング法により形成されたＴＭＲ積層膜構造を所定の形状にエッチング加工することにより作製した。
【００３２】
次に、図５（ａ）に示すように、書き込みワード線１０およびＴＭＲ素子２０を覆うように膜厚が３０ｎｍのＳｉＮｘからなる絶縁膜３０を形成し、さらにこの絶縁膜３０を覆うように膜厚が２００ｎｍのダイヤモンドライクカーボン（以下ＤＬＣともいう）からなる絶縁膜３４を形成する。なお、この図５（ａ）ではＴＭＲ素子２０は記憶層２０６のみを象徴的に示し、他の積層構造の詳細は簡略化して示してある。
【００３３】
次に、図５（ｂ）に示すように、ＴＭＲ素子２０の上部接続層が露出するように、例えばＣＭＰ法を用いて、ＤＬＣからなる絶縁膜３４およびＳｉＮｘからなる絶縁膜３０を除去する。その後、さらに露出したＴＭＲ積層構造の上端面よりも絶縁膜３４の表面が２０ｎｍ低くなるように絶縁膜３４をエッチングする（図５（ｂ）参照）。図５（ｂ）はエッチングされた絶縁膜３４ａを示している。
【００３４】
次に、全面に、回転塗布法により膜厚が１００ｎｍのノボラック樹脂を塗布し、スペーサ層３５とする。さらにエッチバック法により再びＴＭＲ素子２０の上部接続層を露出させる。すると、図５（ｃ）に示すように、絶縁膜３４ａ上にのみ上記ノボラック樹脂からなるスペーサ層３５が形成される。次に、通常の半導体プロセスで接続プラグ６０が完成する。次に、セル内ローカル配線３６をＴＭＲ素子２０の上部接続層２４および接続プラグ６０と接続するように形成し、その後、スペーサ層３５を除去し、絶縁膜３４ａを露出させことにより、セル内ローカル配線３６の下側に空隙３７が形成される（図５（ｄ）参照）。
【００３５】
次に、図６（ａ）に示すように、膜厚が３００ｎｍのＳｉＯ２からなる層間絶縁膜３８をプラズマＣＶＤ法により堆積し、この層間絶縁膜３８上に書き込みビット線４０を形成する。この書き込みビット線４０の最上層にはＮｉＦｅからなる膜４５が積層されている。
【００３６】
次に、図６（ｂ）に示すように、書き込みビット線４０をマスクとして用いて、ＤＬＣからなる絶縁膜３４ａが露出するようにＳｉＯ２からなる層間絶縁膜３８を、例えばＣＨＦ３を用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法でエッチングし、パターン３８ａを形成する。
【００３７】
次に、図６（ｃ）に示すように、ＤＬＣからなる絶縁膜３４ａを酸素アッシング法により除去し、ＴＭＲ素子２０の側壁のＳｉＮｘからなる絶縁膜３０を露出させる。このとき、パターン３８ａの下に空隙４６が形成される。
【００３８】
次に、ヨーク構造部材を形成するために、図７（ａ）に示すように、まず書き込みビット線１０およびＴＭＲ素子２０の側壁を覆うようにバリアメタル層となるＷ層５１を例えばＣＶＤ法で堆積し、続いて強磁性体層であるＮｉＦｅ層５２を例えばメッキ法で堆積する。この時、図６（ｃ）でパターン３８ａの下側に形成されていた空隙４６を埋めるようにＷ層５１およびＮｉＦｅ層５２が堆積される（図７（ａ）参照）。すなわち、本実施形態においては、書き込みビット線４０を覆うように形成されたヨーク５０（図８（ｂ）参照）はＷ層５１とＮｉＦｅ層５２からなる２層構造となっている。
【００３９】
次に、図７（ｂ）に示すように、書き込みビット線１０の周囲およびＴＭＲ素子２０の側壁以外のＷ層５１およびＮｉＦｅ層５２をイオンミリングによりエッチバック除去する。これにより、記憶セル部のＴＭＲ素子２０の近傍が完成する。このＴＭＲ素子２０はセル内ローカル配線３６および接続プラグを介して、シリコン基板上に形成された図８（ｃ）に示すセルトランジスタ６６のドレイン６６ｂに接続されている。また、各書き込み配線は、記憶セルアレイ領域の外側に形成されたドライバおよびシンカーに接続されている。
【００４０】
このようにして形成した磁気記憶装置では、ＴＭＲ素子２０の上部に形成された書き込みビット線４０の合わせ位置がずれたとしても、ヨーク５１，５２とＴＭＲ素子２０との距離がＳｉＮｘからなる絶縁膜３０の膜厚で決まるため、どの記憶セルにおいてもヨーク５１，５２との距離が一定でしかも３０ｎｍという非常に近い距離に形成され、スイッチング電流のばらつきが２／３に低減される。
【００４１】
なお、上記実施形態において用いられるヨーク４８ａとなる強磁性体膜の材料は、ＮｉＦｅであったが、Ｆｅ、Ｆｅ−Ａｌ合金、Ｆｅ−Ｓｉ合金、センダストなどのＦｅ−Ｓｉ−Ａｌ合金、ＮｉＦｅ合金、Ｆｅ２Ｏ３合金を主成分とするソフトフェライト、Ｆｅ、Ｃｏ、ＮｉとＢ、Ｓｉ、Ｐなどのアモルファス合金など、一般の高透磁率材料が適切であり、比透磁率が１０より大きいことが好ましい。
【００４２】
なお、本実施形態においては、書き込み配線４０の上面にＮｉＦｅからなるヨーク膜４５が形成されていたが、ＮｉＦｅの代わりに他の強磁性体材料で形成しても良い。また、ヨーク膜４５は形成しなくても良い。この場合、書き込み配線４０の側部にのみヨーク５１が形成される。また、膜４５はヨーク材料の代わりに絶縁材料で形成しても良い。
【００４３】
なお、本実施形態においては、書き込みワード線１０は読み出し配線を兼ねている。
【００４４】
（第３実施形態）
次に、本発明の第３実施形態による磁気記憶装置の製造方法を、図１０乃至図１１を参照して説明する。図１０において、シリコン基板１０１上にゲート電極１０２を形成する。その後、ゲート電極１０２の両側のシリコン基板１０１表面にソース／ドレイン領域１０３、１０４を形成する。これらのゲート電極１０２およびソース／ドレイン領域１０３、１０４により選択トランジスタが形成される。なお、ゲート電極１０２は紙面に直交する方向に延びており、ワードライン（ＷＬ１）として用いられる。
【００４５】
続いて、シリコン基板１０１の全面に、絶縁層を形成する。この絶縁層中に、選択トランジスタのドレイン領域１０４に接続された接続プラグ１０６、紙面に直交する方向に延びるワードライン（ＷＬ２）１０７を形成する。その後、接続プラグ１０６に接続された下地電極１０８を形成し、その後、ワードライン（ＷＬ２）１０７の上方に配置され下地電極１０８に接続されたＴＭＲ素子１０９を形成する（図１０参照）。
【００４６】
続いて、図１（ａ）乃至図２（ｂ）に示す第１実施形態の製造方法と同様の製造工程を行って、ＴＭＲ素子１０９の上面にビットライン１１０を形成するとともに、ビットライン１１０の側部にヨーク４８ａを形成する（図１１参照）。なお、このときヨーク４８ａはＴＭＲ素子１０９の側部にも絶縁膜３０を介して形成される。また、ビットライン１１０の上部にＮｉＦｅからなるヨーク膜４５が形成される。なお、ビットライン１１０は、ワードライン（ＷＬ２）１０７の方向とほぼ直交する方向に延びている。また、ＴＭＲ素子１０９はＴＭＲ素子２０と同じ構成を有している。その後、ヨーク４８ａおよびヨーク４５を覆うように絶縁膜を形成し、磁気記憶装置を完成する。
【００４７】
図１０に示すように、この実施形態によって製造される磁気記憶装置は、紙面に直交する方向に延びるワードライン（ＷＬ２）１０７と、ワードライン（ＷＬ２）１０７上方においてこれにほぼ直交する方向に延びるビットライン１１０と、ワードライン（ＷＬ２）１０７とビットライン１１０との間に設けられたＴＭＲ素子１０９とを有する。ＴＭＲ素子１０９への書き込み動作は、ワードライン（ＷＬ２）１０７とビットライン１１０に書き込み電流を流して電流磁界を発生させ、両者の合成磁界によりＴＭＲ素子１０９の磁化自由層の磁化を反転させることにより行われる。読み出し動作は、選択トランジスタをオンし、下地電極１０８とビットライン１１０との間のＴＭＲ素子１０９にセンス電流を流して磁気抵抗変化を測定することにより行われる。すなわち、本実施形態においては、ビットライン１１０は、読み出し配線を兼ねている。
【００４８】
本実施形態の磁気記憶装置においても、このようにして形成した磁気記憶装置では、ＴＭＲ素子１０９の上部に形成された書き込みビット線１１０の合わせ位置がずれたとしても、ヨーク４８ａとＴＭＲ素子１０９との距離がＳｉＮｘからなる絶縁膜３０の厚さで決まるため、図１１に示すように、どのＴＭＲ素子１０９においてもヨーク４８ａとの距離が一定でしかも５０ｎｍという非常に近い距離に形成される。このため、スイッチング電流のばらつきを半分に低減することができる。
【００４９】
なお、上記実施形態において用いられるヨーク４８ａとなる強磁性体膜の材料は、ＮｉＦｅであったが、Ｆｅ、Ｆｅ−Ａｌ合金、Ｆｅ−Ｓｉ合金、センダストなどのＦｅ−Ｓｉ−Ａｌ合金、ＮｉＦｅ合金、Ｆｅ２Ｏ３合金を主成分とするソフトフェライト、Ｆｅ、Ｃｏ、ＮｉとＢ、Ｓｉ、Ｐなどのアモルファス合金など、一般の高透磁率材料が適切であり、比透磁率が１０より大きいことが好ましい。
【００５０】
なお、第１乃至第３実施形態においては、第１の絶縁膜として、ＳｉＮｘを用いたが、その他、ＳｉＯｘ（酸化シリコン）、ＳｉＯｘＮｙ（酸窒化シリコン）、ＡｌＯｘ（酸化アルミニウム）、ＡｌＮ（窒化アルミニウム）、ＡｌＯｘＮｙ（酸窒化アルミニウム）、等を用いることができる。また、第２の絶縁膜としては、樹脂等のレジストを用いることができる。これらを選ぶためのポイントは、ＴＭＲ素子を直接被覆する絶縁膜３０に対し、被覆膜３２が選択的にエッチング除去できることと、そのエッチングの際に書き込みビット線４０が浸食されないことである。そのような組み合わせとしては、上記実施形態以外に、例えば、絶縁膜３０として酸化シリコンまたは窒化シリコンまたはアルミナといった一般的な絶縁材料を用い、被覆膜３２としてノボラック系樹脂を用い、書き込みビット線４０としてＴｉＮ等のバリアメタルで挟まれたＡｌ−Ｃｕ合金を用い、ノボラック系樹脂からなる被覆膜３２のエッチングを酸素プラズマによる酸素アッシング法で行うという方法もある。あるいは、また絶縁膜３０として酸化シリコンまたはアルミナを用い、被覆膜３２として窒化シリコンを用い、書き込みビット線４０としてＴｉＮ等のバリアメタルで挟まれたＡｌ−Ｃｕ合金を用い、窒化シリコンからなる被覆膜３２のエッチングをＣＦ４等による等方的なケミカルドライエッチング法で行うという方法もある。被覆膜３２は、完全に除去される場合には絶縁性の材料でも導電性の材料でもかまわず、例えば、被覆膜３２として、Ｔｉ等を用いてアンモニア／過酸化水素水系溶液を用いて除去する方法もある。この場合、書き込みビット線４０のバリアメタルにはＴｉは使用できず、アンモニア／過酸化水素水系溶液に溶けない材料、例えばＴａ、ＴａＮ等を用いることが好ましい。
【００５１】
また、上記第２および第３実施形態においては、セル内のローカル配線が選択トランジスタとコンタクトプラグを介して接続していたが、選択トランジスタのない場合でも、ＴＭＲ素子の上端面から読み出し専用配線までのローカル配線を具備している形態であっても適用可能である。更にまた、ローカル配線と接続プラグを１つの層で一体的に形成することも可能である。
【００５２】
なお、第１実施形態において、２つの書き込み配線の間に、ＴＭＲ素子と直列にダイオードを設けても良い。
【００５３】
なお、本実施形態においては、書き込み配線１１０の上面にＮｉＦｅからなるヨーク膜４５が形成されていたが、ＮｉＦｅの代わりに他の強磁性体材料で形成しても良い。また、ヨーク膜４５は形成しなくても良い。この場合、書き込み配線１１０の側部にのみヨーク４８ａが形成される。また、膜４５はヨーク材料の代わりに絶縁材料で形成しても良い。
【００５４】
【発明の効果】
以上述べた本発明によれば、書き込みビット線とＴＭＲ素子との合わせずれがあっても、ヨークとＴＭＲ素子との距離が一定で近くなるように形成することが可能となり、これにより、書き込み配線に流すスイッチング電流のばらつきを抑えることができ、歩留のよい高密度の磁気記憶装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図２】本発明の第１実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図３】第１実施形態の製造方法によって製造される磁気記憶装置の記憶セルの構成を示す図。
【図４】第１実施形態の変形例を示す工程断面図。
【図５】本発明の第２実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図６】本発明の第２実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図７】本発明の第２実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図８】図８は、第２実施形態の製造方法によって製造される磁気記憶装置の記憶セルの構成を示す図であって、図８（ａ）は、第２実施形態の製造方法によって製造される磁気記憶装置の記憶セルの平面図、図８（ｂ）および図８（ｃ）は、第２実施形態の製造方法によって製造される磁気記憶装置の記憶セルの断面図。
【図９】本発明の実施形態に用いられるＴＭＲ素子の構成を示す断面図。
【図１０】第３実施形態の製造方法によって製造される磁気記憶装置の記憶セルの構成を示す図。
【図１１】図１０に示す切断線Ａ−Ａで切断した断面図。
【図１２】従来の磁気記憶装置の記憶セル部の構成を示す断面図。
【符号の説明】
１０ 書き込みワード線
１２ バリアメタル
１４ 強磁性体膜
２０ ＴＭＲ素子
３０ 絶縁膜
３２ 絶縁膜
３２ａ 絶縁膜
３４ 絶縁膜
３４ａ 絶縁膜
３５ スペーサ層
３６ セル内ローカル配線
３７ 空隙
３８ 絶縁膜
３８ａ 絶縁膜
４０ 書き込みビット線
４５ 強磁性体膜
４６ 空隙
４７ 非磁性金属膜
４８ 強磁性体膜
４８ａ ヨーク
５０ ヨーク
５１ バリアメタル層
５２ 軟磁性層
６０ 接続プラグ
６６ 選択トランジスタ
６６ａ ゲート
６６ｂ ドレイン
６６ｃ ソース
７０ 配線
２０１ 下部配線接続層
２０２ バッファー層
２０３、２０９ 反強磁性層
２０４、２０８ 磁化固着層
２０５、２０７ トンネルバリア層
２０６ 記憶層
２１０ エッチングストッパ層
２１１ 上部接続層
【発明の属する技術分野】
本発明は、磁気記憶装置の製造方法、特に記憶セル部に磁気抵抗効果素子を有する磁気ランダムアクセスメモリ（ＭＲＡＭ）の製造方法に関する。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（ＭＲＡＭ）とは、情報を記憶するセル部に磁気抵抗効果を持つ磁気抵抗効果素子を用いたメモリ装置であって、高速動作、大容量、不揮発性を特徴とする次世代のメモリ装置として注目されている。磁気抵抗効果とは、強磁性体に外部から磁場を印加すると強磁性体の磁化の向きに応じて電気抵抗が変化する現象である。こうした強磁性体の磁化の向きを情報の記録に用い、それに対応する電気抵抗の大小で情報を読み出すことによりメモリ装置（ＭＲＡＭ）として動作させることができる。
【０００３】
近年、２つの強磁性層の間に絶縁層（トンネルバリア層）を挿入したサンドイッチ構造を含む強磁性トンネル接合において、トンネル磁気抵抗効果（以下、ＴＭＲ効果ともいう）により２０％以上の磁気抵抗変化率（ＭＲ比）が得られるようになったことをきっかけとして、トンネル磁気効果を利用した強磁性トンネル接合磁気抵抗効果素子（以下、ＴＭＲ素子ともいう）を用いたＭＲＡＭが期待と注目を集めている。
【０００４】
ＭＲＡＭのメモリセルの磁気抵抗効果素子にＴＭＲ素子を用いる場合、トンネルバリア層を挟む二つの強磁性層のうち、一方に磁化の向きが変化しないように固定した磁化固着層を磁化基準層とし、もう一方に磁化の向きが反転しやすいようにした磁化自由層を記憶層とする。基準層と記憶層の磁化の向きが平行な状態と反平行な状態を２進情報の“０”と“１”に対応付けることで情報を記憶することができる。
【０００５】
記録情報の書き込みは、ＴＭＲ素子近傍に設けられた書き込み配線に電流を流して発生する誘導磁場により記憶層の磁化の向きを反転させることにより行う。また、記録情報の読み出しは、ＴＭＲ効果による磁気抵抗変化分を検出することにより行う。従って記憶層にはＴＭＲ効果による磁気抵抗変化率（ＭＲ比）が大きく、磁化反転に必要な磁場すなわちスイッチング磁場が小さいほうが好ましい。
【０００６】
これに対して、基準層の磁化は反転しにくくなるように磁化の向きを固定することが必要である。このため、基準層となる強磁性層に接するように反強磁性層を設けて交換結合力により磁化反転を起こりにくくするという構造が用いられている。このような構造はスピンバルブ型構造と呼ばれている。この構造においては、基準層の磁化の向きは磁場を印加しながら熱処理すること（磁化固着アニール）により決定される。
【０００７】
ところで、上述したように記憶層の磁化反転は、書き込み配線に流した電流による誘導磁場を用いるため、記憶層のスイッチング磁場が大きいと書き込み配線に流す電流が大きくなり、消費電力が大きくなるという問題がある。これを解決するために、図１２（ａ）に示すように、書き込み配線となる書き込みワード線１０および書き込みビット線４０の一方の書き込みビット線４０を軟磁性材料からなるヨーク８０で被覆し、書き込みビット線４０から発生した誘導磁場をＴＭＲ素子２０近傍で強めるというヨーク付きビット線４０が提案されている。このようなヨーク付きビット線４０では、ヨーク８０の先端部と記憶層２０６との距離が近いほど記憶層２０６近傍に発生する磁場が強くなり、より小さな書き込み電流での記憶層の磁化反転が可能となる。なお、図１２において、符号７５は絶縁層を示している。
【０００８】
従って、図１２（ｂ）に示すように、ヨーク８０の先端をなるべく下方に伸ばした形にすることが好ましい（例えば、本出願人よって出願された特願２００１−１５７４８４（特開２００２−１１０９３８公報）参照）。
【０００９】
【発明が解決しようとする課題】
ところで、書き込みビット線４０を形成する際、ＴＭＲ素子２０の位置に対して書き込みビット線４０の位置がずれる可能性があり、通常そのずれを見込んで書き込みビット線４０の幅をＴＭＲ素子２０より大きくなるように設計する。
【００１０】
また、図１２（ｂ）のようにＴＭＲ素子２０の近傍までヨーク８０を伸ばした構造では、ヨーク８０とＴＭＲ素子２０とが接触して電気的に短絡するおそれがあるため、その分の余裕も含めて書き込みビット線４０の幅を大きくする必要がある。例えば、合わせ位置ずれを５０ｎｍ、短絡防止のための余裕を５０ｎｍとすると、ＴＭＲ素子２０よりも両側に１００ｎｍ大きくなるように書き込みビット線４０の幅を設計すればよい。その結果、ＴＭＲ素子２０の記憶層２０６とヨーク８０の先端との距離が少なくとも１００ｎｍ離れることとなり、更に書き込みビット線４０の位置ずれが起こると、この距離が最大１５０ｎｍまで大きくなる。すなわち、記憶層２０６とヨーク８０との距離が離れてなおかつ、その距離もばらつくこととなり、その結果書き込みビット線４０に流すスイッチング電流そのものも低減できず、かつスイッチングに要する電流の大きさのばらつきが大きいということが問題となっている。
【００１１】
本発明は、各記憶セルのスイッチングに要する電流のばらつきが少ない磁気記憶装置の製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の第１の態様による磁気記憶装置の製造方法は、磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子を覆うように第１の絶縁膜を形成する工程と、前記第１の絶縁膜を覆うように被覆膜を形成する工程と、前記磁気抵抗効果素子の上面を露出させる工程と、前記磁気抵抗効果素子上に上部書き込み配線を形成する工程と、前記被覆膜の一部または全部を除去することにより前記磁気抵抗効果素子の側部の前記第１の絶縁膜を露出させる工程と、前記上部書き込み配線の少なくとも側部を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程と、を備えたことを特徴とする。
【００１３】
また、本発明の第２の態様による磁気記憶装置の製造方法は、磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子を覆うように第１の絶縁膜を形成する工程と、前記第１の絶縁膜を覆うように被覆膜を形成する工程と、前記磁気抵抗効果素子上の前記被覆膜および第１の絶縁膜を除去することにより前記磁気抵抗効果素子の上面を露出させる工程と、前記磁気抵抗効果素子上に、前記磁気抵抗効果素子の上端と電気的に接続される上部書き込み配線を形成する工程と、前記被覆膜の一部または全部を除去することにより前記磁気抵抗効果素子の側部の前記第１の絶縁膜を露出させる工程と、前記上部書き込み配線を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程と、を備えたことを特徴とする。
【００１４】
また、本発明の第３の態様による磁気記憶装置の製造方法は、半導体基板上に選択トランジスタを形成する工程と、下部書き込み配線を形成する工程と、前記下部書き込み配線上に、この下部書き込み配線と下端が電気的に接続する磁気抵抗効果素子を形成する工程と、前記磁気抵抗効果素子を覆うように第１の絶縁膜を形成する工程と、前記第１の絶縁膜を覆うように被覆膜を形成する工程と、前記磁気抵抗効果素子上の前記被覆膜および第１の絶縁膜を除去することにより、前記磁気抵抗効果素子の上面を露出させる工程と、前記被覆膜の表面が前記磁気抵抗効果素子の上端よりも低くなるように前記被覆膜をエッチングする工程と、前記選択トランジスタのソースおよびドレインの一方と接続プラグを介して電気的に接続されるとともに前記磁気抵抗効果素子の上端と電気的に接続される接続配線を形成する工程と、前記接続配線を覆うように層間絶縁膜となる第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に、前記接続配線を覆うように前記下部書き込み配線と交差する上部書き込み配線を形成する工程と、前記第２の絶縁膜を部分的に除去して前記上部書き込み配線の下および前記接続配線の周囲に前記第２の絶縁膜を残置する工程と、前記被覆膜の一部または全部を除去することにより前記磁気抵抗効果素子の側部の前記第１の絶縁膜を露出させる工程と、前記上部書き込み配線を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程と、を備えたことを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を、図面を参照して説明する。
【００１６】
（第１実施形態）
本発明の第１実施形態による磁気記憶装置の製造方法を、図１（ａ）乃至図３（ｃ）を参照して説明する。図１（ａ）乃至図２（ｂ）は、第１実施形態による磁気記憶装置の製造方法によって製造される記憶セル部分近傍の製造工程を示す断面図である。この実施形態によって製造される磁気記憶装置は、図３（ａ）に示すように、交差した２つの書き込み配線、すなわちワード線１０とビット線４０との間に、それぞれの書き込み配線に電気的に接続するようにＴＭＲ素子２０が配置された単純マトリックス型アーキテクチャとなっている。このアーキテクチャは、各記憶セルにはＴＭＲ素子２０のみが設けられ、記憶セルを選択する選択用セルトランジスタが設けられていないため、高密度化に優れている。
【００１７】
第１実施形態による磁気記憶装置の製造方法によって製造される記憶セル近傍は以下のように形成される。まず、図１（ａ）に示すように、書き込みワード線１０を形成し、続いてこの書き込みワード線１０上にＴＭＲ素子２０を形成する。書き込みワード線１０に用いる材料としてはＡｌ、Ａｌ−Ｃｕ、Ｃｕ、Ａｇ等が考えられる。本実施形態では書き込みワード線１０は、材料としてＣｕが用いられダマシン法で形成される。さらに、この書き込みワード線１０は、図３（ｃ）に示すように、ＮｉＦｅからなる強磁性体膜１４で被覆されたヨーク付き配線となっており、書き込みワード線１０と強磁性体膜１４との間にはＣｏＦｅからなるバリアメタル１２が挿入され強磁性体膜１４の外側にＴｉＮからなる膜（図示せず）が設けられている。
【００１８】
ＴＭＲ素子２０は高真空スパッタリング法により形成されたＴＭＲ積層膜構造を所定の形状にエッチング加工することにより作製したものであり、そのＴＭＲ積層膜構造は、図９に示すようにトンネル接合部２０５、２０７を２重に具備する強磁性２重トンネル接合素子である。すなわち、ＴＭＲ積層膜構造は、Ｔａからなる下部配線接続層２０１、Ｒｕからなるバッファー層２０２、Ｉｒ−Ｍｎからなる第１反強磁性層２０３、Ｃｏ６Ｆｅ４からなる第１磁化固着層２０４、Ａｌ２Ｏ３からなる第１トンネルバリア層２０５、厚さ２ｎｍのＣｏ３Ｆｅ４Ｎｉ３からなる記憶層２０６、Ａｌ２Ｏ３からなる第２トンネルバリア層２０７、Ｃｏ６Ｆｅ４からなる第２磁化固着層２０８、Ｉｒ−Ｍｎからなる第２反強磁性層２０９、Ｒｕからなるエッチングストップ層兼表面保護層２１０、Ｔａからなるエッチングマスク兼上部接続層２１１となっている。
【００１９】
次に、再び図１（ａ）に戻り、ＴＭＲ素子２０を覆うように膜厚が５０ｎｍの例えばＳｉＮｘ（窒化シリコン）からなる絶縁膜３０としてを形成し、さらにこの絶縁膜３０を覆うように膜厚が２００ｎｍの例えばＳｉＯｘ（酸化シリコン）からなる被覆膜３２を形成する。なお、図１（ａ）乃至図２（ｂ）ではＴＭＲ積層構造２０のうち記憶層２０６のみを象徴的に示し、他の積層構造の詳細は簡略化して示してある。
【００２０】
次に、図１（ｂ）に示すように、ＴＭＲ素子２０の上部接続層２７が露出するように、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、被覆膜３２および絶縁膜３０を除去して平坦化を行う。この結果、被覆膜３２ａがＴＭＲ素子２０の周囲に埋め込まれる。なお、ＣＭＰの代わりにエッチバック法を行っても良い。
【００２１】
次に、書き込みビット線４０をＴＭＲ素子２０の上部接続層と接続するように形成するとともに書き込みビット線４０の最上層に例えばＮｉＦｅからなる膜４５を積層する。なお、書き込みビット線４０およびＮｉＦｅ膜４５は、書き込みビット線４０となる配線材料膜およびこの配線材料膜上にＮｉＦｅ膜を積層し、パターニングすることにより形成する。その後、図１（ｃ）に示すように、書き込みビット線４０およびＮｉＦｅ膜４５をマスクとして、ＴＭＲ素子２０の側部のＳｉＮｘからなる絶縁膜３０が露出するようにＳｉＯｘからなる被覆膜３２をエッチング除去する。そのエッチング方法としては、例えば、ＣＦ４によるＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用い、その後に希釈ＨＦ溶液を用いるもの等が考えられる。このエッチングが終了した状態を図１（ｃ）に示す。この状態において、書き込みビット線４０が絶縁膜３０に覆われたＴＭＲ素子２０より大きい場合、図１（ｃ）に示すようにＴＭＲ素子横の書き込みビット線４０の下に空隙４６が形成されることとなる。また、このとき、図３（ｃ）に示すように、書き込みビット線４０の下のＴＭＲ素子２０を除いた領域、すなわち書き込みビット線４０が延びる方法に沿って隣接するＴＭＲ素子２０の間の領域４６ａにＳｉＯｘからなる被覆膜３２ａが残っていてもかまわない。これは、隣接するＴＭＲ素子２０の間の領域４６ａを完全に空洞化させるのではなく、残っている被覆膜３２ａが書き込みビット線４０の下支えとなるようにするためである。
【００２２】
なお、本実施形態においては、書き込みビット線４０はＴＭＲ素子２０よりも幅が広くなるように、すなわち、ＴＭＲ素子２０の上面を覆うように形成されているので、製造プロセス上、ＴＭＲ素子２０の上面にダメージを与えない。
【００２３】
次に、図２（ａ）に示すように、書き込みビット線４０およびＴＭＲ素子２０の側壁となっている絶縁膜３０を覆うように、例えばＮｉＦｅからなる強磁性体膜４８を形成する。この時、図１（ｃ）で書き込みビット線４０の下側に形成されていた空隙４６を埋めるように強磁性体膜４８が堆積されている。このような形状に形成できる方法として、例えば、化学気相堆積法（ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法）、メッキ法、原子層堆積法（ＡＬＤ法）等がある。また、空隙４６が小さい場合、すなわち、図１（ｃ）における空隙４６の幅がその高さの１／３程度より小さい場合、スパッタリング法を用いてもかまわない。
【００２４】
次に、図２（ｂ）に示すように、書き込みビット線４０の周囲およびＴＭＲ素子２０の側部の強磁性体膜４８をイオンミリング等の異方性エッチングによりエッチバック除去し、ヨーク４８ａを形成する。
【００２５】
なお、強磁性体膜４８からなる単層だけでなく、強磁性体膜４８の堆積前に非磁性金属である例えばＴａ、Ｔｉ、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ等のいずれかを先に堆積したバリアメタルを有する積層構造とすることも可能である。例えば、図４（ａ）に示すように、強磁性体膜４８を形成する前に、非磁性金属膜４７を形成し、その後、強磁性体膜４８を形成し、強磁性体膜４８をエッチバックしてヨーク４８ａを形成する（図４（ｂ）参照）。すなわち、ヨーク構造部材はヨーク４８ａと非磁性金属膜４７からなっている。この時、非磁性金属膜４７と強磁性体膜４８とを同一の堆積方法で形成する必要はなく、例えば、ＴｉＮからなる非磁性金属膜４７をＣＶＤ法で形成し、ＮｉＦｅからなる強磁性体膜４８をメッキ法で形成してもよい。
【００２６】
このようにして形成した磁気記憶装置では、ＴＭＲ素子２０の上部に形成された書き込みビット線４０の合わせ位置がずれたとしても、ヨーク４８ａとＴＭＲ素子２０との距離がＳｉＮｘからなる絶縁膜３０の厚さで決まるため、図３（ｂ）に示すように、どのＴＭＲ素子２０においてもヨーク４８ａとの距離が一定でしかも５０ｎｍという非常に近い距離に形成される。このため、スイッチング電流のばらつきを半分に低減することができる。
【００２７】
なお、上記実施形態において用いられるヨーク４８ａとなる強磁性体膜の材料は、ＮｉＦｅであったが、Ｆｅ、Ｆｅ−Ａｌ合金、Ｆｅ−Ｓｉ合金、センダストなどのＦｅ−Ｓｉ−Ａｌ合金、ＮｉＦｅ合金、Ｆｅ２Ｏ３合金を主成分とするソフトフェライト、Ｆｅ、Ｃｏ、ＮｉとＢ、Ｓｉ、Ｐなどのアモルファス合金など、一般の高透磁率材料が適切であり、比透磁率が１０より大きいことが好ましい。
【００２８】
なお、本実施形態においては、書き込み配線４０の上面にＮｉＦｅからなるヨーク膜４５が形成されていたが、ＮｉＦｅの代わりに他の強磁性体材料で形成しても良い。また、ヨーク膜４５は形成しなくても良い。この場合、書き込み配線４０の側部にのみヨーク４８ａが形成される。また、膜４５はヨーク材料の代わりに絶縁材料で形成しても良い。
【００２９】
なお、本実施形態においては、書き込みワード線１０および書き込みワード線４０は、読み出し配線を兼ねている。
【００３０】
（第２実施形態）
次に、本発明の第２実施形態による磁気記憶装置の製造方法を、図５（ａ）乃至図７（ｂ）を参照して説明する。図５（ａ）乃至図７（ｂ）は、第２実施形態の製造方法によって製造される磁気記憶装置の記憶セル部分近傍の製造工程を示す工程断面図である。この実施形態によって製造される磁気記憶装置は、図８（ａ）、（ｂ）、（ｃ）に示すように、交差した２つの書き込み配線、すなわちワード線１０とビット線４０との間に、１個の記憶セル部が設けられ、この記憶セル部は、１個の選択トランジスタと１個のＴＭＲ素子２０から構成される１トランジスタ−１ＴＭＲセル型アーキテクチャとなっている。この記憶セル部には選択トランジスタが設けられているため、記憶セルにアクセスするアクセス時間が短く、高速アクセス動作が可能である。ＴＭＲ素子２０の一端は書き込みワード線１０に接続され、他端はセル内のローカル配線３６および接続プラグ６０を介して選択トランジスタ６６のドレイン６６ｂに接続された構成となっている。選択トランジスタ６６のゲート６６ａはこの記憶セルからデータを読み出すために使用される。また、書き込みビット線４０は、セル内ローカル配線３６上に絶縁膜（図示せず）を介して設けられ、ヨーク５０によって覆われている。また、書き込みワード線１０もヨーク１６によって覆われている。
【００３１】
この第２実施形態の製造方法によって製造される磁気記憶装置の記憶セル部は、以下のように形成される。まず、図５（ａ）に示すように、ＮｉＦｅからなるヨーク（図示せず）で被覆されたＣｕからなる書き込みワード線１０を形成し、続いてこの書き込みワード線１０上にＴＭＲ素子２０を形成する。この書き込みワード線１０はダマシン法で形成したもので、バリアメタルとして上記ＮｉＦｅからなるヨークの外側にＴｉＮからなる膜（図示せず）、上記ＮｉＦｅからなるヨークと書き込みワード線１０の間にはＣｏＦｅからなる膜（図示せず）が挿入されている。ＴＭＲ素子２０は第１実施形態で説明したと同じ構成の強磁性２重トンネル接合素子であり、高真空スパッタリング法により形成されたＴＭＲ積層膜構造を所定の形状にエッチング加工することにより作製した。
【００３２】
次に、図５（ａ）に示すように、書き込みワード線１０およびＴＭＲ素子２０を覆うように膜厚が３０ｎｍのＳｉＮｘからなる絶縁膜３０を形成し、さらにこの絶縁膜３０を覆うように膜厚が２００ｎｍのダイヤモンドライクカーボン（以下ＤＬＣともいう）からなる絶縁膜３４を形成する。なお、この図５（ａ）ではＴＭＲ素子２０は記憶層２０６のみを象徴的に示し、他の積層構造の詳細は簡略化して示してある。
【００３３】
次に、図５（ｂ）に示すように、ＴＭＲ素子２０の上部接続層が露出するように、例えばＣＭＰ法を用いて、ＤＬＣからなる絶縁膜３４およびＳｉＮｘからなる絶縁膜３０を除去する。その後、さらに露出したＴＭＲ積層構造の上端面よりも絶縁膜３４の表面が２０ｎｍ低くなるように絶縁膜３４をエッチングする（図５（ｂ）参照）。図５（ｂ）はエッチングされた絶縁膜３４ａを示している。
【００３４】
次に、全面に、回転塗布法により膜厚が１００ｎｍのノボラック樹脂を塗布し、スペーサ層３５とする。さらにエッチバック法により再びＴＭＲ素子２０の上部接続層を露出させる。すると、図５（ｃ）に示すように、絶縁膜３４ａ上にのみ上記ノボラック樹脂からなるスペーサ層３５が形成される。次に、通常の半導体プロセスで接続プラグ６０が完成する。次に、セル内ローカル配線３６をＴＭＲ素子２０の上部接続層２４および接続プラグ６０と接続するように形成し、その後、スペーサ層３５を除去し、絶縁膜３４ａを露出させことにより、セル内ローカル配線３６の下側に空隙３７が形成される（図５（ｄ）参照）。
【００３５】
次に、図６（ａ）に示すように、膜厚が３００ｎｍのＳｉＯ２からなる層間絶縁膜３８をプラズマＣＶＤ法により堆積し、この層間絶縁膜３８上に書き込みビット線４０を形成する。この書き込みビット線４０の最上層にはＮｉＦｅからなる膜４５が積層されている。
【００３６】
次に、図６（ｂ）に示すように、書き込みビット線４０をマスクとして用いて、ＤＬＣからなる絶縁膜３４ａが露出するようにＳｉＯ２からなる層間絶縁膜３８を、例えばＣＨＦ３を用いたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法でエッチングし、パターン３８ａを形成する。
【００３７】
次に、図６（ｃ）に示すように、ＤＬＣからなる絶縁膜３４ａを酸素アッシング法により除去し、ＴＭＲ素子２０の側壁のＳｉＮｘからなる絶縁膜３０を露出させる。このとき、パターン３８ａの下に空隙４６が形成される。
【００３８】
次に、ヨーク構造部材を形成するために、図７（ａ）に示すように、まず書き込みビット線１０およびＴＭＲ素子２０の側壁を覆うようにバリアメタル層となるＷ層５１を例えばＣＶＤ法で堆積し、続いて強磁性体層であるＮｉＦｅ層５２を例えばメッキ法で堆積する。この時、図６（ｃ）でパターン３８ａの下側に形成されていた空隙４６を埋めるようにＷ層５１およびＮｉＦｅ層５２が堆積される（図７（ａ）参照）。すなわち、本実施形態においては、書き込みビット線４０を覆うように形成されたヨーク５０（図８（ｂ）参照）はＷ層５１とＮｉＦｅ層５２からなる２層構造となっている。
【００３９】
次に、図７（ｂ）に示すように、書き込みビット線１０の周囲およびＴＭＲ素子２０の側壁以外のＷ層５１およびＮｉＦｅ層５２をイオンミリングによりエッチバック除去する。これにより、記憶セル部のＴＭＲ素子２０の近傍が完成する。このＴＭＲ素子２０はセル内ローカル配線３６および接続プラグを介して、シリコン基板上に形成された図８（ｃ）に示すセルトランジスタ６６のドレイン６６ｂに接続されている。また、各書き込み配線は、記憶セルアレイ領域の外側に形成されたドライバおよびシンカーに接続されている。
【００４０】
このようにして形成した磁気記憶装置では、ＴＭＲ素子２０の上部に形成された書き込みビット線４０の合わせ位置がずれたとしても、ヨーク５１，５２とＴＭＲ素子２０との距離がＳｉＮｘからなる絶縁膜３０の膜厚で決まるため、どの記憶セルにおいてもヨーク５１，５２との距離が一定でしかも３０ｎｍという非常に近い距離に形成され、スイッチング電流のばらつきが２／３に低減される。
【００４１】
なお、上記実施形態において用いられるヨーク４８ａとなる強磁性体膜の材料は、ＮｉＦｅであったが、Ｆｅ、Ｆｅ−Ａｌ合金、Ｆｅ−Ｓｉ合金、センダストなどのＦｅ−Ｓｉ−Ａｌ合金、ＮｉＦｅ合金、Ｆｅ２Ｏ３合金を主成分とするソフトフェライト、Ｆｅ、Ｃｏ、ＮｉとＢ、Ｓｉ、Ｐなどのアモルファス合金など、一般の高透磁率材料が適切であり、比透磁率が１０より大きいことが好ましい。
【００４２】
なお、本実施形態においては、書き込み配線４０の上面にＮｉＦｅからなるヨーク膜４５が形成されていたが、ＮｉＦｅの代わりに他の強磁性体材料で形成しても良い。また、ヨーク膜４５は形成しなくても良い。この場合、書き込み配線４０の側部にのみヨーク５１が形成される。また、膜４５はヨーク材料の代わりに絶縁材料で形成しても良い。
【００４３】
なお、本実施形態においては、書き込みワード線１０は読み出し配線を兼ねている。
【００４４】
（第３実施形態）
次に、本発明の第３実施形態による磁気記憶装置の製造方法を、図１０乃至図１１を参照して説明する。図１０において、シリコン基板１０１上にゲート電極１０２を形成する。その後、ゲート電極１０２の両側のシリコン基板１０１表面にソース／ドレイン領域１０３、１０４を形成する。これらのゲート電極１０２およびソース／ドレイン領域１０３、１０４により選択トランジスタが形成される。なお、ゲート電極１０２は紙面に直交する方向に延びており、ワードライン（ＷＬ１）として用いられる。
【００４５】
続いて、シリコン基板１０１の全面に、絶縁層を形成する。この絶縁層中に、選択トランジスタのドレイン領域１０４に接続された接続プラグ１０６、紙面に直交する方向に延びるワードライン（ＷＬ２）１０７を形成する。その後、接続プラグ１０６に接続された下地電極１０８を形成し、その後、ワードライン（ＷＬ２）１０７の上方に配置され下地電極１０８に接続されたＴＭＲ素子１０９を形成する（図１０参照）。
【００４６】
続いて、図１（ａ）乃至図２（ｂ）に示す第１実施形態の製造方法と同様の製造工程を行って、ＴＭＲ素子１０９の上面にビットライン１１０を形成するとともに、ビットライン１１０の側部にヨーク４８ａを形成する（図１１参照）。なお、このときヨーク４８ａはＴＭＲ素子１０９の側部にも絶縁膜３０を介して形成される。また、ビットライン１１０の上部にＮｉＦｅからなるヨーク膜４５が形成される。なお、ビットライン１１０は、ワードライン（ＷＬ２）１０７の方向とほぼ直交する方向に延びている。また、ＴＭＲ素子１０９はＴＭＲ素子２０と同じ構成を有している。その後、ヨーク４８ａおよびヨーク４５を覆うように絶縁膜を形成し、磁気記憶装置を完成する。
【００４７】
図１０に示すように、この実施形態によって製造される磁気記憶装置は、紙面に直交する方向に延びるワードライン（ＷＬ２）１０７と、ワードライン（ＷＬ２）１０７上方においてこれにほぼ直交する方向に延びるビットライン１１０と、ワードライン（ＷＬ２）１０７とビットライン１１０との間に設けられたＴＭＲ素子１０９とを有する。ＴＭＲ素子１０９への書き込み動作は、ワードライン（ＷＬ２）１０７とビットライン１１０に書き込み電流を流して電流磁界を発生させ、両者の合成磁界によりＴＭＲ素子１０９の磁化自由層の磁化を反転させることにより行われる。読み出し動作は、選択トランジスタをオンし、下地電極１０８とビットライン１１０との間のＴＭＲ素子１０９にセンス電流を流して磁気抵抗変化を測定することにより行われる。すなわち、本実施形態においては、ビットライン１１０は、読み出し配線を兼ねている。
【００４８】
本実施形態の磁気記憶装置においても、このようにして形成した磁気記憶装置では、ＴＭＲ素子１０９の上部に形成された書き込みビット線１１０の合わせ位置がずれたとしても、ヨーク４８ａとＴＭＲ素子１０９との距離がＳｉＮｘからなる絶縁膜３０の厚さで決まるため、図１１に示すように、どのＴＭＲ素子１０９においてもヨーク４８ａとの距離が一定でしかも５０ｎｍという非常に近い距離に形成される。このため、スイッチング電流のばらつきを半分に低減することができる。
【００４９】
なお、上記実施形態において用いられるヨーク４８ａとなる強磁性体膜の材料は、ＮｉＦｅであったが、Ｆｅ、Ｆｅ−Ａｌ合金、Ｆｅ−Ｓｉ合金、センダストなどのＦｅ−Ｓｉ−Ａｌ合金、ＮｉＦｅ合金、Ｆｅ２Ｏ３合金を主成分とするソフトフェライト、Ｆｅ、Ｃｏ、ＮｉとＢ、Ｓｉ、Ｐなどのアモルファス合金など、一般の高透磁率材料が適切であり、比透磁率が１０より大きいことが好ましい。
【００５０】
なお、第１乃至第３実施形態においては、第１の絶縁膜として、ＳｉＮｘを用いたが、その他、ＳｉＯｘ（酸化シリコン）、ＳｉＯｘＮｙ（酸窒化シリコン）、ＡｌＯｘ（酸化アルミニウム）、ＡｌＮ（窒化アルミニウム）、ＡｌＯｘＮｙ（酸窒化アルミニウム）、等を用いることができる。また、第２の絶縁膜としては、樹脂等のレジストを用いることができる。これらを選ぶためのポイントは、ＴＭＲ素子を直接被覆する絶縁膜３０に対し、被覆膜３２が選択的にエッチング除去できることと、そのエッチングの際に書き込みビット線４０が浸食されないことである。そのような組み合わせとしては、上記実施形態以外に、例えば、絶縁膜３０として酸化シリコンまたは窒化シリコンまたはアルミナといった一般的な絶縁材料を用い、被覆膜３２としてノボラック系樹脂を用い、書き込みビット線４０としてＴｉＮ等のバリアメタルで挟まれたＡｌ−Ｃｕ合金を用い、ノボラック系樹脂からなる被覆膜３２のエッチングを酸素プラズマによる酸素アッシング法で行うという方法もある。あるいは、また絶縁膜３０として酸化シリコンまたはアルミナを用い、被覆膜３２として窒化シリコンを用い、書き込みビット線４０としてＴｉＮ等のバリアメタルで挟まれたＡｌ−Ｃｕ合金を用い、窒化シリコンからなる被覆膜３２のエッチングをＣＦ４等による等方的なケミカルドライエッチング法で行うという方法もある。被覆膜３２は、完全に除去される場合には絶縁性の材料でも導電性の材料でもかまわず、例えば、被覆膜３２として、Ｔｉ等を用いてアンモニア／過酸化水素水系溶液を用いて除去する方法もある。この場合、書き込みビット線４０のバリアメタルにはＴｉは使用できず、アンモニア／過酸化水素水系溶液に溶けない材料、例えばＴａ、ＴａＮ等を用いることが好ましい。
【００５１】
また、上記第２および第３実施形態においては、セル内のローカル配線が選択トランジスタとコンタクトプラグを介して接続していたが、選択トランジスタのない場合でも、ＴＭＲ素子の上端面から読み出し専用配線までのローカル配線を具備している形態であっても適用可能である。更にまた、ローカル配線と接続プラグを１つの層で一体的に形成することも可能である。
【００５２】
なお、第１実施形態において、２つの書き込み配線の間に、ＴＭＲ素子と直列にダイオードを設けても良い。
【００５３】
なお、本実施形態においては、書き込み配線１１０の上面にＮｉＦｅからなるヨーク膜４５が形成されていたが、ＮｉＦｅの代わりに他の強磁性体材料で形成しても良い。また、ヨーク膜４５は形成しなくても良い。この場合、書き込み配線１１０の側部にのみヨーク４８ａが形成される。また、膜４５はヨーク材料の代わりに絶縁材料で形成しても良い。
【００５４】
【発明の効果】
以上述べた本発明によれば、書き込みビット線とＴＭＲ素子との合わせずれがあっても、ヨークとＴＭＲ素子との距離が一定で近くなるように形成することが可能となり、これにより、書き込み配線に流すスイッチング電流のばらつきを抑えることができ、歩留のよい高密度の磁気記憶装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図２】本発明の第１実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図３】第１実施形態の製造方法によって製造される磁気記憶装置の記憶セルの構成を示す図。
【図４】第１実施形態の変形例を示す工程断面図。
【図５】本発明の第２実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図６】本発明の第２実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図７】本発明の第２実施形態による磁気記憶装置の製造工程を示す工程断面図。
【図８】図８は、第２実施形態の製造方法によって製造される磁気記憶装置の記憶セルの構成を示す図であって、図８（ａ）は、第２実施形態の製造方法によって製造される磁気記憶装置の記憶セルの平面図、図８（ｂ）および図８（ｃ）は、第２実施形態の製造方法によって製造される磁気記憶装置の記憶セルの断面図。
【図９】本発明の実施形態に用いられるＴＭＲ素子の構成を示す断面図。
【図１０】第３実施形態の製造方法によって製造される磁気記憶装置の記憶セルの構成を示す図。
【図１１】図１０に示す切断線Ａ−Ａで切断した断面図。
【図１２】従来の磁気記憶装置の記憶セル部の構成を示す断面図。
【符号の説明】
１０ 書き込みワード線
１２ バリアメタル
１４ 強磁性体膜
２０ ＴＭＲ素子
３０ 絶縁膜
３２ 絶縁膜
３２ａ 絶縁膜
３４ 絶縁膜
３４ａ 絶縁膜
３５ スペーサ層
３６ セル内ローカル配線
３７ 空隙
３８ 絶縁膜
３８ａ 絶縁膜
４０ 書き込みビット線
４５ 強磁性体膜
４６ 空隙
４７ 非磁性金属膜
４８ 強磁性体膜
４８ａ ヨーク
５０ ヨーク
５１ バリアメタル層
５２ 軟磁性層
６０ 接続プラグ
６６ 選択トランジスタ
６６ａ ゲート
６６ｂ ドレイン
６６ｃ ソース
７０ 配線
２０１ 下部配線接続層
２０２ バッファー層
２０３、２０９ 反強磁性層
２０４、２０８ 磁化固着層
２０５、２０７ トンネルバリア層
２０６ 記憶層
２１０ エッチングストッパ層
２１１ 上部接続層
Claims (12)
- 磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子を覆うように第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を覆うように被覆膜を形成する工程と、
前記磁気抵抗効果素子の上面を露出させる工程と、
前記磁気抵抗効果素子上に上部書き込み配線を形成する工程と、
前記被覆膜の一部または全部を除去することにより前記磁気抵抗効果素子の側部の前記第１の絶縁膜を露出させる工程と、
前記上部書き込み配線の少なくとも側部を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程と、
を備えたことを特徴とする磁気記憶装置の製造方法。 - 磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子を覆うように第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を覆うように被覆膜を形成する工程と、
前記磁気抵抗効果素子上の前記被覆膜および第１の絶縁膜を除去することにより前記磁気抵抗効果素子の上面を露出させる工程と、
前記磁気抵抗効果素子上に、前記磁気抵抗効果素子の上端と電気的に接続される上部書き込み配線を形成する工程と、
前記被覆膜の一部または全部を除去することにより前記磁気抵抗効果素子の側部の前記第１の絶縁膜を露出させる工程と、
前記上部書き込み配線の少なくとも側部を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程と、
を備えたことを特徴とする磁気記憶装置の製造方法。 - 前記磁気抵抗効果素子を形成する前に下部配線を形成する工程を備え、この下部配線の上面が前記磁気抵抗効果素子の下面と電気的に接続されることを特徴とする請求項１または２に記載の磁気記憶装置の製造方法。
- 前記第１の絶縁膜は、前記下部配線上にも延在していることを特徴とする請求項３記載の磁気記憶装置の製造方法。
- 選択トランジスタを形成する工程と、この選択トランジスタのソースおよびドレインの一方と接続プラグを介して接続されるとともに前記磁気抵抗効果素子の下端と電気的に接続される接続配線を形成する工程とを更に備えたことを特徴とする請求項１または２に記載の磁気記憶装置の製造方法。
- 半導体基板上に選択トランジスタを形成する工程と、
下部書き込み配線を形成する工程と、
前記下部書き込み配線上に、この下部書き込み配線と下端が電気的に接続する磁気抵抗効果素子を形成する工程と、
前記磁気抵抗効果素子を覆うように第１の絶縁膜を形成する工程と、
前記第１の絶縁膜を覆うように被覆膜を形成する工程と、
前記磁気抵抗効果素子上の前記被覆膜および第１の絶縁膜を除去することにより、前記磁気抵抗効果素子の上面を露出させる工程と、
前記被覆膜の表面が前記磁気抵抗効果素子の上端よりも低くなるように前記被覆膜をエッチングする工程と、
前記選択トランジスタのソースおよびドレインの一方と接続プラグを介して電気的に接続されるとともに前記磁気抵抗効果素子の上端と電気的に接続される接続配線を形成する工程と、
前記接続配線を覆うように層間絶縁膜となる第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、前記接続配線を覆うように前記下部書き込み配線と交差する上部書き込み配線を形成する工程と、
前記第２の絶縁膜を部分的に除去して前記上部書き込み配線の下および前記接続配線の周囲に前記第２の絶縁膜を残置する工程と、
前記被覆膜の一部または全部を除去することにより前記磁気抵抗効果素子の側部の前記第１の絶縁膜を露出させる工程と、
前記上部書き込み配線の少なくとも側部を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程と、
を備えたことを特徴とする磁気記憶装置の製造方法。 - 前記接続配線を形成する工程は、
前記磁気抵抗効果素子の前記上端よりも低くなるようにエッチングされた前記被覆膜と前記磁気抵抗効果素子の上端および側部を覆うように第３の絶縁膜を形成する工程と、
前記磁気抵抗効果素子上の前記第３の絶縁膜を除去する工程と、
前記選択トランジスタのソースおよびドレインの一方と接続プラグを介して電気的に接続されるとともに前記磁気抵抗効果素子の上端と電気的に接続される接続配線を形成する工程と、
前記第３の絶縁膜を除去する工程と、
を備えたことを特徴とする請求項６記載の磁気記憶装置の製造方法。 - 前記磁気記憶装置の記憶セルは、単純マトリックスアーキテクチャであることを特徴とする請求項１、２、３、４、６、または７に記載の磁気記憶装置の製造方法。
- 前記上部書き込み配線の少なくとも側部を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程は、
第１ヨーク材料からなる第１ヨークを前記上部書き込み配線の上面に形成する工程と、
第２ヨーク材料を、前記第１ヨークおよび前記上部書き込み配線を覆うととともに露出した前記第１の絶縁膜に接するように堆積する工程と、
堆積された前記第２ヨーク材料の膜を部分的に除去して、当該膜を前記上部書き込み配線の側部および前記磁気抵抗効果素子の側部に少なくとも残置して第２ヨークを形成する工程と、
を備えたことを特徴とする請求項１乃至８のいずれかに記載の磁気記憶装置の製造方法。 - 前記上部書き込み配線の少なくとも側部を覆うととともに露出した前記第１の絶縁膜に接するようにヨーク構造部材を形成する工程は、
ヨーク材料を前記上部書き込み配線を覆うととともに露出した前記第１の絶縁膜に接するように堆積する工程と、
堆積された前記ヨーク材料の膜を部分的に除去して、当該膜を前記上部書き込み配線の側部および前記磁気抵抗効果素子の側部に少なくとも残置する工程と、を備えたことを特徴とする請求項１乃至８のいずれかに記載の磁気記憶装置の製造方法。 - 前記ヨーク構造部材は、少なくとも１層のバリアメタル層と、少なくとも１層の強磁性体層を備えていることを特徴とする請求項９または１０記載の磁気記憶装置の製造方法。
- 前記磁気抵抗効果素子は、少なくとも１層の記憶層と、少なくとも１層の磁化固着層と、少なくとも１層のトンネルバリア層とを備えたトンネル接合型磁気抵抗効果素子であることを特徴とする請求項１乃至１１のいずれかに記載の磁気記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003078282A JP3993522B2 (ja) | 2002-03-29 | 2003-03-20 | 磁気記憶装置の製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002097207 | 2002-03-29 | ||
| JP2003078282A JP3993522B2 (ja) | 2002-03-29 | 2003-03-20 | 磁気記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004006729A true JP2004006729A (ja) | 2004-01-08 |
| JP3993522B2 JP3993522B2 (ja) | 2007-10-17 |
Family
ID=28449780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003078282A Expired - Fee Related JP3993522B2 (ja) | 2002-03-29 | 2003-03-20 | 磁気記憶装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7041603B2 (ja) |
| JP (1) | JP3993522B2 (ja) |
| KR (1) | KR100550484B1 (ja) |
| CN (1) | CN100362591C (ja) |
| TW (1) | TWI222762B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356370A (ja) * | 2003-05-29 | 2004-12-16 | Nec Corp | Ｍｒａｍ及びその製造方法 |
| JP2006032973A (ja) * | 2004-07-16 | 2006-02-02 | Headway Technologies Inc | 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ |
| WO2006059641A1 (ja) * | 2004-12-01 | 2006-06-08 | Tdk Corporation | 磁気メモリ |
| JP2006295198A (ja) * | 2005-04-14 | 2006-10-26 | Headway Technologies Inc | 磁気トンネル接合素子およびその形成方法ならびに磁気メモリセルおよびその製造方法 |
| JP2011527111A (ja) * | 2008-06-30 | 2011-10-20 | クゥアルコム・インコーポレイテッド | 磁気ランダム・アクセス・メモリを製造するシステムおよび方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3993522B2 (ja) * | 2002-03-29 | 2007-10-17 | 株式会社東芝 | 磁気記憶装置の製造方法 |
| JP3906145B2 (ja) | 2002-11-22 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP3906172B2 (ja) * | 2003-03-11 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリおよびその製造方法 |
| JP2006173472A (ja) * | 2004-12-17 | 2006-06-29 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
| TWI252559B (en) * | 2004-12-31 | 2006-04-01 | Ind Tech Res Inst | Method for connecting magnetoelectronic element with conductive line |
| TWI258201B (en) * | 2005-02-16 | 2006-07-11 | Powerchip Semiconductor Corp | Method for manufacturing semiconductor device and plug |
| US7530158B2 (en) * | 2005-04-19 | 2009-05-12 | Hitachi Global Storage Technologies Netherlands B.V. | CPP read sensor fabrication using heat resistant photomask |
| US7602032B2 (en) * | 2005-04-29 | 2009-10-13 | Altis Semiconductor Snc | Memory having cap structure for magnetoresistive junction and method for structuring the same |
| JP2007059865A (ja) * | 2005-07-27 | 2007-03-08 | Tdk Corp | 磁気記憶装置 |
| US7494825B2 (en) * | 2007-01-03 | 2009-02-24 | Freescale Semiconductor, Inc. | Top contact alignment in semiconductor devices |
| US8912012B2 (en) * | 2009-11-25 | 2014-12-16 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
| US20140061827A1 (en) * | 2012-08-29 | 2014-03-06 | Headway Technologies, Inc. | Metal Protection Layer over SiN Encapsulation for Spin-Torque MRAM Device Applications |
| US8767448B2 (en) * | 2012-11-05 | 2014-07-01 | International Business Machines Corporation | Magnetoresistive random access memory |
| US9324937B1 (en) | 2015-03-24 | 2016-04-26 | International Business Machines Corporation | Thermally assisted MRAM including magnetic tunnel junction and vacuum cavity |
| JP2021044359A (ja) * | 2019-09-10 | 2021-03-18 | キオクシア株式会社 | 磁気記憶装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3271779B2 (ja) * | 1992-01-21 | 2002-04-08 | 株式会社リコー | 光ディスクおよびその製造方法 |
| KR20010075246A (ko) * | 1999-07-22 | 2001-08-09 | 요트.게.아. 롤페즈 | 자기 터널 접합소자의 제조방법 |
| US6211090B1 (en) * | 2000-03-21 | 2001-04-03 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
| JP4309075B2 (ja) * | 2000-07-27 | 2009-08-05 | 株式会社東芝 | 磁気記憶装置 |
| US6548849B1 (en) * | 2002-01-31 | 2003-04-15 | Sharp Laboratories Of America, Inc. | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same |
| JP3993522B2 (ja) * | 2002-03-29 | 2007-10-17 | 株式会社東芝 | 磁気記憶装置の製造方法 |
| JP3959335B2 (ja) * | 2002-07-30 | 2007-08-15 | 株式会社東芝 | 磁気記憶装置及びその製造方法 |
-
2003
- 2003-03-20 JP JP2003078282A patent/JP3993522B2/ja not_active Expired - Fee Related
- 2003-03-26 US US10/396,435 patent/US7041603B2/en not_active Expired - Fee Related
- 2003-03-28 CN CNB031083862A patent/CN100362591C/zh not_active Expired - Fee Related
- 2003-03-28 TW TW092107165A patent/TWI222762B/zh not_active IP Right Cessation
- 2003-03-28 KR KR1020030019570A patent/KR100550484B1/ko not_active IP Right Cessation
-
2006
- 2006-03-27 US US11/389,281 patent/US7247506B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356370A (ja) * | 2003-05-29 | 2004-12-16 | Nec Corp | Ｍｒａｍ及びその製造方法 |
| JP2006032973A (ja) * | 2004-07-16 | 2006-02-02 | Headway Technologies Inc | 磁気メモリセルおよびその製造方法ならびに磁気メモリセルアレイ |
| WO2006059641A1 (ja) * | 2004-12-01 | 2006-06-08 | Tdk Corporation | 磁気メモリ |
| JP2006295198A (ja) * | 2005-04-14 | 2006-10-26 | Headway Technologies Inc | 磁気トンネル接合素子およびその形成方法ならびに磁気メモリセルおよびその製造方法 |
| JP2011527111A (ja) * | 2008-06-30 | 2011-10-20 | クゥアルコム・インコーポレイテッド | 磁気ランダム・アクセス・メモリを製造するシステムおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7247506B2 (en) | 2007-07-24 |
| KR100550484B1 (ko) | 2006-02-09 |
| CN100362591C (zh) | 2008-01-16 |
| US20030186552A1 (en) | 2003-10-02 |
| US20060163196A1 (en) | 2006-07-27 |
| TWI222762B (en) | 2004-10-21 |
| TW200308108A (en) | 2003-12-16 |
| KR20030078774A (ko) | 2003-10-08 |
| CN1448947A (zh) | 2003-10-15 |
| US7041603B2 (en) | 2006-05-09 |
| JP3993522B2 (ja) | 2007-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7247506B2 (en) | Method for producing magnetic memory device | |
| KR100537117B1 (ko) | 자기 차폐층을 구비하는 자기 메모리 디바이스 및 그 제조방법 | |
| JP4186046B2 (ja) | Ｍｒａｍ電極用保護構造 | |
| JP3677455B2 (ja) | 不揮発性磁気記憶装置およびその製造方法 | |
| JP3906139B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP5150531B2 (ja) | 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法 | |
| JP2007273493A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2002319664A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2002110933A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100989270B1 (ko) | 자기 메모리 장치의 제조 방법 및 자기 메모리 장치 | |
| US6958932B2 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP2002319663A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2006278645A (ja) | 磁気メモリ装置 | |
| CN111226312A (zh) | 隧道磁阻效应元件、磁存储器及内置型存储器 | |
| KR20040108575A (ko) | 자기기억장치 및 자기기억장치의 제조방법 | |
| JP2004319725A (ja) | 磁気ランダムアクセスメモリ装置 | |
| JP2005166896A (ja) | 磁気メモリ | |
| JP2011134976A (ja) | 半導体装置 | |
| JP3596536B2 (ja) | 磁気メモリ装置およびその製造方法 | |
| JP3875627B2 (ja) | 磁気記憶装置及びその製造方法 | |
| JP2009224477A (ja) | 半導体記憶装置及びその製造方法 | |
| US7564109B2 (en) | MRAM and method of manufacturing the same | |
| JP2006173472A (ja) | 磁気記憶装置およびその製造方法 | |
| JP2007149778A (ja) | 磁気記憶装置の製造方法 | |
| JP2004158578A (ja) | 磁気記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070726 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |