KR100989270B1

KR100989270B1 - 자기 메모리 장치의 제조 방법 및 자기 메모리 장치

Info

Publication number: KR100989270B1
Application number: KR1020030027637A
Authority: KR
Inventors: 모또요시마꼬또
Original assignee: 소니 주식회사
Priority date: 2002-05-01
Filing date: 2003-04-30
Publication date: 2010-10-20
Also published as: US6855563B2; US6972468B2; US20040014245A1; TW200400656A; JP2003324187A; US20050062076A1; TWI228327B; KR20030086412A

Abstract

TMR 소자를 샌드위칭하여 기입 워드선(제1 배선)과 그것과 3차원적으로 직교하도록 교차하는 비트선(제2 배선)을 구비하는 자기 메모리 장치의 제조 방법에 있어서, TMR 소자의 마스크 형상이 되는 제1 마스크를 형성하고, 상기 제1 마스크를 마스크로 사용하여 TMR 소자를 형성한 후, TMR 소자를 하층의 배선에 접속시키기 위한 배선을 형성하기 위해서 이용하는 제2 마스크를, 제1 마스크가 배선의 일단측에서의 마스크가 되도록, 제2 마스크 중 적어도 일부를 제1 마스크에 중첩시키도록 형성하고, 제1 및 제2 마스크를 이용하여 TMR 소자를 하층의 배선에 접속시키기 위한 접속 배선을 형성한다.

기입 워드선(제1 배선), 비트선(제2 배선), 터널 자기 저항 소자(TMR 소자), 접속 배선, 반강자성체층

Description

자기 메모리 장치의 제조 방법 및 자기 메모리 장치{METHOD OF MANUFACTURING MAGNETIC MEMORY DEVICE AND MAGNETIC MEMORY DEVICE}

도 1은 본 발명의 자기 메모리 장치의 제조 방법에 따르는 일 실시 형태를 설명하는 제조 공정 단면도이다.

도 2는 본 발명의 자기 메모리 장치의 제조 방법에 따르는 일 실시 형태를 설명하는 제조 공정 단면도이다.

도 3은 종래의 자기 메모리 장치의 제조 방법을 설명하는 제조 공정 단면도이다.

도 4는 종래의 자기 메모리 장치의 제조 방법을 설명하는 제조 공정 단면도이다.

도 5는 마스크 패턴의 오정렬을 설명하는 개략 구성 단면도이다.

도 6은 TMR 소자에 대한 접속 배선의 정렬 마진을 설명하는 레이아웃 도면이다.

도 7은 접속 배선을 형성할 때에 이용하는 마스크 패턴의 오정렬에 의한 문제점을 설명하는 개략 구성 단면도이다.

<도면의 주요 부분에 대한 간단한 설명>

11 : 기입 워드선(제1 배선)

12 : 비트선(제2 배선)

13 : 터널 자기 저항 소자(TMR 소자)

16 : 접속 배선

131 : 반강자성체층

132 : 자화 고정층

133 : 터널 절연층

51 : 제1 마스크

55 : 제2 마스크

본 발명은, 자기 메모리 장치 및 그 제조 방법에 관한 것으로, 특히, 터널 자기 저항 소자[이하, TMR(Tunnel Magneto Resistance) 소자라함〕을 구성하는 강자성체의 스핀 방향이 평행 혹은 반평행(antiparallel)인지의 여부에 따라 저항값이 변화하는 현상을 이용하여 정보를 기록하는 불휘발성 자기 메모리 장치의 제조 방법 및 자기 메모리 장치에 관한 것이다.

정보 통신 기기, 특히 휴대 단말기(PDA) 등의 개인용 소형 기기의 비약적인 보급과 함께, 이 장치들을 구성하는 메모리 소자나 로직 소자 등의 소자에는, 고집적화, 고속화, 저소비 전력화 등, 한층 고성능화가 요구되고 있다. 특히, 불휘발성 메모리는 유비쿼터스(ubiquitous) 컴퓨팅 시대에 필수 불가결한 소자라고 생각 되고 있다.

예를 들면, 전원의 소모나 트러블, 또는 서버와 네트워크가 어떠한 장해에 의해 접속 해제된 경우에도, 불휘발성 메모리는 개인의 중요한 정보를 보호할 수 있다. 따라서, 불휘발성 메모리의 고밀도화 및 대용량화는 이동 가능한 부분의 존재에 의해 본질적으로 소형화가 불가능한 하드디스크나 광 디스크를 대체하는 기술로서 점점 더 중요하게 되었다.

또한, 최근의 휴대 기기는 불필요한 회로 블록을 스탠바이 상태로 하여, 가능한 한 소비 전력을 많이 감소시키도록 설계되어 있지만, 고속 네트워크 메모리와 대용량 스토리지 메모리 기능을 겸할 수 있는 불휘발성 메모리를 실현할 수 있으면, 소비 전력과 메모리의 낭비를 없앨 수 있다. 또한, 전원의 턴-온 순간에 기동할 수 있는 소위 인스턴트-온 기능도 고속 대용량 불휘발성 메모리를 실현할 수 있으면 가능하다.

불휘발성 메모리로서는, 반도체를 이용한 플래시 메모리나, 강유전체를 이용한 FRAM(Ferroelectric Random Access Memory) 등이 통상적으로 포함된다. 그러나, 플래시 메모리는, 기입 속도가 μ초의 자릿수이기 때문에 느리다고 하는 결점이 있다. 한편, FRAM에서는, 덮어쓰기 가능 횟수가 1012∼1014로, 스태틱 랜덤 액세스 메모리나 다이내믹 랜덤 액세스 메모리로 완전하게 대체하기에는 내구성이 불충분하다고 하는 문제가 있다. 또한, 강유전체 캐패시터의 미세 가공이 어렵다고 하는 과제도 지적되었다.

이러한 결점들을 갖지 않은 불휘발성 메모리로서 주목받고 있는 것이, MRAM(Magnetic Random Access Memory)이라고 불리는 자기 메모리이다. 초기의 MRAM은 J.M.Daughton, "Thin Solid Films" Vo1.216(1992), p.162-168에 보고되어 있는 AMR(Anisotropic Magneto Resistive) 효과나 D.D.Tang et al., "IEDM Technical Digest" (1997), p.995-997에 보고되어 있는 GMR(Giant Magneto Resistance) 효과를 사용한 스핀 밸브를 기초로 한 것이었다. 그러나, 이러한 MRAM은 부하의 메모리 셀 저항이 10Ω∼100Ω정도로 낮은 경우, 판독 시의 비트당 소비 전력이 커서 대용량화가 어렵다고 하는 결점이 있었다.

한편, TMR(Tunnel Magneto Resistance) 효과는 R.Meservey et al., "Pysics Reports" Vo1.238(1994), p.214-217에 보고되어 있는 바와 같이 저항 변화율이 실온에서 1%∼2%밖에 없지만, 최근 T.Miyazaki et al., "J.Magnetism & Magnetic Material" Vo1.139(1995), L231에 보고되어 있는 바와 같이 저항 변화율 2O% 가까이 얻어지게 되어, TMR 효과를 사용한 MRAM이 주목되었다.

MRAM은, 구조가 단순하기 때문에, 고집적화가 용이하고, 또한 자기 모멘트의 회전에 의해 기록을 행하기 때문에, 재기입 횟수가 많다라고 예측되어 있다. 또한 액세스 시간에 대해서도, 매우 고속인 것이 예상되고, 이미 100 MHz에서 동작 가능한 것이, R.Scheuerlein et al., "ISSCC Digest of Technical Papers" (Feb.2000), p.128-129에 보고되어 있다.

다음에, 종래의 MRAM의 제조 공정을 도 3 및 도 4의 제조 공정 단면도에 의해서 설명한다. 도 3 및 도 4에서는, 터널 자기 저항 소자의 형성과, 하층의 도전층에 터널 자기 저항 소자를 접속하는 접속 배선의 형성 방법을 중심으로 도시한 다.

도 3a에 도시한 바와 같이, 판독 트랜지스터(도시하지 않음)를 덮는 제1 절연막(41)이 형성되며, 이 제1 절연막(41)에 판독 트랜지스터의 확산층(도시하지 않음)에 접속되는 제1 컨택트(31)가 형성되어 있다. 또한, 제1 절연막(41)상에, 감지선(15), 제1 컨택트(31)에 접속하는 제1랜딩 패드(32) 등이 형성되어, 이들을 덮는 제2 절연막(42)이 형성되어 있다. 이 제2 절연막(42)의 표면은 화학적 기계 연마에 의해 평탄화되어 있고, 감지선(15), 제1랜딩 패드(32)상에 700 nm의 두께로 남겨져 있다. 또한, P-SiN 막으로 이루어지는 마스크층(도시하지 않음)이 20 nm의 두께로 퇴적되어 있다.

상기 마스크층상에는 제3 절연막(43)의 하층이 되는 절연막(431)이 형성되어 있다. 이 절연막(431)에는 홈(groove) 배선 구조의 기입 워드선(11)과, 제1랜딩 패드(32)에 접속되는 제2 컨택트(33) 및 제2랜딩 패드(34)가 형성되어 있다. 그리고 절연막(431)의 표면에는, 기입 워드선(11)과 제2랜딩 패드(34)가 노출되어 있다. 절연막(431)상에는, 기입 워드선(11)을 덮는 절연막(432)이, 산화 알루미늄을 50 nm의 두께로 퇴적하여 형성되어 있다. 이와 같이 하여, 절연막(431)과 절연막(432)으로 제3 절연막(43)이 형성되어 있다. 제2랜딩 패드(34) 상의 절연막(432)에는, 형성될 TMR 소자와 제2랜딩 패드(34)의 접속을 도모하는 접속 구멍(via hole)(433)이 형성되어 있다.

상기 접속 구멍(433)을 포함하는 상기 구성의 제3 절연막(43)상에, PVD(Physical Vapor Deposition)법에 의해서, 배리어층(도시하지 않음), 반강자성 체층(131), 강자성체로 이루어지는 자화 고정층(132), 터널 절연층(133), 강자성체로 이루어지는 기억층(134), 캡층(135)을 하층으로부터 순차 형성한다.

다음에, 도 3b에 도시한 바와 같이, 포토레지스트를 마스크로서 반응성 이온 에칭 기술로 캡층(135)을 에칭한 후, 포토레지스트를 애싱(ashing)하여, 이 캡층(135)을 마스크로 하여 기억층(134) 내지 터널 절연층(133)의 도중까지를 에칭하여 TMR 소자 영역(14)을 형성한다. 에칭의 종점은 터널 절연층(133) 내에서 끝나도록 설정한다. 도시하지 않았지만, TMR 소자 영역(14) 이외의 영역에도 터널 절연층(133)의 산화 알루미늄막이 남아 있다. 에칭 가스에는 염소(Cl)를 포함한 할로겐 가스 [예를 들면 염소(Cl₂), 삼 염화 붕소(BCl₃) 등〕혹은 일산화탄소(CO)에 암모니아(NH₃)를 첨가한 혼합 가스를 이용한다. 또한 이 에칭은 터널 절연층(133) 상의 강자성체로 이루어지는 기억층(134)과 터널 절연층의 산화 알루미늄과의 에칭의 선택비를 10 이상으로 증가시키거나, 또는 에칭 속도를 떨어뜨려 얇은 산화 알루미늄막 속에서 에칭을 멈추도록 에칭 조건을 설정하는 것이 중요하다.

다음에 도 3c에 도시한 바와 같이, 포토레지스트를 마스크로서 이용한 반응성 이온 에칭 기술에 의해서, 남은 터널 절연층(도시하지 않음), 하층의 강자성체층인 자화 고정층(132), 반강자성체층(131), 배리어층(이 그림에서는 생략)까지 에칭하여 접속 배선(16)을 형성한다. 그 후, 레지스트 마스크를 제거한다.

다음에 도 4a에 도시한 바와 같이, 플라즈마 CVD법에 의해서, TMR 소자(13), 접속 배선(16) 등을 덮도록, 절연막(43)상에 실리콘 산화막을 300 nm의 두께로 퇴 적하여 제4 절연막(44)을 형성한 후, 포토레지스트를 마스크로서 이용한 드라이 에칭에 의해 제4 절연막(44)에 TMR 소자(13)가 달하도록 접속 구멍(441)을 형성한다. 또한 주변 회로의 하층 배선(기판과 TMR 소자를 접속하기 위한 랜딩 패드와 동층)과의 접속 구멍도 형성한다(이 그림에서는 생략).

다음에 도 4b에 도시한 바와 같이, 표준 배선 형성 기술에 의해서, TMR 소자(13)에 접속 구멍(441)을 통해서 접속하는 비트선(12) 및 주변 회로의 배선(이 그림에서는 생략), 본딩 패드 영역(이 그림에서는 생략)을 형성한다. 또한, 비트선(12)을 덮도록, 제4 절연막(44) 상의 전면에 플라즈마 실리콘 질소막을 퇴적하여 제5 절연막(45)을 형성한 후, 본딩 패드부(도시하지 않음)를 개구하여 LSI의 웨이퍼 프로세스 공정을 완료시킨다.

이 제조 방법에서는, 도 5에 도시한 바와 같이, TMR 소자 영역을 형성하기 위해서 이용하는 마스크 패턴(71)(2점쇄선으로 도시한다)와 접속 배선을 형성하기 위해서 이용하는 마스크 패턴(72)과의 오정렬, 치수 변동 등에 의해, 접속 배선을 형성할 때에 TMR 소자(13) 표면이 노출하지 않도록 마스크 패턴(72)을 마스크 패턴(71)보다도 △X=O.07㎛∼O.1㎛ 크게 해 두는 것이 필요하다. TMR 소자에 주어지는 디자인 룰의 최소 치수로 디자인해도 접속 배선의 정렬 마진의 2배(즉, 0.14㎛∼0.2㎛) 커지기 때문에, 기입 워드선(11)의 배치 방향에 대하여 메모리 셀은 0.14㎛∼0.2㎛ 커져 버린다.

1 선택 소자와 1 TMR 소자 또는 2 선택 소자와 2 TMR 소자로 이루어지는 MRAM 셀에서, 셀의 축소화는 고집적화에 중요한 인자이다. 일례로서 1 선택 소자와 1 TMR 소자의 셀 레이아웃을 도 6에 도시한다.

도 6에 도시한 바와 같이, 셀 사이즈는 TMR 소자(13), TMR 소자(13)로부터 도출되는 것으로 TMR 소자(13)와 하층의 도전층(도시하지 않음)과의 접속에 이용되는 접속 배선(16)의 디자인 룰에 의해서 결정된다. 여기서는 간략화하기 위해서, 기입 워드선(11), 접속 배선(16), TMR 소자(13), 비트선(12)(2점쇄선으로 도시한다)의 최소 치수를 F로 하였다. 또한, 접속 배선(16)과 하층의 도전층과의 접속을 위해 접속 구멍(433)이 형성되어 있다.

TMR 소자부의 형성은 TMR 소자(13)의 패터닝 및 에칭의 제 1단계, 계속해서 접속 배선(16)의 패터닝 및 에칭의 제2 단계, 즉 2 단계로 행해진다. 양자의 에칭은 금속 에칭용 가스를 사용하기 때문에, 도 7에 도시한 바와 같이, 접속 배선을 형성할 때의 에칭 마스크가 되는 마스크 패턴(72)이 TMR 소자(13)에 대하여 예를 들면 △X만큼 어긋나, TMR 소자(13)가 노출하는 상태가 되면, 마스크 패턴(72)보다 노출된 TMR 소자(13)의 부분도 에칭되어, TMR 소자(13)의 형상이 변한다. TMR 소자(13)의 형상 변동은 소자 특성(자화 방향을 바꾸는 등의 기입 특성)에 미치는 영향이 크기 때문에, TMR 소자(13)에 대하여 접속 배선을 형성하기 위한 마스크 패턴(72)은, 마스크 오정렬, 치수 변동 등을 고려하여, TMR 소자(13)보다 크게 덮는 사이즈로 설정할 필요가 있다.

이 결과, 셀 사이즈가 커져 집적도가 증가되지 않는다고 하는 문제가 있었다. 상기 도 6으로부터 분명한 바와 같이, 비트선(12)의 배치 방향으로 △X, 비트 선(12)과 3차원적으로 직교하도록 배치되어 있는 기입 워드선(11)의 배치 방향으로 △X×2만큼 셀 치수가 커지게 된다.

따라서, 본 발명에서는, TMR 소자(13)에 대하여 접속 배선(16)을 형성하기 위한 마스크 패턴에 치수 여유를 확보할 필요성을 없애어, 셀 치수의 축소화를 가능하게 하는 자기 메모리 장치의 제조 방법 및 자기 메모리 장치를 제공하는 것을 목적으로 한다.

본 발명은, 상기 목적 달성을 위해서 이루어진 자기 메모리 장치의 제조 방법 및 자기 메모리 장치이다.

본 발명의 제1 양상에 따르면, 자기 메모리 장치의 제조 방법은, 제1 배선을 형성하는 공정과, 터널 절연층을 강자성체 사이에 샌드위치(sandwiched)되는 것으로 상기 제1 배선과 전기적으로 절연된 터널 자기 저항 소자를 형성하는 공정과, 상기 터널 자기 저항 소자와 전기적으로 접속하는 것으로 상기 터널 자기 저항 소자를 사이에 두고 상기 제1 배선과 3차원적으로 교차하는 제2 배선을 형성하는 공정을 구비한 불휘발성의 자기 메모리 장치의 제조 방법에 있어서, 상기 제1 배선을 형성한 후에 상기 터널 자기 저항 소자를 형성하기 전에, 상기 터널 자기 저항 소자를 하층의 배선에 접속시키기 위한 도전층을 형성하는 공정과, 상기 터널 자기 저항 소자를 형성할 때에 상기 터널 자기 저항 소자상에 상기 터널 자기 저항 소자의 마스크 형상이 되는 제1 마스크를 형성하는 공정과, 상기 터널 자기 저항 소자를 형성한 후, 상기 터널 자기 저항 소자를 하층의 배선에 접속시키기 위한 접속 배선을 형성하기 위해서 이용하는 제2 마스크를, 상기 제2 마스크의 일부를 상기 제1 마스크의 일부에 중첩시키도록 형성하는 공정과, 상기 제1 마스크와 상기 제2 마스크를 이용하여, 상기 도전층을 에칭 가공하고 상기 터널 자기 저항 소자를 상기 하층의 배선에 접속시키기 위한 접속 배선을 형성하는 공정을 구비하고 있다.

상기 자기 메모리 장치의 제조 방법에서는, 접속 배선을 형성할 때에, 터널 자기 저항 소자의 표면에는 이 터널 자기 저항 소자를 형성할 때의 마스크 형상이 되는 제1 마스크가 형성되어 있고, 제1 마스크가 접속 배선의 일단측의 에칭 마스크가 되도록, 제2 마스크의 일부를 제1 마스크에 중첩시키도록 하여 제2 마스크를 형성하므로, 제2 마스크의 마스크의 오정렬에 의해서, 터널 자기 저항 소자 상의 제1 마스크 표면이 노출되어도, 그 하측으로는 에칭이 진행하지 않는다. 이 결과, 접속 배선의 터널 자기 저항 소자측 단부는 소위 자기 정렬 방식으로 형성된다. 즉, 제2 마스크를 형성할 때에, 제2 마스크의 터널 자기 저항 소자측에서는, 정렬 마진(alignment margin), 치수 변동 등을 기대하고 설계할 필요가 없어진다. 따라서, 정렬 마진, 치수 변동 등을 기대할 필요가 없는 만큼만, 셀 사이즈를 축소하는 것이 가능하게 되어, 종래의 MRAM보다 고집적도를 갖는 MRAM을 제조할 수 있다.

본 발명의 다른 양상에 따르면, 자기 메모리 장치는, 제1 배선과, 상기 제1 배선과 3차원적으로 교차하는 제2 배선과, 상기 제1 배선과 전기적으로 절연되어, 상기 제2 배선과 전기적으로 접속된 것으로, 상기 제1 배선과 상기 제2 배선과의 교차 영역에 터널 절연층을 강자성체로 샌드위치되어 구성되는 터널 자기 저항 소자를 구비한 것으로, 상기 강자성체의 스핀 방향이 평행 혹은 반평행한지의 여부에 따라 저항값이 변화하는 것을 이용하여 정보를 기억하는 불휘발성의 자기 메모리 장치에서, 상기 터널 자기 저항 소자를 하층의 도전체에 접속시키기 위해서 이용되는 접속 배선의 상기 터널 자기 저항 소자측의 일단은, 상기 터널 자기 저항 소자와 동일한 형상으로 또한 상기 터널 자기 저항 소자상에 형성된 마스크 형상이 전사된 상태로 형성되어 있는 것이다.

상기 자기 메모리 장치에서는, 터널 자기 저항 소자를 하층의 도전체에 접속시키기 위해서 이용되는 접속 배선의 터널 자기 저항 소자측 단부는, 터널 자기 저항 소자와 동일한 형상으로 또한 터널 자기 저항 소자상에 형성된 마스크 형상이 전사된 상태로 형성되어 있어, 배선을 형성할 때에 형성되는 마스크는, 터널 자기 저항 소자상에 형성된 마스크 형상과 적어도 중첩되도록 형성해도 좋기 때문에, 형성하려고 하는 배선의 터널 자기 저항 소자측의 단부에서는 정렬 마진, 치수 변동 등을 허용할 필요가 없다. 그 때문에, 그 정렬 마진, 치수 변동 등만큼, 셀 면적을 축소하는 것이 가능하게 된다. 따라서, 종래의 MRAM보다 고집적도를 갖는 MRAM을 제조할 수 있다. 이 정렬 마진은, 주로 노광 장치의 정렬 마진 및 에칭 정밀도에 기인하고 있다.

<발명의 실시형태>

본 발명의 전술한 목적 및 다른 목적, 특징 및 이점은 본 발명의 몇몇 바람직한 실시예에 대해 도시하는 도면과 함께 이하의 설명 및 첨부된 특허청구범위로부터 명확해질 것이다.

이하에서는 본 발명의 자기 메모리 장치가 제조 방법에 따르는 일 실시 형태를, 도 1 및 도 2의 제조 공정 단면도에 의해서 설명한다.

도 1a에 도시한 바와 같이, 판독 트랜지스터(도시하지 않음)를 덮는 제1 절 연막(41)을 형성하여, 이 제1 절연막(41)에 판독 트랜지스터의 확산층(도시하지 않음)에 접속되는 제1 컨택트(31)를 형성한다. 또한, 제1 절연막(41)상에, 감지선(15), 제1 컨택트(31)에 접속하는 제1랜딩 패드(32) 등을 형성하여, 이들을 덮는 제2 절연막(42)을 형성한다. 이 제2 절연막(42)은, 예를 들면, 플라즈마 TEOS(테트라에톡시 실란)-CVD법에 의해서, P-TEOS 막을 예를 들면 100 nm의 두께로 형성하고, 계속해서 고밀도 플라즈마 CVD(Chemical Vapor Deposition)법에 의해 HDP 막을 예를 들면 800 nm의 두께로 형성하여, 또한, 플라즈마 TEOS-CVD법에 의해서, P-TEOS 막을 예를 들면 1200 nm의 두께로 형성한다. 그 후, 화학적 기계 연마에 의해서, 제2 절연막(42)을 연마 및 평탄화하여, 감지선(도시하지 않음), 제1랜딩 패드(도시하지 않음)상에 예를 들면 700 nm의 두께의 제2 절연막(42)을 남긴다. 또한, 플라즈마 CVD 법에 의해서, P-SiN 막으로 이루어지는 마스크층(도시하지 않음)을 예를 들면 20 nm의 두께로 퇴적한다.

다음에, 리소그래피 기술과 에칭 기술을 이용하여, 감지선(15), 제1랜딩 패드(32) 상의 마스크층에 접속 구멍(도시하지 않음)을 형성한다. 계속해서 마스크층상에 제3 절연막의 하층이 되는 절연막(431)을 형성한다. 이 절연막(431)에는, P-TEOS 막을 예를 들면 500 nm의 두께로 형성한 것을 이용한다. 계속해서, 기지의 홈 배선 기술을 이용하여, 절연막(431)에 홈 배선 구조의 기입 워드선(제1 배선)(11)을 형성함과 함께, 제1랜딩 패드(32)에 접속되는 제2 컨택트(33) 및 제2랜딩 패드(34)를 형성한다. 이들, 기입 워드선(11), 제2 컨택트(33) 및 제2랜딩 패드(34)는 이하와 같이하여 형성된다. 예를 들면 스퍼터링에 의해서, 티탄(Ti)막 을 10 nm의 두께로 형성하여, 질화 티탄(TiN)막을 30 nm의 두께로 형성하고, 또한, Al-0.5% 구리 합금을 700 nm의 두께로 퇴적하여 형성한다. 그 후, 화학적 기계 연마에 의해서, 절연막(431) 상의 초과의 상기 금속층을 제거하도록 수행된다.

다음에, 스퍼터링에 의해서, 절연막(431)상에 상기 기입 워드선(11)을 덮는 절연막(432)을, 예를 들면 산화 알루미늄을 50 nm의 두께로 퇴적하여 형성한다. 이와 같이 하여, 절연막(431)과 절연막(432)으로 제3 절연막(43)이 형성된다. 또, 상기 절연막(432)은, 산화 알루미늄 이외의 절연 재료(예를 들면, 산화 실리콘, 질화 실리콘 등)에 의해 형성하는 것도 가능하다.

다음에, 리소그래피 기술과 에칭 기술에 따라, 포토레지스트(도시하지 않음)을 마스크로 하여 절연막(432)의 에칭을 행하여, 제2랜딩 패드(34) 상의 절연막(432)에, 이제부터 형성되는 TMR 소자와 제2랜딩 패드(34)와의 접속을 도모하는 접속 구멍(433)을 형성한다.

계속해서, PVD(Physical Vapor Deposition)법에 의해서, 상기 접속 구멍(433)을 포함하는 제3 절연막(43)상에, 배리어층(도시하지 않음), 반강자성체층(131), 강자성체로 이루어지는 자화 고정층(132), 터널 절연층(133), 강자성체로 이루어지는 기억층(134), 캡층(135)을 하층으로부터 순차 형성한다.

상기 배리어층에는, 예를 들면, 질화 티탄, 탄탈 혹은 질화 탄탈을 이용한다.

상기 반강자성체층(131)에는, 예를 들면, 철-망간 합금, 니켈-망간 합금, 백금-망간 합금, 이리듐-망간 합금, 로듐-망간 합금, 코발트 산화물 및 니켈 산화물 중 1종을 이용한다. 이 반강자성체층(131)은, TMR 소자(13)와 직렬로 접속되는 스위칭 소자와의 접속에 이용되는 도전층을 겸하는 것도 가능하다. 따라서, 본 실시의 형태에서는, 반강자성체층(131)을 TMR 소자(13)와 스위칭 소자(도시하지 않음)와의 접속 배선의 일부로서 이용하고 있다.

상기 자화 고정층(132)에는, 예를 들면, 니켈, 철 혹은 코발트, 또는 니켈, 철 및 코발트 중 적어도 2종으로 이루어지는 합금 재료의 강자성체를 이용한다. 이 자화 고정층(132)은, 반강자성체층(131)과 접하는 상태로 형성되어 있고, 자화 고정층(132)과 반강자성체층(131)과의 층간에서 기능하는 교환 상호 작용에 의해서, 자화 고정층(132)은, 강한 한방향의 자기 이방성을 갖고 있다. 즉, 자화 고정층(132)은 반강자성체층(131)과의 교환 결합에 의해서 자화의 방향이 피닝(pinning)된다.

또, 상기 자화 고정층(132)은, 도전층을 샌드위치하여 자성층을 적층한 구성으로 하여도 좋다. 예를 들면, 반강자성체층(131)측에서, 제1 자화 고정층과 자성층이 반강자성적으로 결합하는 도전체층과 제2 자화 고정층을 순서대로 적층한 구성으로 하여도 좋다. 이 자화 고정층(132)은, 3층 이상의 강자성체층을, 도전체층을 샌드위치하여 적층시킨 구조이더라도 좋다. 상기 도전체층에는, 예를 들면, 루테늄, 구리, 크롬, 금, 은 등을 이용할 수 있다.

상기 터널 절연층(133)은, 상기 기억층(134)과 상기 자화 고정층(132)과의 자기적 결합을 해제함과 동시에, 터널 전류를 흘리기 위한 기능을 갖는다. 그 때문에, 통상은 두께가 0.5 nm∼5 nm의 산화 알루미늄이 터널 절연층(133)으로서 사 용되지만, 예를 들면, 산화마그네슘, 산화 실리콘, 질화 알루미늄, 질화 마그네슘, 질화 실리콘, 산화 질화 알루미늄, 산화 질화마그네슘 혹은 산화 질화 실리콘을 이용하여도 좋다. 상기한 바와 같이, 터널 절연층(133)의 막 두께는, 0.5 nm∼5 nm으로 매우 얇으며, 이 층은 ALD(Atomic Layer Deposition)법에 의해 형성한다. 혹은 터널 절연층(133)은 스퍼터링에 의해서 알루미늄 등의 금속막을 퇴적한 후에 플라즈마 산화 혹은 질화를 행하여 형성한다.

상기 기억층(134)에는, 예를 들면, 니켈, 철 혹은 코발트, 또는 니켈, 철 및 코발트 중 적어도 2종으로 이루어지는 합금 재료의 강자성체를 이용한다. 이 기억층(134)은 외부에서 인가되는 자장에 의해서 자화의 방향이 하층의 자화 고정층(132)에 대하여, 평행 또는 반평행하게 바꿀 수 있다.

상기 캡층(135)은, TMR 소자와 다른 TMR 소자를 접속하는 배선과의 상호 확산 방지, 접촉 저항 저감 및 기억층(134)의 산화 방지라는 기능을 갖는다. 통상, 캡층(135)에는 구리, 질화 탄탈, 탄탈, 질화 티탄 등의 재료에 의해 형성되어 있다.

또한, 예를 들면 CVD법에 의해서, 상기 캡층(135)상에 제1 마스크를 형성하기 위한 도전층(511)을 예를 들면 탄탈 혹은 질화 탄탈을 예를 들면 50 nm의 두께로 퇴적하여 형성한다. 다음으로, 예를 들면 스퍼터링에 의해서, 에칭 마스크층(512)으로서 플라즈마 CVD 산화막 혹은 플라즈마 CVD 질화 실리콘을 예를 들면 50 nm의 두께로 퇴적하여 형성한다. 도전층(511)은, 탄탈 혹은 질화 탄탈 대신에 텅스텐, 질화 텅스텐과 같은 도전체라도 좋다.

다음에, 도 1b에 도시한 바와 같이, 리소그래피 기술과 에칭(예를 들면 반응성 이온 에칭) 기술에 의해, 포토레지스트(도시하지 않음)을 마스크로 하여, TMR 소자(13)와 제1 마스크를 형성하기 위한 적층막(에칭 마스크층(512) 내지 반강자성체층(131))을 에칭(반응성 이온 에칭)하는데, 우선 에칭 마스크층(512)을 에칭하여, 계속해서 도전층(511)을 에칭 가공하여, 제1 마스크(51)를 형성한다.

또한, 캡층(135)을 에칭한다. 그 후, 상기 포토레지스트를 제거한다. 그리고 제1 마스크(51)를 에칭 마스크로 하며, 또한, 기억층(134) 내지 자화 고정층(132)의 적층막으로 TMR 소자(13)를 형성한다. 이 에칭에서는, 예를 들면 터널 절연층(133)으로부터 반강자성체층(131)의 도중에서 에칭이 끝나도록 종점을 설정한다. 여기서는, 일례로서 터널 절연층(133)의 도중에서 종점을 설정하였다. 에칭 가스에는 염소(Cl)또는 브롬(Br)을 포함한 할로겐 가스 [예를 들면 Cl₂, BCl₃, HBr 등〕혹은 일산화탄소(CO)에 암모니아(NH₃)를 첨가한 혼합 가스를 이용한다.

또, 포토레지스트의 제거는, 에칭 마스크층(512)을 가공한 후, 혹은 제1 마스크(51)를 가공한 후에 행하여도 좋다. 이 경우에는, 캡층(135)을 에칭할 때에, 제1 마스크(51)의 에칭 마스크(512)가 에칭된다. 이와 같이하면, 레지스트 제거시 산소가 발생하였다고 해도, 터널 절연층(133)은 기억층(134)으로 덮여져 있기 때문에, 터널 절연층(133) 계면의 강자성체막이 산화되어 터널 절연층(133)이 두텁게 형성되는 것이 방지된다.

다음에, 상기 TMR 소자(13)를 덮은 상태로, 플라즈마 CVD법에 의해서, 측벽 을 형성하기 위한 막으로서 플라즈마 질화 실리콘막을 전면에 퇴적하며, 또는 스퍼터링에 의해서 산화 알루미늄막을 전면에 퇴적한 후, 그 퇴적막을 에치백하여 TMR 소자(13)의 측면에 상기 막을 남겨 측벽(53)을 형성한다.

계속해서, 도 1c에 도시한 바와 같이, TMR 소자(13)와 제2랜딩 패드(34)를 접속하기 위한 접속 배선을 형성하기 위해서 이용하는 제2 마스크(55)를 형성한다. 이 제2 마스크(55)는, 예를 들면 리소그래피 기술에 의해서 레지스트로 형성되며, TMR 소자(13)가 접속 배선의 일단측의 에칭 마스크가 되도록, 제2 마스크(55) 중 적어도 일부를 TMR 소자(13) 상의 제1 마스크(51)에 중첩시키도록 형성한다. 그 때, 제2 마스크(55)가 어긋나 형성되고, 제1 마스크(51)의 일부가 노출해도 지장은 없다. 또한, 제2 마스크(55)에 의해 제1 마스크(51)가 완전하게 덮여지더라도 좋다. 도면에서는, 제1 마스크(51)의 일부가 노출되어 있는 상태를 도시하였다.

그 후, 제2 마스크(55)와 제1 마스크(51)를 이용한 에칭(예를 들면 반응성 이온 에칭) 기술에 의해, TMR 소자(13)와 제2랜딩 패드(34)를 접속하기 위한 접속 배선(16)을, 도전층이 되는 예를 들면 반강자성체층(131)과 자화 고정층(132)에 의해 형성한다. 따라서, 이 실시 형태로서는, 접속 배선(16)을 형성하기 위한 도전층은 반강자성체층(131)과 자화 고정층(132)으로 구성된다.

또, 접속 배선(16)은, 반강자성체층(131)만을 도전층으로서 이용하여 형성하는 것도 가능하고, 또한, 반강자성체층(131)를 기초로, 예를 들면 루테늄, 구리, 크롬, 금, 은 등으로 형성되는 금속층(도시하지 않음)을 형성하는 구조를 채택하며, 그 금속층과 반강자성체층(131), 혹은 이러한 층들 및 자화 고정층(132)까지도 포함시켜 도전층으로서 접속 배선(16)을 형성해도 좋다. 그 후, 상기 제2 마스크(55)를 기지의 레지스트 제거 기술에 의해서 제거한다. 이 때, TMR 소자(13)는 제1 마스크(51) 및 절연막 측벽(53)에 의해서 덮여져 있기 때문에, 레지스트 제거시 예를 들어, 산소가 발생하였다고 해도, 터널 절연층(133) 상하의 강자성체막이 산화되어 터널 절연층(133)이 두텁게 형성되는 것이 방지된다.

다음에, 도 2a에 도시한 바와 같이, 제3 절연막(43)상에, TMR 소자(13), 접속 배선선(16) 등을 덮는 제4 절연막(44)을 형성한다. 이 제4 절연막(44)은, 예를 들면 CVD법 혹은 PVD법에 의해서, 산화 실리콘 혹은 산화 알루미늄 등으로 예를 들면 200 nm의 두께로 형성된다. 그 후, 화학적 기계 연마(CMP)에 의해서 제4 절연막(44) 표면을 평탄화 연마하여, TMR 소자(13) 상의 제1 마스크(51)의 상면을 노출시킨다. 여기서는, 제1 마스크(51)의 에칭 마스크층(512) [상기 도면1b 참조〕를 제거하여, 도전층(511) 상면이 노출되도록 연마를 행하였다. 에칭 마스크층(512)이 플라즈마 CVD 질화 실리콘으로 형성되면, 이 표면이 노출되도록 연마한 후, 제4 절연막(44)에 대하여 선택비가 높은 에칭 조건, 예를 들면 CF₄, SF₆를 이용하여 선택적으로 제거해도 좋다. 또한 CMP에 의해서 질화 티탄 혹은 질화 탄탈로 이루어지는 에칭 마스크층(512) 상면이 노출된 상태이더라도 좋다.

또한, 주변 회로의 하층 금속층(예를 들면, 제1랜딩 패드(32)와 동층, 제2랜딩 패드(34)와 동층)과 접속하는 접속 구멍(도시하지 않음)도, 통상의 리소그래피 기술과 에칭에 따라 형성된다.

다음에, 도 2b에 도시한 바와 같이, 일반적으로 알려져 있는 배선 형성 기술에 의해서, 비트선(제2 배선)(12) 및 주변 회로의 배선(도시하지 않음), 본딩 패드 영역(도시하지 않음)을 형성한다. 이 비트선(12)은, 터널 자기 저항 소자(13)와 전기적으로 접속하며, 또한 터널 자기 저항 소자(13)를 사이에 두고 상기 기입 워드선(11)과 3차원적으로 교차하도록 형성된다. 또한, 전면에 보호막이 되는 제5 절연막(45)을, 예를 들면 플라즈마 질화 실리콘막으로 형성한 후, 본딩 패드부를 개구하여 자기 메모리 장치의 웨이퍼 프로세스를 완료시킨다.

상기 설명한 실시 형태로 설명한 바와 같이, 상기 제1 마스크(51)는, 후에 형성되는 비트선(12)과 TMR 소자(13)를 접속하는 컨택트에 이용할 수 있다. 한편,상기 제1 마스크(51)를 산화막 혹은 질화막으로 형성하고, 제4 절연막(44)의 일부로서 이용하여도 좋다. 이 경우에는, 비트선(12)을 TMR 소자(13)에 접속하는 접속 구멍을 형성할 필요가 있다. 또는, 접속 배선(16)을 형성한 후에 제1 마스크(51)를 제거해도 좋다. 이 경우에는, 상기 실시 형태보다도 TMR 소자(13)에 비트선(12)을 접근시킨 상태로 형성하는 것이 가능하게 되어, 비트선(12)에 의한 기입이 더욱 용이하게 된다.

상기 제조 방법에서는, 접속 배선(16)을 형성할 때에, TMR 소자(13)의 표면에는 제1 마스크(51)가 형성되며, 또한 TMR 소자(13)의 측벽에는 절연막 측벽(53)이 형성되어, 이들의 막으로 TMR 소자(13)가 덮여져 있다. 그 때문에, 제2 마스크(55)의 오정렬에 의해서, TMR 소자(13) 상의 제1 마스크(51) 표면이 노출된다고 해도, 에칭은 제1 마스크에 의해 정지되어, 그 이상은 진행하지 않는다. 이 결과, 접속 배선(16)의 TMR 소자(13)측 단부는 소위 자기-정렬 방식으로 형성되는 것으로 된다. 즉, 접속 배선(16)을 형성하기 위해서 형성되는 제2 마스크(55)의 TMR 소자(13) 측은, 정렬 마진을 기대하고 설계할 필요가 없다. 따라서, 정렬 마진을 기대할 필요가 없는 만큼만, 셀 사이즈를 축소하는 것이 가능하게 된다.

또한, 상기 실시 형태에서는, TMR 소자(13)의 측면에 절연막 측벽(53)을 형성하였지만, 자기 정렬 방식으로 접속 배선(16)을 형성한다고 하는 목적에서는, 절연막 측벽(53)을 생략하는 것도 가능하다. 이 절연막 측벽(53)은, 그 후의 층간막이 되는 제4 절연막(44)을 형성할 때에, TMR 소자(13)의 측벽을 산화성 분위기에 노출되게 하지 않는다고 하는 효과가 있다. 즉, TMR 소자(13) 중, 터널 절연층(133)의 상하로 형성되어 있는 강자성체로 이루어지는 자화 고정층(132) 및 기억층(134)이 산화하여, 0.5 nm∼5 nm 정도의 매우 얇은 막 두께로 형성되어 있는 터널 절연층(133)의 막 두께가 증가하지 않도록 하고 있다. 그 때문에, 터널 절연층(133)의 막 두께는 부분적으로도 변동하는 것은 없다.

상기 자기 메모리 장치의 제조 방법에 따르면, 도 2b에 도시된 바와 같은 본 발명의 자기 메모리 장치(1)가 구성된다. 이 자기 메모리 장치(1)에서는, 터널 자기 저항 소자(13)를 하층의 도전체, 예를 들면 판독 트랜지스터의 확산층(도시하지 않음)에 제1, 제2 컨택트(31, 33), 제1, 제2랜딩 패드(32, 34) 등을 개재하여 접속시키기 위해서 이용되는 접속 배선(16)은, 그 TMR 소자(13)측 단부가 TMR 소자(13)와 동 형상으로, 또한 TMR 소자(13)상에 형성된 제1 마스크(51)의 형상이 전사된 상태로 형성되어 있다. 따라서, 접속 배선(16)을 형성할 때에 형성되는 제2 마스크(55)는, TMR 소자(13)상에 형성된 제1 마스크(51)의 형상으로 적어도 중첩되도록 형성하면 된다. 이 때문에, 접속 배선(16)의 TMR 소자(13)측의 단부에서는 정렬 마진을 기대하고 설계할 필요가 없다. 따라서, 그 정렬 마진만큼만, 셀 면적을 축소하는 것이 가능하게 된다. 이 정렬 마진은, 주로 노광 장치의 정렬 마진 및 에칭 정밀도에 기인한다.

본 발명은 전술한 바람직한 실시 형태의 상세한 설명에 제한되지 않는다. 본 발명의 권리 범위는 첨부된 특허청구범위에 의해 한정되며, 따라서 청구범위의 권리 범위 내에서 모든 변화 및 수정이 본 발명에 의해 채택되어야 한다.

본 발명은 정렬 마진, 가공 치수 변동 등을 기대하는 필요가 없는 만큼만, 셀 사이즈를 축소하는 것이 가능하게 되기 때문에, 지금까지 이상으로 고집적 MRAM을 제조하는 것이 가능하게 되는 작용 효과를 나타낸다.

Claims

제1 배선을 형성하는 단계;

강자성체들 사이에 샌드위치된(sandwiched) 터널 절연층을 포함하고, 상기 제1 배선과 전기적으로 절연된 터널 자기 저항 소자를 형성하는 단계; 및

상기 터널 자기 저항 소자와 전기적으로 접속되는 제2 배선을 형성하는 단계를 포함하는 자기 메모리 장치의 제조 방법으로서,

상기 제1 배선을 형성한 후 및 상기 터널 자기 저항 소자를 형성하기 전에, 상기 터널 자기 저항 소자를 하층의 배선에 접속시키기 위한 도전층을 형성하는 단계;

상기 터널 자기 저항 소자를 형성하는데 사용되는 제1 마스크를 형성하는 단계;

상기 터널 자기 저항 소자를 형성한 후, 상기 터널 자기 저항 소자를 상기 하층의 배선에 접속시키기 위한 배선을 형성하는데 사용되는 제2 마스크 - 상기 제2 마스크는 상기 제1 마스크에 부분적으로 또는 전체적으로 중첩됨 - 를 형성하는 단계; 및

상기 제1 마스크와 상기 제2 마스크를 이용하여 상기 도전층을 가공하여, 상기 터널 자기 저항 소자를 상기 하층의 배선에 접속시키기 위한 접속 배선을 형성하는 단계를 포함하는, 자기 메모리 장치의 제조 방법.
제1항에 있어서, 상기 터널 자기 저항 소자의 측면들에, 상기 도전층을 가공할 때의 마스크가 되는 절연막 측벽들을 형성하는 단계를 포함하는, 자기 메모리 장치의 제조 방법.
불휘발성 자기 메모리 장치로서,

제1 배선;

상기 제1 배선과 3차원적으로 교차하는 제2 배선; 및

상기 제1 배선과 전기적으로 절연되며, 상기 제2 배선과 전기적으로 접속되며, 상기 제1 배선과 상기 제2 배선 사이의 교차 영역내의 강자성체 사이에 샌드위치된(sandwiched) 터널 절연층을 포함하는 터널 자기 저항 소자를 포함하며,

상기 강자성체의 스핀 방향이 평행 혹은 반평행인지에 따라 저항값이 변화하는 것을 이용하여 정보를 기억하고,

상기 터널 자기 저항 소자를 하층의 도전체에 접속시키는데 이용되는 접속 배선의 상기 터널 자기 저항 소자측의 일단은, 상기 터널 자기 저항 소자와 동일한 형상으로 형성되며, 상기 터널 자기 저항 소자상에 형성된 마스크 형상이 전사된 상태로 형성되어 있는, 불휘발성 자기 메모리 장치.