TWI228327B - Method of manufacturing magnetic memory device, and magnetic memory device - Google Patents

Method of manufacturing magnetic memory device, and magnetic memory device Download PDF

Info

Publication number
TWI228327B
TWI228327B TW092109744A TW92109744A TWI228327B TW I228327 B TWI228327 B TW I228327B TW 092109744 A TW092109744 A TW 092109744A TW 92109744 A TW92109744 A TW 92109744A TW I228327 B TWI228327 B TW I228327B
Authority
TW
Taiwan
Prior art keywords
wiring
photomask
layer
tunnel
forming
Prior art date
Application number
TW092109744A
Other languages
English (en)
Other versions
TW200400656A (en
Inventor
Makoto Motoyoshi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200400656A publication Critical patent/TW200400656A/zh
Application granted granted Critical
Publication of TWI228327B publication Critical patent/TWI228327B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Description

1228327 玖、發明說明: 發明所屬之技術領域 , 本發明涉及一磁性記憶體裝置和製造該裝置的方法,特 別涉及一種製造非揮發性磁性記憶體裝置的方法,且該磁 性記憶體裝置,利用強磁性材料的電阻構成一隧道磁致電 阻裝置(之後稱為TMR裝置)的現象來記錄資訊,會根據旋 轉方向是平行或逆平行而跟著改變。 快速普及的資訊通信設備中,特別是個人化的小型設備 ,例如像個人數位助理,構成這些設備的像記憶體裝置和 邏輯裝置等裝置,都需要較高的效能,例如像較高的整合 力、較高的操作速度和較少的電力耗損。特別是,在電腦 普遍存在的時代中,非揮發性記憶體被視為不可或缺的裝 置。 非揮發性記憶體可以保護重要的個人資料,即使當例女 ,私力來源耗盡或發生問題時,或伺服器和網路因異常而 中斷時。因此,非揮發性記憶體密度和容量的提高,因該 記憶體能夠取代硬碟和«機的技術,而變得越來越重要 硬碟和_機就本f上而言,因其可移動零件的存在, 在大小方面無法縮小。 除此之外’當最近可攜式設備,已設計為把不必要的電 路=塊置人待機狀態中以儘可能減少電力耗損的時候,如 =非揮發性記憶體當作高速網路記憶體和高容量儲 時,就可以防止電力耗損和記憶體浪費等問題。 此外如果可以實現高速高容量非揮發性記憶體,開啟電
84635.DOC 1228327 源時立即起動裝置的所謂的立即啟動(instant-〇N)功能,就 可以達成。 先前技術 傳統上已知的非揮發性記憶體包括快閃記憶體,使用一 半導體,以及FRAM(鐵電隨機存取記憶體),使用一鐵電材 料。但是’快閃記憶體具有瑕戚,其寫入速度很慢,只有 大約以微秒計的速度。另一方面,FRAM具有1012到1014 的倍數的複寫能力,這表示其持續性不足以完全取代靜態 Ik機存取記憶體和動態隨機存取記憶體。此外,已經有人 指出鐵電材料的電容器要進行微處理是很困難的。 受到世人注意、不具有上述缺點且可當作非揮發性記憶 體的記憶體,是被稱為MRAM(磁性的隨機存取記憶體)的 磁性記憶體。MRAM在剛開始時,是在j· μ. Daughton的
Thin Solid Films 中第 216 卷(1992)、第 162-168 頁的報告中 ’係以旋轉閥為基礎使用AMR(各向異性磁子電阻)效應, 或是在D. D. Tang等人的IEDM技術文摘(1997)、第995-997 頁的報告中’使用GMR(龐大的磁子電阻)效應。但是,這 些MRAM具有缺點,由於負載的記憶體單元電阻低到丨〇到 1 00Ω ’因此每位元電力耗損在讀取資料時是很大的,而且 很難達到較高的容量。 另一方面’至於TMR(隧道磁子電阻)效應,以前曾有的 缺點是’電阻變化係數不超過室溫丨到2%,如R. Meservey 等人在「物理學報」第238卷(1994)、第214-217頁的報告 中所述。但是,近幾年來,電阻變化係數已達到約2〇 %的
84635.DOC 1228327 程度,如 Τ· Miyazaki 等人在「J. Magnetism & Magnetic
Material」第139卷(1995)、L231報告中所述,因而讓人注 意到使用TMR效應的MRAM。 MRAM的結構很簡單,能夠很容易的增加整合度,而且 ’由於記綠由磁性力矩的旋轉執行,一般預測其具有極大 倍數的複寫能力。至於在MRAM中的存取時間,預期其速 度會很快,且操作速度已達到1〇〇 MHz,如R. Scheuerlein 等人在「ISSCC 技術文摘」(ISSCC Digest of Technical ?3卩6^)(200〇年2月)第128-129頁的報告中所述。 接下來,將參見圖3和4中所顯示的製造步騾斷面檢視圖 ’根據相關的技術來描述一種製造MRAM的方法。圖3和4 主要說明隱道磁致電阻裝置的形成,以及一種形成用於連 接隨道磁致電阻裝置至該裝置下方側提供的一導體層之連 接接線的方法。 如圖3 A所示,用於覆蓋一讀取電晶體(未顯示)的一第一 絕緣膜41形成,而且用於連接至讀取電晶體擴散層(未顯示) 的一第一接點3 1在第一絕緣膜41上形成。此外,用於連接 至第一接點3 1的一感測線1 5、一第一著陸墊32,以及類似 裝置在第一絕緣膜41上形成,而且覆蓋這些元件的一第二 絕緣膜42形成。第二絕緣膜42的表面利用化學機械磨光平 面化,而第一絕緣膜42以700 nm的厚度留在感測線和第 一著陸墊32上。此外,由P_SiN薄膜組成的光罩層(未顯示) 是20 nm的厚度的結構。 構成第三絕緣膜43下方層的絕緣膜43 1在光罩層上形成
84635.DOC 1228327 。具有凹槽接線結構的寫入字元線1 1,和連接到第一著陸 墊32的一第二接點33和一第二著陸墊34,在絕緣膜43 1上形 成。寫入字元線11和第二著陸塾34在絕緣膜43 1的表面上曝 光。覆蓋寫入字元線11的絕緣膜432,藉由建置5〇 nm厚度 的氧化銘,在絕緣膜43 1上形成。因此,絕緣膜1和絕緣 膜4 3 2構成第二絶緣膜4 3。在第二著陸整3 4上的絕緣膜4 3 2 具有一通路孔433,可用於建立要形成的TMR裝置和第二 著陸墊34之間的連接。 由強磁性材料形成的一阻障層(未顯示)、一反鐵磁材料 層131、·一磁化固定層132,由強磁性材料形成的一隧道絕 緣層133、一儲存層134以及一覆蓋層135,利用ρν〇(物理 汽相沉積)技術,在具有包含通路孔433的上述結構的第三 絕緣膜43上,從下方層開始以此順序依序形成。 然後,如圖3B所示,利用反應離子蝕刻技術以一光阻將 覆蓋層135蝕刻為一光罩,光阻變成灰之後,利用覆蓋層135 當作光罩,蝕刻從儲存層134到隧道絕緣層133中間部份的 範圍,以形成一TMR裝置區域14。蝕刻的終點設定在隧道 絕緣層133。雖然未顯示’隨道絕緣層133的氧化㈣膜, 留存在除了 TMR裝置區域14以外的其他區域。包含氯(^) (例如,氣氣(Cl2)、三氯化石朋_3)等)的函素氣體或藉由將 氨(NH3)加入一氧化碳(C0)所製備的混合氣體,可用2當作 蝕刻氣體。在執行蝕刻時,設定蝕刻狀況相當重要,藉由 將在隧迢絕緣層133上由強磁性材料形成的儲存層及 隧道絕緣層133的氧化鋁之間的蝕刻選擇性比古 向為不小
84635.DOC 1228327 於ι〇的值,或藉由調低蝕刻速度,使該蝕刻在隧道絕緣層 1 3 3的薄氧化鋁薄膜上停止。 接下來,如圖3C所示,剩餘的隧道絕緣層(未顯示)、由 強磁性材料層組成為較下方層的磁&固定層132、反鐵磁材 料層131和阻障層(這個圖中未顯示),利用反應離子蝕刻技 術以光阻當作光罩來蝕刻,以及—連接接線16形成。之後 ,移除抗蝕光罩。 隨後,如圖4Α所示,一第四絕緣膜44藉由在絕緣膜“上 建置厚度300 _的矽氧化膜形&,以利用一電漿cvd方法 覆蓋該TMR裝置13、連接接線16等等,之後,該第四絕緣 膜44具有利用光阻當做光罩以乾蝕刻法達到TMR裝置13 的一連接孔441。除此之外,用於連接周邊電路較下層接線 (與用於基板和TMR裝置之間連接的著陸墊同一層)的連接 孔(在這個圖中省略)也會形成。 然後,如圖4B所示,穿過連接孔441連接到tmr裝置13 的位元線12、周邊電路(這個圖中未顯示)的接線和一悍接 塾區(在這個圖中省略)’利用—標準接線成形技術形成。 此外’ 一第五絕緣膜45 ’藉由在覆蓋位元線12的帛四絕緣 膜44的整個表面上建置一電聚氮切薄膜而形成,而且之 後焊接塾區部份(未顯示)被打開,即完成⑶晶圓流程。 在這個I k方法中’如圖5所示,由於用於形成裝 置區域的光罩圖案71(由有兩點的鏈結線所表示)以及用於 形成連接接線、尺寸分散等的光罩圖案72之間發生對齊錯 誤,必須將光罩圖案72設定為大於光軍圖案71乘上〜=
84635.DOC -9- 1228327 變更磁仆 、 方向)有很大的影響,用於形成TMR裝置連接接線 的先| pj ^ 回衣72 ’其大小必須設定成可覆蓋大於丁MR裝置i 3 ' 知光罩對齊錯誤、尺寸分散等因素都考慮在 内。 因此,由於單元大小會很大,導致無法提升整合的程度 k圖6中可以很清楚的發現,在位元線12配置方向上的單 一大i放大Δχ,在寫入字元線丨丨配置方向上的單元大小放 大Δχ x2,後者與位元線12以三度空間成直角排列。 發明内容 因此,本發明的目標是要提供一種製造磁性記憶體裝置 勺方法以居磁性記憶體裝置,利用這種裝置,就不必固 定用於形成TMR裝置13連接接線16的光罩圖案之尺寸邊 界,並且可以縮小單元尺寸。 本發明屬於一種製造磁性記憶體裝置的方法以及該磁 性S fe體裝置’該裝置將製造成可達到上述的目標。 根據本發明的一觀點,提供一種製造磁性記憶體裝置的 方法,包括以下步驟:形成一第一接線;形成一隧道磁致 電阻裝置,包括一隧道絕緣層夾在強磁性材料之間,並且 與第一接線電絕緣;以及形成一第二接線,電連接至該隨 道磁致電阻裝置,並以三度空間方式與第一接線交錯,其 間有該隧道磁致電阻裝置;其中該方法包括以下步驟··形 成一導電層,用於連接隧道磁致電阻裝置至一下方層接線 ,在第一接線形成之後和在隧道磁致電阻裝置形成之前; 形成具有一光罩形狀的第一光罩,在形成隧道磁致電阻裝 84635.DOC -11 - 1228327 置時’用於隨道磁致電阻裝置上的隧道磁致電阻裝置;形 成用於形成一接線的第二光罩,用於連接隧道磁致電阻裝 置至下方層接線,同時導致第二光罩的一部份與該第一光 罩重疊,以致於在隧道磁致電阻裝置形成之後,第一光罩 變成在接線某一末端上的光罩;以及利用第一光罩和第二 光罩處理導電層,以致藉此形成一連接接線,用於連接隧 道磁致電阻裝置至下方層接線。 在上述製造磁性記憶體裝置的方法中’在形成連接接線 時,具有該光罩形狀以形成該隧道磁致電阻裝置的第一光 罩,在傻道磁致電阻裝置的表面上形成,以及該第二光罩 形成,同日寺導致第二光罩的一部份與第一光罩重4,以致 該第一光罩在連接接線的一末端上構成一蝕刻光罩。因此 ,即使隧道磁致電阻裝置上第一光罩的表面,在錯誤的第 -光罩光罩對齊下曝光,#亥彳也不會進行到該裝置的下方 層。因此,在隧道磁致電阻裝置側上連接接線的末端部份 ’以自我對齊的方式形成。也就是,在形成第二光罩時, 不需要設計成允許在第二光罩隧道磁致電阻裝置側上的對 齊邊界、尺寸分散等等。⑽,有可能減少單元大小,小 到不需要有對齊邊界、尺寸分散等,以致^可以製造出整 合度大於傳統MRAM的MRAM。 正 根據本發明的另-觀點,提供-種非揮發性磁性記憶體 汾置g括 第—接線’―第二接線以三度空間方式與 弟接線父錯;以及一隨道磁致電阻裝置,該裝置與第一 接線電絕緣’係以電連接至該第二接線,&包括—隧道絕
84635.DOC -12· 1228327 =’夾在強磁性材料之間,該強磁性材料位於第一接線 接線之間的交又區域上;根據強磁性材料的旋轉方 二疋千行或逆平行,利用電阻的改變執行資訊的儲存;其 在接線裝置隨道磁致電阻裝置側上的—端,用來將該随 通磁致電阻裝置連接至相關裝置下方側上的導體,形成斑 陡運磁致電阻裝置有相同的形狀,並處於將在隨道磁致電 阻裝置上形成的光罩形狀轉變為該形狀的狀態。 在上述磁性記憶體裝置中,在接線隧道磁致電阻裝置側 上的末崎邵份,用來將該隧道磁致電阻裝置連接至相關 裝置下方側上的導體,形成與隧道磁致電阻裝置有相同的 形狀,並處於將在隧道磁致電阻裝置上形成的光罩形狀轉 變為該形狀的狀態。因此,在形成接線時形成的光罩,形 成為至少能夠與在隧道磁致電阻裝置上形成的光罩形狀重 璺以致不需要允許在接線隧道磁致電阻裝置側上的末端 部份處形成對齊邊界、尺寸分散等。因此,可以減少單元 區域,範圍像對齊邊界、尺寸分散等等。因此,有可能提 供較傳統MRAM要高的整合度給MRAM。附帶一提,對齊 邊界主要從曝光裝置和蝕刻準確度的對齊邊界發生。 從以下說明和所附之申請專利範圍,以及顯示本發明較 佳具體實施例之附圖,將可更明白本發明的上述及其他目 的、功能及優點。 實施方式 現在’根據本發明製造磁性記憶體裝置方法的具體實施 例’將參見圖1和2所顯示的製造步驟剖面圖來加以描述。
84635.DOC -13- 1228327 如圖1 A所tf,用於覆蓋—讀取電晶體(未顯示)的一第一 ’吧讀4丨形成,而且連接至讀取電晶體擴散層(未顯示)的 一第一接點31在第-絕緣膜41上形成。此外,連接至第一 接點31的一感測線15、—第一連接塾32,以及類似裝置在 第一絕緣膜41上料,而且覆蓋這些元件的一第二絕緣膜 42形成。在形成該第二絕緣膜42時,一 p_TE〇s(四乙氧基 矽:k )艇形成,厚度為例如丨〇〇 nm,採用的方法為例如電漿 丁EOS-CVD方法,接著—_膜形成,厚度為_ _,採 用的方法為高密度電槳CVD(化學汽相沉積)方〉去,以及, 另外,一P-TEOS膜形成厚度為例如12〇〇nm,採用的方法 為電漿TEOS-CVD方&。之* m缘膜42利用化學機 械磨光拋光及平面仆,r_ 叨弟一、.,巴%膜42以例如700 nm白勺 厚度留在感測線(未顯示)、第—著陸塾(未顯示)等之上。此 外 > 由卜⑽薄脱組成的光罩層(未顯示)厚度為例如20 nm ’採用的方法為電漿CVD方法。 、接下來,一通路孔(未顯示)在感測線15和第一著陸墊32 =上的光罩層猎由微影技術和蝕刻技術形成。隨後,構成 第三广緣膜43下方層的絕緣膜43}在光罩層上形成。如絕緣 莫1使用厚度例如500 nm所組合的p_TE〇s薄膜。接下 ,^具有凹槽接線結構的寫入字元線(第一接線)1 1,在絕 彖膜43 1上形成,使用已知的凹槽接線技術,以及連接到第 :連絲32的一第二接點33和-第二連接塾34形成。寫入 ' 第—接點J 3和第二著陸塾3 4如下所示形成。例 如,藉由噴淚技術,一鈥(Tl)薄膜形成,厚度為1〇_,然
84635.DOC -14- 1228327 後一鈦氮化物(TiN)薄膜形成,厚度為3〇 nm,以及—銘和 0.5%銅合金組成,厚度為700 nm。之後,執行化學機械拋 光,以移除在絕緣膜431上多餘的金屬層。 隨後,藉由噴濺,用於覆蓋寫入字元線丨丨的絕緣膜432 ,藉由,例如,建置50 nm厚度的氧化鋁,在絕緣膜431上 毛成因此 弟二、纟巴緣膜4 3由絕緣膜4 3 1和絕緣膜4 3 2組 成。絕緣膜432也可以氧化鋁以外的其他絕緣材料(例如, 氧化碎’氮化碎等)形成。 接下來,絕緣膜432以一光阻(未顯示)蝕刻成一光罩,藉 由微影技術和蝕刻技術,在第二著陸墊34上提供具有連接 孔433的絕緣膜432,用於形成TMR裝置之間的連接,以及 提供該第二著陸墊34。 P延後,由強磁性材料組成的一阻障層(未顯示)、一反鐵 磁材料層131、一磁化固定層132,由強磁性材料形成的一 隧迢絕緣層133、一儲存層134以及一覆蓋層135,利用pvD( 物理汽相沉積)技術,在具有包含連接孔43的第三絕緣膜43 上’從下方層開始以此順序依序形成。 如阻障層,使用例如,氮化鈦、鈕或氮化姮。 所形成的反鐵磁材料層丨3丨,使用例如,係選自由鐵錳 ^ “鐘5金、白金鐘合金、銀鐘合金、鍺鐘合金、氧 化鈷和氧化鎳所組成之群。反鐵磁材料層1 3 1也可以當做導 包層使用,作為TMR裝置13和與之串聯的切換裝置之間的 連、、々因此,在本具體實施例中,反鐵磁材料層1 3丨用來當 做連接接線的一部份,以作為TMR裝置13和切換裝置(未顯
84635.DOC -15 - 1228327 示)之間的連結。 而磁化固定層132,可使用由例如鎳、鐵或鈷所組成的 強磁性材料,或由鎳、鐵和鈷至少其中兩種金屬所組成的 口至材料。磁化固定層1 32在製造與反鐵磁材料層1 3 1接點 的狀態中形成,而且由於在磁化固定層132和反鐵磁材料層 之門的人換父互作用,磁化固定層i 3 2有強大的單向磁 各向異性。也就是,磁化固定層132磁化方向的固定,係起 因於磁化固定層132和反鐵磁材料層131之間的交換耦合。 附帶一提,磁化固定層132可具有一結構,其中一 ^電 層係夾在磁性層之間。例如,在一第一磁化固定層中,導 體層以反鐵磁性與—磁性層連接,以及_第二磁化固定層 ,以此順序依次從反強磁材料層⑶侧堆疊。磁化固定層132 可’、有、、、’構,其中堆叠有至少三個強磁性材料層,有導 體層位於其之間。而該導體層,可使用例如m 、金、銀等元素組成。 隧道絕緣層U3可用來中斷儲存層m和磁化固定層132 (間的磁性輕石,並准許隨道電流流動。因此,通常使 用0.5到5 nm厚度的氧化銘來當作隨道絕緣層1化但是, 也可使用例如,氧化鎂、氧化 矽、IlM化# 一 虱化鋁、氮化鎂、氮化 =化銘、聽化鎂或氮氧切。由㈣道絕緣層⑴ 有〇_5到5 nm非常小的厚度,該 ,s . 田ALD(原子層沈積)方法 形成。另外,隧道絕緣層133藉 读Μ,缺β ^、、 田"歲由例如鋁的金屬膜所 建構…、後使琢金屬薄膜接受電漿氧化# 或虱化而形成。 而儲存層134,可使用由例如錄、 % 鐵或鈷所組成的強磁
S4635.DOC -16- 1228327 性材料形成,或由鎳、鐵和姑至少其中兩種金屬所組成的 ’才料倚存層13 4所具有的特性’可使它的磁化方向” 根據卜應用石H ~,相對於磁化固定層1 3 2,變為平行或 平行。 覆蓋層1 3 5且右· w & ,、有以下功能:避免在TMR裝置和用於1他 體裝置連接接線之間的交互擴散、降低接觸阻力和避免 儲存層1 3 4的氧|。$ a ^ , 遇吊,覆蓋層1 35由這類材料如銅、氮 化钽,姮和氮化鈦所形成。 人 此外」一罘一光罩的導電層511在覆蓋層135上形成,利 用居'度為例如5 0 n m g aa / f > a 、 50nm厗的例如钽或氮化钽組成,並採用例如 CVD万法。接下來,—姓刻光罩層512形成,利用厚度例如 〕〇_厚的電漿CVD氧化膜或電漿cvd氮化矽建構而成,使 用在万法為例如,噴賤技術。導電層5"還可使用 鶏代替鈕或氮化鈕等這類導體形成。 乳化 然後’如圖1B所示,藉由微影技術和蝕 鐵姓刻)技術,藉由一光阻 ⑴典功 凡I丑田作先罩(未頭+ ),形成第— 罩的多層薄軸刻光罩層512至反鐵磁材料層丨 刻™R裝置13(無功離子㈣),首先_光罩層512,= 蝕刻導電層5 u,以形成該第—光罩5 i。 Γ卜^刻覆蓋層135°之後’移除上述的光阻。然後 ,藉由第一光罩5 1當做一姓列 > 置. 、、、 J先罩,蝕刻從儲存層】34掘石丨 到磁化固定層1 32的多展签γ 排列 W的夕層溥腠,以形成丁 mr裝置U。 蝕刻中,最後結束點設定為蝕刻社 在此 鐵磁材料層丨3丨範圍的中間點。 3 土民 田作乾例,蝕刻的终
84635.DOC -17- 1228327 ”占汉足在隧道絕緣層丨3 3的中點。所謂的蝕刻氣體,可使用 包含氯(C1)或嗅(Br)(例如,氯氣(cl^、三氣化硼(Bci^、 HBr等)的齒素氣體,或藉由將氨(NH3)加入一氧化碳(C0) 所製備的混合氣體。 附f 一提’在處理蝕刻光罩層512之後或在處理第一光 罩5 1之後,可執行光阻的移除。在這個情況下,蝕刻該覆 盍層135時’蝕刻第一光罩51的蝕刻光罩512。藉由這類操 作’由於隨道絕緣層133覆蓋有儲存層134,即使氧在光阻 移除時產生’仍有可能排除在隧道絕緣層1 33介面上的強磁 性材料層可能受到氧化、因而使所形成的隧道絕緣層133 比較厚的問題。 接下來’當做側壁的電漿氮化矽薄膜,在覆蓋TMR裝置 13的情況下,藉由電漿CVD方法建構在整個表面上。另外 ,一氧化鋁薄膜藉由噴濺建構在整個表面上。然後,建構 的薄膜回蝕,留下在TMR裝置13側表面上的薄膜,藉此形 成側壁53。 fk後如圖1 c所示,用於形成一連接接線以作為TMR裝 置13和第二著陸墊34之間連結的第二光罩55形成。第二光 罩55利用微影技術由例如光阻形成,使得至少一部份的第 一光罩55與TMR裝置13上的第一光罩51重疊,以致於tmr 裝置13變成在連接接線某一端上的蝕刻光罩。在這種情況 下,即使第二光罩55與需要的位置交錯且第一光罩51的一 部份暴露,也不會有問題。除此之外,第一光罩51可完全 地覆盍第二光罩55。在附圖中,有顯示第一光罩51的一部
84635.DOC -18- 1228327 份暴露的情況。 <後,精著蝕刻(例如,無功離子蝕刻)技術使用第二,光 罩55和第—光罩51、用於TMR裝置13和第二著陸塾34之間 連結的連接接線1 6,利用槿成導泰厣砧 , 』稱成’私層的,例如,反鐵磁材 料層m和磁化固定層132形成。因此,在本具體實施例中 ’形成連接接線1 6的導電層由反鐵磁材料層丨3丨和磁化固定 層132所組成。 附帶一提,連接接線16也可以僅利用反鐵磁材料層ΐ3ι 田做導、電層形&。除此之外,可以採用—結構,其中由例 如,釕、銅、鉻、金、銀或類似材料組成的一金屬層(未顯 示),初步形成為用於反鐵磁材料層131的下方層,以及金 屬層和反鐵磁材料層131,或這些層和磁化固定層132用來 形成一導電層,藉此形成該連接接線16。之後,第二光罩 55藉由一已知光阻移除技術移除。在這種情況下,由於 TMR裝置13由第一光罩51和絕緣膜側壁53所覆蓋,因此, 即使氧在光阻移除時產生’仍可以排除在隧道絕緣膜丨3 3 上下兩側上強磁性材料薄膜受到氧化以致增加該隧道絕緣 層1 3 3厚度的問題。 接下來,如圖2A所示,覆蓋TMR裝置13、連接接線16等 的一第四絕緣膜44,在第三絕緣膜43上形成。形成的第四 乡巴緣膜44 ’藉由建構厚度例如2〇〇 nm的氧化;?夕或氧化銘或 類似材料,採用例如CVD方法或PVD方法。之後,第四絕 緣膜44表面由化學機械拋光(CMP)平面化,揭露在TMR裝 置13上第一光罩51的上表面。此時,移除並拋光第一光罩 84635.DOC -19- 1228327 51的姓刻光罩層512(參見_),以便揭露導電層511的上 表面。其中姓刻光罩層512由電衆cvd氮切形^藉由抛 先暴路相關層的表面後,触刻光罩層512可相對於第四絕緣 膜44以高選擇比例按姓刻狀況選擇性地移除,例如,藉由 CF4或SF6的使用。除此之外’可採用藉由cMp暴露由氮化 鈦或氮化鈕形成的蝕刻光罩層5丨2上表面的狀況。 ,外二用於連接周邊電路的下層金屬層(例如,相同的層 如卜著㈣32 ’相同的層如第二著陸塾%的連接孔(未 顯示)也利用一般的微影技術和蝕刻形成。 隨後,如圖2B所示,位元線(第二接線)12、周邊電路的 接線(未顯示)和焊接塾區(未顯示),由-般熟知的接線·成形 技術开/成位元線12電連接到隧道磁致電阻裝置1 3,以致 /成乂 一度工間方式與寫入字元線! i交錯,其間有該隧道 兹致包阻裝置13。此外’做為保護層的第五絕緣膜^在整 個區域上开7成,藉由建構例如一電漿氮化碎薄膜,且焊接 墊區邵份打開’以完成磁性記憶體裝置的晶圓流程。 如在上述具體實施例中曾描述,第一光罩51可用於稍後 將形成的TMR裝置13和位元線12之間連結的接點。另一方 面第光罩51可由一氧化膜或一氮化物薄膜組成,並可 當作第四絕緣膜44的一部份使用。在這個情況下,提供一 連接孔以連結位元線12*TMR裝置13是必要的。另一方面 第光罩5 1可在連接接線1 6形成之後移除。在這個情況 下’有可能形成比較在上述的具體實施例中更靠近TMR裝 置13的位兀線12,且進一步地有助於位元線12的寫穿。
84635.DOC -20- 1228327 在上述製造方法中,在形成連接接線16時,第一光罩5 ! 在丁 MR裝置13的表面上形成,絕緣膜側壁幻在丁“尺裝置η 的側壁上形成,而且TMR裝置13覆蓋有這些薄膜。因此, 即使在TMR裝置13上第一光罩51的表面,由於第二光罩乃 的對齊錯誤暴露,蝕刻由第一光罩5 1停止,且不會再繼婧 進行。因此,在TMR裝置13側上連接接線的末端部份,以 自我對齊的方式形成。也就是,當考慮到用於形成連接接 線16所形成的第二光罩55 TMR裝置13侧上的對齊邊界的 時候,則不必設計該單元。因此,單元大小可以減少,減 少的尺寸相當於不需要允許的對齊邊界。 除此之外,當絕緣膜側壁53已經在上述具體實施例tmr 裝置1 3的側表面上形成時,為了以自動對齊方式形成連接 線16,絕緣膜側壁53可加以省略。絕緣膜側壁53的功效為 •在做為内層薄膜的第四絕緣膜44形成時,使TMR裝置j 3 的側壁不會暴硌在氧化環境下。也就是,它排除tMR裝置 13’在隧迢絕緣層133上下兩側上由強磁性材料形成的磁化 固定層132和儲存層134,可能會受到氧化,導致具有非常 小薄膜厚度0.5至5 nm的隧道絕緣層} 33的膜厚度增加的問 題。因此,隧道絕緣層133的薄膜厚度,即使局部部份也不 會變更。 根據如上所述的製造磁性記憶體裝置的方法,構成如圖 2B所示的磁性記憶體裝置丨。在這個磁性記憶體裝置1中, 用來連接隧道磁致電阻裝置13至下方層上導體的接線16, 例如,穿透第一和第二接點31和33、第一和第二著陸墊32 84635.DOC -21 - 1228327 和j4等的續取電晶體的擴散層(未顯示),使在tmr裝置} 3 側的末端部份形成與TMR裝置13相同的形狀,並處於在 TMR表置1 3上形成的第一光罩5丨形狀所轉移至的狀態。因 此,它足夠在形成連接接線16時的第二光罩55形成為至少 覆蓋有在TMR裝置丨3上形成的第一光罩5丨的形狀。因此, 當考慮到在TMR裝置13側連接接線16上末端部份的對齊 邊界的時候,丨需要設計該單元。因此,可以減少單元= 域,範圍包括對齊邊界的區域。對齊邊界主要從曝光裝置 和蝕刻準確度的對齊邊界發生。 。本發明 ’落在本 ’皆包含 本發明不限於上述較佳具體實施例的詳細内容 的範疇係由附加的申請專利範圍加以限定,所以 申請專利範圍限制同等事物内的所有變更及改變 在本發明之内。 圖式簡單說明 圖1ALC是製造步驟剖面圖,用於說明根據本發明製土 磁性記憶體裝置方法的具體實施例; 圖2A及2B是製造步驟剖面圖,用於說明根據本發明製土 磁性記憶體裝置方法的具體實施例; 衣 圖3A土 3C疋挺造步驟剖面圖,用於說明根據相關技敲^
造磁性記憶體裝置的方法; I 圖从及4B是製造步驟剖面圖,用於說明根據相關技心 造磁性記憶體裝置的方法; =^ 圖5是一般基本剖面圖’用於說明光罩圖案的對齊^吳 圖6是-配置檢視圖,用於說明™R裝置的連接二ό
84635.DOC -22- 1228327 對齊邊界;以及 圖7是一般基本剖面圖,用於說明在形成連接接線時所 使用的光罩圖案發生對齊錯誤的問題。 圖式代表符號說明 1 磁性記憶體裝置 11 寫子兀線 12 位元線 13 隧道磁致電阻裝置 131 反鐵磁材料層 132 · 磁化固定層 133 隧道絕緣層 134 儲存層 135 覆蓋層 14 TMR裝置區域 15 感測線 16 連接接線 31 第一接點 32 第一著陸墊 33 第二接點 34 第二著陸墊 41 第一絕緣膜 42 第二絕緣膜 43 第三絕緣膜 431 絕緣膜 84635.DOC -23- 絕緣膜 連接孔 1 第四絕緣膜 連接孔 第五絕緣膜 第一光罩 ‘ 導電層 ^ Ί虫刻光罩層 膜側壁 β 第二光罩 光罩圖案 光罩圖案
-24-

Claims (1)

1228327 拾、申請專利範圍: 1·—種製造一磁性記憶體裝置的方法,包括以下步驟:1 形成一第一接線; 形成一隧道磁致電阻裝置,該裝置包括一夹在強磁性 材料之間之隧道絕緣層,並且其與該第一接線電絕緣; 以及 、, 形成一第二接線,該接線電連接至該隧道磁致電阻裝 置,並以三纟空賴與該第一接編,有該隱道磁 致5阻裝置位於其間;其中該方法包括下列步驟: 形成一導電層,用於連接該隧道磁致電阻裝置至一下 万層接線,在該第一接線形成之後和在該隧道磁致電阻 裝置形成之前; 形成具有一光罩形狀的一第一光罩,在形成該隧道磁 致電阻裝置時,用於該隧道磁致電阻裝置上的該隧道磁 致電阻裝置; 形成一第二光罩用來形成一接線,用於連接該隧道磁 致電阻裝置至一下方層接線,同時導致該第二光罩的一 部份與该第一光罩重疊,以致於在該隧道磁致電阻裝置 形成之後,該第一光罩變成在該接線某一末端上的一光 罩;以及 利用該第一光罩和該第二光罩處理該導電層,以致藉 此形成一連接接線,用於連接該隧道磁致電阻裝置至該 下方層接線。 2·如申請專利範圍第丨項之製造磁性記憶體裝置的方法,包 84635.DOC 1228327 括以下步驟: 在處理★亥導電層時,在該隨道磁致電阻裝置的側壁土 形成一絕緣膜侧壁,以做為一光罩。 3 · 一種非揮發性磁性記憶體裝置,包括·· 一第一接線,一第二接線以三度空間方式與該第一接 線交錯;以及 -隨道磁致電阻裝置,該裝置與該第一接線電絕緣, 係以%連接至菽第二接線,並包括一隧道絕緣層,夾在 強磁性材料之間’在該第—接線和該第二接線之間的交 ^ ㈣的旋轉方向是平行或逆平行,利用 乾阻的改變執行資訊的儲存;其中 接泉裝置的邊暖道磁致電阻裝置側上的—端 來將韻道磁致電阻裝置 用 體,形成具有如該隨道磁致万側上的-導 並處於軸道磁致電阻μ裝置—般的相同形狀, 裝置形狀的狀態。 上形成光罩的㈣轉變為讀 84635.DOC
TW092109744A 2002-05-01 2003-04-25 Method of manufacturing magnetic memory device, and magnetic memory device TWI228327B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002129509A JP2003324187A (ja) 2002-05-01 2002-05-01 磁気メモリ装置の製造方法および磁気メモリ装置

Publications (2)

Publication Number Publication Date
TW200400656A TW200400656A (en) 2004-01-01
TWI228327B true TWI228327B (en) 2005-02-21

Family

ID=29542886

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092109744A TWI228327B (en) 2002-05-01 2003-04-25 Method of manufacturing magnetic memory device, and magnetic memory device

Country Status (4)

Country Link
US (2) US6855563B2 (zh)
JP (1) JP2003324187A (zh)
KR (1) KR100989270B1 (zh)
TW (1) TWI228327B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
JP3931876B2 (ja) * 2002-11-01 2007-06-20 日本電気株式会社 磁気抵抗デバイス及びその製造方法
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
KR100988081B1 (ko) * 2003-04-23 2010-10-18 삼성전자주식회사 이종방식으로 형성된 중간 산화막을 구비하는 자기 램 및그 제조 방법
US20040217087A1 (en) * 2003-04-30 2004-11-04 Celii Francis G. Boron trichloride-based plasma etch
US6933155B2 (en) * 2003-05-21 2005-08-23 Grandis, Inc. Methods for providing a sub .15 micron magnetic memory structure
US6984529B2 (en) * 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7112454B2 (en) * 2003-10-14 2006-09-26 Micron Technology, Inc. System and method for reducing shorting in memory cells
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7169623B2 (en) * 2004-09-09 2007-01-30 Tegal Corporation System and method for processing a wafer including stop-on-aluminum processing
JPWO2006070803A1 (ja) * 2004-12-28 2008-06-12 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
JP4769002B2 (ja) * 2005-03-28 2011-09-07 株式会社アルバック エッチング方法
JP2006278456A (ja) * 2005-03-28 2006-10-12 Ulvac Japan Ltd トンネル接合素子のエッチング加工方法
US7635884B2 (en) * 2005-07-29 2009-12-22 International Business Machines Corporation Method and structure for forming slot via bitline for MRAM devices
WO2007109117A2 (en) * 2006-03-16 2007-09-27 Tegal Corporation Dry etch stop process for eliminating electrical shorting in mram device structures
JP4380693B2 (ja) 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
KR100809724B1 (ko) * 2007-03-02 2008-03-06 삼성전자주식회사 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
SG157992A1 (en) * 2008-07-01 2010-01-29 Showa Denko Hd Singapore Pte L Improvements in and relating to mram

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4050446B2 (ja) * 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
US6365419B1 (en) * 2000-08-28 2002-04-02 Motorola, Inc. High density MRAM cell array
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation

Also Published As

Publication number Publication date
US6972468B2 (en) 2005-12-06
KR100989270B1 (ko) 2010-10-20
KR20030086412A (ko) 2003-11-10
US20050062076A1 (en) 2005-03-24
JP2003324187A (ja) 2003-11-14
US6855563B2 (en) 2005-02-15
US20040014245A1 (en) 2004-01-22
TW200400656A (en) 2004-01-01

Similar Documents

Publication Publication Date Title
TWI228327B (en) Method of manufacturing magnetic memory device, and magnetic memory device
US7247506B2 (en) Method for producing magnetic memory device
JP5150531B2 (ja) 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
TW200306671A (en) Layout for thermally selected cross point MRAM cell
TW200926169A (en) Magnetic random access memory, manufacturing method and programming method thereof
US7352041B2 (en) Magnetic memory device
TW200826097A (en) Memory cell structure and method of manufacturing the same, and MRAM cell structure
US6630703B2 (en) Magnetoresistive memory cell configuration and method for its production
TWI252559B (en) Method for connecting magnetoelectronic element with conductive line
TWI248674B (en) Method for manufacturing a magnetic memory device, and a magnetic memory device
JP5686626B2 (ja) 磁気メモリ及びその製造方法
TWI236172B (en) Magnetic memory device and manufacturing method of magnetic memory device
JP2003218326A (ja) 磁気記憶装置およびその製造方法
JP2004146614A (ja) 磁気抵抗効果素子および磁気メモリ装置
US7068532B2 (en) Magnetic storage device, writing method for magnetic storage device and manufacturing method for magnetic storage device
JP4192075B2 (ja) 磁気記憶装置の製造方法
CN108886022A (zh) 存储元件和存储元件的制造方法
JP2007149778A (ja) 磁気記憶装置の製造方法
JP2005175374A (ja) 磁気メモリ装置及びその製造方法
JP2004158578A (ja) 磁気記憶装置及びその製造方法
JP2005064211A (ja) 磁気記憶装置およびその製造方法
TW498326B (en) Formation method of magneto-resistance RAM with magnetic tunnel junction
JP2004241672A (ja) 磁気記憶装置
JP2004235383A (ja) 磁気記憶装置の製造方法
JP2005294723A (ja) 磁気記憶装置および磁気記憶装置の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees