JP2004158578A - 磁気記憶装置及びその製造方法 - Google Patents
磁気記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004158578A JP2004158578A JP2002321758A JP2002321758A JP2004158578A JP 2004158578 A JP2004158578 A JP 2004158578A JP 2002321758 A JP2002321758 A JP 2002321758A JP 2002321758 A JP2002321758 A JP 2002321758A JP 2004158578 A JP2004158578 A JP 2004158578A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- wiring
- layer
- storage device
- magnetoresistive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Abstract
【課題】書き込み電流値がメモリセルごとにばらつくことを防止可能な磁気記憶装置を提供する。
【解決手段】磁気記憶装置は、第１方向に沿って相互に離間して配設された、情報を記録する第１、第２磁気抵抗素子を含む。第１、第２磁気抵抗素子に磁界を印加するための第１配線は第１方向に沿って配設される。第１配線からの磁界を第１、第２磁気抵抗素子に効果的に印加するための第１磁気回路は、第１配線の側面に延在し、且つ第１、第２磁気抵抗素子の間に切り欠き部を有する。
【選択図】 図３
【解決手段】磁気記憶装置は、第１方向に沿って相互に離間して配設された、情報を記録する第１、第２磁気抵抗素子を含む。第１、第２磁気抵抗素子に磁界を印加するための第１配線は第１方向に沿って配設される。第１配線からの磁界を第１、第２磁気抵抗素子に効果的に印加するための第１磁気回路は、第１配線の側面に延在し、且つ第１、第２磁気抵抗素子の間に切り欠き部を有する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気記憶装置及びその製造方法に関し、磁気回路を有する磁気記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
近時、磁気の性質を利用した磁気記憶装置が知られている。磁気記憶装置は、トンネル型磁気抵抗効果（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ、以下ＴＭＲと記載する）を利用して情報を記録する。
【０００３】
このような磁気記憶装置として、いわゆる磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、以下ＭＲＡＭと略記）がある。ＭＲＡＭは、情報の記録担体として強磁性体の磁化方向を利用した固体メモリの総称であり、記録情報を随時、書き換え、保持、読み出し等を行うことができる
図４０（ａ）は、典型的な磁気記憶装置を概略的に示す平面図および断面図である。図４０（ａ）、（ｂ）に示すように、格子状に形成された第１書き込み配線２０１と第２書き込み配線２０２との各交差点で且つこれら書き込み配線２０１および２０２との間にメモリセル２０３が設けられる。メモリセル２０３は、順次積層された固着層、トンネルバリア層、記録層により構成される。
【０００４】
情報の書き込みの際、選択メモリセル２０３の位置を通る書き込み配線２０１および２０２に電流を流す。この電流により書き込み配線２０１および２０２の交点に磁界を発生させ、この磁界によりメモリセル２０３の記録層の磁化方向を反転させる。固着層と記録層の磁化の相対的な配置が平行か反平行かにより、２進の情報が記録される。
【０００５】
記録情報の読み出しは、磁気抵抗効果を利用して行う。磁気抵抗効果とは、メモリセル２０３の電気抵抗が、メモリセル２０３を構成する強磁性体の磁化方向と電流との相対角等によって変化する現象である。この抵抗の変化をメモリセル２０３に電流を流すことにより読み取る。
【０００６】
情報を書き込む際、記録層の磁化方向を反転させるために必要な磁界（スイッチング磁界）を発生させる必要がある。この磁界を、少ない電流で効率よく発生させるために、書き込み配線２０１および２０２の周囲にキーパー層またはヨーク構造（磁気回路）を設けることが知られている（米国特許５，９４０，３１９号、米国特許５，９５６，２６７号、欧州特許ＷＯ ００／１０１７２号、特開平８−３０６０１４号）。
【０００７】
図４１（ａ）、（ｂ）に示すように、第１書き込み配線２０１の周囲に例えばバリアメタル２０４を介して高透磁率の磁性材料による磁気回路２０５が設けられる。このような構成とすることにより、書き込み配線２０１の周囲に発生した磁束を磁気回路２０５内に効率よく収束させることができる。このため、スイッチング磁界の発生に必要な電流の値（書き込み電流値）を低減できる。なお、磁気回路２０５を設けた場合、メモリセル２０３の近傍に生じる磁界は、磁気回路２０５とメモリセル２０３との間の距離に依存する。すなわち、この距離が短いほどメモリセル２０３の近傍に生じる磁界は大きくなる。
【０００８】
【特許文献１】
米国特許第５，９４０，３１９号明細書
【０００９】
【特許文献２】
米国特許第５，９５６，２６７号明細書
【００１０】
【特許文献３】
国際公開第００／１０１７２号パンフレット
米国特許第５，９５６，２６７号明細書
【００１１】
【非特許文献１】
Ｒｏｙ Ｓｃｈｅｕｅｒｌｅｉｎ， ｅｔ ａｌ．，Ａ １０ｎｓ Ｒｅａｄ ａｎｄ Ｗｒｉｔｅ Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ａｒｒａｙ Ｕｓｉｎｇ ａ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ ａｎｄ ＦＥＴ Ｓｗｉｔｃｈ ｉｎ ｅａｃｈ Ｃｅｌｌ，「２０００ ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ」，（米国），２０００年２月，ｐ．１２８−１２９
【００１２】
【非特許文献２】
Ｍ Ｓａｔｏ， ｅｔ ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｆｅｒｒｏｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ ２，ｐ．２００−２０１
【００１３】
【非特許文献３】
Ｋ Ｉｎｏｍａｔａ， ｅｔ ａｌ．，Ｓｐｉｎ−ｄｅｐｅｎｄｅｎｔ ｔｕｎｎｅｌｉｎｇ ｂｅｔｗｅｅｎ ａ ｓｏｆｔ ｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒ ａｎｄ ｈａｒｄ ｍａｇｎｅｔｉｃ ｎａｎｏ ｐａｒｔｉｃｌｅｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ ２，ｐ．１３８０−１３８３
【００１４】
【発明が解決しようとする課題】
ところで、近時、磁気記憶装置の集積度向上のための微細化によって、リソグラフィー工程の困難度は高くなっている。このため、図４２（ａ）に示すように、メモリセル２０３のサイズにばらつきが生じることがある。また、各層間の位置合わせの精度にも限界があるため、図４３（ａ）に示すように、例えば書き込み配線２０１の位置とメモリセル２０３の位置とがずれることがある。このように、メモリセル２０３のサイズのばらつき、書き込み配線２０１とメモリセル２０３との間の位置のずれにより、以下のような問題が生じる。
【００１５】
図４２（ａ）の断面図である図４２（ｂ）、（ｃ）に示すように、大きいメモリセル２０３ａは、磁気回路２０５との距離が小さい。一方、小さいメモリセル２０３ｂは、この距離が大きい。このため、書き込み配線２０１の周囲に発生した磁束２０６の大部分はメモリセル２０３ａに収束する。一方、メモリセル２０３ｂに生じる磁界は小さくなる。
【００１６】
図４３（ａ）の断面図である図４３（ｂ）、（ｃ）の場合も同様に、メモリセル２０３ｃとメモリセル２０３ｄとの間で、磁束のばらつきが生じる。
【００１７】
このように、メモリセル２０３のサイズのばらつきや位置のずれがあると、メモリセルごとに印加される磁束にばらつきが生じる。すると、書き込み電流値が、メモリセル２０３によって相違し、磁気記憶装置の歩留まりを低下させる原因となる。
【００１８】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、書き込み電流値がメモリセルごとにばらつくことを防止可能な磁気記憶装置を提供しようとするものである。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決するために以下に示す手段を用いている。
【００２０】
本発明の第１の視点による磁気記憶装置は、第１方向に沿って相互に離間して配設された、情報を記録する第１、第２磁気抵抗素子と、前記第１方向に沿って配設された、前記第１、第２磁気抵抗素子に磁界を印加するための第１配線と、前記第１配線の側面に延在し、且つ前記第１、第２磁気抵抗素子の間に切り欠き部を有する、前記第１配線からの磁界を前記第１、第２磁気抵抗素子に効果的に印加するための第１磁気回路と、を具備することを特徴とする。
【００２１】
本発明の第２の視点による磁気記憶装置の製造方法は、半導体基板の上方に第１方向に沿って第１配線を形成し、前記第１配線の側面上に第１磁気回路を形成し、前記第１配線上に、相互に離間する２つの磁気抵抗素子を形成し、前記磁気抵抗素子を覆うマスク材を形成し、前記マスク材をマスクとして前記第１磁気回路の一部を除去することにより、前記第１配線の側面上の前記第１磁気回路の前記マスク材の相互間に切り欠き部を形成する、ことを特徴とする。
【００２２】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００２３】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２４】
（第１実施形態）
図１は、本発明の第１実施形態に係る磁気記憶装置１を概略的に示す平面図である。磁気記憶装置１は、いわゆる選択トランジスタを有するタイプである。図１に示すように、第１実施形態に係る磁気記憶装置１の第１書き込み配線２は、第１方向に沿って設けられる。第１書き込み配線２は、メモリセル５に磁界を与える機能を有する。
【００２５】
第１書き込み配線２と異なる平面（図において、第１書き込み配線２より手前の面）に第２書き込み配線３が設けられる。第２書き込み配線３は、第１書き込み配線２と異なる第２方向に沿って設けられる。第２書き込み配線３は、メモリセル５に磁界を与える機能、及びメモリセル５からの情報を読み出すデータ線としての機能を有する。第１方向と第２方向とは、典型的には、ほぼ直角の関係を有する。８、９はバリアメタルである。
【００２６】
第１書き込み配線２と第２書き込み配線３との交差点で、且つ第１および第２書き込み配線２および３の間に、メモリセル５が設けられる。よって、各メモリセル５のそれぞれの実質的に同じ方向の面が、第１、第２書き込み配線２、３と面する。メモリセル５は、例えば第２書き込み配線３に沿った方向の辺が、第１書き込み配線２に沿った方向の辺より長く形成される。こうすることにより、メモリセル５の磁化方向が、第２書き込み配線３に沿って反転し易くなる。この第２書き込み配線３に沿った方向は磁化容易軸方向と呼ばれる。
【００２７】
メモリセル５として、磁気抵抗効果を用いた磁気抵抗素子が用いられる。また、磁気抵抗効果素子の１つとして、強磁性トンネル接合（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ、以下ＭＴＪと記載する）による（例えば、ＩＳＳＣＣ ２０００ Ｄｉｇｅｓｔ Ｐａｐｅｒ ＴＡ７．２参照）ＭＴＪ素子が用いられる。ＭＴＪ素子は、後に詳述するように例えば強磁性体材料等からなる固着層および記録層と、絶縁材料からなるトンネルバリア層と、が積層された構造を有する。
【００２８】
第１書き込み配線２は周囲に設けられた磁気回路６を有する。同様に第２書き込み配線３は周囲に設けられた磁気回路７を有する。
【００２９】
図２（ａ）、（ｂ）、図３（ａ）、（ｂ）は、図１に示す磁気記憶装置の断面図を概略的に示している。図２（ａ）、（ｂ）は図１のＩＩＡーＩＩＡ線、ＩＩＢーＩＩＢ線に沿った構造を概略的に示す断面図である。図３（ａ）、（ｂ）は図１のＩＩＩＡーＩＩＩＡ線、ＩＩＩＢーＩＩＩＢ線に沿った構造を概略的に示す断面図である。
【００３０】
図２（ａ）、（ｂ）、図３（ａ）、（ｂ）に示すように、基板１１の表面に、素子分離絶縁膜１２が設けられる。素子分離絶縁膜１２の相互間には、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＱが設けられる。トランジスタＱは、ソース拡散層１３、ドレイン拡散層１４、ゲート絶縁膜（図示せぬ）、ゲート電極１５により構成される。ソース拡散層１３、ドレイン拡散層１４は、相互に離間して、半導体基板１１の表面に形成される。ゲート電極１５は、ソース１３とドレイン拡散層１４との間の、半導体基板１１上に、ゲート絶縁膜を介して設けられる。
【００３１】
ソース拡散層１３の上方には配線層２１が設けられる。配線層２１の周囲には、例えばダマシン構造のバリアメタル２２が所望により設けられる。同様に、後述する各配線層は、所望により設けられるバリアメタル２２を有する。
【００３２】
配線層２１とソース拡散層１３とはプラグ２３により接続される。プラグ２３の周囲には、いわゆるダマシン構造のバリアメタル２４が所望により設けられる。同様に、後述する各プラグは、所望により設けられるバリアメタル２４を有する。
【００３３】
ドレイン拡散層１４の上方には、配線層２５が設けられる。配線層２１と配線層２５とは例えば実質的に同一のレベルに設けられる。配線層２５とドレイン拡散層１４とはプラグ２６により接続される。配線層２５の上方には、配線層２７が設けられる。配線層２７と配線層２５とはプラグ２８により接続される。
【００３４】
配線層２１の上方には、第１書き込み配線２が設けられる。第１書き込み配線２は、例えば配線層２７と実質的に同一のレベルに設けられる。第１書き込み配線２の周囲には、ダマシン構造のバリアメタル８が設けられる。バリアメタル８の周囲には、第１書き込み配線２の両側面と下面に延在する磁気回路６が設けられる。
【００３５】
磁気回路６は、図３（ｂ）に示すように、第１書き込み配線２の側面上で、上端から下端に向かってノッチ状に除去された切り欠き部３０を有する。切り欠き部３０は、少なくとも第２書き込み配線３の相互間に形成され、メモリセル５の相互間とすることもできる。
【００３６】
切り欠き部は、図３（ｂ）においてメモリセル５と磁気回路６との最短距離をｄ１、ノッチ部分の深さをｄ２とすると、
ｄ２＞０．５×ｄ１
であることが好ましい。
【００３７】
配線層２７及び第１書き込み配線２の上方には接続配線層２９が設けられる。接続配線層２９は、配線層２７から第１書き込み配線２上に延在する。接続配線層２９は、配線層２７と接続されている。
【００３８】
接続配線層２９上の、第１書き込み配線２の上方に対応する位置にメモリセル５が設けられる。メモリセル５の上には、第２書き込み配線３が設けられる。第２書き込み配線３の周囲には、ダマシン構造のバリアメタル９が設けられる。バリアメタル９の周囲には、第２書き込み配線３の両側面と上面に延在する磁気回路７が設けられる。
【００３９】
磁気回路６および７の材料は、磁気記憶装置の書き込み電流のパルス幅に対して磁化応答が追従可能な特性を有することが望ましい。このため、（１）初透磁率が少なくとも１００以上であること、（２）飽和磁化が小さいこと、（３）材料の比抵抗が高いことが、満たされていることが好ましい。これより、パーマロイ等の高透磁率材料、Ｍｏ添加パーマロイ等のＮｉ基合金、センダストおよびファインメット等のＦｅ基合金により構成することができる。また、フェライト等の酸化物強磁性体材料によって構成することも可能である。さらに、これらの材料に、Ｓｉ、Ｂ等のメタロイド、Ｃｕ、Ｃｒ、Ｖ等の粒界析出物を作りやすい添加物を加えることができる。この結果、該合金を微結晶集合体、アモルファスとすることができる。また、磁気回路６および７内の磁区が適当に制御されるように、形状を最適化することが好ましい。
【００４０】
次に、メモリセル（ＭＴＪ素子）５について以下に説明する。ＭＴＪ素子のＭＴＪ構造として、いわゆるスピンバルブ構造のものが知られている。スピンバルブ構造は、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させたものである（例えばＪｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ．，３６， Ｌ２００（１９９７）．参照）。スピンバルブ構造とすることにより、磁界の感度を改善することができる。
【００４１】
図４〜図６は、スピンバルブ構造のメモリセル１０１の一例を概略的に示す断面図を示す。このメモリセル１０１は、いわゆる一重トンネルバリア層を有する構造である。すなわち、各メモリセル１０１は、順に積層された固着層１０２、トンネルバリア層１０３、記録層１０４を有する。以下、固着層１０２、記録層１０４の構造について説明する。
【００４２】
図４に示すメモリセル１０１の固着層１０２は、順に積層されたテンプレート層１１１、初期強磁性層１１２、反強磁性層１１３、基準強磁性層１１４を有する。記録層１０４は、順に積層された自由強磁性層１１５、接点層１１６を有する。
【００４３】
図５に示すメモリセル１０１は、固着層１０２が図３のものより多くの層によって構成される構造を有する。すなわち、固着層１０２は、順に積層されたテンプレート層１１１、初期強磁性層１１２、反強磁性層１１３、強磁性層１１４´、非磁性層１１７、強磁性層１１４´´を有する。記録層１０４は、図４に示すメモリセルと同じ構造である。
【００４４】
図６に示すメモリセル１０１は、図５の構造に加え、記録層１０４が更に多くの層によって構成される構造を有する。ずなわち、固着層１０２は、図５に示すメモリセルと同じ構造である。一方、記録層１０４は、強磁性層１１５´、非磁性層１１７、強磁性層１１５´´、接点層１１６を有する。図５および図６に示すメモリセルの構造とすることにより、図４のものに比べ、メモリセル１０１を構成する各層間の漏洩磁界の発生を抑制し、より微細化に適したセル構造とすることができる。
【００４５】
図４〜図６に示すメモリセル１０１の各層は、例えば以下に示す材料を用いて形成することができる。
【００４６】
固着層１０２及び記録層１０４の材料として、例えばＦｅ、Ｃｏ、Ｎｉまたはそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（Ｒ：希土類、Ｘ：Ｃａ、Ｂａ、Ｓｒ）等の酸化物を用いることができる。また、ＮｉＭｎＳｂ、ＰｔＭｎＳｂ等のホイスラー合金等を用いることもできる。これらの強磁性体には、強磁性を失わない限り、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂなどの非磁性元素が多少含まれていても構わない。
【００４７】
固着層１０２の一部を構成する反強磁性層１１３の材料として、例えばＦｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３等を用いることができる。
【００４８】
トンネルバリア層１０３の材料として、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ２、ＡｌＬａＯ３等の誘電体を用いることができる。これらの誘電体には酸素、窒素、フッ素欠損が存在していても構わない。
【００４９】
図４〜図６に示すメモリセル１０１の構造は、後述する他の実施形態にも適用可能である。
【００５０】
また、メモリセル５として、いわゆる２重トンネルバリア層を有するものを使用することもできる。２重トンネルバリア層構造は、順に積層された第１固着層１２２、第１トンネルバリア層１２３、記録層１０４、第２トンネルバリア層１２５、第２固着層１２６を有する。２重トンネルバリア層構造とすることにより、メモリセルへの印加電圧に対して、高い磁気抵抗の変化率を保つことができる。また、耐圧を高くすることも可能である。なお、第１トンネルバリア層１２３及び第２トンネルバリア層１２５の材料として、トンネルバリア層１０３と同じ材料を用いることができる。
【００５１】
また、２重トンネルバリア層構造と、上記スピンバルブ構造とを組み合わせることもできる。以下、２重トンネルバリア層構造で且つスピンバルブ構造有するメモリセルについて説明する。図７〜図９は、２重トンネルバリア層構造で且つ２重トンネルバリア層を有するメモリセル１２１の一例を概略的に示す断面図である。以下、第１固着層１２２、記録層１０４、第２固着層１２６の構造について説明する。
【００５２】
図７に示すメモリセル１２１の第１固着層１２２は、順に積層されたテンプレート層１１１、初期強磁性層１１２、反強磁性層１１３、基準強磁性層１１４を有する。第２固着層１２６は、順に積層された基準強磁性層１１４、反強磁性層１１３、初期強磁性層１１２、接点層１１６を有する。
【００５３】
図８に示すメモリセル１２１は、第２固着層１２６が図７のものより多くの層によって構成される構造を有する。すなわち、第１固着層１２２は、図７に示すメモリセルと同じ構造である。一方、第２固着層１２６は、順に積層された強磁性層１１４´、非磁性層１１７、強磁性層１１４´´、反強磁性層１１３、初期強磁性層１１２、接点層１１６を有する。
【００５４】
図９に示すメモリセル１２１は、図８の構造に加え、記録層１０４がさらに多くの層によって構成される構造を有する。すなわち、第１固着層１２２および第２固着層１２６は、図８に示すメモリセル１２１と同じ構造である。一方、記録層１０４は、強磁性層１１５´、非磁性層１１７、強磁性層１１５´´を有する。図８および図９に示すメモリセルの構造とすることにより、図７のものに比べ、メモリセル１２１を構成する各層間の漏洩磁界の発生を抑制し、より微細化に適したセル構造とすることができる。
【００５５】
図７〜図９に示すメモリセル１２１の構造は、後述する他の実施形態にも適用可能である。
【００５６】
次に、図１０〜図１５を参照して、図１、図２（ａ）、（ｂ）、図３（ａ）、（ｂ）に示す磁気記憶装置の製造方法を説明する。図１０〜図１５は、図１および図２に示す磁気記憶装置の製造工程を順に示している。
【００５７】
図１０（ａ）、（ｂ）は図２（ａ）、図３（ａ）にそれぞれ対応する方向から見た断面図である。図１０（ａ）、（ｂ）に示すように、半導体基板１１上にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有する素子分離絶縁膜１２が選択的に形成される。次に、半導体基板１１上にゲート絶縁膜、ゲート電極１５が形成される。次に、ゲート電極１５をマスクとしてイオンが注入されることにより、ソース拡散層１３およびドレイン拡散層１４が形成される。次に、半導体基板１１上の全面に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により層間絶縁膜３１が設けられる。次に、例えばリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により、層間絶縁膜３１を貫通するコンタクトホールが設けられる。次に、このコンタクトホールが導電材料により埋め込まれ、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）により導電材料が平坦化されることにより、バリアメタル２４およびプラグ２３が形成される。
【００５８】
図１１（ａ）、（ｂ）は、図２（ａ）、図３（ａ）にそれぞれ対応する方向から見た断面図である。図１１（ａ）、（ｂ）に示すように、層間絶縁膜３１上に層間絶縁膜３２が形成される。次に、層間絶縁膜３２内に配線溝が形成され、この配線溝が導電材料により埋め込まれ、この導電材料が平坦化される。この結果、バリアメタル２２、および配線層２１、２５が形成される。
【００５９】
次に、層間絶縁膜３２上に層間絶縁膜３３が形成される。次に、層間絶縁膜３３内にコンタクトホールが形成され、このコンタクトホールが導電材料により埋め込まれ、この導電材料が平坦化される。この結果、バリアメタル２４およびプラグ２８が形成される。
【００６０】
図１２（ａ）、（ｂ）は、図２（ａ）、図３（ａ）にそれぞれ対応する方向から見た断面図である。図１２（ａ）、（ｂ）に示すように、層間絶縁膜３３上に層間絶縁膜３４が形成される。次に、層間絶縁膜３４内に配線層２７用の配線溝が形成され、この配線溝が導電材料により埋め込まれ、この導電材料が平坦化される。この結果、バリアメタル２２および配線層２７が形成される。
【００６１】
図１３（ａ）、（ｂ）は、図２（ａ）、図３（ａ）にそれぞれ対応する方向から見た断面図である。図１３（ａ）、（ｂ）に示すように、層間絶縁膜３４内に第１書き込み配線２用の配線溝が形成される。次に、この配線溝の内壁の全面に磁気回路６の材料膜、バリアメタル８の材料膜、第１書き込み配線２の材料膜が順次堆積される。次に、これら材料膜が平坦化される。この結果、磁気回路６、バリアメタル８、第１書き込み配線２が形成される。
【００６２】
図１４（ａ）、（ｂ）は、図２（ａ）、図３（ｂ）にそれぞれ対応する方向から見た断面図である。図１４（ａ）、（ｂ）に示すように、配線層２７および書き込み配線２を覆うように、層間絶縁膜３５が形成される。次に、この層間絶縁膜３５内にコンタクトを形成した後、層間絶縁膜３５の上に、コンタクトと接続されるように接続配線層２９が形成される。次に、接続配線層２９の上にメモリセル５が形成される。
【００６３】
次に、メモリセル５を覆うように、マスク材３６が形成される。このマスク材３６は、図１４（ｂ）に示すように、少なくとも第１書き込み配線２に沿った方向で、接続配線２９と同程度の幅を持って形成される。次に、このマスク材３６をマスクとして、例えばウェットエッチングにより、磁気回路６の上部の一部分が除去される。この結果、磁気回路６に切り欠き部３０が形成される。
【００６４】
図１５（ａ）、（ｂ）は、図２（ａ）、図３（ｂ）にそれぞれ対応する方向から見た断面図である。図１５（ａ）、（ｂ）に示すように、マスク材３６が除去され、メモリセル５の相互間に層間絶縁膜３７が形成される。次に、層間絶縁膜３７の上に層間絶縁膜３８が形成される。
【００６５】
次に、図２（ａ）、（ｂ）、図３（ａ）、（ｂ）に示すように、層間絶縁膜３８内のメモリセル５の上に、第２書き込み配線３用の配線溝が形成され、この配線溝が導電材料により埋め込まれ、平坦化される。この結果、第２書き込み配線３およびバリアメタル９が形成される。次に、層間絶縁膜３８が除去され、公知の方法により、バリアメタル９の周囲に磁気回路７が形成される。次に、第２書き込み配線３の相互間が絶縁膜により埋め込まれる。
【００６６】
本発明の第１実施形態によれば、第１書き込み配線２の周囲に形成された磁気回路８は、第１書き込み配線２の側面上で、第２書き込み配線３またはメモリセル５の相互間で、書き込み配線２の上面から深さ方向に向かう切り欠き部３０を有する。このような構造とすることにより、メモリセル５の寸法のずれや、磁気回路８とメモリセル５との相対位置がずれたとしても、第１書き込み配線２により発生した磁界は、確実に対象のメモリセルに印加される。よって、磁気回路により書き込み電流の値を低減しつつ、書き込み電流の値がメモリセルによってばらつくことを回避できる。
【００６７】
ところで、現在、メモリセルは平面において、長辺対短辺の比が例えば１．５程度となっている。また、このようなメモリセルを形成するに当たり、リソグラフィー技術による寸法制御は、一般に短辺方向では容易であり、長辺方向では困難である。このため、短辺方向（第１方向と同方向）において、長辺方向（第２方向と同方向）に比べ、メモリセルの大きさ、位置にばらつきが生じ易い。その結果、メモリセルごとに所要の書き込み電流値が相違する。そこで、第１第２実施形態では、短辺方向に沿った第１書き込み配線２の磁気回路６のみが除去部分を有する構造とする。
【００６８】
また、第１実施形態を、１つの配線を用いて情報の書き込みおよび読み出しをする磁気記憶装置に適用することも可能である。この場合の回路図は、図４４に示すようになる。図４４に示すように、配線ＢＬ１と配線ＢＬ２との間にトランジスタＴｒ１、Ｔｒ２が直列に接続される。トランジスタＴｒ１とトランジスタＴｒ２との接続ノードには、ＭＴＪ（メモリセル５に対応）の一端が接続される。トランジスタＴｒ１、Ｔｒ２のゲートは配線ＷＬに接続される。この図において、配線ＢＬ１とトランジスタＴｒ１との接続ノードＮ１と、配線ＢＬ２とトランジスタＴｒ２との接続ノードＮ２と、の間が第１書き込み配線２、第２書き込み配線３のいずれか一方に対応する。
【００６９】
次に、上記構成の磁気記憶装置の動作を簡単に説明する。書き込みの際、配線ＢＬ１とＢＬ２との間に電圧を印加し、次に配線ＷＬに電流を流すことによりトランジスタＴｒ１、Ｔｒ２をオンさせる。この結果、接続ノードＮ１とＮ２との間に電流Ｗが流れ、ＭＴＪ素子ＭＴＪに情報が書き込まれる。なお、書き込むべきデータが０か１かに応じて、配線ＢＬ１とＢＬ２との間に印加する電圧を反転させる必要がある。
【００７０】
読み出しの際、配線ＢＬ１またはＢＬ２に電圧を印加し、次に配線ＷＬに電流を流すことによりトランジスタＴｒ１、Ｔｒ２をオンさせる。この結果、配線ＢＬ１またはＢＬ２、トランジスタＴｒ１またはＴｒ２に、電流Ｒが流れる。そしてＭＴＪ素子ＭＴＪの両端の電位差を測定することにより情報が読み出される。
【００７１】
このような、構造の磁気記憶装置は、後述する他の実施形態に適用することも可能である。
【００７２】
（第２実施形態）
第２実施形態は、第１実施形態の変形例である。第２実施形態では、第１書き込み配線２の磁気回路６が分断され、その結果、メモリセル５に対応する位置にのみ設けられる。
【００７３】
図１６は、本発明の第２実施形態に係る磁気記憶装置を概略的に示す断面図であり、図３（ａ）に対応する方向から見た断面図である。平面図および図２（ａ）に対応する断面図は、第１実施形態と同様である。
【００７４】
図１６に示すように、磁気回路６は、バリアメタル８の側面および下面であって、且つ第２配線３またはメモリセル５の下部に対応する位置に設けられる。その他の構造は、第１実施形態と同様である。
【００７５】
次に、図１７〜図１９を参照して、図１６に示す磁気記憶装置の製造方法について説明する。図１７〜図１９は、層間絶縁膜３４、第１書き込み配線２、磁気回路６の部分のみ示している。
【００７６】
図１２（ａ）、（ｂ）までは、第１実施形態と同様である。この後、図１７に示すように、リソグラフィー工程およびＲＩＥ法により、層間絶縁膜３４内に、書き込み配線２用の配線溝４１が形成される。次に、配線溝４１の内壁上および層間絶縁膜３４上に磁気回路６の材料膜６ａが堆積される。
【００７７】
次に、図１８に示すように、ＣＶＤ法、リソグラフィー工程、ＲＩＥ法により、磁気回路６が形成される部分を覆うように、磁気回路６の上にマスク材４２が形成される。次に、このマスク材４２をマスクとして、ウェットエッチングにより磁気回路６が除去される。この結果、配線溝４１の長手方向において、個々に分断された磁気回路６が形成される。
【００７８】
次に、図１９に示すように、マスク材４２が除去される。次に、配線溝５３が、バリアメタル８の材料膜、および書き込み配線２の材料膜により埋め込まれる。次に、これら材料膜が平坦化される。この後の工程は、第１実施形態と同様である。
【００７９】
第２実施形態によれば、第１書き込み配線２の磁気回路６は、第２書き込み配線３またはメモリセル５に対応する位置ごとに分断されて設けられている。このような構造とすることにより、第１実施形態と同様の効果を得られる。
【００８０】
また、第２実施形態によれば、第１書き込み配線２の磁気回路６を形成する工程は、第１実施形態に比べて複雑となる。しかしながら、第１書き込み配線２により発生した磁界は、各磁気回路６によって対応するメモリセル５に、第１実施形態に比べて、より確実に印加される。
【００８１】
（第３実施形態）
第１実施形態では、第１書き込み配線２の磁気回路６のみが、除去部分３０を有する。これに対し、第３実施形態では、第２書き込み配線３の磁気回路７も同様の構造を有する。
【００８２】
図２０は、本発明の第３実施形態に係る磁気記憶装置を概略的に示す断面図であり、図２（ａ）に対応する方向から見た断面図である。平面図および図３（ａ）の断面図は、第１実施形態と同様である。
【００８３】
図２０に示すように、第２書き込み配線３のバリアメタル９の周囲には、第２書き込み配線３の両側面と上面に延在する磁気回路７が設けられる。この磁気回路７は、第２書き込み配線３の側面上で、且つ第１書き込み配線２またはメモリセル５相互間に、ノッチ状に除去された切り欠き部３０を有する。切り欠き部３０は、第１実施形態と同様の形状を有し、深さ方向において上に向かって形成される。その他の部分は、第１実施形態と同様である。
【００８４】
次に、図２１〜図２４を参照して、図２０に示す磁気記憶装置の製造方法を説明する。図２１〜図２４は、層間絶縁膜３８、第２書き込み配線３、バリアメタル９、磁気回路７の部分のみ示している。
【００８５】
図１５（ａ）、（ｂ）までは、第１実施形態と同様である。この後、図２１に示すように、リソグラフィー工程およびＲＩＥ法により、層間絶縁膜３８内に、書き込み配線３用の配線溝が形成される。この配線溝は、図示せぬメモリセル５と接続されている。次に、この配線溝の内壁上および層間絶縁膜３８上にバリアメタル９および書き込み配線３の材料膜が形成される。次に、この材料膜が平坦化される。この結果、バリアメタル９および書き込み配線３が形成される。
【００８６】
次に、図２２に示すように、書き込み配線３層間絶縁膜３８上に、磁気回路７を形成しない位置に対応して、書き込み配線３と交差する方向にマスク材５１が形成される。
【００８７】
次に、図２３に示すように、マスク材５１をマスクとして、ＲＩＥ法により層間絶縁膜３８の一部がエッチングされる。このとき、例えば酸素雰囲気中で行うことにより、マスク材が徐々に細められる。この結果、残存する層間絶縁膜３８は、例えば台形形状となる。しかしながら、このような方法を採らずに、単にエッチングすることもできる。この場合、残存する層間絶縁膜の側面は、実質的に直線となり、形成される磁気回路７のノッチ状の除去部分もこれに対応した形状となる。
【００８８】
次に、図２４に示すように、図示せぬ半導体基板を一定の電位に保持しながら、電界メッキ法により、磁気回路７の材料膜を堆積する。この結果、磁気回路７の材料膜は、メッキ溶液とバリアメタル９が接触している部分に選択的に成長する。したがって、書き込み配線４の上面と、層間絶縁膜３８により覆われていない側面に磁気回路７が形成される。この後の工程は、第１実施形態と同様である。
【００８９】
第３実施形態によれば、第１実施形態と同様の効果を得られる。また、第３実施形態では、第１実施形態の構造に加えて、第２書き込み配線３の磁気回路７もノッチ状の除去部分を有する構造とする。このような構造とすることにより、第２書き込み配線３についても第１実施形態で述べたのと同様の効果を得られる。
【００９０】
なお、長辺方向に沿った第２書き込み配線３の磁気回路７のみが切り欠き部３０を有する構造とすることも可能である。この場合、図３（ａ）に対応する方向の断面図は、図２５のようになる。
【００９１】
（第４実施形態）
第２実施形態では、第１書き込み配線２の磁気回路６のみが、メモリセル５に対応する位置ごとに分断された構造とされている。これに対し、第４実施形態では、第２書き込み配線３の磁気回路７も同様の構造を有する。
【００９２】
図２６に示すように、磁気回路７は、バリアメタル９の側面および上面であって、第１書き込み配線２またはメモリセル５の上部に対応する位置に設けられる。その他の構造は、第２実施形態と同様である。
【００９３】
第４実施形態によれば、第２書き込み配線３についても、第２実施形態で述べたのと同様の効果を得られる。
【００９４】
なお、第３実施形態で述べたように、第２書き込み配線３の磁気回路７のみが、メモリセル５に対応する位置ごとに分断された構造とすることも可能である。この場合、図３（ａ）に対応する方向の断面図は、図２５のようになる。
【００９５】
（第５実施形態）
第１実施形態では、選択トランジスタ型の磁気記憶装置を示した。これに対し、第５実施形態は、いわゆるクロスポイント型の磁気記憶装置に本発明を適用した例である。
【００９６】
図２７は、本発明の第５実施形態に係る磁気記憶装置を概略的に示す平面図である。図２８（ａ）、（ｂ）は、図２７のＸＸＶＩＩＩＡ−ＸＸＶＩＩＩＡ線、ＸＸＶＩＩＩＢ−ＸＸＶＩＩＩＢ線に沿った構造を概略的に示す断面図である。
【００９７】
図２７、図２８（ａ）、（ｂ）に示すように、基板１１上の層間絶縁膜６１内に第１書き込み配線２が設けられる。第１書き込み配線２の周囲には、バリアメタル８、磁気回路６が設けられる。磁気回路６は、第１実施形態と同様に、第２書き込み配線３またはメモリセル５の相互間にノッチ形状に除去された部分を有する。
【００９８】
第１書き込み配線２上には、非磁性材料による接続層６２、メモリセル５が設けられる。
【００９９】
メモリセル５の上には、第２書き込み配線３が設けられる。第２書き込み配線２の周囲には、バリアメタル９、磁気回路７が設けられる。磁気回路７は、第３実施形態と同様に、第１書き込み配線２またはメモリセル５の相互間にノッチ形状に除去された部分を有する。
【０１００】
クロスポイント型の磁気記憶装置では、第１書き込み配線２と第２書き込み配線３とは電気的に接続されている。第２書き込み配線３は、メモリセル５に磁界を与える機能に加え、情報の読み出すための配線としての機能を有する。
【０１０１】
なお、クロスポイント型の磁気記憶回路においては、書き込み時に生じる書き込み配線間の電位差に注意が必要である。すなわち、メモリセルに情報を書き込む際、流す書き込み電流により第１書き込み配線２と第２書き込み配線３との間に高電圧が発生する場合がある。クロスポイント型の磁気記憶回路では、上記したように第１書き込み配線２と第２書き込み配線３とが電気的に接続されているため、該高電圧によりトンネルバリア層が絶縁破壊される恐れがある。そこで、例えば、メモリセル５に直列に整流作用を持つ素子を接続する等、行うことができる。または回路的な工夫によりメモリセルに高電圧が印加されること避ける等の手段を用いることもできる。
【０１０２】
第５実施形態によれば、第１および第３実施形態と同様の効果を得ることができる。
【０１０３】
（第６実施形態）
図２９（ａ）、（ｂ）は、本発明の第６実施形態に係る磁気記憶装置を概略的に示す平面図である。図２９（ｂ）は、第６実施形態の変形例であり、後述する。図３０（ａ）、（ｂ）は図２９のＸＸＸＡ−ＸＸＸＡ線、ＸＸＸＢ−ＸＸＸＢ線に沿った構造をそれぞれ概略的に示す断面図である。
【０１０４】
図２９（ａ）、図３０（ａ）、（ｂ）に示すように、第１書き込み配線２の両側面および下面に延在するように、バリアメタル８を介して磁気回路６が設けられる。第１書き込み配線２の上には、接続層６２を介してメモリセル５が設けられる。メモリセル５は、磁気回路６の幅より大きい幅を有する。メモリセル５の大きさは、例えば以下の様に決定される。
【０１０５】
例えば、０．１μｍルールの場合、磁気回路６および７の幅はほぼ第１書き込み配線および第２書き込み配線７の幅に等しく、約０．１μｍである。この場合の合わせ精度の保証範囲は、その２０％程度と予想され、±０．０２０μｍが期待される。この数値と、メモリセル５の大きさのばらつきが±１０％程度であることを考慮して、メモリセル５の幅が以下のように決定される。すなわち、メモリセル５の幅を、磁気回路６の幅の１６０％程度とすることが好ましい。より詳しくは、メモリセル５の大きさは磁気回路６の幅の１２０％〜２８０％、好ましくは１５０％〜１８０％とすることができる。さらに好ましくは、磁気回路６の幅の１６０％、すなわち本実施形態の例では、０．１６μｍ程度である。その他の構造については、第５実施形態と同様である。
【０１０６】
上記構造とすることにより、メモリセル５と磁気回路６との距離は、垂直方向（図３０（ａ）の上下方向）の距離ｄ３となる。この距離ｄ３は、接続層６２の膜厚により規定される。半導体装置を製造するに当たり、垂直方向での距離の制御精度は、リソグラフィー工程の際の制御精度ではなく、堆積される層の膜厚およびエッチング深さにより決定されるため、水平方向（図３０（ａ）の左右方向）の制御制度よりも高い。このため、各メモリセル５と磁気回路６との距離は、比較的高精度でｄ３とすることができる。したがって、多少の寸法ばらつきや合わせずれ等に影響されることなく、従来例に比べて加工ばらつきを抑えることが容易になる．
第６実施形態では、メモリセル５は、第１書き込み配線２の磁気回路６の幅より大きい幅を有する。このため、メモリセル５と磁気回路６との距離は、接続層６２の膜厚により規定され、ほぼ一定となる。このため、磁気回路６により書き込み電流の値を低減しつつ、メモリセル５と磁気回路６との距離のばらつきにより書き込み電流値がメモリセルによってばらつくことを回避できる。
【０１０７】
また、図２９（ｂ）に示すように、メモリセル５の長さ（第１方向に沿った長さ）が第２書き込み配線３の幅（磁気回路７の幅）より大きい幅を有するようにすることももちろん可能である。
【０１０８】
（第７実施形態）
第６実施形態では、メモリセル５の全体が、磁気回路６より大きい幅を有する。これに対し、第７実施形態では、メモリセル５を構成する層の一部のみが、磁気回路６より大きい幅を有する。
【０１０９】
図３１は、本発明の第７実施形態に係る磁気記憶装置を概略的に示す平面図である。図３２（ａ）、（ｂ）は図３１のＸＸＸＩＩＡ−ＸＸＸＩＩＡ線、ＸＸＸＩＩＢ−ＸＸＸＩＩＢ線に沿った構造をそれぞれ概略的に示す断面図である。
【０１１０】
図３１、図３２（ａ）、（ｂ）に示すように、第１書き込み配線２の上に非磁性金属材料からなる接続層７１、およびメモリセル５の記録層１０４が順に設けられる。接続層７１および記録層１０４は、それぞれ、磁気回路６の幅より大きい幅を有する。接続層７１および記録層１０４は、例えば第５実施形態のメモリセル５と同様の幅を有する。
【０１１１】
記録層１０４の上には、トンネルバリア層１０３、固着層１０２、非磁性金属材料からなる接続層７２が設けられる。トンネルバリア層１０３、固着層１０２、接続層７２の幅は、接続層７１および記録層１０４より小さく、例えば第１書き込み配線２と同程度である。その他の構造については、第６実施形態と同様である。
【０１１２】
次に、図３３、図３４を参照して図３１、図３２（ａ）、（ｂ）に示す磁気記憶装置の製造方法を説明する。図３３、図３４は、図３２（ａ）に対応する断面図である。
【０１１３】
図３３に示すように、層間絶縁膜６１内に、磁気回路６、バリアメタル８、第１書き込み配線２が形成される。次に、層間絶縁膜６１上の全面に、磁気回路６、バリアメタル８、第１書き込み配線２が形成される。次に、接続層７１、記録層１０４、トンネルバリア層１０３、固着層１０２、接続層７２の材料膜が順次、堆積される。次に、これらの材料膜が長方形状にパターニングされる。この長方形状は、平面において第１書き込み配線２と直交する方向が長手方向であって、且つ磁気回路６の端部より延出する端部を有する。
【０１１４】
次に、図３４に示すように、接続層７２上に、例えば幅が第１書き込み配線２と同程度の直線状のマスク材７３が形成される。次に、このマスク材７３をマスクとして接続層７２、固着層１０２、トンネルバリア層１０３がエッチングされる。この結果、第１書き込み配線２と同程度の幅を有する、接続層７２、固着層１０２、トンネルバリア層１０３が形成される。この際、記録層１０４および接続層４２はエッチングされない。
【０１１５】
接続層７２、固着層１０２、トンネルバリア層１０３をエッチングする際の短辺方向は、レジストの幅方向（図３４の左右方向）に対応する。このため、この方向においてエッチングの制御性が良好となり、接続層７２、固着層１０２、トンネルバリア層１０３の大きさはメモリセル５ごとに高精度で制御される
この後、図３２（ａ）、（ｂ）に示すように、メモリセル５、接続層７１、７３相互間が層間絶縁膜により埋め込まれる。次に、バリアメタル９、第２書き込み配線３が順次形成される。
【０１１６】
次に、第７実施形態の効果について説明する。
【０１１７】
上記したように、情報の読み出しの際、磁気抵抗効果を用いる。上記構造の磁気記憶装置５４では、記録層１０４のうち、磁気抵抗効果に寄与するのは、固着層１０２およびトンネルバリア層１０３の大きさに対応する部分である。
【０１１８】
第７実施形態では、メモリセル５のうち、記録層１０４のみが、磁気回路６より大きい幅を有する。記録層１０４をこのような構造とすることにより、第６実施形態と同様の効果を得られる。
【０１１９】
また、第７実施形態では、トンネルバリア層および固着層１０２の幅（図３４の左右方向）は、直線状のマスク材の幅により規定される。このため、トンネルバリア層および固着層１０２の大きさが、記録層１０４に比べてメモリセル５ごとにばらつくことを回避できる。したがって、抵抗値がメモリセル５ごとにばらつくことを回避でき、読み出しのマージンを広く保つことができる。
【０１２０】
（第８実施形態）
図３５は、本発明の第８実施形態に係る磁気記憶装置を概略的に示す平面図である。図３６（ａ）、（ｂ）は図３５のＸＸＸＶＩＡ−ＸＸＸＶＩＡ線、ＸＸＸＶＩＢ−ＸＸＸＶＩＢ線に沿った構造をそれぞれ概略的に示す断面図である。
【０１２１】
図３５、図３６（ａ）、（ｂ）に示すように、第１書き込み配線２と第２書き込み配線３との間には、順に積層された接続層７１、メモリセル５、接続層７２が設けられる。接続層７１、メモリセル５、接続層７２は、図３５に示すように、平面において第１書き込み配線２および第２書き込み配線３の延在する方向と異なる方向に沿って設けられる。この方向は、例えば書き込み配線２および３により発生する合成磁界の方向と同一とすることができる。例えば、書き込み配線２および３のそれぞれに対して、例えば４５°とすることができる。さらに、接続層７１、メモリセル５、接続層７２の端部は、磁気回路６および７の端部より突出する。
【０１２２】
第８実施形態では、メモリセル５の端部が、磁気回路６および７の端部より突出している。このため、メモリセル５と磁気回路６および７との距離は、第６実施形態と同様に接続層７１および７２の膜厚により規定される。したがって、第６実施形態と同様の効果を得られる。
【０１２３】
さらに、第７実施形態では、メモリセル５が、第１書き込み配線２および第２書き込み配線３に対して斜めの方向に沿って設けられる。以下、このような構造により得られる効果について説明する。
【０１２４】
先ず、従来は、メモリセル５は長辺方向が第１書き込み配線２に沿うように配置される。そして、メモリセル５に情報を書き込む際、選択メモリセルの位置を通る書き込み配線２および３により２つの磁界を発生させる。これらの磁界により、メモリセル５の斜め方向に沿った合成磁界が発生し、この合成磁界により記録層１０４の磁化方向を反転させる。
【０１２５】
これに対し、図３５、図３６（ａ）、（ｂ）に示す構造とすることにより、書き込み配線２および３により発生した磁界は、磁性体であるメモリセル５と磁気回路６、７との最近接部を主に経由することとなる。したがって、発生磁界は、共に、メモリセル５の近傍ではメモリセル５の長辺方向に沿って形成される。この結果、同方向に向かう２つの磁界により情報の書き込みが行われる。すなわち、従来のように２つの磁界の合成により、メモリセルの斜め方向に磁界を発生させる手法と異なる。このため、所望のメモリセル５のみに磁界を発生させることが容易となる。したがって、隣接するメモリセルへの誤書き込みを防止することが可能となり、また情報の保持特性を高めることも可能となる。
【０１２６】
なお、第８実施形態では、メモリセル５に「０」を書き込むか「１」を書き込むかによって、書き込み配線２および３に流す電流の向きを、共に変更する必要がある。
【０１２７】
（第９実施形態）
図３７は、本発明の第９実施形態に係る磁気記憶装置を概略的に示す平面図である。図３８（ａ）、（ｂ）は図３７のＸＸＸＶＩＩＩＡ−ＸＸＸＶＩＩＩＡ線、ＸＸＸＶＩＩＩＢ−ＸＸＸＶＩＩＩＢ線に沿った構造をそれぞれ概略的に示す断面図である。図３９（ａ）、（ｂ）は、図３７のＸＸＸＩＸＡ−ＸＸＸＩＸＡ線、ＸＸＸＩＸＢ−ＸＸＸＩＸＢ線に沿った構造をそれぞれ概略的に示す断面図である。
【０１２８】
図３８（ａ）において、第２書き込み配線３の手前の面に設けられた磁気回路７は、一点鎖線で示している。一方、図３８（ｂ）において、第２書き込み配線３の奥の面に設けられた磁気回路７は、破線で示している。同様に、図３９（ａ）、（ｂ）において、第１書き込み配線２の手前および奥の面に設けられた磁気回路６は、それぞれ一点鎖線および破線により示している。
【０１２９】
図３７、図３８（ａ）、（ｂ）図３９（ａ）、（ｂ）に示すように、メモリセル５は、第８実施形態と同様に、平面において第１書き込み配線２および第２書き込み配線３の延在する方向と異なる方向に沿って設けられる。この方向は、第８実施形態と同様に決定される。また、メモリセル５の端部は磁気回路６および７に対応する位置まで到達する。
【０１３０】
第１書き込み配線２の磁気回路６は、第１書き込み配線２の両側面において、メモリセル５の端部が位置する部分以外は、例えば第１実施形態と同様に、ノッチ形状に除去されている。
【０１３１】
第２書き込み配線３の磁気回路７は、第２書き込み配線３の両側面において、メモリセル５の端部が位置する部分以外は、例えば第３実施形態と同様に、ノッチ形状に除去されている。その他の構造は、第１実施形態と同様である。
【０１３２】
第９実施形態によれば、第８実施形態と第１実施形態と同様の効果を得られる。
【０１３３】
各実施形態において、選択トランジスタ型またはクロスポイント型のいずれか一方についてのみ説明した。しかし、もう一方の型を各実施形態に適用することが可能である。
【０１３４】
また、各実施形態において、第１書き込み配線２が第２書き込み配線３の下側を通る構造について説明した。しかし、第２書き込み配線３が第１書き込み配線２の下側を通る構造とすることも可能である。
【０１３５】
また、各実施形態において、各配線がバリアメタル８、９、２２、２４を有する構造を示した。しかしながら、これらは、本発明の各実施形態の作用効果を得るために必須のものではない。すなわち、各実施形態の作用効果を得るという点では、これらバリアメタルを設けても、設けなくても構わない。さらに、磁気回路６、７の外周にさらなるバリアメタル（第２バリアメタル）を設けても構わない。
【０１３６】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１３７】
【発明の効果】
以上、詳述したように本発明によれば、磁気回路により書き込み電流の値を低減しつつ、書き込み電流の値がメモリセルによってばらつくことを回避可能な磁気記憶装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る磁気記憶装置を概略的に示す平面図。
【図２】図１の磁気記憶装置を概略的に示す断面図。
【図３】図１の磁気記憶装置を概略的に示す断面図。
【図４】メモリセルの構造の一例を概略的に示す断面図。
【図５】メモリセルの構造の一例を概略的に示す断面図。
【図６】メモリセルの構造の一例を概略的に示す断面図。
【図７】メモリセルの構造の一例を概略的に示す断面図。
【図８】メモリセルの構造の一例を概略的に示す断面図。
【図９】メモリセルの構造の一例を概略的に示す断面図。
【図１０】図１の磁気記憶装置の製造工程を概略的に示す断面図。
【図１１】図１０に続く工程を概略的に示す断面図。
【図１２】図１１に続く工程を概略的に示す断面図。
【図１３】図１２に続く工程を概略的に示す断面図。
【図１４】図１３に続く工程を概略的に示す断面図。
【図１５】図１４に続く工程を概略的に示す断面図。
【図１６】本発明の第２実施形態に係る磁気記憶装置を概略的に示す平面図。
【図１７】図１６の磁気記憶装置を概略的に示す斜視図。
【図１８】図１６の磁気記憶装置の製造工程を概略的に示す斜視図。
【図１９】図１８に続く工程を概略的に示す斜視図。
【図２０】本発明の第３実施形態に係る磁気記憶装置を概略的に示す平面図。
【図２１】図２０の磁気記憶装置を概略的に示す斜視図。
【図２２】図２１に続く工程を概略的に示す斜視図。
【図２３】図２２に続く工程を概略的に示す斜視図。
【図２４】図２３に続く工程を概略的に示す斜視図。
【図２５】本発明の第３実施形態の変形例に係る磁気記憶装置を概略的に示す断面図。
【図２６】本発明の第４実施形態に係る磁気記憶装置を概略的に示す断面図。
【図２７】本発明の第５実施形態に係る磁気記憶装置を概略的に示す平面図。
【図２８】図２７の磁気記憶装置を概略的に示す断面図。
【図２９】本発明の第６実施形態に係る磁気記憶装置を概略的に示す平面図。
【図３０】図２９の磁気記憶装置を概略的に示す断面図。
【図３１】本発明の第７実施形態に係る磁気記憶装置を概略的に示す平面図。
【図３２】図３１の磁気記憶装置を概略的に示す断面図。
【図３３】図３１の磁気記憶装置の製造工程を概略的に示す断面図。
【図３４】図３３に続く工程を概略的に示す断面図。
【図３５】本発明の第８実施形態に係る磁気記憶装置を概略的に示す平面図。
【図３６】図３５の磁気記憶装置を概略的に示す断面図。
【図３７】本発明の第９実施形態に係る磁気記憶装置を概略的に示す平面図。
【図３８】図３７の磁気記憶装置を概略的に示す断面図。
【図３９】図３７の磁気記憶装置を概略的に示す断面図。
【図４０】典型的な磁気記憶装置を概略的に示す図。
【図４１】磁気回路を有する書き込み配線を概略的に示す図。
【図４２】従来の磁気記憶装置の問題点を説明するための図。
【図４３】従来の磁気記憶装置の問題点を説明するための図。
【図４４】１つの書き込み配線を用いた磁気記憶装置を概略的に示す回路図。
【符号の説明】
１…磁気記憶装置、
２…第１書き込み配線、
３…第２書き込み配線、
５…メモリセル、
６、７…磁気回路、
８、９…バリアメタル、
１１…半導体基板、
Ｑ…トランジスタ。
【発明の属する技術分野】
本発明は、磁気記憶装置及びその製造方法に関し、磁気回路を有する磁気記憶装置及びその製造方法に関する。
【０００２】
【従来の技術】
近時、磁気の性質を利用した磁気記憶装置が知られている。磁気記憶装置は、トンネル型磁気抵抗効果（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ、以下ＴＭＲと記載する）を利用して情報を記録する。
【０００３】
このような磁気記憶装置として、いわゆる磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、以下ＭＲＡＭと略記）がある。ＭＲＡＭは、情報の記録担体として強磁性体の磁化方向を利用した固体メモリの総称であり、記録情報を随時、書き換え、保持、読み出し等を行うことができる
図４０（ａ）は、典型的な磁気記憶装置を概略的に示す平面図および断面図である。図４０（ａ）、（ｂ）に示すように、格子状に形成された第１書き込み配線２０１と第２書き込み配線２０２との各交差点で且つこれら書き込み配線２０１および２０２との間にメモリセル２０３が設けられる。メモリセル２０３は、順次積層された固着層、トンネルバリア層、記録層により構成される。
【０００４】
情報の書き込みの際、選択メモリセル２０３の位置を通る書き込み配線２０１および２０２に電流を流す。この電流により書き込み配線２０１および２０２の交点に磁界を発生させ、この磁界によりメモリセル２０３の記録層の磁化方向を反転させる。固着層と記録層の磁化の相対的な配置が平行か反平行かにより、２進の情報が記録される。
【０００５】
記録情報の読み出しは、磁気抵抗効果を利用して行う。磁気抵抗効果とは、メモリセル２０３の電気抵抗が、メモリセル２０３を構成する強磁性体の磁化方向と電流との相対角等によって変化する現象である。この抵抗の変化をメモリセル２０３に電流を流すことにより読み取る。
【０００６】
情報を書き込む際、記録層の磁化方向を反転させるために必要な磁界（スイッチング磁界）を発生させる必要がある。この磁界を、少ない電流で効率よく発生させるために、書き込み配線２０１および２０２の周囲にキーパー層またはヨーク構造（磁気回路）を設けることが知られている（米国特許５，９４０，３１９号、米国特許５，９５６，２６７号、欧州特許ＷＯ ００／１０１７２号、特開平８−３０６０１４号）。
【０００７】
図４１（ａ）、（ｂ）に示すように、第１書き込み配線２０１の周囲に例えばバリアメタル２０４を介して高透磁率の磁性材料による磁気回路２０５が設けられる。このような構成とすることにより、書き込み配線２０１の周囲に発生した磁束を磁気回路２０５内に効率よく収束させることができる。このため、スイッチング磁界の発生に必要な電流の値（書き込み電流値）を低減できる。なお、磁気回路２０５を設けた場合、メモリセル２０３の近傍に生じる磁界は、磁気回路２０５とメモリセル２０３との間の距離に依存する。すなわち、この距離が短いほどメモリセル２０３の近傍に生じる磁界は大きくなる。
【０００８】
【特許文献１】
米国特許第５，９４０，３１９号明細書
【０００９】
【特許文献２】
米国特許第５，９５６，２６７号明細書
【００１０】
【特許文献３】
国際公開第００／１０１７２号パンフレット
米国特許第５，９５６，２６７号明細書
【００１１】
【非特許文献１】
Ｒｏｙ Ｓｃｈｅｕｅｒｌｅｉｎ， ｅｔ ａｌ．，Ａ １０ｎｓ Ｒｅａｄ ａｎｄ Ｗｒｉｔｅ Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ Ａｒｒａｙ Ｕｓｉｎｇ ａ Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ ａｎｄ ＦＥＴ Ｓｗｉｔｃｈ ｉｎ ｅａｃｈ Ｃｅｌｌ，「２０００ ＩＳＳＣＣ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ」，（米国），２０００年２月，ｐ．１２８−１２９
【００１２】
【非特許文献２】
Ｍ Ｓａｔｏ， ｅｔ ａｌ．，Ｓｐｉｎ−Ｖａｌｖｅ−Ｌｉｋｅ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｆｅｒｒｏｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ ２，ｐ．２００−２０１
【００１３】
【非特許文献３】
Ｋ Ｉｎｏｍａｔａ， ｅｔ ａｌ．，Ｓｐｉｎ−ｄｅｐｅｎｄｅｎｔ ｔｕｎｎｅｌｉｎｇ ｂｅｔｗｅｅｎ ａ ｓｏｆｔ ｆｅｒｒｏｍａｇｎｅｔｉｃ ｌａｙｅｒ ａｎｄ ｈａｒｄ ｍａｇｎｅｔｉｃ ｎａｎｏ ｐａｒｔｉｃｌｅｓ，「Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．」，１９９７年，第３６巻，Ｐａｒｔ ２，ｐ．１３８０−１３８３
【００１４】
【発明が解決しようとする課題】
ところで、近時、磁気記憶装置の集積度向上のための微細化によって、リソグラフィー工程の困難度は高くなっている。このため、図４２（ａ）に示すように、メモリセル２０３のサイズにばらつきが生じることがある。また、各層間の位置合わせの精度にも限界があるため、図４３（ａ）に示すように、例えば書き込み配線２０１の位置とメモリセル２０３の位置とがずれることがある。このように、メモリセル２０３のサイズのばらつき、書き込み配線２０１とメモリセル２０３との間の位置のずれにより、以下のような問題が生じる。
【００１５】
図４２（ａ）の断面図である図４２（ｂ）、（ｃ）に示すように、大きいメモリセル２０３ａは、磁気回路２０５との距離が小さい。一方、小さいメモリセル２０３ｂは、この距離が大きい。このため、書き込み配線２０１の周囲に発生した磁束２０６の大部分はメモリセル２０３ａに収束する。一方、メモリセル２０３ｂに生じる磁界は小さくなる。
【００１６】
図４３（ａ）の断面図である図４３（ｂ）、（ｃ）の場合も同様に、メモリセル２０３ｃとメモリセル２０３ｄとの間で、磁束のばらつきが生じる。
【００１７】
このように、メモリセル２０３のサイズのばらつきや位置のずれがあると、メモリセルごとに印加される磁束にばらつきが生じる。すると、書き込み電流値が、メモリセル２０３によって相違し、磁気記憶装置の歩留まりを低下させる原因となる。
【００１８】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、書き込み電流値がメモリセルごとにばらつくことを防止可能な磁気記憶装置を提供しようとするものである。
【００１９】
【課題を解決するための手段】
本発明は、上記課題を解決するために以下に示す手段を用いている。
【００２０】
本発明の第１の視点による磁気記憶装置は、第１方向に沿って相互に離間して配設された、情報を記録する第１、第２磁気抵抗素子と、前記第１方向に沿って配設された、前記第１、第２磁気抵抗素子に磁界を印加するための第１配線と、前記第１配線の側面に延在し、且つ前記第１、第２磁気抵抗素子の間に切り欠き部を有する、前記第１配線からの磁界を前記第１、第２磁気抵抗素子に効果的に印加するための第１磁気回路と、を具備することを特徴とする。
【００２１】
本発明の第２の視点による磁気記憶装置の製造方法は、半導体基板の上方に第１方向に沿って第１配線を形成し、前記第１配線の側面上に第１磁気回路を形成し、前記第１配線上に、相互に離間する２つの磁気抵抗素子を形成し、前記磁気抵抗素子を覆うマスク材を形成し、前記マスク材をマスクとして前記第１磁気回路の一部を除去することにより、前記第１配線の側面上の前記第１磁気回路の前記マスク材の相互間に切り欠き部を形成する、ことを特徴とする。
【００２２】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００２３】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２４】
（第１実施形態）
図１は、本発明の第１実施形態に係る磁気記憶装置１を概略的に示す平面図である。磁気記憶装置１は、いわゆる選択トランジスタを有するタイプである。図１に示すように、第１実施形態に係る磁気記憶装置１の第１書き込み配線２は、第１方向に沿って設けられる。第１書き込み配線２は、メモリセル５に磁界を与える機能を有する。
【００２５】
第１書き込み配線２と異なる平面（図において、第１書き込み配線２より手前の面）に第２書き込み配線３が設けられる。第２書き込み配線３は、第１書き込み配線２と異なる第２方向に沿って設けられる。第２書き込み配線３は、メモリセル５に磁界を与える機能、及びメモリセル５からの情報を読み出すデータ線としての機能を有する。第１方向と第２方向とは、典型的には、ほぼ直角の関係を有する。８、９はバリアメタルである。
【００２６】
第１書き込み配線２と第２書き込み配線３との交差点で、且つ第１および第２書き込み配線２および３の間に、メモリセル５が設けられる。よって、各メモリセル５のそれぞれの実質的に同じ方向の面が、第１、第２書き込み配線２、３と面する。メモリセル５は、例えば第２書き込み配線３に沿った方向の辺が、第１書き込み配線２に沿った方向の辺より長く形成される。こうすることにより、メモリセル５の磁化方向が、第２書き込み配線３に沿って反転し易くなる。この第２書き込み配線３に沿った方向は磁化容易軸方向と呼ばれる。
【００２７】
メモリセル５として、磁気抵抗効果を用いた磁気抵抗素子が用いられる。また、磁気抵抗効果素子の１つとして、強磁性トンネル接合（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ、以下ＭＴＪと記載する）による（例えば、ＩＳＳＣＣ ２０００ Ｄｉｇｅｓｔ Ｐａｐｅｒ ＴＡ７．２参照）ＭＴＪ素子が用いられる。ＭＴＪ素子は、後に詳述するように例えば強磁性体材料等からなる固着層および記録層と、絶縁材料からなるトンネルバリア層と、が積層された構造を有する。
【００２８】
第１書き込み配線２は周囲に設けられた磁気回路６を有する。同様に第２書き込み配線３は周囲に設けられた磁気回路７を有する。
【００２９】
図２（ａ）、（ｂ）、図３（ａ）、（ｂ）は、図１に示す磁気記憶装置の断面図を概略的に示している。図２（ａ）、（ｂ）は図１のＩＩＡーＩＩＡ線、ＩＩＢーＩＩＢ線に沿った構造を概略的に示す断面図である。図３（ａ）、（ｂ）は図１のＩＩＩＡーＩＩＩＡ線、ＩＩＩＢーＩＩＩＢ線に沿った構造を概略的に示す断面図である。
【００３０】
図２（ａ）、（ｂ）、図３（ａ）、（ｂ）に示すように、基板１１の表面に、素子分離絶縁膜１２が設けられる。素子分離絶縁膜１２の相互間には、ＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタＱが設けられる。トランジスタＱは、ソース拡散層１３、ドレイン拡散層１４、ゲート絶縁膜（図示せぬ）、ゲート電極１５により構成される。ソース拡散層１３、ドレイン拡散層１４は、相互に離間して、半導体基板１１の表面に形成される。ゲート電極１５は、ソース１３とドレイン拡散層１４との間の、半導体基板１１上に、ゲート絶縁膜を介して設けられる。
【００３１】
ソース拡散層１３の上方には配線層２１が設けられる。配線層２１の周囲には、例えばダマシン構造のバリアメタル２２が所望により設けられる。同様に、後述する各配線層は、所望により設けられるバリアメタル２２を有する。
【００３２】
配線層２１とソース拡散層１３とはプラグ２３により接続される。プラグ２３の周囲には、いわゆるダマシン構造のバリアメタル２４が所望により設けられる。同様に、後述する各プラグは、所望により設けられるバリアメタル２４を有する。
【００３３】
ドレイン拡散層１４の上方には、配線層２５が設けられる。配線層２１と配線層２５とは例えば実質的に同一のレベルに設けられる。配線層２５とドレイン拡散層１４とはプラグ２６により接続される。配線層２５の上方には、配線層２７が設けられる。配線層２７と配線層２５とはプラグ２８により接続される。
【００３４】
配線層２１の上方には、第１書き込み配線２が設けられる。第１書き込み配線２は、例えば配線層２７と実質的に同一のレベルに設けられる。第１書き込み配線２の周囲には、ダマシン構造のバリアメタル８が設けられる。バリアメタル８の周囲には、第１書き込み配線２の両側面と下面に延在する磁気回路６が設けられる。
【００３５】
磁気回路６は、図３（ｂ）に示すように、第１書き込み配線２の側面上で、上端から下端に向かってノッチ状に除去された切り欠き部３０を有する。切り欠き部３０は、少なくとも第２書き込み配線３の相互間に形成され、メモリセル５の相互間とすることもできる。
【００３６】
切り欠き部は、図３（ｂ）においてメモリセル５と磁気回路６との最短距離をｄ１、ノッチ部分の深さをｄ２とすると、
ｄ２＞０．５×ｄ１
であることが好ましい。
【００３７】
配線層２７及び第１書き込み配線２の上方には接続配線層２９が設けられる。接続配線層２９は、配線層２７から第１書き込み配線２上に延在する。接続配線層２９は、配線層２７と接続されている。
【００３８】
接続配線層２９上の、第１書き込み配線２の上方に対応する位置にメモリセル５が設けられる。メモリセル５の上には、第２書き込み配線３が設けられる。第２書き込み配線３の周囲には、ダマシン構造のバリアメタル９が設けられる。バリアメタル９の周囲には、第２書き込み配線３の両側面と上面に延在する磁気回路７が設けられる。
【００３９】
磁気回路６および７の材料は、磁気記憶装置の書き込み電流のパルス幅に対して磁化応答が追従可能な特性を有することが望ましい。このため、（１）初透磁率が少なくとも１００以上であること、（２）飽和磁化が小さいこと、（３）材料の比抵抗が高いことが、満たされていることが好ましい。これより、パーマロイ等の高透磁率材料、Ｍｏ添加パーマロイ等のＮｉ基合金、センダストおよびファインメット等のＦｅ基合金により構成することができる。また、フェライト等の酸化物強磁性体材料によって構成することも可能である。さらに、これらの材料に、Ｓｉ、Ｂ等のメタロイド、Ｃｕ、Ｃｒ、Ｖ等の粒界析出物を作りやすい添加物を加えることができる。この結果、該合金を微結晶集合体、アモルファスとすることができる。また、磁気回路６および７内の磁区が適当に制御されるように、形状を最適化することが好ましい。
【００４０】
次に、メモリセル（ＭＴＪ素子）５について以下に説明する。ＭＴＪ素子のＭＴＪ構造として、いわゆるスピンバルブ構造のものが知られている。スピンバルブ構造は、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させたものである（例えばＪｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ．，３６， Ｌ２００（１９９７）．参照）。スピンバルブ構造とすることにより、磁界の感度を改善することができる。
【００４１】
図４〜図６は、スピンバルブ構造のメモリセル１０１の一例を概略的に示す断面図を示す。このメモリセル１０１は、いわゆる一重トンネルバリア層を有する構造である。すなわち、各メモリセル１０１は、順に積層された固着層１０２、トンネルバリア層１０３、記録層１０４を有する。以下、固着層１０２、記録層１０４の構造について説明する。
【００４２】
図４に示すメモリセル１０１の固着層１０２は、順に積層されたテンプレート層１１１、初期強磁性層１１２、反強磁性層１１３、基準強磁性層１１４を有する。記録層１０４は、順に積層された自由強磁性層１１５、接点層１１６を有する。
【００４３】
図５に示すメモリセル１０１は、固着層１０２が図３のものより多くの層によって構成される構造を有する。すなわち、固着層１０２は、順に積層されたテンプレート層１１１、初期強磁性層１１２、反強磁性層１１３、強磁性層１１４´、非磁性層１１７、強磁性層１１４´´を有する。記録層１０４は、図４に示すメモリセルと同じ構造である。
【００４４】
図６に示すメモリセル１０１は、図５の構造に加え、記録層１０４が更に多くの層によって構成される構造を有する。ずなわち、固着層１０２は、図５に示すメモリセルと同じ構造である。一方、記録層１０４は、強磁性層１１５´、非磁性層１１７、強磁性層１１５´´、接点層１１６を有する。図５および図６に示すメモリセルの構造とすることにより、図４のものに比べ、メモリセル１０１を構成する各層間の漏洩磁界の発生を抑制し、より微細化に適したセル構造とすることができる。
【００４５】
図４〜図６に示すメモリセル１０１の各層は、例えば以下に示す材料を用いて形成することができる。
【００４６】
固着層１０２及び記録層１０４の材料として、例えばＦｅ、Ｃｏ、Ｎｉまたはそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（Ｒ：希土類、Ｘ：Ｃａ、Ｂａ、Ｓｒ）等の酸化物を用いることができる。また、ＮｉＭｎＳｂ、ＰｔＭｎＳｂ等のホイスラー合金等を用いることもできる。これらの強磁性体には、強磁性を失わない限り、Ａｇ、Ｃｕ、Ａｕ、Ａｌ、Ｍｇ、Ｓｉ、Ｂｉ、Ｔａ、Ｂ、Ｃ、Ｏ、Ｐｄ、Ｐｔ、Ｚｒ、Ｉｒ、Ｗ、Ｍｏ、Ｎｂなどの非磁性元素が多少含まれていても構わない。
【００４７】
固着層１０２の一部を構成する反強磁性層１１３の材料として、例えばＦｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３等を用いることができる。
【００４８】
トンネルバリア層１０３の材料として、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ２、ＳｒＴｉＯ２、ＡｌＬａＯ３等の誘電体を用いることができる。これらの誘電体には酸素、窒素、フッ素欠損が存在していても構わない。
【００４９】
図４〜図６に示すメモリセル１０１の構造は、後述する他の実施形態にも適用可能である。
【００５０】
また、メモリセル５として、いわゆる２重トンネルバリア層を有するものを使用することもできる。２重トンネルバリア層構造は、順に積層された第１固着層１２２、第１トンネルバリア層１２３、記録層１０４、第２トンネルバリア層１２５、第２固着層１２６を有する。２重トンネルバリア層構造とすることにより、メモリセルへの印加電圧に対して、高い磁気抵抗の変化率を保つことができる。また、耐圧を高くすることも可能である。なお、第１トンネルバリア層１２３及び第２トンネルバリア層１２５の材料として、トンネルバリア層１０３と同じ材料を用いることができる。
【００５１】
また、２重トンネルバリア層構造と、上記スピンバルブ構造とを組み合わせることもできる。以下、２重トンネルバリア層構造で且つスピンバルブ構造有するメモリセルについて説明する。図７〜図９は、２重トンネルバリア層構造で且つ２重トンネルバリア層を有するメモリセル１２１の一例を概略的に示す断面図である。以下、第１固着層１２２、記録層１０４、第２固着層１２６の構造について説明する。
【００５２】
図７に示すメモリセル１２１の第１固着層１２２は、順に積層されたテンプレート層１１１、初期強磁性層１１２、反強磁性層１１３、基準強磁性層１１４を有する。第２固着層１２６は、順に積層された基準強磁性層１１４、反強磁性層１１３、初期強磁性層１１２、接点層１１６を有する。
【００５３】
図８に示すメモリセル１２１は、第２固着層１２６が図７のものより多くの層によって構成される構造を有する。すなわち、第１固着層１２２は、図７に示すメモリセルと同じ構造である。一方、第２固着層１２６は、順に積層された強磁性層１１４´、非磁性層１１７、強磁性層１１４´´、反強磁性層１１３、初期強磁性層１１２、接点層１１６を有する。
【００５４】
図９に示すメモリセル１２１は、図８の構造に加え、記録層１０４がさらに多くの層によって構成される構造を有する。すなわち、第１固着層１２２および第２固着層１２６は、図８に示すメモリセル１２１と同じ構造である。一方、記録層１０４は、強磁性層１１５´、非磁性層１１７、強磁性層１１５´´を有する。図８および図９に示すメモリセルの構造とすることにより、図７のものに比べ、メモリセル１２１を構成する各層間の漏洩磁界の発生を抑制し、より微細化に適したセル構造とすることができる。
【００５５】
図７〜図９に示すメモリセル１２１の構造は、後述する他の実施形態にも適用可能である。
【００５６】
次に、図１０〜図１５を参照して、図１、図２（ａ）、（ｂ）、図３（ａ）、（ｂ）に示す磁気記憶装置の製造方法を説明する。図１０〜図１５は、図１および図２に示す磁気記憶装置の製造工程を順に示している。
【００５７】
図１０（ａ）、（ｂ）は図２（ａ）、図３（ａ）にそれぞれ対応する方向から見た断面図である。図１０（ａ）、（ｂ）に示すように、半導体基板１１上にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）構造を有する素子分離絶縁膜１２が選択的に形成される。次に、半導体基板１１上にゲート絶縁膜、ゲート電極１５が形成される。次に、ゲート電極１５をマスクとしてイオンが注入されることにより、ソース拡散層１３およびドレイン拡散層１４が形成される。次に、半導体基板１１上の全面に、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により層間絶縁膜３１が設けられる。次に、例えばリソグラフィー工程およびＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法により、層間絶縁膜３１を貫通するコンタクトホールが設けられる。次に、このコンタクトホールが導電材料により埋め込まれ、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ）により導電材料が平坦化されることにより、バリアメタル２４およびプラグ２３が形成される。
【００５８】
図１１（ａ）、（ｂ）は、図２（ａ）、図３（ａ）にそれぞれ対応する方向から見た断面図である。図１１（ａ）、（ｂ）に示すように、層間絶縁膜３１上に層間絶縁膜３２が形成される。次に、層間絶縁膜３２内に配線溝が形成され、この配線溝が導電材料により埋め込まれ、この導電材料が平坦化される。この結果、バリアメタル２２、および配線層２１、２５が形成される。
【００５９】
次に、層間絶縁膜３２上に層間絶縁膜３３が形成される。次に、層間絶縁膜３３内にコンタクトホールが形成され、このコンタクトホールが導電材料により埋め込まれ、この導電材料が平坦化される。この結果、バリアメタル２４およびプラグ２８が形成される。
【００６０】
図１２（ａ）、（ｂ）は、図２（ａ）、図３（ａ）にそれぞれ対応する方向から見た断面図である。図１２（ａ）、（ｂ）に示すように、層間絶縁膜３３上に層間絶縁膜３４が形成される。次に、層間絶縁膜３４内に配線層２７用の配線溝が形成され、この配線溝が導電材料により埋め込まれ、この導電材料が平坦化される。この結果、バリアメタル２２および配線層２７が形成される。
【００６１】
図１３（ａ）、（ｂ）は、図２（ａ）、図３（ａ）にそれぞれ対応する方向から見た断面図である。図１３（ａ）、（ｂ）に示すように、層間絶縁膜３４内に第１書き込み配線２用の配線溝が形成される。次に、この配線溝の内壁の全面に磁気回路６の材料膜、バリアメタル８の材料膜、第１書き込み配線２の材料膜が順次堆積される。次に、これら材料膜が平坦化される。この結果、磁気回路６、バリアメタル８、第１書き込み配線２が形成される。
【００６２】
図１４（ａ）、（ｂ）は、図２（ａ）、図３（ｂ）にそれぞれ対応する方向から見た断面図である。図１４（ａ）、（ｂ）に示すように、配線層２７および書き込み配線２を覆うように、層間絶縁膜３５が形成される。次に、この層間絶縁膜３５内にコンタクトを形成した後、層間絶縁膜３５の上に、コンタクトと接続されるように接続配線層２９が形成される。次に、接続配線層２９の上にメモリセル５が形成される。
【００６３】
次に、メモリセル５を覆うように、マスク材３６が形成される。このマスク材３６は、図１４（ｂ）に示すように、少なくとも第１書き込み配線２に沿った方向で、接続配線２９と同程度の幅を持って形成される。次に、このマスク材３６をマスクとして、例えばウェットエッチングにより、磁気回路６の上部の一部分が除去される。この結果、磁気回路６に切り欠き部３０が形成される。
【００６４】
図１５（ａ）、（ｂ）は、図２（ａ）、図３（ｂ）にそれぞれ対応する方向から見た断面図である。図１５（ａ）、（ｂ）に示すように、マスク材３６が除去され、メモリセル５の相互間に層間絶縁膜３７が形成される。次に、層間絶縁膜３７の上に層間絶縁膜３８が形成される。
【００６５】
次に、図２（ａ）、（ｂ）、図３（ａ）、（ｂ）に示すように、層間絶縁膜３８内のメモリセル５の上に、第２書き込み配線３用の配線溝が形成され、この配線溝が導電材料により埋め込まれ、平坦化される。この結果、第２書き込み配線３およびバリアメタル９が形成される。次に、層間絶縁膜３８が除去され、公知の方法により、バリアメタル９の周囲に磁気回路７が形成される。次に、第２書き込み配線３の相互間が絶縁膜により埋め込まれる。
【００６６】
本発明の第１実施形態によれば、第１書き込み配線２の周囲に形成された磁気回路８は、第１書き込み配線２の側面上で、第２書き込み配線３またはメモリセル５の相互間で、書き込み配線２の上面から深さ方向に向かう切り欠き部３０を有する。このような構造とすることにより、メモリセル５の寸法のずれや、磁気回路８とメモリセル５との相対位置がずれたとしても、第１書き込み配線２により発生した磁界は、確実に対象のメモリセルに印加される。よって、磁気回路により書き込み電流の値を低減しつつ、書き込み電流の値がメモリセルによってばらつくことを回避できる。
【００６７】
ところで、現在、メモリセルは平面において、長辺対短辺の比が例えば１．５程度となっている。また、このようなメモリセルを形成するに当たり、リソグラフィー技術による寸法制御は、一般に短辺方向では容易であり、長辺方向では困難である。このため、短辺方向（第１方向と同方向）において、長辺方向（第２方向と同方向）に比べ、メモリセルの大きさ、位置にばらつきが生じ易い。その結果、メモリセルごとに所要の書き込み電流値が相違する。そこで、第１第２実施形態では、短辺方向に沿った第１書き込み配線２の磁気回路６のみが除去部分を有する構造とする。
【００６８】
また、第１実施形態を、１つの配線を用いて情報の書き込みおよび読み出しをする磁気記憶装置に適用することも可能である。この場合の回路図は、図４４に示すようになる。図４４に示すように、配線ＢＬ１と配線ＢＬ２との間にトランジスタＴｒ１、Ｔｒ２が直列に接続される。トランジスタＴｒ１とトランジスタＴｒ２との接続ノードには、ＭＴＪ（メモリセル５に対応）の一端が接続される。トランジスタＴｒ１、Ｔｒ２のゲートは配線ＷＬに接続される。この図において、配線ＢＬ１とトランジスタＴｒ１との接続ノードＮ１と、配線ＢＬ２とトランジスタＴｒ２との接続ノードＮ２と、の間が第１書き込み配線２、第２書き込み配線３のいずれか一方に対応する。
【００６９】
次に、上記構成の磁気記憶装置の動作を簡単に説明する。書き込みの際、配線ＢＬ１とＢＬ２との間に電圧を印加し、次に配線ＷＬに電流を流すことによりトランジスタＴｒ１、Ｔｒ２をオンさせる。この結果、接続ノードＮ１とＮ２との間に電流Ｗが流れ、ＭＴＪ素子ＭＴＪに情報が書き込まれる。なお、書き込むべきデータが０か１かに応じて、配線ＢＬ１とＢＬ２との間に印加する電圧を反転させる必要がある。
【００７０】
読み出しの際、配線ＢＬ１またはＢＬ２に電圧を印加し、次に配線ＷＬに電流を流すことによりトランジスタＴｒ１、Ｔｒ２をオンさせる。この結果、配線ＢＬ１またはＢＬ２、トランジスタＴｒ１またはＴｒ２に、電流Ｒが流れる。そしてＭＴＪ素子ＭＴＪの両端の電位差を測定することにより情報が読み出される。
【００７１】
このような、構造の磁気記憶装置は、後述する他の実施形態に適用することも可能である。
【００７２】
（第２実施形態）
第２実施形態は、第１実施形態の変形例である。第２実施形態では、第１書き込み配線２の磁気回路６が分断され、その結果、メモリセル５に対応する位置にのみ設けられる。
【００７３】
図１６は、本発明の第２実施形態に係る磁気記憶装置を概略的に示す断面図であり、図３（ａ）に対応する方向から見た断面図である。平面図および図２（ａ）に対応する断面図は、第１実施形態と同様である。
【００７４】
図１６に示すように、磁気回路６は、バリアメタル８の側面および下面であって、且つ第２配線３またはメモリセル５の下部に対応する位置に設けられる。その他の構造は、第１実施形態と同様である。
【００７５】
次に、図１７〜図１９を参照して、図１６に示す磁気記憶装置の製造方法について説明する。図１７〜図１９は、層間絶縁膜３４、第１書き込み配線２、磁気回路６の部分のみ示している。
【００７６】
図１２（ａ）、（ｂ）までは、第１実施形態と同様である。この後、図１７に示すように、リソグラフィー工程およびＲＩＥ法により、層間絶縁膜３４内に、書き込み配線２用の配線溝４１が形成される。次に、配線溝４１の内壁上および層間絶縁膜３４上に磁気回路６の材料膜６ａが堆積される。
【００７７】
次に、図１８に示すように、ＣＶＤ法、リソグラフィー工程、ＲＩＥ法により、磁気回路６が形成される部分を覆うように、磁気回路６の上にマスク材４２が形成される。次に、このマスク材４２をマスクとして、ウェットエッチングにより磁気回路６が除去される。この結果、配線溝４１の長手方向において、個々に分断された磁気回路６が形成される。
【００７８】
次に、図１９に示すように、マスク材４２が除去される。次に、配線溝５３が、バリアメタル８の材料膜、および書き込み配線２の材料膜により埋め込まれる。次に、これら材料膜が平坦化される。この後の工程は、第１実施形態と同様である。
【００７９】
第２実施形態によれば、第１書き込み配線２の磁気回路６は、第２書き込み配線３またはメモリセル５に対応する位置ごとに分断されて設けられている。このような構造とすることにより、第１実施形態と同様の効果を得られる。
【００８０】
また、第２実施形態によれば、第１書き込み配線２の磁気回路６を形成する工程は、第１実施形態に比べて複雑となる。しかしながら、第１書き込み配線２により発生した磁界は、各磁気回路６によって対応するメモリセル５に、第１実施形態に比べて、より確実に印加される。
【００８１】
（第３実施形態）
第１実施形態では、第１書き込み配線２の磁気回路６のみが、除去部分３０を有する。これに対し、第３実施形態では、第２書き込み配線３の磁気回路７も同様の構造を有する。
【００８２】
図２０は、本発明の第３実施形態に係る磁気記憶装置を概略的に示す断面図であり、図２（ａ）に対応する方向から見た断面図である。平面図および図３（ａ）の断面図は、第１実施形態と同様である。
【００８３】
図２０に示すように、第２書き込み配線３のバリアメタル９の周囲には、第２書き込み配線３の両側面と上面に延在する磁気回路７が設けられる。この磁気回路７は、第２書き込み配線３の側面上で、且つ第１書き込み配線２またはメモリセル５相互間に、ノッチ状に除去された切り欠き部３０を有する。切り欠き部３０は、第１実施形態と同様の形状を有し、深さ方向において上に向かって形成される。その他の部分は、第１実施形態と同様である。
【００８４】
次に、図２１〜図２４を参照して、図２０に示す磁気記憶装置の製造方法を説明する。図２１〜図２４は、層間絶縁膜３８、第２書き込み配線３、バリアメタル９、磁気回路７の部分のみ示している。
【００８５】
図１５（ａ）、（ｂ）までは、第１実施形態と同様である。この後、図２１に示すように、リソグラフィー工程およびＲＩＥ法により、層間絶縁膜３８内に、書き込み配線３用の配線溝が形成される。この配線溝は、図示せぬメモリセル５と接続されている。次に、この配線溝の内壁上および層間絶縁膜３８上にバリアメタル９および書き込み配線３の材料膜が形成される。次に、この材料膜が平坦化される。この結果、バリアメタル９および書き込み配線３が形成される。
【００８６】
次に、図２２に示すように、書き込み配線３層間絶縁膜３８上に、磁気回路７を形成しない位置に対応して、書き込み配線３と交差する方向にマスク材５１が形成される。
【００８７】
次に、図２３に示すように、マスク材５１をマスクとして、ＲＩＥ法により層間絶縁膜３８の一部がエッチングされる。このとき、例えば酸素雰囲気中で行うことにより、マスク材が徐々に細められる。この結果、残存する層間絶縁膜３８は、例えば台形形状となる。しかしながら、このような方法を採らずに、単にエッチングすることもできる。この場合、残存する層間絶縁膜の側面は、実質的に直線となり、形成される磁気回路７のノッチ状の除去部分もこれに対応した形状となる。
【００８８】
次に、図２４に示すように、図示せぬ半導体基板を一定の電位に保持しながら、電界メッキ法により、磁気回路７の材料膜を堆積する。この結果、磁気回路７の材料膜は、メッキ溶液とバリアメタル９が接触している部分に選択的に成長する。したがって、書き込み配線４の上面と、層間絶縁膜３８により覆われていない側面に磁気回路７が形成される。この後の工程は、第１実施形態と同様である。
【００８９】
第３実施形態によれば、第１実施形態と同様の効果を得られる。また、第３実施形態では、第１実施形態の構造に加えて、第２書き込み配線３の磁気回路７もノッチ状の除去部分を有する構造とする。このような構造とすることにより、第２書き込み配線３についても第１実施形態で述べたのと同様の効果を得られる。
【００９０】
なお、長辺方向に沿った第２書き込み配線３の磁気回路７のみが切り欠き部３０を有する構造とすることも可能である。この場合、図３（ａ）に対応する方向の断面図は、図２５のようになる。
【００９１】
（第４実施形態）
第２実施形態では、第１書き込み配線２の磁気回路６のみが、メモリセル５に対応する位置ごとに分断された構造とされている。これに対し、第４実施形態では、第２書き込み配線３の磁気回路７も同様の構造を有する。
【００９２】
図２６に示すように、磁気回路７は、バリアメタル９の側面および上面であって、第１書き込み配線２またはメモリセル５の上部に対応する位置に設けられる。その他の構造は、第２実施形態と同様である。
【００９３】
第４実施形態によれば、第２書き込み配線３についても、第２実施形態で述べたのと同様の効果を得られる。
【００９４】
なお、第３実施形態で述べたように、第２書き込み配線３の磁気回路７のみが、メモリセル５に対応する位置ごとに分断された構造とすることも可能である。この場合、図３（ａ）に対応する方向の断面図は、図２５のようになる。
【００９５】
（第５実施形態）
第１実施形態では、選択トランジスタ型の磁気記憶装置を示した。これに対し、第５実施形態は、いわゆるクロスポイント型の磁気記憶装置に本発明を適用した例である。
【００９６】
図２７は、本発明の第５実施形態に係る磁気記憶装置を概略的に示す平面図である。図２８（ａ）、（ｂ）は、図２７のＸＸＶＩＩＩＡ−ＸＸＶＩＩＩＡ線、ＸＸＶＩＩＩＢ−ＸＸＶＩＩＩＢ線に沿った構造を概略的に示す断面図である。
【００９７】
図２７、図２８（ａ）、（ｂ）に示すように、基板１１上の層間絶縁膜６１内に第１書き込み配線２が設けられる。第１書き込み配線２の周囲には、バリアメタル８、磁気回路６が設けられる。磁気回路６は、第１実施形態と同様に、第２書き込み配線３またはメモリセル５の相互間にノッチ形状に除去された部分を有する。
【００９８】
第１書き込み配線２上には、非磁性材料による接続層６２、メモリセル５が設けられる。
【００９９】
メモリセル５の上には、第２書き込み配線３が設けられる。第２書き込み配線２の周囲には、バリアメタル９、磁気回路７が設けられる。磁気回路７は、第３実施形態と同様に、第１書き込み配線２またはメモリセル５の相互間にノッチ形状に除去された部分を有する。
【０１００】
クロスポイント型の磁気記憶装置では、第１書き込み配線２と第２書き込み配線３とは電気的に接続されている。第２書き込み配線３は、メモリセル５に磁界を与える機能に加え、情報の読み出すための配線としての機能を有する。
【０１０１】
なお、クロスポイント型の磁気記憶回路においては、書き込み時に生じる書き込み配線間の電位差に注意が必要である。すなわち、メモリセルに情報を書き込む際、流す書き込み電流により第１書き込み配線２と第２書き込み配線３との間に高電圧が発生する場合がある。クロスポイント型の磁気記憶回路では、上記したように第１書き込み配線２と第２書き込み配線３とが電気的に接続されているため、該高電圧によりトンネルバリア層が絶縁破壊される恐れがある。そこで、例えば、メモリセル５に直列に整流作用を持つ素子を接続する等、行うことができる。または回路的な工夫によりメモリセルに高電圧が印加されること避ける等の手段を用いることもできる。
【０１０２】
第５実施形態によれば、第１および第３実施形態と同様の効果を得ることができる。
【０１０３】
（第６実施形態）
図２９（ａ）、（ｂ）は、本発明の第６実施形態に係る磁気記憶装置を概略的に示す平面図である。図２９（ｂ）は、第６実施形態の変形例であり、後述する。図３０（ａ）、（ｂ）は図２９のＸＸＸＡ−ＸＸＸＡ線、ＸＸＸＢ−ＸＸＸＢ線に沿った構造をそれぞれ概略的に示す断面図である。
【０１０４】
図２９（ａ）、図３０（ａ）、（ｂ）に示すように、第１書き込み配線２の両側面および下面に延在するように、バリアメタル８を介して磁気回路６が設けられる。第１書き込み配線２の上には、接続層６２を介してメモリセル５が設けられる。メモリセル５は、磁気回路６の幅より大きい幅を有する。メモリセル５の大きさは、例えば以下の様に決定される。
【０１０５】
例えば、０．１μｍルールの場合、磁気回路６および７の幅はほぼ第１書き込み配線および第２書き込み配線７の幅に等しく、約０．１μｍである。この場合の合わせ精度の保証範囲は、その２０％程度と予想され、±０．０２０μｍが期待される。この数値と、メモリセル５の大きさのばらつきが±１０％程度であることを考慮して、メモリセル５の幅が以下のように決定される。すなわち、メモリセル５の幅を、磁気回路６の幅の１６０％程度とすることが好ましい。より詳しくは、メモリセル５の大きさは磁気回路６の幅の１２０％〜２８０％、好ましくは１５０％〜１８０％とすることができる。さらに好ましくは、磁気回路６の幅の１６０％、すなわち本実施形態の例では、０．１６μｍ程度である。その他の構造については、第５実施形態と同様である。
【０１０６】
上記構造とすることにより、メモリセル５と磁気回路６との距離は、垂直方向（図３０（ａ）の上下方向）の距離ｄ３となる。この距離ｄ３は、接続層６２の膜厚により規定される。半導体装置を製造するに当たり、垂直方向での距離の制御精度は、リソグラフィー工程の際の制御精度ではなく、堆積される層の膜厚およびエッチング深さにより決定されるため、水平方向（図３０（ａ）の左右方向）の制御制度よりも高い。このため、各メモリセル５と磁気回路６との距離は、比較的高精度でｄ３とすることができる。したがって、多少の寸法ばらつきや合わせずれ等に影響されることなく、従来例に比べて加工ばらつきを抑えることが容易になる．
第６実施形態では、メモリセル５は、第１書き込み配線２の磁気回路６の幅より大きい幅を有する。このため、メモリセル５と磁気回路６との距離は、接続層６２の膜厚により規定され、ほぼ一定となる。このため、磁気回路６により書き込み電流の値を低減しつつ、メモリセル５と磁気回路６との距離のばらつきにより書き込み電流値がメモリセルによってばらつくことを回避できる。
【０１０７】
また、図２９（ｂ）に示すように、メモリセル５の長さ（第１方向に沿った長さ）が第２書き込み配線３の幅（磁気回路７の幅）より大きい幅を有するようにすることももちろん可能である。
【０１０８】
（第７実施形態）
第６実施形態では、メモリセル５の全体が、磁気回路６より大きい幅を有する。これに対し、第７実施形態では、メモリセル５を構成する層の一部のみが、磁気回路６より大きい幅を有する。
【０１０９】
図３１は、本発明の第７実施形態に係る磁気記憶装置を概略的に示す平面図である。図３２（ａ）、（ｂ）は図３１のＸＸＸＩＩＡ−ＸＸＸＩＩＡ線、ＸＸＸＩＩＢ−ＸＸＸＩＩＢ線に沿った構造をそれぞれ概略的に示す断面図である。
【０１１０】
図３１、図３２（ａ）、（ｂ）に示すように、第１書き込み配線２の上に非磁性金属材料からなる接続層７１、およびメモリセル５の記録層１０４が順に設けられる。接続層７１および記録層１０４は、それぞれ、磁気回路６の幅より大きい幅を有する。接続層７１および記録層１０４は、例えば第５実施形態のメモリセル５と同様の幅を有する。
【０１１１】
記録層１０４の上には、トンネルバリア層１０３、固着層１０２、非磁性金属材料からなる接続層７２が設けられる。トンネルバリア層１０３、固着層１０２、接続層７２の幅は、接続層７１および記録層１０４より小さく、例えば第１書き込み配線２と同程度である。その他の構造については、第６実施形態と同様である。
【０１１２】
次に、図３３、図３４を参照して図３１、図３２（ａ）、（ｂ）に示す磁気記憶装置の製造方法を説明する。図３３、図３４は、図３２（ａ）に対応する断面図である。
【０１１３】
図３３に示すように、層間絶縁膜６１内に、磁気回路６、バリアメタル８、第１書き込み配線２が形成される。次に、層間絶縁膜６１上の全面に、磁気回路６、バリアメタル８、第１書き込み配線２が形成される。次に、接続層７１、記録層１０４、トンネルバリア層１０３、固着層１０２、接続層７２の材料膜が順次、堆積される。次に、これらの材料膜が長方形状にパターニングされる。この長方形状は、平面において第１書き込み配線２と直交する方向が長手方向であって、且つ磁気回路６の端部より延出する端部を有する。
【０１１４】
次に、図３４に示すように、接続層７２上に、例えば幅が第１書き込み配線２と同程度の直線状のマスク材７３が形成される。次に、このマスク材７３をマスクとして接続層７２、固着層１０２、トンネルバリア層１０３がエッチングされる。この結果、第１書き込み配線２と同程度の幅を有する、接続層７２、固着層１０２、トンネルバリア層１０３が形成される。この際、記録層１０４および接続層４２はエッチングされない。
【０１１５】
接続層７２、固着層１０２、トンネルバリア層１０３をエッチングする際の短辺方向は、レジストの幅方向（図３４の左右方向）に対応する。このため、この方向においてエッチングの制御性が良好となり、接続層７２、固着層１０２、トンネルバリア層１０３の大きさはメモリセル５ごとに高精度で制御される
この後、図３２（ａ）、（ｂ）に示すように、メモリセル５、接続層７１、７３相互間が層間絶縁膜により埋め込まれる。次に、バリアメタル９、第２書き込み配線３が順次形成される。
【０１１６】
次に、第７実施形態の効果について説明する。
【０１１７】
上記したように、情報の読み出しの際、磁気抵抗効果を用いる。上記構造の磁気記憶装置５４では、記録層１０４のうち、磁気抵抗効果に寄与するのは、固着層１０２およびトンネルバリア層１０３の大きさに対応する部分である。
【０１１８】
第７実施形態では、メモリセル５のうち、記録層１０４のみが、磁気回路６より大きい幅を有する。記録層１０４をこのような構造とすることにより、第６実施形態と同様の効果を得られる。
【０１１９】
また、第７実施形態では、トンネルバリア層および固着層１０２の幅（図３４の左右方向）は、直線状のマスク材の幅により規定される。このため、トンネルバリア層および固着層１０２の大きさが、記録層１０４に比べてメモリセル５ごとにばらつくことを回避できる。したがって、抵抗値がメモリセル５ごとにばらつくことを回避でき、読み出しのマージンを広く保つことができる。
【０１２０】
（第８実施形態）
図３５は、本発明の第８実施形態に係る磁気記憶装置を概略的に示す平面図である。図３６（ａ）、（ｂ）は図３５のＸＸＸＶＩＡ−ＸＸＸＶＩＡ線、ＸＸＸＶＩＢ−ＸＸＸＶＩＢ線に沿った構造をそれぞれ概略的に示す断面図である。
【０１２１】
図３５、図３６（ａ）、（ｂ）に示すように、第１書き込み配線２と第２書き込み配線３との間には、順に積層された接続層７１、メモリセル５、接続層７２が設けられる。接続層７１、メモリセル５、接続層７２は、図３５に示すように、平面において第１書き込み配線２および第２書き込み配線３の延在する方向と異なる方向に沿って設けられる。この方向は、例えば書き込み配線２および３により発生する合成磁界の方向と同一とすることができる。例えば、書き込み配線２および３のそれぞれに対して、例えば４５°とすることができる。さらに、接続層７１、メモリセル５、接続層７２の端部は、磁気回路６および７の端部より突出する。
【０１２２】
第８実施形態では、メモリセル５の端部が、磁気回路６および７の端部より突出している。このため、メモリセル５と磁気回路６および７との距離は、第６実施形態と同様に接続層７１および７２の膜厚により規定される。したがって、第６実施形態と同様の効果を得られる。
【０１２３】
さらに、第７実施形態では、メモリセル５が、第１書き込み配線２および第２書き込み配線３に対して斜めの方向に沿って設けられる。以下、このような構造により得られる効果について説明する。
【０１２４】
先ず、従来は、メモリセル５は長辺方向が第１書き込み配線２に沿うように配置される。そして、メモリセル５に情報を書き込む際、選択メモリセルの位置を通る書き込み配線２および３により２つの磁界を発生させる。これらの磁界により、メモリセル５の斜め方向に沿った合成磁界が発生し、この合成磁界により記録層１０４の磁化方向を反転させる。
【０１２５】
これに対し、図３５、図３６（ａ）、（ｂ）に示す構造とすることにより、書き込み配線２および３により発生した磁界は、磁性体であるメモリセル５と磁気回路６、７との最近接部を主に経由することとなる。したがって、発生磁界は、共に、メモリセル５の近傍ではメモリセル５の長辺方向に沿って形成される。この結果、同方向に向かう２つの磁界により情報の書き込みが行われる。すなわち、従来のように２つの磁界の合成により、メモリセルの斜め方向に磁界を発生させる手法と異なる。このため、所望のメモリセル５のみに磁界を発生させることが容易となる。したがって、隣接するメモリセルへの誤書き込みを防止することが可能となり、また情報の保持特性を高めることも可能となる。
【０１２６】
なお、第８実施形態では、メモリセル５に「０」を書き込むか「１」を書き込むかによって、書き込み配線２および３に流す電流の向きを、共に変更する必要がある。
【０１２７】
（第９実施形態）
図３７は、本発明の第９実施形態に係る磁気記憶装置を概略的に示す平面図である。図３８（ａ）、（ｂ）は図３７のＸＸＸＶＩＩＩＡ−ＸＸＸＶＩＩＩＡ線、ＸＸＸＶＩＩＩＢ−ＸＸＸＶＩＩＩＢ線に沿った構造をそれぞれ概略的に示す断面図である。図３９（ａ）、（ｂ）は、図３７のＸＸＸＩＸＡ−ＸＸＸＩＸＡ線、ＸＸＸＩＸＢ−ＸＸＸＩＸＢ線に沿った構造をそれぞれ概略的に示す断面図である。
【０１２８】
図３８（ａ）において、第２書き込み配線３の手前の面に設けられた磁気回路７は、一点鎖線で示している。一方、図３８（ｂ）において、第２書き込み配線３の奥の面に設けられた磁気回路７は、破線で示している。同様に、図３９（ａ）、（ｂ）において、第１書き込み配線２の手前および奥の面に設けられた磁気回路６は、それぞれ一点鎖線および破線により示している。
【０１２９】
図３７、図３８（ａ）、（ｂ）図３９（ａ）、（ｂ）に示すように、メモリセル５は、第８実施形態と同様に、平面において第１書き込み配線２および第２書き込み配線３の延在する方向と異なる方向に沿って設けられる。この方向は、第８実施形態と同様に決定される。また、メモリセル５の端部は磁気回路６および７に対応する位置まで到達する。
【０１３０】
第１書き込み配線２の磁気回路６は、第１書き込み配線２の両側面において、メモリセル５の端部が位置する部分以外は、例えば第１実施形態と同様に、ノッチ形状に除去されている。
【０１３１】
第２書き込み配線３の磁気回路７は、第２書き込み配線３の両側面において、メモリセル５の端部が位置する部分以外は、例えば第３実施形態と同様に、ノッチ形状に除去されている。その他の構造は、第１実施形態と同様である。
【０１３２】
第９実施形態によれば、第８実施形態と第１実施形態と同様の効果を得られる。
【０１３３】
各実施形態において、選択トランジスタ型またはクロスポイント型のいずれか一方についてのみ説明した。しかし、もう一方の型を各実施形態に適用することが可能である。
【０１３４】
また、各実施形態において、第１書き込み配線２が第２書き込み配線３の下側を通る構造について説明した。しかし、第２書き込み配線３が第１書き込み配線２の下側を通る構造とすることも可能である。
【０１３５】
また、各実施形態において、各配線がバリアメタル８、９、２２、２４を有する構造を示した。しかしながら、これらは、本発明の各実施形態の作用効果を得るために必須のものではない。すなわち、各実施形態の作用効果を得るという点では、これらバリアメタルを設けても、設けなくても構わない。さらに、磁気回路６、７の外周にさらなるバリアメタル（第２バリアメタル）を設けても構わない。
【０１３６】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１３７】
【発明の効果】
以上、詳述したように本発明によれば、磁気回路により書き込み電流の値を低減しつつ、書き込み電流の値がメモリセルによってばらつくことを回避可能な磁気記憶装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る磁気記憶装置を概略的に示す平面図。
【図２】図１の磁気記憶装置を概略的に示す断面図。
【図３】図１の磁気記憶装置を概略的に示す断面図。
【図４】メモリセルの構造の一例を概略的に示す断面図。
【図５】メモリセルの構造の一例を概略的に示す断面図。
【図６】メモリセルの構造の一例を概略的に示す断面図。
【図７】メモリセルの構造の一例を概略的に示す断面図。
【図８】メモリセルの構造の一例を概略的に示す断面図。
【図９】メモリセルの構造の一例を概略的に示す断面図。
【図１０】図１の磁気記憶装置の製造工程を概略的に示す断面図。
【図１１】図１０に続く工程を概略的に示す断面図。
【図１２】図１１に続く工程を概略的に示す断面図。
【図１３】図１２に続く工程を概略的に示す断面図。
【図１４】図１３に続く工程を概略的に示す断面図。
【図１５】図１４に続く工程を概略的に示す断面図。
【図１６】本発明の第２実施形態に係る磁気記憶装置を概略的に示す平面図。
【図１７】図１６の磁気記憶装置を概略的に示す斜視図。
【図１８】図１６の磁気記憶装置の製造工程を概略的に示す斜視図。
【図１９】図１８に続く工程を概略的に示す斜視図。
【図２０】本発明の第３実施形態に係る磁気記憶装置を概略的に示す平面図。
【図２１】図２０の磁気記憶装置を概略的に示す斜視図。
【図２２】図２１に続く工程を概略的に示す斜視図。
【図２３】図２２に続く工程を概略的に示す斜視図。
【図２４】図２３に続く工程を概略的に示す斜視図。
【図２５】本発明の第３実施形態の変形例に係る磁気記憶装置を概略的に示す断面図。
【図２６】本発明の第４実施形態に係る磁気記憶装置を概略的に示す断面図。
【図２７】本発明の第５実施形態に係る磁気記憶装置を概略的に示す平面図。
【図２８】図２７の磁気記憶装置を概略的に示す断面図。
【図２９】本発明の第６実施形態に係る磁気記憶装置を概略的に示す平面図。
【図３０】図２９の磁気記憶装置を概略的に示す断面図。
【図３１】本発明の第７実施形態に係る磁気記憶装置を概略的に示す平面図。
【図３２】図３１の磁気記憶装置を概略的に示す断面図。
【図３３】図３１の磁気記憶装置の製造工程を概略的に示す断面図。
【図３４】図３３に続く工程を概略的に示す断面図。
【図３５】本発明の第８実施形態に係る磁気記憶装置を概略的に示す平面図。
【図３６】図３５の磁気記憶装置を概略的に示す断面図。
【図３７】本発明の第９実施形態に係る磁気記憶装置を概略的に示す平面図。
【図３８】図３７の磁気記憶装置を概略的に示す断面図。
【図３９】図３７の磁気記憶装置を概略的に示す断面図。
【図４０】典型的な磁気記憶装置を概略的に示す図。
【図４１】磁気回路を有する書き込み配線を概略的に示す図。
【図４２】従来の磁気記憶装置の問題点を説明するための図。
【図４３】従来の磁気記憶装置の問題点を説明するための図。
【図４４】１つの書き込み配線を用いた磁気記憶装置を概略的に示す回路図。
【符号の説明】
１…磁気記憶装置、
２…第１書き込み配線、
３…第２書き込み配線、
５…メモリセル、
６、７…磁気回路、
８、９…バリアメタル、
１１…半導体基板、
Ｑ…トランジスタ。
Claims (24)
- 第１方向に沿って相互に離間して配設された、情報を記録する第１、第２磁気抵抗素子と、
前記第１方向に沿って配設された、前記第１、第２磁気抵抗素子に磁界を印加するための第１配線と、
前記第１配線の側面に延在し、且つ前記第１、第２磁気抵抗素子の間に切り欠き部を有する、前記第１配線からの磁界を前記第１、第２磁気抵抗素子に効果的に印加するための第１磁気回路と、
を具備することを特徴とする磁気記憶装置。 - 前記第１磁気回路の前記切欠き部の深さが、前記第１磁気回路と、前記第１または第２磁気抵抗素子と、の間の最短距離×０．５以上であることを特徴とする請求項１に記載の磁気記憶装置。
- 前記第１方向と異なる第２方向に沿って前記第１磁気抵抗素子と離間して配設された、情報を記録する第３磁気抵抗素子と、
前記第２方向に沿って配設された前記第１、第３磁気抵抗素子に磁界を印加するための第２配線と、
をさらに具備することを特徴とする請求項１または２に記載の磁気記憶装置。 - 前記第１乃至第３磁気抵抗素子の磁化容易軸方向が、前記第２方向に沿って配設されたことを特徴とする請求項３に記載の磁気記憶装置。
- 前記第２配線の側面に延在し、且つ前記第１、第３磁気抵抗素子の間に切り欠き部を有する、前記第２配線からの磁界を前記第１、第３磁気抵抗素子に効果的に印加するための第２磁気回路をさらに具備することを特徴とする請求項３または４に記載の磁気記憶装置。
- 前記第２磁気回路の前記切欠き部の深さが、前記第２磁気回路と、前記第１または第３磁気抵抗素子と、の間の最短距離×０．５以上であることを特徴とする請求項５に記載の磁気記憶装置。
- 磁気抵抗素子を用いた磁気記憶装置であって、
第１方向に沿って配設された、磁気抵抗素子に磁界を印加するための第１配線と、
前記第１配線の周囲に延在する、前記第１配線からの磁界を前記磁気抵抗素子に効果的に印加するための第１磁気回路と、
前記第１配線と面し、且つ平面において端部が前記第１磁気回路の端部より延出する、情報を記録する磁気抵抗素子と、
を具備することを特徴とする磁気記憶装置。 - 前記第１方向と異なる第２方向に沿って配設された前記磁気抵抗素子に磁界を印加するための第２配線をさらに具備することを特徴とする請求項７に記載の磁気記憶装置。
- 前記磁気記憶装置が、前記第２配線の周囲に延在する、前記第２配線からの磁界を前記磁気抵抗素子に効果的に印加するための第２磁気回路をさらに具備し、前記磁気抵抗素子が、平面において端部が前記第２磁気回路の端部より延出することを特徴とする請求項８に記載の磁気記憶装置。
- 前記磁気抵抗素子が、
前記第１配線と面する、情報を記録する第１磁性層と、
前記第１磁性層の前記第１配線と反対側の面と面する非磁性層と、
前記非磁性層の前記第１磁性層と反対側の面と面する、磁化方向が固定された第２磁性層と、
を具備し、
少なくとも前記第１磁性層が、平面において前記第１磁気回路の端部より延出することを特徴とする請求項８または９に記載の磁気記憶装置。 - 磁気抵抗素子を用いた磁気記憶装置であって、
第１方向に沿って配設された、磁気抵抗素子に磁界を印加するための第１配線と、
前記第１配線が配設される平面と異なる平面において前記第１方向と異なる第２方向に沿って配設された、磁気抵抗素子に磁界を印加するための第２配線と、前記第１および第２配線の交点の前記第１および第２配線の間に平面において前記第１および第２方向と異なる第３方向に沿って配設された、情報を記録する磁気抵抗素子と、
前記第１配線の側面に延在する、前記第１配線からの磁界を前記磁気抵抗素子に効果的に印加するための第１磁気回路と、
前記第２配線の側面に延在する、前記第２配線からの磁界を前記磁気抵抗素子に効果的に印加するための第２磁気回路と、
を具備することを特徴とする磁気記憶装置。 - 前記３方向が、前記第１および第２配線により発生する合成磁界の方向に沿った方向であることを特徴とする請求項１１に記載の磁気記憶装置。
- 前記磁気抵抗素子の前記第３方向における端部が、前記第１および第２磁気回路の端部から延出することを特徴とする請求項１１または１２に記載の磁気記憶装置。
- 磁気抵抗素子を用いた磁気記憶装置であって、
それぞれ第１方向に沿って配設された、磁気抵抗素子に磁界を印加するための２本の第１配線と、
２本の前記第１配線が配設される平面と異なる平面においてそれぞれ前記第１方向と異なる第２方向に沿って配設された、磁気抵抗素子に磁界を印加するための２本の第２配線と、
前記第１および第２配線の交点の前記第１および第２配線の間に平面において前記第１および第２方向と異なる第３方向に沿って配設された、情報を記録する磁気抵抗素子と、
少なくとも１本の前記第１配線の側面に延在し、且つ隣接する前記磁気抵抗素子のそれぞれの端部の相互間に切り欠き部を有する、前記第１配線からの磁界を前記磁気抵抗素子に効果的に印加するための第１磁気回路と、
少なくとも１本の前記第２配線の側面に延在し、且つ隣接する前記磁気抵抗素子のそれぞれの端部の相互間に切り欠き部を有する、前記第２配線からの磁界を前記磁気抵抗素子に効果的に印加するための第２磁気回路と、
を具備することを特徴とする磁気記憶装置。 - 前記磁気抵抗素子が、
磁化方向が固定された第１磁性層と、
前記第１磁性層と面する非磁性層と、
前記非磁性層の前記第１磁性層と反対側の面と面する、情報を記録する第２磁性層と、
を具備することを特徴とする請求項１乃至９、１１乃至１４のいずれか１項に記載の磁気記憶装置。 - 前記磁気抵抗素子が、
磁化方向が固定された第１磁性層と、
前記第１磁性層と面する第１非磁性層と、
前記第１非磁性層の前記第１磁性層と反対側の面と面する、情報を記録する第２磁性層と、
前記第２磁性層の前記第１非磁性層と反対側の面と面する、第２非磁性層と、前記第２非磁性層の前記第２磁性層と反対側の面と面する、磁化方向が固定された第３磁性層と、
を具備することを特徴とする請求項１乃至９、１１乃至１４のいずれか１項に記載の磁気記憶装置。 - 前記第１配線または第２配線が、前記磁気抵抗素子と電気的に接続され、且つ前記磁気抵抗素子からの情報を読み出すための配線としての機能をさらに具備することを特徴とする請求項１乃至１６のいずれか１項に記載の磁気記憶装置。
- 前記磁気抵抗素子と接続された、前記磁気抵抗素子を選択するためのトランジスタをさらに具備することを特徴とする請求項１乃至１６のいずれか１項に記載の磁気記憶装置。
- 半導体基板の上方に第１方向に沿って第１配線を形成し、
前記第１配線の側面上に第１磁気回路を形成し、
前記第１配線上に、相互に離間する２つの磁気抵抗素子を形成し、
前記磁気抵抗素子を覆うマスク材を形成し、
前記マスク材をマスクとして前記第１磁気回路の一部を除去することにより、前記第１配線の側面上の前記第１磁気回路の前記マスク材の相互間に切り欠き部を形成する、
ことを特徴とする磁気記憶装置の製造方法。 - 前記第１磁気回路の一部を除去することは、ウェットエッチングにより行われることを特徴とする請求項１９に記載の磁気記憶装置の製造方法。
- 前記磁気抵抗素子の上方を通り且つ第２方向に沿って第２配線を形成し、
前記第２配線の側面上に、前記第２方向において相互に離間する第２絶縁膜
前記第２絶縁膜の相互間の前記第２配線の側面上に第２磁気回路を形成する、ことさらに具備することを特徴とする請求項１９に記載の磁気記憶装置の製造方法。 - 前記第２絶縁膜の相互間の前記第２配線の側面に前記第２磁気回路を形成することは、メッキ法により前記第２磁気回路の材料を前記第２配線の側面に堆積することを具備することを特徴とする請求項２１に記載の磁気記憶装置の製造方法。
- 半導体基板の上方に第１方向に沿って第１配線を形成し、
前記第１配線の側面上に第１磁気回路を形成し、
前記第１磁気回路および前記第１配線の上に、第１磁性層、非磁性層、第２磁性層の材料膜を堆積し、
前記第１磁性層、非磁性層、第２磁性層を、平面において前記第１方向と異なる方向に延在し、且つこの方向において前記第１磁気回路の端部より延出するようにエッチングし、
前記第２磁性層の上に、前記第１方向に延在するマスク材を形成し、
前記マスク材をマスクとして前記第１磁性層をエッチングし、
前記第１磁性層上に、平面において前記第１方向と異なる方向に沿って第２配線を形成する、
ことを具備することを特徴とする磁気記憶装置の製造方法。 - 前記第１磁性層、非磁性層、第２磁性層の延在する方向と、前記第２配線が延在する方向とは、実質的に同一の方向であることを特徴とする請求応２３に記載の磁気記憶装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321758A JP3935049B2 (ja) | 2002-11-05 | 2002-11-05 | 磁気記憶装置及びその製造方法 |
| US10/359,151 US6882564B2 (en) | 2002-11-05 | 2003-02-06 | Magnetic memory device having magnetic circuit and method of manufacture thereof |
| KR1020030077518A KR20040040364A (ko) | 2002-11-05 | 2003-11-04 | 자기 기억 장치 및 그 제조 방법 |
| TW092130924A TWI294158B (en) | 2002-11-05 | 2003-11-05 | Magnetic memory device having magnetic circuit and method of manufacture thereof |
| CNB200310114148XA CN100390897C (zh) | 2002-11-05 | 2003-11-05 | 磁存储装置及其制造方法 |
| US11/088,919 US7122385B2 (en) | 2002-11-05 | 2005-03-25 | Magnetic memory device having magnetic circuit and method of manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002321758A JP3935049B2 (ja) | 2002-11-05 | 2002-11-05 | 磁気記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004158578A true JP2004158578A (ja) | 2004-06-03 |
| JP3935049B2 JP3935049B2 (ja) | 2007-06-20 |
Family
ID=32171319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002321758A Expired - Fee Related JP3935049B2 (ja) | 2002-11-05 | 2002-11-05 | 磁気記憶装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6882564B2 (ja) |
| JP (1) | JP3935049B2 (ja) |
| KR (1) | KR20040040364A (ja) |
| CN (1) | CN100390897C (ja) |
| TW (1) | TWI294158B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005117118A1 (ja) * | 2004-05-25 | 2008-04-03 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP2008527739A (ja) * | 2005-01-14 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 被覆キャップを有する相互接続構造およびその製造方法 |
| WO2009122990A1 (ja) * | 2008-04-02 | 2009-10-08 | 日本電気株式会社 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6807087B2 (en) * | 2002-08-30 | 2004-10-19 | Micron Technology, Inc. | Write current shunting compensation |
| EP2597692A1 (en) * | 2011-11-22 | 2013-05-29 | Crocus Technology S.A. | Self-referenced MRAM cell with optimized reliability |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6256224B1 (en) * | 2000-05-03 | 2001-07-03 | Hewlett-Packard Co | Write circuit for large MRAM arrays |
| US5956267A (en) | 1997-12-18 | 1999-09-21 | Honeywell Inc | Self-aligned wordline keeper and method of manufacture therefor |
| US6104633A (en) * | 1998-02-10 | 2000-08-15 | International Business Machines Corporation | Intentional asymmetry imposed during fabrication and/or access of magnetic tunnel junction devices |
| DE19836567C2 (de) | 1998-08-12 | 2000-12-07 | Siemens Ag | Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung |
| US5940319A (en) | 1998-08-31 | 1999-08-17 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| US6165803A (en) * | 1999-05-17 | 2000-12-26 | Motorola, Inc. | Magnetic random access memory and fabricating method thereof |
| JP3589346B2 (ja) * | 1999-06-17 | 2004-11-17 | 松下電器産業株式会社 | 磁気抵抗効果素子および磁気抵抗効果記憶素子 |
| US6211090B1 (en) * | 2000-03-21 | 2001-04-03 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
| DE10032271C2 (de) * | 2000-07-03 | 2002-08-01 | Infineon Technologies Ag | MRAM-Anordnung |
| DE10041378C1 (de) * | 2000-08-23 | 2002-05-16 | Infineon Technologies Ag | MRAM-Anordnung |
| JP3920565B2 (ja) * | 2000-12-26 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US6780652B2 (en) * | 2001-03-15 | 2004-08-24 | Micron Technology, Inc. | Self-aligned MRAM contact and method of fabrication |
| JP4405103B2 (ja) * | 2001-04-20 | 2010-01-27 | 株式会社東芝 | 半導体記憶装置 |
| TW569442B (en) * | 2001-12-18 | 2004-01-01 | Toshiba Corp | Magnetic memory device having magnetic shield layer, and manufacturing method thereof |
| US6743641B2 (en) * | 2001-12-20 | 2004-06-01 | Micron Technology, Inc. | Method of improving surface planarity prior to MRAM bit material deposition |
| EP1321941B1 (en) * | 2001-12-21 | 2005-08-17 | Kabushiki Kaisha Toshiba | Magnetic random access memory with stacked memory cells |
| JP4157707B2 (ja) * | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
| US6812040B2 (en) * | 2002-03-12 | 2004-11-02 | Freescale Semiconductor, Inc. | Method of fabricating a self-aligned via contact for a magnetic memory element |
| US6783994B2 (en) * | 2002-04-26 | 2004-08-31 | Freescale Semiconductor, Inc. | Method of fabricating a self-aligned magnetic tunneling junction and via contact |
| US6846683B2 (en) * | 2002-05-10 | 2005-01-25 | Infineon Technologies Ag | Method of forming surface-smoothing layer for semiconductor devices with magnetic material layers |
| US6806523B2 (en) * | 2002-07-15 | 2004-10-19 | Micron Technology, Inc. | Magnetoresistive memory devices |
| US6770491B2 (en) * | 2002-08-07 | 2004-08-03 | Micron Technology, Inc. | Magnetoresistive memory and method of manufacturing the same |
| US6785159B2 (en) * | 2002-08-29 | 2004-08-31 | Micron Technology, Inc. | Combination etch stop and in situ resistor in a magnetoresistive memory and methods for fabricating same |
| JP3866641B2 (ja) * | 2002-09-24 | 2007-01-10 | 株式会社東芝 | 磁気記憶装置およびその製造方法 |
| US6740947B1 (en) * | 2002-11-13 | 2004-05-25 | Hewlett-Packard Development Company, L.P. | MRAM with asymmetric cladded conductor |
-
2002
- 2002-11-05 JP JP2002321758A patent/JP3935049B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-06 US US10/359,151 patent/US6882564B2/en not_active Expired - Fee Related
- 2003-11-04 KR KR1020030077518A patent/KR20040040364A/ko not_active Application Discontinuation
- 2003-11-05 TW TW092130924A patent/TWI294158B/zh not_active IP Right Cessation
- 2003-11-05 CN CNB200310114148XA patent/CN100390897C/zh not_active Expired - Fee Related
-
2005
- 2005-03-25 US US11/088,919 patent/US7122385B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005117118A1 (ja) * | 2004-05-25 | 2008-04-03 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP5007120B2 (ja) * | 2004-05-25 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2008527739A (ja) * | 2005-01-14 | 2008-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 被覆キャップを有する相互接続構造およびその製造方法 |
| WO2009122990A1 (ja) * | 2008-04-02 | 2009-10-08 | 日本電気株式会社 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6882564B2 (en) | 2005-04-19 |
| TW200411808A (en) | 2004-07-01 |
| US7122385B2 (en) | 2006-10-17 |
| US20040085809A1 (en) | 2004-05-06 |
| TWI294158B (en) | 2008-03-01 |
| JP3935049B2 (ja) | 2007-06-20 |
| CN100390897C (zh) | 2008-05-28 |
| KR20040040364A (ko) | 2004-05-12 |
| CN1499518A (zh) | 2004-05-26 |
| US20050162906A1 (en) | 2005-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3906139B2 (ja) | 磁気ランダムアクセスメモリ | |
| US9666793B2 (en) | Method of manufacturing magnetoresistive element(s) | |
| JP3866641B2 (ja) | 磁気記憶装置およびその製造方法 | |
| JP4405103B2 (ja) | 半導体記憶装置 | |
| JP4504273B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| US7772630B2 (en) | Magnetic switching element of a magnetic memory cell having a ferromagnetic layer formed between a gate insulating film and a magnetic semiconductor layer | |
| US8362581B2 (en) | Magnetic memory element and magnetic memory device | |
| JP4444257B2 (ja) | スピンｆｅｔ | |
| US11257862B2 (en) | MRAM having spin hall effect writing and method of making the same | |
| JP2007273495A (ja) | 磁気メモリ装置及びその駆動方法 | |
| JP2007273493A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2004179183A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2004128430A (ja) | 磁気記憶装置及びその製造方法 | |
| CN108780780B (zh) | 非易失性存储器装置和制造非易失性存储器装置的方法 | |
| KR101435590B1 (ko) | 자기 기억 소자 및 그 형성방법 | |
| JP2008211008A (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| JP2007324269A (ja) | 磁気記憶装置とその製造方法 | |
| JP2006278645A (ja) | 磁気メモリ装置 | |
| US7122385B2 (en) | Magnetic memory device having magnetic circuit and method of manufacture thereof | |
| US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
| JP2008218736A (ja) | 磁気記憶装置 | |
| JP2009146995A (ja) | 磁気記憶装置 | |
| JP2007123512A (ja) | 磁気記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |