JP4504273B2 - 磁気抵抗効果素子および磁気メモリ - Google Patents

磁気抵抗効果素子および磁気メモリ Download PDF

Info

Publication number
JP4504273B2
JP4504273B2 JP2005197877A JP2005197877A JP4504273B2 JP 4504273 B2 JP4504273 B2 JP 4504273B2 JP 2005197877 A JP2005197877 A JP 2005197877A JP 2005197877 A JP2005197877 A JP 2005197877A JP 4504273 B2 JP4504273 B2 JP 4504273B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
magnetization
magnetic recording
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005197877A
Other languages
English (en)
Other versions
JP2007019179A (ja
Inventor
藤 好 昭 斉
山 英 行 杉
口 智 明 井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005197877A priority Critical patent/JP4504273B2/ja
Priority to US11/368,383 priority patent/US20070007609A1/en
Publication of JP2007019179A publication Critical patent/JP2007019179A/ja
Priority to US12/481,726 priority patent/US8310862B2/en
Application granted granted Critical
Publication of JP4504273B2 publication Critical patent/JP4504273B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Description

本発明は、磁気抵抗効果素子および磁気メモリに関する。
磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているとともに、固体磁気メモリ（ＭＲＡＭ(Magnetic Random Access Memory)）に用いることが提案されている。
近年、２つの強磁性層の間に１層の誘電体を挿入したサンドイッチ構造膜を有し、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（Tunneling Magneto-Resistance effect：ＴＭＲ素子）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率が得られるようになったことから、ＭＲＡＭへの民生化応用技術開発が盛んに行われている。
このＴＭＲ素子は、強磁性層上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるトンネルバリア層を形成することにより、実現できる。
また、この強磁性１重トンネル接合のトンネルバリア層を挟む一方の強磁性層に反強磁性層を付与して磁化固定層とした構造を有する強磁性１重トンネル接合が提案されている。また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性膜が連続膜である強磁性２重トンネル接合も提案されている。
これらの磁気抵抗効果素子においても、２０％〜５０％の磁気抵抗変化率が得られるようになったこと、および所望の出力電圧値を得るためＴＭＲ素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。ＴＭＲ素子をＭＲＡＭのメモリ素子として用いた場合、トンネルバリア層を挟む一方の強磁性層を磁化固着層とし、他方の強磁性層を磁気記録層とする。これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いたメモリ素子は、不揮発性で、書き込み読み出し時間も１０ナノ秒以下と速く、書き換え回数も１０１５以上というポテンシャルを有する。特に、強磁性２重トンネル接合を用いたメモリ素子は、上述したように、所望の出力電圧値を得るためＴＭＲ素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、メモリ素子として好ましい特性を示す。
しかし、メモリのセルサイズに関しては、メモリセルが１個のトランジスタと、１個のＴＭＲ素子からなるアーキテクチャを用いた場合、半導体のＤＲＡＭ（Dynamic Random Access Memory）以下にサイズを小さくできないという問題がある。
この問題を解決するために、ビット線とワード線との間にＴＭＲ素子とダイオードを直列接続したダイオード型アーキテクチャや、ビット線とワード線の間にＴＭＲ素子を有するセルを配置した単純マトリックス型アーキテクチャが提案されている。
しかし、いずれの場合も磁気記録層への書きこみ時には電流パルスによる電流磁場で反転を行っているため、消費電力が大きく、大容量化したとき配線の許容電流密度限界があり大容量化できない。また、電流を流す絶対値が１ｍＡ以下、ＤＲＡＭとの代替のためには０．２ｍＡ以下でないと電流を流すためのドライバの面積が大きくなる。このため、他の不揮発性固体メモリ、例えば、強誘電体キャパシタを用いた強誘電体メモリ（Ferroelectric Random Access Memory）やフラッシュメモリなどと比較した場合、チップサイズが大きくなって競争力がなくなってしまうなどの問題点が有る。
上記の問題に対し、書込配線の周りに高透磁率磁性材料からなる薄膜を設けた固体磁気メモリが提案されている。これらの磁気メモリによれば、配線の周囲に高透磁率の磁性膜が設けられているため、磁気記録層への情報書込に必要な電流値を効率的に低減できる。
しかしながら、これらを用いても、書き込み電流値を１ｍＡ以下にすることは非常に困難であった。
これら課題を解決するために、スピン注入法による書き込み方法が提案されている（例えば、特許文献１参照）。このスピン注入法は、スピン偏極した電流を、メモリ素子の磁気記録層に注入することによって磁気記録層の磁化を反転することを利用している。
しかし、スピン注入法をＴＭＲ素子に応用した場合、トンネル絶縁膜がブレークダウンする等の素子破壊の問題があり、素子の信頼性に問題があった。
このため、スピン注入法を用いて書き込みを行っても、素子破壊の無い程度の、書き込み時の電流密度を小さくできる新しい磁気抵抗効果素子および磁気メモリの材料、構造、アーキテクチャを提供する必要があった。
米国特許第６，２５６，２２３号明細書
以上説明したように、低消費電力、低電流書き込みで動作し、素子破壊の無い信頼性が高い新しい磁気抵抗効果素子および磁気メモリの材料、構造、アーキテクチャが必要とされる。
本発明は、かかる課題の認識に基づいてなされたものであり、低消費電力、低電流書き込みで動作し、信頼性の高い磁気抵抗効果素子およびこれを用いた磁気メモリを提供することを目的とする。
本発明の第１の態様による磁気抵抗効果素子は、少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁化自由層と、前記第１磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側の面に部分的に設けられた非磁性金属層と、前記磁化自由層の前記トンネルバリア層とは反対側の面の前記非磁性金属層が設けられていない部分に設けられた誘電体層と、前記非磁性金属層および前記誘電体層それぞれの前記磁化自由層とは反対側の面を覆うように設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備えることを特徴とする。
なお、前記誘電体層の前記第２磁化固着層との界面は、前記非磁性金属層の前記第２磁化固着層との界面と実質的に同一面上にあってもよい。
なお、前記誘電体層の前記第２磁化固着層との界面は、前記非磁性金属層の前記第２磁化固着層との界面よりも前記トンネルバリア層と前記磁化自由層との界面から遠くてもよい。
なお、前記第２磁化固着層が前記非磁性金属層側から順に、第１磁性層／第１非磁性層／第２磁性層の３層構造、または第１磁性層／第１非磁性層／第２磁性層／第２非磁性層／第３磁性層の５層構造からなっており、前記誘電体層の前記第２磁化固着層との界面は、前記第１磁性層中に存在してもよい。
本発明の第２の態様による磁気抵抗効果素子は、少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁化自由層と、前記第１磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側の面に部分的に設けられた非磁性金属層と、前記磁化自由層の前記トンネルバリア層とは反対側の面の前記非磁性金属層が設けられていない部分に設けられた誘電体層と、前記非磁性金属層の前記磁化自由層とは反対側の面に設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備えることを特徴とする。
なお、前記誘電体層の前記磁化自由層との界面は、前記非磁性金属層の前記磁化自由層との界面と実質的に同一面上にあってもよい。
なお、前記誘電体層の前記磁化自由層との界面は、前記非磁性金属層の前記磁化自由層との界面よりも前記トンネルバリア層と前記磁化自由層との界面に近くてもよい。
本発明の第３の態様による磁気抵抗効果素子は、少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁化自由層と、前記第１磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側の面に設けられた非磁性金属層と、前記非磁性金属層の前記磁化自由層とは反対側の面に部分的に設けられた誘電体層と、前記非磁性金属層の前記磁化自由層とは反対側の面および前記誘電体層の前記非磁性金属層とは反対側の面を覆うように設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備えていることを特徴とする。
なお、前記誘電体層の前記第２磁化固着層との界面は、前記非磁性金属層の前記第２磁化固着層との界面と実質的に同一面上にあってもよい。
なお、前記誘電体層の前記第２磁化固着層との界面は、前記非磁性金属層の前記第２磁化固着層との界面よりも前記トンネルバリア層と前記磁化自由層との界面から遠くてもよい。
なお、前記第２磁化固着層が前記非磁性金属層側から順に、第１磁性層／第１非磁性層／第２磁性層の３層構造、または第１磁性層／第１非磁性層／第２磁性層／第２非磁性層／第３磁性層の５層構造からなっており、前記誘電体層の前記第２磁化固着層との界面は、前記第１磁性層中に存在してもよい。
本発明の第４の態様による磁気抵抗効果素子は、少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁化自由層と、前記第１磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側の面に設けられた非磁性金属層と、前記非磁性金属層の前記磁化自由層とは反対側の面に部分的に設けられた誘電体層と、前記非磁性金属層の前記磁化自由層とは反対側の面の前記誘電体層が設けられていない部分に設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備えていることを特徴とする。
なお、前記非磁性金属層の前記誘電体層との界面は、前記非磁性金属層の前記第２磁化固着層との界面よりも前記トンネルバリア層と前記磁化自由層との界面に近くてもよい。
本発明の第５の態様による磁気抵抗効果素子は、少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁化自由層と、前記第１磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側の面に部分的に設けられた誘電体層と、前記磁化自由層の前記トンネルバリア層とは反対側の面の前記誘電体層が設けられていない部分に設けられるとともに前記誘電体層の前記磁化自由層とは反対側の面を覆うように設けられた非磁性金属層と、前記非磁性金属層の前記磁化自由層とは反対側の面に設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備えていることを特徴とする。
なお、前記誘電体層の前記磁化自由層との界面は、前記非磁性金属層の前記磁化自由層との界面と実質的に同一面上にあってもよい。
なお、前記誘電体層の前記磁化自由層との界面は、前記非磁性金属層の前記磁化自由層との界面よりも前記トンネルバリア層と前記磁化自由層との界面に近くてもよい。
なお、前記非磁性金属層の前記誘電体層との界面は、前記非磁性金属層の前記磁化自由層との界面よりも前記トンネルバリア層と前記磁化自由層との界面から遠くてもよい。
本発明の第６の態様による磁気抵抗効果素子は、少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁化自由層と、前記第１磁化固着層と前記磁化自由層との間に設けられたトンネルバリア層と、前記磁化自由層の前記トンネルバリア層とは反対側の面に設けられた非磁性金属層と、前記非磁性金属層の前記磁化自由層とは反対側の面に設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、前記非磁性金属層の少なくとも一部と前記磁化自由層とを貫通するとともに前記第２磁化固着層を貫通しないで設けられた誘電体層と、を備えることを特徴とする。
なお、前記第１磁化固着層の前記磁化自由層に最も近い磁性層の磁化の向きと、前記第２磁化固着層の前記磁化自由層に最も近い磁性層の磁化の向きは実質的に平行であり、前記非磁性金属層は、Ｒｕ、Ｉｒ、Ｏｓ、またはこれらの合金のいずれかからなっていてもよい。
なお、前記第１磁化固着層の前記磁化自由層に最も近い磁性層の磁化の向きと、前記第２磁化固着層の前記磁化自由層に最も近い磁性層の磁化の向きは実質的に反平行であり、前記非磁性金属層は、Ｃｕ、Ａｇ、Ａｕ、Ｒｈ、Ｉｒ、またはこれらの合金のいずれかからなっていてもよい。
なお、前記誘電体および前記トンネルバリア層は、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮのいずれかからなっていてもよい。
なお、前記第１および第２磁化固着層の少なくとも一方が、磁性層／非磁性層／磁性層の３層構造、又は磁性層／非磁性層／磁性層／非磁性層／磁性層の５層構造のいずれかからなっていてもよい。
本発明の第７の態様による磁気メモリは、上記のいずれかに記載の磁気抵抗効果素子を有するメモリセルと、前記磁気抵抗効果素子の一端が電気的に接続される第１配線と、前記磁気抵抗効果素子の他端が電気的に接続される第２配線と、を備えたことを特徴とする。
本発明によれば、低消費電力、低電流書き込みで動作し、信頼性の高い磁気抵抗効果素子および磁気メモリを提供することができる。
発明を実施する最良の形態
本発明の実施形態を以下、図面を参照して詳細に説明する。
（第１実施形態）
本発明の第１実施形態による磁気抵抗効果素子を図１に示す。この実施形態による磁気抵抗効果素子１は、下地層２上に設けられた反強磁性層４と、反強磁性層４上に設けられ反強磁性層４との交換結合力によって磁化（スピン）の向きが固着される磁性層からなる第１磁化固着層６と、磁化固着層６上に設けられたトンネルバリア層８と、トンネルバリア層８上に設けられた磁化の向きが可変の磁化自由層（磁気記録層）１０と、磁気記録層１０上に設けられ、少なくとも磁気記録層１０に接した界面側が誘電体１１で分断された非磁性金属層１２を有し、非磁性金属層１２上に設けられた磁化の向きが固着される磁性層からなる第２磁化固着層１４と、第２磁化固着層１４上に設けられ第２磁化固着層１４の磁化の向きを交換結合力によって固着する反強磁性層１６と、反強磁性層１６上に設けられた金属ハードマスクまたは金属保護膜１８とを備えている。
非磁性金属層１２の磁気記録層１０との界面付近の水平断面図（上記界面に平行な面での断面図）を図３１に示す。この図３１からわかるように、非磁性金属層１２は、磁気記録層１０側が誘電体１１で分断されている。しかし、第２磁化固着層１４側は誘電体１１によっては分断されていない。すなわち、非磁性金属層１２は一部分が誘電体１１によって分断されていることになる。このように、非磁性金属層１２の少なくとも一部分を誘電体１１によって分断することにより、非磁性金属層１２中を流れる電流は誘電体１１によって分断されていない所を集中的に流れる。このため、非磁性金属層１２は、電流集中型非磁性層ともいう。なお、図１からわかるように、誘電体１１の磁化自由層１０との界面は非磁性金属層１２の磁化自由層１０との界面と実質的に同一面上にあり、誘電体１１の磁化自由層１０とは反対側の面は非磁性金属層１２と第２磁化固着層１４との界面に達していない。
また、本実施形態においては、第１磁化固着層６と第２磁化固着層１４の磁化の向きは実質的に平行となっていて、かつ非磁性金属層１２がＲｕ、Ｉｒ、Ｏｓのいずれかか、またはこれらの合金からなっている。なお、ここで「磁化の向きが平行である」とは「磁化の向きが同じである」ことを意味する。また、「磁化の向きが反平行である」とは「磁化の向きが逆である」ことを意味する。
本実施形態の磁気抵抗効果素子のような構造にすると、磁気記録層１０には、トンネルバリア層８をトンネルしたスピン偏極した電子によるスピントルクと、電流集中型非磁性層１２によって反射されたスピン偏極した電子によるトルクの２つのトルクが働くことになる。
また、非磁性金属層１２が誘電体で分裂されていなくて、連続膜からなる場合、トンネルバリア層８と非磁性金属層１２の抵抗差が大きなりすぎ、このためスピン反射の効果が薄れ、電流密度はそれほど低減されない。
これに対して、本実施形態のような構造を用いて、トンネルバリア層８の抵抗と電流集中型非磁性層１２の抵抗を同程度にすることによりスピン反射の効果がより顕著となり、スピン反転電流密度が低減する。なお、トンネルバリア層８の抵抗と電流集中型非磁性層１２の抵抗を同程度にするために、電流集中型非磁性層１２の一部分を分断している誘電体１１の膜厚は少なくとも、トンネルバリア層８の膜厚と同じかまたは大きいことが好ましい。
一般的に、磁化固着層／非磁性層／磁気記録層が積層された通常のＧＭＲ素子、および磁化固着層／トンネルバリア層／磁気記録層が積層された通常のトンネル接合素子のスピン注入書き込み原理は、以下に示す通りである。
ａ）磁化固着層、磁気記録層のスピンモーメントを反平行→平行へスピン反転させる場合；
磁化固着層側から電子を注入し、磁化固着層でスピン偏極した電子がトンネルバリア層（または非磁性層）をトンネルし、磁気記録層へスピントルクを及ぼし、磁気記録層のスピンが反平行→平行へ反転する。
ｂ）磁化固着層、磁気記録層のスピンモーメントを平行→反平行へスピン反転させる場合；
磁気記録層側から電子を注入し、磁気記録層でスピン偏極した電子がトンネルバリア層をトンネルする。その際、磁化固着層のスピンの方向と同じスピンの方向を持つ電子はトンネル確率が高く容易にトンネルするが、反平行のスピンは反射される。磁気記録層へ反射してきた電子は、磁気記録層へスピントルクを及ぼし、磁気記録層のスピンが平行→反平行へ反転する。
この時に必要な電流は以下の式で書き表すことができる。
反平行→平行の場合；
ＩｃＰ ＝ｅαＭＡｔ［Ｈ−Ｈｋ−２πＭ］／ｈｇ（π）
平行→反平行の場合；
ＩｃＡＰ＝ｅαＭＡｔ［Ｈ＋Ｈｋ＋２πＭ］／ｈｇ（０）
ここで、ｅは電気素量、αはGilbert damping parameter、Ｍは磁化、Ａｔは磁気記録層の体積、Ｈは磁場、Ｈｋは異方性定数、ｈはＰｌａｎｋ定数である。ｇ（π） 、ｇ（０）は、磁化固着層／非磁性層界面でのスピン依存で、次式で与えられる。
ｇ（θ）＝［−４＋（１＋ｐ）３（３＋ｃｏｓθ）／４ｐ３／２］−１
ここで、ｐはスピン偏極率である。この式より、ｇ（π）＞ｇ（０）であるため、一般に、反平行→平行にスピン反転させる場合の電流ＩｃＰの方が、平行→反平行にスピン反転させる場合の電流ＩｃＡＰに比べて小さい。
図１に示す磁気抵抗効果素子１の場合、例えば金属保護膜１８から下地層２に向かうスピン注入電流を流す場合、第１磁化固着層６から磁気記録層１０へ電子が注入され、第１磁化固着層６でその磁気モーメントと同じ向きにスピン偏極した電子が、トンネルバリア層８を通過し、磁気記録層１０に対してスピントルクを与える。さらに、磁気記録層１０及び非磁性金属層１２を経由して第２磁化固着層１４に電子が注入される。非磁性金属層１２の材料として上記したもの（Ｒｕ、Ｉｒ、Ｏｓのいずれかか、またはこれらの合金）を選択することにより、第２磁化固着層１４の磁気モーメントと同じ向きのスピンを持つ電子は、第２磁化固着層１４で反射され、反射スピン電子として磁気記録層１０に再び注入される。これにより、磁気記録層１０の磁化方向は、第１磁化固着層６のそれと同じ（平行状態）になる。
また、下地層２から金属保護膜１８に向かうスピン注入電流を流す場合、第２磁化固着層１４から非磁性金属層１２を介して磁気記録層１０へ電子が注入される。非磁性金属層１２の材料として上記したものを選択することにより、第２磁化固着層１４でスピン偏極した電子が非磁性金属層１２を通過する際に、第２磁化固着層１４の磁気モーメントと逆向きのスピンを持つ電子が支配的となり、このスピン偏極した電子が磁気記録層１０に対してスピントルクを与える。さらに、磁気記録層１０からトンネルバリア層８を経由して第１磁化固着層６に流れようとするが、トンネルバリア層８を通過する際、第１磁化固着層６の磁気モーメントと逆向きのスピンを持つ電子は、トンネル確率が低くなるために反射され、反射スピン電子として、再び、磁気記録層１０に対してスピントルクを与える。これにより、磁気記録層１０の磁化方向は、第１磁化固着層６のそれと逆（反平行状態）になる。
図１に示す電流集中型非磁性層１２を有する本実施形態では、非磁性金属層１２の抵抗が調整されることにより、上述したように反射された反射スピン電子も磁気記録層へスピントルクを及ぼし電流密度が低減されるととともに、平行→反平行にスピン反転させる場合の電流と、反平行→平行にスピン反転させる場合の電流が同程度の低い値になる。このため、低消費電力、低電流書き込みで動作することが可能になるとともに、素子破壊の無い信頼性の高い磁気抵抗効果素子を得ることができる。
なお、非磁性金属層１２の抵抗を調整するために、図２に示すように、磁気記録層１０に接した界面ばかりでなく第２磁化固着層１４側も誘電体１１によって分断されている非磁性金属層、すなわち、誘電体１１によって完全に分断されている非磁性金属層１２であってもよい（第１変形例）。この第１変形例は、第１実施形態において、誘電体１１の磁気記録層１０とは反対側の第２磁化固着層１４との界面が、非磁性金属層１２と第２磁化固着層１４との界面と同一面上にあるように構成したものである。この第１変形例も本実施形態と同様の効果を得ることができる。
また、図３に示すように、抵抗を調節するために、非磁性金属層１２を完全に分断している誘電体１１が第２磁化固着層１４の一部分を分断するようにしてもよい（第２変形例）。すなわち、図３からわかるように、誘電体１１の第２磁化固着層１４との界面が、非磁性金属層１２の第２磁化固着層１４の界面よりも、トンネルバリア層８と磁化自由層１０との界面から遠い位置にある。この第２変形例も本実施形態と同様の効果を得ることができる。
また、図４に示すように、抵抗を調節するために、非磁性金属層１２を完全に分断している誘電体１１が第２磁化固着層１４および反強磁性層１６を完全に分断していてもよい（第３変形例）。すなわち、図４からわかるように、誘電体１１の磁化自由層１０と反対側の面が反強磁性層１６と金属保護膜１８との界面と実質的に同一面となっている。この第３変形例も本実施形態と同様の効果を得ることができる。
また、図５に示すように、抵抗を調節するために、誘電体１１が磁気記録層１０および非磁性金属層１２の一部分を分断していてもよい（第４変形例）。すなわち、図５からわかるように、誘電体１１の磁化自由層１０とは反対側の面は、非磁性金属層１２と磁化自由層１０との界面よりも第２磁化固着層１４に近く、かつ誘電体１１の磁化自由層１０側の面は非磁性金属層１２と磁化自由層１０との界面よりもトンネルバリア層８に近い。この第４変形例も本実施形態と同様の効果を得ることができる。
また、図６に示すように、抵抗を調節するために、誘電体１１が磁気記録層１０の一部分を分断するとともに非磁性金属層１２を完全に分断していてもよい（第５変形例）。すなわち、図６からわかるように、誘電体１１の磁化自由層１０とは反対側の面は、非磁性金属層１２と第２磁化固着層１４の界面と実質的に同一面上にあり、かつ誘電体１１の磁化自由層１０側の面は非磁性金属層１２と磁化自由層１０との界面よりもトンネルバリア層８に近い。この第５変形例も本実施形態と同様の効果を得ることができる。
また、図７に示すように、抵抗を調節するために、誘電体１１が磁気記録層１０の一部分を分断するとともに非磁性金属層１２を完全に分断し、かつ第２磁化固着層１４の一部分を分断していてもよい（第６変形例）。すなわち、図７からわかるように、誘電体１１の磁化自由層１０とは反対側の面は、非磁性金属層１２と磁化自由層１０との界面よりもトンネルバリア層８と磁化自由層１０との界面から遠くに位置し、かつ誘電体１１の磁化自由層１０側の面は非磁性金属層１２と磁化自由層１０との界面よりもトンネルバリア層８に近い。この第６変形例も本実施形態と同様の効果を得ることができる。
また、図８に示すように、抵抗を調節するために、誘電体１１が磁気記録層１０の一部分を分断するとともに非磁性金属層１２、第２磁化固着層１４および反強磁性層１６を完全に分断していてもよい（第７変形例）。すなわち、図８からわかるように、誘電体１１の磁化自由層１０と反対側の面が反強磁性層１６と金属保護膜１８との界面と同一面であり、かつ誘電体１１の磁化自由層１０側の面は非磁性金属層１２と磁化自由層１０との界面よりもトンネルバリア層８に近い。この第７変形例も本実施形態と同様の効果を得ることができる。
また、図５および図６に示す第４および第５変形例においては誘電体１１が磁気記録層１０の一部分を分断していたが、抵抗を調節するために図３３および図３４に示すように誘電体１１が磁気記録層１０を完全に分断していてもよい（第８および第９変形例）。この第８および第９変形例も本実施形態と同様の効果を得ることができる。なお、図３３に示す第８変形例においては、誘電体１１は非磁性金属層１２の一部と磁気記録層１０を貫通しているが、第２磁化固着層１４を貫通していない。
また、図１に示す本実施形態および図２に示す第１変形例においては、非磁性金属層１２と磁気記録層１０との界面は、誘電体１１と磁気記録層１０との界面と実質的に同一面上にあったが、抵抗を調節するために図３５および図３６に示すように、非磁性金属層１２と磁気記録層１０との界面は、誘電体１１と磁気記録層１０との界面よりも、磁気記録層１０とトンネルバリア層８との界面に近くにあってもよい（第１０および第１１変形例）。この第１０および第１１変形例も本実施形態と同様の効果を得ることができる。
（第２実施形態）
次に、本発明の第２実施形態による磁気抵抗効果素子１Ａを図９に示す。本実施形態の磁気抵抗効果素子１Ａは、図１に示す第１実施形態の磁気抵抗効果素子１において、第１磁化固着層６を、磁性層６１と、非磁性層６２と、磁性層６３とからなる３層構造のシンセティックな第１磁化固着層６Ａに置き換えるとともに、第２磁化固着層１４を、磁性層１４１と、非磁性層１４２と、磁性層１４３とからなる３層構造のシンセティックな第２磁化固着層１４Ａに置き換えた構成となっている。磁性層６１は反強磁性層４によって磁化の向きが固着され、磁性層６３は非磁性層６２を介して磁性層６１と反強磁性結合している。磁性層１４３は反強磁性層１６によって磁化の向きが固着され、磁性層１４１は非磁性層１４２を介して磁性層１４３と反強磁性結合している。
本実施形態においては、第１磁化固着層６Ａの磁気記録層１０に最も近い磁性層６３と、第２磁化固着層１４Ａの磁気記録層１０に最も近い磁性層１４１の磁化の向きが実質的に平行となっている。
このようなシンセティックな磁化固着層を用いると、磁化固着がより強固になり、スピン注入書き込みを行なった場合の第１および第２磁化固着層がより安定し好ましい。
なお、シンセティックな磁化固着層は第１および第２磁化固着層の一方だけであってもよい。
本実施形態も第１実施形態と同様に、低消費電力、低電流書き込みで動作し、素子破壊の無い信頼性の高い磁気抵抗効果素子を得ることができる。
なお、非磁性金属層１２の抵抗を調整するために、図１０に示すように、磁気記録層１０に接した界面ばかりでなく第２磁化固着層１４側も誘電体１１によって分断されている非磁性金属層、すなわち、誘電体１１によって完全に分断されている非磁性金属層１２であってもよい（第１変形例）。この第１変形例も本実施形態と同様の効果を得ることができる。
また、抵抗を調節するために図１１に示すように、非磁性金属層１２を完全に分断している誘電体１１が第２磁化固着層１４の磁性層１４１の一部分を分断していてよい（第２変形例）。この第２変形例も本実施形態と同様の効果を得ることができる。
また、抵抗を調節するために図１２に示すように、非磁性金属層１２を完全に分断している誘電体１１が第２磁化固着層１４および反強磁性層１６を完全に分断していてもよい（第３変形例）。この第３変形例も本実施形態と同様の効果を得ることができる。
なお、本実施形態およびその第１乃至第３変形例においても、図５乃至図８に示す第１実施形態の第４乃至第７変形例と同様に、誘電体１１が磁気記録層１０の一部分を分断していてもよい。また、第１実施形態の第８および第９変形例と同様に、誘電体１１が磁気記録層１０を完全に分断していてもよい。また、第１実施形態の第１０および第１１変形例と同様に、非磁性金属層１２と磁気記録層１０との界面は、誘電体１１と磁気記録層１０との界面よりも、磁気記録層１０とトンネルバリア層８との界面の近くにあってもよい。これらの場合も本実施形態と同様の効果を得ることができる。
（第３実施形態）
次に、本発明の第３実施形態による磁気抵抗効果素子を図１３を参照して説明する。本実施形態の磁気抵抗効果素子は、図１に示す第１実施形態の磁気抵抗効果素子において、磁気記録層１０側が誘電体１１で分断されていず、第２磁化固着層１４側が誘電体１１によって分断されている構成となっている（図１３参照）。
本実施形態も第１実施形態と同様に、非磁性金属層１２の少なくとも一部分が誘電体１１によって分断されていることにより、非磁性金属層１２中を流れる電流が誘電体１１によって分断されていない所を集中的に流れる。
したがって、本実施形態も第１実施形態と同様に、抵抗を調節することが可能となり、低消費電力、低電流書き込みで動作し、素子破壊の無い信頼性の高い磁気抵抗効果素子を得ることができる。
なお、誘電体１１の下面と磁気記録層１０との間の距離は１ｎｍ程度であることが好ましい。
また、本実施形態のように、誘電体１１の下面と磁気記録層１０との間に距離を設ける構造は第１実施形態、第１実施形態の第２乃至第３変形例、第２実施形態、第２実施形態の第２乃至第３変形例の磁気抵抗効果素子にも用いてもよい。
（第４実施形態）
次に、本発明の第４実施形態による磁気抵抗効果素子を図１４に示す。本実施形態の磁気抵抗効果素子１Ｂは、図１に示す第１実施形態の磁気抵抗効果素子１Ａの第２磁化固着層１４を、シンセティック構造の第２磁化固着層１５に置き換えた構成となっている。このシンセティック構造の第２磁化固着層１５は、非磁性金属層（電流集中型非磁性層）１２上に設けられた磁性層１５１と、磁性層１５１上に設けられた非磁性層１５２と、反強磁性層１６との交換結合によって磁化が固着される磁性層１５３とを備え、磁性層１５１は非磁性層１５２を介して磁性層１５３と反強磁性結合している。そして、本実施形態においては、第１磁化固着層６の磁化の向きと、第２磁化固着層１５の磁気記録層１０に最も近い磁性層１５１の磁化の向きが実質的に反平行となっていて、かつ非磁性金属層１２がＣｕ、Ａｇ、Ａｕ、Ｒｈ、Ｉｒのいずれかか、またはこれらの合金からなっている。
本実施形態の構造において、金属保護膜１８から下地層２に向かうスピン注入電流を流すと、第１磁化固着層６から磁気記録層１０にスピン偏極電子が注入され、磁気記録層１０に対してスピントルクを与える。さらに、磁気記録層１０及び非磁性金属層１２を経由して第２磁化固着層１５に電子が注入される。非磁性金属層１２の材料として上記したもの（Ｃｕ、Ａｇ、Ａｕ、Ｒｈ、Ｉｒのいずれかか、またはこれらの合金）を選択することにより、第２磁化固着層１５の磁気モーメントと逆向きのスピンを持つ電子は、第２磁化固着層１５で反射され、反射スピン電子として磁気記録層１０に再び注入される。これにより、磁気記録層１０の磁化方向は、第１磁化固着層６のそれと同じ（平行状態）になる。
また、下地層２から金属保護膜１８に向かうスピン注入電流を流すと、第２磁化固着層１５から磁気記録層１０にスピン偏極電子が注入され、磁気記録層１０に対してスピントルクを与える。さらに、磁気記録層１０からトンネルバリア層８を経由して第１磁化固着層６に流れようとするが、トンネルバリア層８を通過する際、第１磁化固着層６の磁気モーメントと逆向きのスピンを持つ電子は、トンネル確率が低くなるために反射され、反射スピン電子として、再び、磁気記録層１０に対してスピントルクを与える。これにより、磁気記録層１０の磁化方向は、第２磁化固着層１５のそれと同じ（第１磁化固着層６の磁化方向に対して反平行状態）になる。
特に、第１実施形態と同様に非磁性金属層１２の抵抗が調整されることにより、反射された反射スピン電子も磁気記録層へスピントルクを及ぼし電流密度が低減されるととともに、平行→反平行にスピン反転させる場合の電流と、反平行→平行にスピン反転させる場合の電流が同程度の低い値になる。このため、低消費電力、低電流書き込みで動作することが可能になるとともに、素子破壊の無い信頼性の高い磁気抵抗効果素子を得ることができる。
なお、非磁性金属層１２の抵抗を調整するために、図１５に示すように、磁気記録層１０に接した界面ばかりでなく第２磁化固着層１５側も誘電体１１によって分断されている非磁性金属層、すなわち、誘電体１１によって完全に分断されている非磁性金属層１２であってもよい（第１変形例）。この第１変形例も本実施形態と同様の効果を得ることができる。
また、抵抗を調節するために図１６に示すように、非磁性金属層１２を完全に分断している誘電体１１が第２磁化固着層１５の一部分（図１６では、磁性層１５１の一部分）を分断していてよい（第２変形例）。この第２変形例も本実施形態と同様の効果を得ることができる。
また、抵抗を調節するために図１７に示すように、非磁性金属層１２を完全に分断している誘電体１１が第２磁化固着層１５および反強磁性層１６を完全に分断していてもよい（第３変形例）。この第３変形例も本実施形態と同様の効果を得ることができる。
なお、第４実施形態およびその変形例においては、第２磁化固着層１５はシンセティック構造であったが、単層の磁性層であってもよい。この場合、反強磁性層１６の材料を反強磁性層４の材料と異なるように選択する必要がある。
また、第４実施形態およびその変形例においては、誘電体１１が磁気記録層１０の一部分を分断していなかったが、図５乃至図８に示す第１実施形態の第４乃至第７変形例の場合と同様に、誘電体１１が磁気記録層１０の一部分を分断するように構成してもよい。
（第５実施形態）
次に、本発明の第５実施形態による磁気抵抗効果素子１Ｃを図１８に示す。本実施形態の磁気抵抗効果素子１Ｃは、図１４に示す第４実施形態の磁気抵抗効果素子１Ｂにおいて、第１磁化固着層６を、磁性層６１と、非磁性層６２と、磁性層６３とからなる３層構造のシンセティックな第１磁化固着層６Ａに置き換えるとともに、第２磁化固着層１５を、磁性層１５１と、非磁性層１５２と、磁性層１５３と、非磁性層１５４と、磁性層１５５とからなる５層構造のシンセティックな第２磁化固着層１５Ａに置き換えた構成となっている。磁性層６１は反強磁性層４によって磁化の向きが固着され、磁性層６３は非磁性層６２を介して磁性層６１と反強磁性結合している。磁性層１５５は反強磁性層１６によって磁化の向きが固着され、磁性層１５３は非磁性層１５４を介して磁性層１５５と反強磁性結合し、磁性層１５１は非磁性層１５２を介して磁性層１５３と反強磁性結合している。
本実施形態においては、第１磁化固着層６Ａの磁気記録層１０に最も近い磁性層６３と、第２磁化固着層１５Ａの磁気記録層１０に最も近い磁性層１５１の磁化の向きが略反平行となっている。
このようなシンセティックな磁化固着層を用いると、磁化固着がより強固になり、スピン注入書き込みを行なった場合の第１および第２磁化固着層がより安定し好ましい。また、このような磁気抵抗効果素子をメモリ素子として用いた場合、ビット間相互作用も低減する。さらに第１および第２磁化固着層のそれぞれの磁性層の磁化（モーメント）の大きさを磁性層および非磁性層の膜厚、材料などで調整することにより漏れ磁場を最小限に抑えることができる。
本実施形態も第１実施形態と同様に、低消費電力、低電流書き込みで動作し、素子破壊の無い信頼性の高い磁気抵抗効果素子を得ることができる。
なお、非磁性金属層１２の抵抗を調整するために、図１９に示すように、磁気記録層１０に接した界面ばかりでなく第２磁化固着層１５側も誘電体１１によって分断されている非磁性金属層、すなわち、誘電体１１によって完全に分断されている非磁性金属層１２であってもよい（第１変形例）。この第１変形例も本実施形態と同様の効果を得ることができる。
また、抵抗を調節するために図２０に示すように、非磁性金属層１２を完全に分断している誘電体１１が第２磁化固着層１５の一部分（図２０では、磁性層１５１の一部分）を分断していてよい（第２変形例）。この第２変形例も本実施形態と同様の効果を得ることができる。
また、抵抗を調節するために図２１に示すように、非磁性金属層１２を完全に分断している誘電体１１が第２磁化固着層１５および反強磁性層１６を完全に分断していてもよい（第３変形例）。この第３変形例も本実施形態と同様の効果を得ることができる。
なお、本実施形態およびその第１乃至第３変形例においても、図５乃至図８に示す第１実施形態の第４乃至第７変形例と同様に、誘電体１１が磁気記録層１０の一部分を分断していてもよい。これらの場合も本実施形態と同様の効果を得ることができる。
（第６実施形態）
次に、本発明の第６実施形態による磁気抵抗効果素子を図２２を参照して説明する。本実施形態の磁気抵抗効果素子は、図１４に示す第４実施形態の磁気抵抗効果素子において、磁気記録層１０側が誘電体１１で分断されていず、第２磁化固着層１５側が誘電体１１によっては分断されている構成となっている（図２２参照）。
本実施形態も第４実施形態と同様に、非磁性金属層１２の少なくとも一部分が誘電体１１によって分断されていることにより、非磁性金属層１２中を流れる電流が誘電体１１によって分断されていない所を集中的に流れる。
したがって、本実施形態も第４実施形態と同様に、低消費電力、低電流書き込みで動作し、素子破壊の無い信頼性の高い磁気抵抗効果素子を得ることができる。
なお、誘電体１１の下面と磁気記録層１０との間の距離は１ｎｍ程度であることが好ましい。
また、本実施形態のように、誘電体１１の下面と磁気記録層１０との間に距離を設ける構造は第４実施形態、第４実施形態の第２および第３変形例、第５実施形態、第５実施形態の第２および第３変形例の磁気抵抗効果素子にも用いてもよい。
（第７実施形態）
次に、本発明の第７実施形態による磁気メモリを図２３に示す。本実施形態の磁気メモリは、少なくとも１個のメモリセルを有し、このメモリセルは第２実施形態の磁気抵抗効果素子１Ａと、選択トランジスタ６０とを備えている。上記磁気抵抗効果素子は、引き出し電極４０上に設けられた下地層２と、下地層２上に設けられた反強磁性層４と、この反強磁性層４上に設けられた第１磁化固着層６Ａと、この第１磁化固着層６Ａ上に設けられたトンネルバリア層８と、トンネルバリア層８上に設けられ磁気記録層１０と、磁気記録層１０上に設けられた一部分が誘電体１１によって分断された非磁性金属層１２と、非磁性金属層１２上に設けられた第２磁化固着層１４Ａと、第２磁化固着層１４Ａ上に設けられた反強磁性層１６、反強磁性層１６上に設けられた金属保護膜１８とを備えている。なお、第１磁化固着層６Ａの磁気記録層１０に最も近い磁性層と、第２磁化固着層１４Ａの磁気記録層１０に最も近い磁性層の磁化の向きは実質的に平行となっている。
選択トランジスタ６０は、ゲート電極６１と、このゲート電極の両側に設けられたソースおよびドレイン領域６２、６３とを備えている。金属保護膜１８は、メモリセルを選択するビット線３０に接続され、引き出し電極４０は接続部５０を介して、選択トランジスタ６０のソース６２に接続される。選択トランジスタ６０のゲート電極６１はメモリセルを選択するためのワード線を兼ねている。したがって、メモリセルはビット線３０と、ワード線６１が交差する領域に対応して設けられている。選択トランジスタ６０のドレイン６３は、配線７０に接続されている。
次に、この実施形態のスピン注入書き込み原理を、以下に説明する。まず、選択トランジスタ６０のゲート電極６１に電圧を印加し、選択トランジスタ６０をオンさせる。
ａ）第１磁化固着層６Ａ、磁気記録層１０のスピンモーメントが反平行→平行へのスピン反転の場合；
第１磁化固着層６Ａ側から電子を注入し、第１磁化固着層６Ａでスピン偏極した電子がトンネルバリア層８をトンネルし、磁気記録層１０に注入される。さらに、磁気記録層１０を通過した電子は、第２磁化固着層１４Ａで反射され、反射スピン電子として磁気記録層１０に再び注入される。その結果、第１実施形態で述べたのと同様にして、磁気記録層１０へスピントルクを及ぼし、磁気記録層１０のスピンが反平行→平行へ反転する。
ｂ）第１磁化固着層６Ａ、磁気記録層１０のスピンモーメントが平行→反平行へのスピン反転の場合；
第２磁化固着層１４Ａ側から電子を注入すると第２磁化固着層１４Ａ、非磁性金属層１２を通過したスピン偏極した電子が磁気記録層１０に注入される。磁気記録層１０を通過した電子は、トンネルバリア層８を経由して第１磁化固着層６Ａで反射され、反射スピン電子として磁気記録層１０に再び注入される。その結果、第１実施形態で述べたのと同様にして、磁気記録層１０へスピントルクを及ぼし、磁気記録層１０のスピンが平行→反平行へ反転する。
本実施形態の磁気メモリは、メモリ素子として第２実施形態の磁気抵抗効果素子１Ａを備えているため、低消費電力、低電流書き込みで動作し、素子破壊の無い信頼性の高い磁気メモリとなる。
なお、スピン書き込み時における磁化固着層の磁化の安定性を保つために、図２４に示すように、第１磁化固着層６Ａの体積を大きくしてもよい（第１変形例）。この変形例においては、図２４に示すように、図２３に示す磁気抵抗効果素子１Ａの下地層２、反強磁性層４、第１磁化固着層６、およびトンネルバリア層８を磁気記録層１０に比べて膜面方向のサイズを大きくしたものとなっている。
この変形例も第７実施形態と同様に、低消費電力、低電流書き込みで動作し、素子破壊の無い信頼性の高い磁気メモリを得ることができる。
なお、本実施形態の磁気メモリにおいては、メモリ素子として第２実施形態の磁気抵抗効果素子１Ａを用いたが、第１実施形態およびその変形例、第２実施形態の変形例、および第３実施形態のいずれかの磁気抵抗効果素子をメモリ素子として用いてもよい。これらの場合、図２４に示す第７実施形態の変形例と同様に、第１磁化固着層の体積を大きくすることにより、スピン書き込み時における磁化固着層の磁化の安定性を保つことが可能となる。
（第８実施形態）
次に、本発明の第８実施形態による磁気メモリの構成を図２５に示す。この実施形態の磁気メモリは、図２３に示す第７実施形態の磁気メモリにおいて、磁気抵抗効果素子１Ａを、図１８に示す第５実施形態の磁気抵抗効果素子１Ｃに置き換えた構成となっている。なお、第１磁化固着層６Ａの磁気記録層１０に最も近い磁性層と、第２磁化固着層１５Ａの磁気記録層１０に最も近い磁性層の磁化の向きは実質的に反平行となっている。
この実施形態の磁気メモリは、メモリ素子として第５実施形態の磁気抵抗効果素子１Ｃを備えているため、低消費電力、低電流書き込みで動作し、素子破壊の無い信頼性の高い磁気メモリとなる。
なお、スピン書き込み時における磁化固着層の磁化の安定性を保つために、図２６に示すように、第１磁化固着層６Ａの体積を大きくしてもよい（第１変形例）。この変形例においては、図２６に示すように、図２５に示す磁気抵抗効果素子１Ｃの下地層２、反強磁性層４、第１磁化固着層６、およびトンネルバリア層８を磁気記録層１０に比べて膜面方向のサイズを大きくしたものとなっている。
この変形例も第８実施形態と同様に、低消費電力、低電流書き込みで動作し、素子破壊の無い信頼性の高い磁気メモリを得ることができる。
なお、本実施形態の磁気メモリにおいては、メモリ素子として第５実施形態の磁気抵抗効果素子１Ｃを用いたが、第４実施形態およびその変形例、第５実施形態の変形例、および第６実施形態のいずれかの磁気抵抗効果素子をメモリ素子として用いてもよい。これらの場合、図２６に示す第８実施形態の変形例と同様に、第１磁化固着層の体積を大きくすることにより、スピン書き込み時における磁化固着層の磁化の安定性を保つことが可能となる。
また、第１乃至第８実施形態およびそれらの変形例において、磁気記録層の磁性体の全体の体積は、第１および第２磁化固着層のそれぞれの磁性体の体積よりも小さく設計する必要がある。磁性体の体積を逆に大きく設計してしまうと、磁化固着層の磁化の方がスピントルクにより不安定になり誤動作を生じる。
また、上記第１乃至第８実施形態およびそれらの変形例において、磁気抵抗効果素子の磁性層の磁性材料は、Ｃｏ−Ｆｅ合金、Ｃｏ−Ｆｅ−Ｎｉ合金または、（Ｃｏ、Ｆｅ、Ｎｉ）−（Ｓｉ、 Ｂ）合金、（Ｃｏ、Ｆｅ、Ｎｉ）−（Ｂ）系アモルファス合金、Ｃｏ−（Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ）膜などのアモルファス材料，Ｃｏ２（Ｃｒ−Ｆｅ）Ａｌ系，Ｃｏ２ＭｎＡｌ、Ｃｏ２ＭｎＳｉなどのホイスラー材料からなる群より選ばれる少なくとも１種の薄膜またはそれら多層膜で構成される。また、上記磁性層にパーマロイ合金などのＮｉ−Ｆｅ合金を付与しても良い。
磁化固着層としては、一方向異方性を、磁気記録層としては、一軸異方性を有することが望ましい。またその厚さは０．１ｎｍから１００ｎｍが好ましい。さらに、これらの磁化固着層および磁気記録層に含まれる磁性層（強磁性層）の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。
また、磁化固着層として用いる強磁性層には、反強磁性膜を付加して磁化を固着することが望ましい。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ（マンガン）合金、Ｐｔ（白金）−Ｍｎ（マンガン）合金、Ｐｔ（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）合金、Ｎｉ（ニッケル）−Ｍｎ（マンガン）合金、Ｉｒ（イリジウム）−Ｍｎ（マンガン）合金、ＮｉＯ（酸化ニッケル）、ＣｏＯ（酸化コバルト）などの磁性体を挙げることができる。
また、これら磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｂ（ボロン）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
より具体的には、磁性層を一方向に固着する方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウム）／Ｃｏ（Ｃｏ−Ｆｅ）の３層構造の積層膜、Ｃｏ（Ｃｏ−Ｆｅ）／Ｉｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）の３層構造の積層膜、Ｃｏ（Ｃｏ−Ｆｅ）／Ｏｓ（オスニウム）／Ｃｏ（Ｃｏ−Ｆｅ）の３層構造の積層膜、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｅ（レニウム）／Ｃｏ（Ｃｏ−Ｆｅ）の３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂのアモルファス材料層／Ｒｕ（ルテニウム）／Ｃｏ−Ｆｅ−Ｂのアモルファス料層からなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｉｒ（イリジウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｏｓ（オスニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなる３層構造の積層膜、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｅ（レニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層からなる３層構造の積層膜を用いる。これら積層膜を磁化固着層として用いる場合は、さらに、これに隣接して反強磁性膜を設けることが望ましい。この場合の反強磁性膜としても、前述したものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、ＣｏＯなどを用いることかできる。この構造を用いると、磁化固着層の磁化がビット線やワード線からの電流磁界の影響をより受け難く、しっかりと磁化が固着される。また、磁化固着層からの漏洩磁界(stray field)を減少（あるいは調節）でき、磁化固着層を形成する２層の強磁性層の膜厚を変えることにより，磁気記録層の磁化シフトを調整することができる。
また、磁気記録層として、軟磁性層／強磁性層という２層構造、または、強磁性層／軟磁性層／強磁性層という３層構造を用いても良い。磁気記録層として、強磁性層／非磁性層／強磁性層という３層構造、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層という５層構造を用いて、強磁性層の層間の相互作用の強さを制御することにより、メモリセルである磁気記録層のセル幅がサブミクロン以下になっても、電流磁界の消費電力を増大させずに済むというより好ましい効果が得られる。この際、強磁性層の種類、膜厚を変えてもかまわない。
特に、絶縁障壁（トンネルバリア層）に近い強磁性層にはＭＲが大きくなるＣｏ−Ｆｅ、Ｃｏ−Ｆｅ−Ｎｉ、ＦｅリッチＮｉ−Ｆｅを用い、トンネルバリア層と接していない強磁性体にはＮｉリッチＮｉ−Ｆｅ，ＮｉリッチＮｉ−Ｆｅ−Ｃｏなどを用いると、ＭＲを大きく保ったまま、スイッチング磁界を低減でき、より好ましい。
磁気記録層においても、これら磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスニウム），Ｒｅ（レニウム），Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
一方、磁気抵抗効果素子としてＴＭＲ素子を用いる場合に、磁化固着層と磁化記録層との間に設けられるトンネルバリア層（あるいは誘電体層）としては、Ａｌ２Ｏ３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化マグネシウム）、ＣａＦ２（フッ化カルシウム）、ＳｒＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルニウム）などの各種の絶縁体（誘電体）を用いることができる。
これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁層（誘電体層）の厚さは、トンネル電流が流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以下であることが望ましい。
このような磁気抵抗効果素子は、各種スパッタ法、蒸着法、分子線エピタキシャル法などの通常の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルニウム）など各種の基板を用いることができる。
また、基板の上に、下地層や保護層、ハードマスクなどとして、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスミウム）などからなる層を設けてもよい。
また、第７および第８実施形態においては、磁気抵抗効果素子が記憶する情報を読み出すために磁気抵抗効果素子に流すセンス電流を制御するセンス電流制御素子回路、ドライバおよびシンカーをさらに具備していることは云うまでもない。
なお、上記各実施形態においては、非磁性金属層１２と誘電体１１とは、第１実施形態で説明した図３１に示すような、誘電体１１中に非磁性金属層１２が規則的に配置されたパターンであったが、ランダムに配置されたパターンであってもよい。また、図３２に示すように、非磁性金属層１２中に誘電体１１が規則的に配置されたパターンあるいはランダムに配置されたパターンであってもよい。
以下、実施例を参照して本発明の実施形態をさらに詳細に説明する。
（第１実施例）
まず、本発明の第１実施例として、図９に示す第２実施形態の磁気抵抗効果素子１Ａおよび図１４に示す第４実施形態による磁気抵抗効果素子１Ｂを、それぞれ第１試料および第２試料として作製した。また、比較例として図２７および図２８に示す構造の磁気抵抗効果素子を第１比較試料および第２比較試料として同時に作製し、スピン反転電流を比較した。なお、図２７および図２８に示す構造の磁気抵抗効果素子は、図９および図１４に示す磁気抵抗効果素子と異なり、非磁性金属層が誘電体によって分断されておらず、連続膜である。
第１実施例の磁気抵抗効果素子の構造について、その製造手順に沿って説明すれば、以下のようである。
まず第１試料として、基板上に、図９に示すように、下部電極（図示せず）上にＴＭＲ膜、すなわち、下地層／反強磁性層／磁性層／非磁性層／磁性層／トンネルバリア層／磁性層／誘電体で分断された非磁性金属層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を形成する。
また、第２試料として、図１４に示すように、下部電極（図示せず）上にＴＭＲ膜、すなわち、下地層／反強磁性層／磁性層／トンネルバリア層／磁性層／誘電体で分断された非磁性金属層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を形成する。
また、第１比較試料として図２７に示すように、下部電極（図示せず）上にＴＭＲ膜、すなわち、下地層／反強磁性層／磁性層／非磁性層／磁性層／トンネルバリア層／磁性層／非磁性金属層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を順次形成する。
また、第２比較試料として図２８に示すように、下部電極（図示せず）上にＴＭＲ膜、下地層／反強磁性層／磁性層／トンネルバリア層／磁性層／非磁性金属層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を順次形成する。
本実施例では、下部配線は全てＴａ／Ｃｕ／Ｔａ、下地層は全てＲｕとした。第１試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ９０Ｆｅ１０（３ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ９０Ｆｅ１０（４ｎｍ）、トンネルバリア層としてＡｌＯｘ（１．４ｎｍ）、磁気記録層として（Ｃｏ９０Ｆｅ１０）８０Ｂ２０（３ｎｍ）、非磁性金属層を分断する誘電体としてＡｌＯｘ（０．７ｎｍ）、非磁性金属層としてＲｕ（５ｎｍ）、第２磁化固着層としてＣｏ９０Ｆｅ１０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ９０Ｆｅ１０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。なお、上記括弧内の数値は膜厚を示す。
また、第２試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ９０Ｆｅ１０（３ｎｍ）、トンネルバリア層としてＡｌＯｘ（１．４ｎｍ）、磁気記録層として（Ｃｏ９０Ｆｅ１０）８０Ｂ２０（３ｎｍ）、非磁性金属層を分断する誘電体としてＡｌＯｘ（０．７ｎｍ）、非磁性金属層としてＣｕ（５ｎｍ）、第２磁化固着層としてＣｏ９０Ｆｅ１０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ９０Ｆｅ１０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。なお、上記括弧内の数値は膜厚を示す。
上記、非磁性金属層を分断する誘電体としてのＡｌＯｘ（０．７ｎｍ）は、Ａｌを島状に成膜した後、ｉｎ−ｓｉｔｕで自然酸化することにより作製した。ＡｌＯｘ（１．４ｎｍ）からなるトンネルバリア層はＡｌ（０．７ｎｍ）を成膜し自然酸化した後、再度Ａｌ（０．７ｎｍ）を成膜し自然酸化することにより作製した。すなわち、磁気記録層を分断する誘電体およびトンネルバリア層は、自然酸化誘電体である。
比較例による第１比較試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ９０Ｆｅ１０（３ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ９０Ｆｅ１０（４ｎｍ）、トンネルバリア層としてＡｌＯｘ（１．４ｎｍ）、磁気記録層として（Ｃｏ９０Ｆｅ１０）８０Ｂ２０（３ｎｍ）、非磁性金属層としてＲｕ（５ｎｍ）、第２磁化固着層としてＣｏ９０Ｆｅ１０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ９０Ｆｅ１０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。
第２比較試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ９０Ｆｅ１０（３ｎｍ）、トンネルバリア層としてＡｌＯｘ（１．４ｎｍ）、磁気記録層として（Ｃｏ９０Ｆｅ１０）８０Ｂ２０（３ｎｍ）、非磁性金属層としてＣｕ（５ｎｍ）、第２磁化固着層としてＣｏ９０Ｆｅ１０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ９０Ｆｅ１０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。
全ての試料は、ＴＭＲ膜の上面にＲｕ（５ｎｍ）からなるキャップ層／Ｔａ（３００ｎｍ）からなるハードマスク層を成膜した。
その後、第１実施例、比較例のＴＭＲ素子は、ともに２７０℃で磁場中アニール後、レジストを塗布し、エッチングを行った後、１４０℃でオゾンフローによりレジストをスリミングし、スリミングしたレジストをマスクとしてＳＦ６ガスでＴａをＲＩＥ法を用いてエッチングした。このエッチングは、Ｒｕからなるキャップ層でストップさせた。その後、レジストを剥離し、Ｔａをハードマスクとして、トンネルバリア層までミリングまたは、ＲＩＥ(Reactive Ion Etching)法を用いて強磁性トンネル接合を接合分離した。上記第１実施例、比較例の接合サイズはともに、０．１×０．１８μｍ２であった。
その後、ＳｉＯｘ保護膜を成膜した後、レジストを塗布し、レジストをパターニングしてレジストパターンを形成し、このレジストパターンをマスクとして下部電極をＲＩＥ法を用いてパターニングした。その後、レジストパターンを除去し、ＳｉＯｘからなる層間絶縁膜を成膜した後、エッチバックを行い、平坦化を行うとともに、ＴＭＲ膜上部のＴａハードマスク層の頭出しを行った。その後、スパッタエッチングした後に配線をスパッタし、ＲＩＥ法を用いてエッチバックすることにより、上部配線を形成した。その後、磁場中アニールを磁性層の長軸方向に磁場を印加した。
第１試料、第１比較試料，第２試料、第２比較試料に２００ｎｍパルス電流を印加して何ｍＡでスピンが反転するか調べたところ、それぞれ、図２９、図３０に示すように、第１試料では０．１５ｍＡ、第１比較試料では０．５ｍＡ，第２試料では０．１７ｍＡ、第２比較試料では０．５５ｍＡで反転した。これにより、本実施例の構造は大容量メモリとして適し、低電流でスピン注入書き込みができることが分かった。また、繰り返し測定の結果、書き込み回数１０６回までのスピン注入書き込みを確認でき、本構造の信頼性が確認できた。
（第２実施例）
本発明の第２実施例として、図１０に示す第２実施形態の第１変形例による磁気抵抗効果素子１Ａおよび図１５に示す第４実施形態の第１変形例による磁気抵抗効果素子１Ｂを、それぞれ第３試料および第４試料として作製した。また、比較例として図２７および図２８に示す構造の磁気抵抗効果素子を第３比較試料および第４比較試料として同時に作製し、スピン反転電流を比較した。
第２実施例の磁気抵抗効果素子の構造について、その製造手順に沿って説明すれば、以下のようになる。
まず第３試料として、基板上に、図１０に示すように、下部電極（図示せず）上にＴＭＲ膜、すなわち、下地層／反強磁性層／磁性層／非磁性層／磁性層／トンネルバリア層／磁性層／誘電体で分断された非磁性金属層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を形成する。この構成に対応するＴＭＲ素子を第３試料とする。
また、第４試料として、図１５に示すように、下部電極（図示せず）上にＴＭＲ膜、すなわち、下地層／反強磁性層／磁性層／トンネルバリア層／磁性層／誘電体で分断された非磁性金属層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を形成する。
本実施例では、下部配線は全てＴａ／Ｃｕ／Ｔａとし、下地層は全てＲｕとした。
また、第３試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ７０Ｆｅ３０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（４ｎｍ）、トンネルバリア層としてＭｇＯ（１．０ｎｍ）、磁気記録層として（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（３ｎｍ）、非磁性金属層を分断する誘電体層としてＡｌＯｘ、非磁性金属層としてＲｕ層（５ｎｍ）、第２磁化固着層としてＣｏ７０Ｆｅ３０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。
第４試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ７０Ｆｅ３０（４ｎｍ）、トンネルバリア層としてＭｇＯ（１．０ｎｍ）、磁気記録層として（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（３ｎｍ）、非磁性金属層を分断する誘電体層としてＡｌＯｘ（０．７ｎｍ）、非磁性金属層としてＡｕ（５ｎｍ）、第２磁化固着層としてＣｏ７０Ｆｅ３０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。
上記、非磁性金属層を分断する誘電体として用いたＡｌＯｘ（０．７ｎｍ）は、パターンド自己整合プロセスを用いて作製した。パターンド自己整合プロセスを簡単に示すと以下のようになる。
まず、第３試料のＴＭＲ膜は、下側から順に、ＰｔＭｎ（１４ｎｍ）からなる反強磁性層、Ｃｏ７０Ｆｅ３０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（４ｎｍ）からなる磁化固着層、ＭｇＯ（１．０ｎｍ）からなるトンネルバリア層、（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（３ｎｍ）からなる磁気記録層、Ｒｕ層（５ｎｍ）からなる非磁性金属層を成膜し、また、第４試料のＴＭＲ膜は、下側から順に、ＰｔＭｎ（１４ｎｍ）からなる反強磁性層、Ｃｏ７０Ｆｅ３０（４ｎｍ）からなる磁化固着層、ＭｇＯ（１．０ｎｍ）からなるトンネルバリア層、（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（３ｎｍ）からなる磁気記録層、Ａｕ（５ｎｍ）からなる非磁性金属層まで成膜する。
その後、ジブロックコポリマーを有機溶剤に溶かしたものをスピンコート法で形成する。
次に、真空中で１４０℃〜２００℃程度の温度で３０時間ほど長時間アニールを行なう。すると、アニール中にジブロックコポリマーは自己組織化による相分離を起こし、１５ｎｍ〜３０ｎｍサイズのジブロックコポリマー部からなる海島構造が数十ｎｍ間隔で整列する。
その後、酸素プラズマに曝し、ジブロックポリマー部のみを選択的に除去する。ジブロックポリマー部が除去された部分に穴が開く。
次に、乳酸で希釈したＳＯＧ（スピンオングラス）をスピンコート法で塗布すると、この穴内にＳＯＧが埋め込まれる。ＳＯＧからなるエッチングマスクを用いて、イオンミリングで非磁性金属層Ｒｕ，またはＡｕをパターニングする。
この自己組織化現象を用いたパターン形成方法は、通常のパターン形成方法、例えば、ＥＢ描画、フォトリソグラフィー、Ｘ線リソグラフィー、近接場光リソグラフィー、干渉露光法、ＦＩＢ(Focused Ion Beam)などに比べると安価で短時間に大面積のパターンを形成することができる。また、海島構造は直径１５ｎｍ〜８０ｎｍ程度となり、前述の条件に適合するサイズを実現することができる。
続いて、エッチングマスクを除去した後、直ちにＡｌＯｘまたはＳｉＯｘからなる保護膜を形成する。
次に、Ａｌ２Ｏ３を成膜し、全面にＯＦＲレジストを塗布してエッチバックし、非磁性金属層の表面を露出させる。
続いて、第３試料のＴＭＲ膜は、Ｃｏ７０Ｆｅ３０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）からなる磁化固着層、ＰｔＭｎ（１４ｎｍ）からなる反強磁性層を成膜し、第４試料のＴＭＲ膜は、Ｃｏ７０Ｆｅ３０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）からなる磁化固着層、ＰｔＭｎ（１４ｎｍ）からなる反強磁性層を成膜する。
全ての試料はＲｕ（５ｎｍ）からなるキャップ層／Ｔａ（３００ｎｍ）からなるハードマスク層を成膜した。その後の加工方法は第１実施例と同様である。
これにより、本実施例の磁気抵抗効果素子が製造される。
また、第３比較試料及び第４比較試料を作製する。第３比較試料、第４比較試料はそれぞれ第３試料、第４試料の非磁性金属層をパターニングせずに連続膜とする試料である。
上記第２実施例、比較例の接合サイズはともに、０．１×０．１８μｍ２であった。作製後、磁場中アニールを磁性層の長軸方向に３５０℃にて磁場を印加した。
第３試料、第３比較試料，第４試料、第４比較試料に２００ｎｍパルス電流を印加して何ｍＡでスピンが反転するか調べたところ、第３試料では０．０７ｍＡ、第３比較試料では０．２４ｍＡ，第４試料では０．０６ｍＡ、第４比較試料では０．２８ｍＡで反転した。これにより、本実施例の構造は大容量メモリとして適し、低電流でスピン注入書き込みができることが分かった。また、繰り返し測定の結果、書き込み回数１０６回までのスピン注入書き込みを確認でき、本構造の信頼性が確認できた。
（第３実施例）自己整合プロセス
本発明の第３実施例として、図１１に示す第２実施形態の第２変形例による磁気抵抗効果素子１Ａおよび図２０に示す第５実施形態の第２変形例による磁気抵抗効果素子１Ｃを、それぞれ第５および第６試料として作製した。また、比較例として図２７に示す構造の磁気抵抗効果素子を第５比較試料として作製するとともに、図２８に示す構造の磁気抵抗効果素子の第１磁化固着層６を磁性層／非磁性層／磁性層の３層構造とし、第２磁化固着層１５を磁性層／非磁性層／磁性層／非磁性層／磁性層の５層構造として、第６比較試料を作製した。これらの試料のスピン反転電流を比較した。
第３実施例の磁気抵抗効果素子の構造について、その製造方法は第２実施例と同様である。
まず第５試料として、基板上に、図１１に示すように、下部電極（図示せず）上にＴＭＲ膜、すなわち、下地層／反強磁性層／磁性層／非磁性層／磁性層／トンネルバリア層／磁性層／誘電体で分断された非金属磁性層／誘電体で分断された磁性層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を形成する。
また、第６試料として、図２０に示すように、下部電極（図示せず）上にＴＭＲ膜、すなわち、下地層／反強磁性層／磁性層／非磁性層／磁性層／トンネルバリア層／磁性層／誘電体で分断された非磁性金属層／誘電体で分断された磁性層／磁性層／非磁性層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を形成する。
本実施例では、下部配線は全てＴａ／Ｃｕ／Ｔａ、下地層は全てＲｕとした。第５試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ７０Ｆｅ３０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（４ｎｍ）、トンネルバリア層としてＭｇＯ（１．０ｎｍ）、磁気記録層として（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（３ｎｍ）、非磁性金属層および磁性層を分断する誘電体としてＡｌＯｘ、誘電体で分断された非磁性金属層としてＲｕ（５ｎｍ）、第２磁化固着層の誘電体で分断された磁性層がＣｏ７０Ｆｅ３０層（３ｎｍ）、それ以外の第２磁化固着層として／Ｃｏ７０Ｆｅ３０（２ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。
また、第６試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ７０Ｆｅ３０（３ｎｍ）／Ｒｕ（０．８５ｎｍ）／（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（４ｎｍ）、トンネルバリア層としてＭｇＯ（１．０ｎｍ）、磁気記録層として（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（３ｎｍ）、非磁性金属層および磁性層を分断する誘電体層としてＡｌＯｘ（０．７ｎｍ）、非磁性金属層としてＡｕ（５ｎｍ）、第２磁化固着層の誘電体で分断される磁性層としてＣｏ７０Ｆｅ３０層（３ｎｍ）、それ以外の第２磁化固着層としてＣｏ７０Ｆｅ３０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。
上記、分断した誘電体層はＡｌＯｘ（０．７ｎｍ）は、パターンド自己整合プロセスを用いて作製した。作製方法は第２実施例とほぼ同様である。
また、第５比較試料及び第６比較試料を作製する。第５比較試料、第６比較試料はそれぞれ第５試料、第６試料の非磁性金属層をパターニングせずに連続膜とする試料である。
上記第３実施例、比較例の接合サイズはともに、０．１×０．１８μｍ２であった。作製後、磁場中アニールを磁性層の長軸方向に３５０℃にて磁場を印加した。
第５試料、第５比較試料，第６試料、第６比較試料に２００ｎｍパルス電流を印加して何ｍＡでスピンが反転するか調べたところ、第５試料では０．０６５ｍＡ、第５比較試料では０．２３ｍＡ，第６試料では０．０６２ｍＡ、第６比較試料では０．２７ｍＡで反転した。本実施例の構造は大容量メモリとして適し、低電流でスピン注入書き込みができることが分かった。また、繰り返し測定の結果、書き込み回数１０６回までのスピン注入書き込みを確認でき、本構造の信頼性が確認できた。
（第４の実施例）
本発明の第４実施例として、図１０に示す第２実施形態の第１変形例による磁気抵抗効果素子１Ａおよび図１９に示す第４実施形態の第１変形例による磁気抵抗効果素子を、第７試料および第８試料として作製した。また、比較例として図２７に示す構造の磁気抵抗効果素子を第７比較試料として作製するとともに、図２８に示す構造の磁気抵抗効果素子の第１磁化固着層６を磁性層／非磁性層／磁性層の３層構造とし、第２磁化固着層１５を磁性層／非磁性層／磁性層／非磁性層／磁性層の５層構造として、第８比較試料を作製した。これらの試料のスピン反転電流を比較した。その際、作製した図１０、図１９に示す磁気抵抗効果素子の断面をＴＥＭで観測したところ、図１３、図２２に示したように磁気記録層の上部１ｎｍまでは誘電体が形成されておらず、非磁性金属層は誘電体によって完全に分断されず、一部分（第２磁化固着層側）が分断されていることが分かった。
第４実施例の磁気メモリの構造について、その製造方法は第２実施例と同様である。
まず、第７試料として、基板上に、図１０に示すように、下部電極（図示せず）上にＴＭＲ膜、すなわち、下地層／反強磁性層／磁性層／非磁性層／磁性層／トンネルバリア層／磁性層／誘電体で分断された非磁性金属層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を形成する。
また、第８試料として、図１９に示すように、下部電極（図示せず）上にＴＭＲ膜、すなわち、下地層／反強磁性層／磁性層／非磁性層／磁性層／トンネルバリア層／磁性層／誘電体で分断された非磁性金属層／磁性層／非磁性層／磁性層／非磁性層／磁性層／反強磁性層／Ｒｕからなるキャップ層（図示せず）／金属ハードマスクからなる積層膜を形成する。
本実施例では、下部配線は全てＴａ／Ｃｕ／Ｔａ、下地層は全てＲｕとした。第７試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ７０Ｆｅ３０（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（４ｎｍ）、トンネルバリア層としてＭｇＯ（１．０ｎｍ）、磁気記録層として（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（３ｎｍ）、１ｎｍ程度のＲｕ層、誘電体としてＡｌＯｘ、誘電体で分断されたＲｕ層（４ｎｍ）、第２磁化固着層としてＣｏ７０Ｆｅ３０層（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。第７試料においては、１ｎｍ程度のＲｕ層と、誘電体で分断された非磁性金属層としてＲｕ層（４ｎｍ）とが非磁性金属層を構成する。
また、第８試料のＴＭＲ膜は、下側から順に、反強磁性層としてＰｔＭｎ（１４ｎｍ）、第１磁化固着層としてＣｏ７０Ｆｅ３０（３ｎｍ）／Ｒｕ（０．８５ｎｍ）／（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（４ｎｍ）、トンネルバリア層としてＭｇＯ（１．０ｎｍ）、磁気記録層として（Ｃｏ７０Ｆｅ３０）８０Ｂ２０（３ｎｍ）、薄い１ｎｍ程度のＡｕ層、誘電体としてＡｌＯｘ（０．７ｎｍ）、誘電体で分断されたＡｕ（４ｎｍ）層、第２磁化固着層としてＣｏ７０Ｆｅ３０層（４ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）／Ｒｕ（０．８５ｎｍ）／Ｃｏ７０Ｆｅ３０（３ｎｍ）、反強磁性層としてＰｔＭｎ（１４ｎｍ）を用いた。第８試料においては、薄い１ｎｍ程度のＡｕ層と、誘電体で分断されたＡｕ（４ｎｍ）層とが非磁性金属層を構成する。
上記、分断する誘電体層としてのＡｌＯｘ（０．７ｎｍ）は、パターンド自己整合プロセスを用いて作製した。作製方法は第２実施例とほぼ同様である。
上記第４実施例、比較例の接合サイズはともに、０．１×０．１８μｍ２であった。作製後、磁場中アニールを磁性層の長軸方向に３５０℃にて磁場を印加した。
第７試料、第７比較試料，第８試料、第８比較試料に２００ｎｍパルス電流を印加して何ｍＡでスピンが反転するか調べたところ、第７試料では０．０６３ｍＡ、第７比較試料では０．２２ｍＡ，第８試料では０．０６ｍＡ、第８比較試料では０．２６ｍＡで反転した。本実施例の構造は大容量メモリとして適し、低電流でスピン注入書き込みができることが分かった。また、繰り返し測定の結果、１０６回までのスピン注入書き込みを確認でき、本構造の信頼性が確認できた。本実施例より、１ｎｍ程度の非磁性金属層が分断されていなくとも問題無く低電流化が可能なことが明らかになった。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気抵抗効果素子を構成する強磁性体層、絶縁膜、反強磁性体層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
同様に、本発明の磁気メモリを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。
その他、本発明の実施の形態として上述した磁気メモリを基にして、当業者が適宜設計変更して実施しうるすべての磁気メモリも同様に本発明の範囲に属する。
本発明の第１実施形態による磁気抵抗効果素子を示す断面図。 第１実施形態の第１変形例による磁気抵抗効果素子を示す断面図。 第１実施形態の第２変形例による磁気抵抗効果素子を示す断面図。 第１実施形態の第３変形例による磁気抵抗効果素子を示す断面図。 第１実施形態の第４変形例による磁気抵抗効果素子を示す断面図。 第１実施形態の第５変形例による磁気抵抗効果素子を示す断面図。 第１実施形態の第６変形例による磁気抵抗効果素子を示す断面図。 第１実施形態の第７変形例による磁気抵抗効果素子を示す断面図。 本発明の第２実施形態による磁気抵抗効果素子を示す断面図。 第２実施形態の第１変形例による磁気抵抗効果素子を示す断面図。 第２実施形態の第２変形例による磁気抵抗効果素子を示す断面図。 第２実施形態の第３変形例による磁気抵抗効果素子を示す断面図。 本発明の第３実施形態による磁気抵抗効果素子を示す断面図。 本発明の第４実施形態による磁気抵抗効果素子を示す断面図。 第４実施形態の第１変形例による磁気抵抗効果素子を示す断面図。 第４実施形態の第２変形例による磁気抵抗効果素子を示す断面図。 第４実施形態の第３変形例による磁気抵抗効果素子を示す断面図。 本発明の第５実施形態による磁気抵抗効果素子を示す断面図。 第５実施形態の第１変形例による磁気抵抗効果素子を示す断面図。 第５実施形態の第２変形例による磁気抵抗効果素子を示す断面図。 第５実施形態の第３変形例による磁気抵抗効果素子を示す断面図。 本発明の第６実施形態による磁気抵抗効果素子を示す断面図。 本発明の第７実施形態による磁気メモリを示す断面図。 第７実施形態の変形例による磁気メモリを示す断面図。 本発明の第８実施形態による磁気メモリを示す断面図。 第８実施形態の変形例による磁気メモリを示す断面図。 比較例による磁気抵抗効果素子を示す断面図。 比較例による磁気抵抗効果素子を示す断面図。 第１実施例の第１試料と比較例の第１比較試料の、書き込み時におけるスピン反転特性を示す図。 第１実施例の第２試料と比較例の第２比較試料の、書き込み時におけるスピン反転特性を示す図。 非磁性金属層と誘電体との配置関係の一例を示す水平断面図。 非磁性金属層と誘電体との配置関係の他の例を示す水平断面図。 第１実施形態の第８変形例による磁気抵抗効果素子を示す断面図。 第１実施形態の第９変形例による磁気抵抗効果素子を示す断面図。 第１実施形態の第１０変形例による磁気抵抗効果素子を示す断面図。 第１実施形態の第１１変形例による磁気抵抗効果素子を示す断面図。
符号の説明
１ 磁気抵抗効果素子
２ 下地層
４ 反強磁性層
６ 第１磁化固着層
８ トンネルバリア層
１０ 磁気記録層（磁化自由層）
１１ 誘電体
１２ 非磁性金属層（電流集中型非磁性層）
１４ 第２磁化固着層
１６ 反強磁性層
１８ 金属ハードマスク（金属保護膜）

Claims (23)

  1. 少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁気記録層と、前記第１磁化固着層と前記磁気記録層との間に設けられたトンネルバリア層と、前記磁気記録層の前記トンネルバリア層とは反対側の面に部分的に設けられた非磁性金属層と、前記磁気記録層の前記トンネルバリア層とは反対側の面の前記非磁性金属層が設けられていない部分に設けられた誘電体層と、前記非磁性金属層および前記誘電体層それぞれの前記磁気記録層とは反対側の面を覆うように設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備え、スピン注入法を用いて書き込みを行う磁気メモリに用いられることを特徴とする磁気抵抗効果素子。
  2. 前記誘電体層の前記第２磁化固着層との界面は、前記非磁性金属層の前記第２磁化固着層との界面と実質的に同一面上にあることを特徴とする請求項１記載の磁気抵抗効果素子。
  3. 前記誘電体層の前記第２磁化固着層との界面は、前記非磁性金属層の前記第２磁化固着層との界面よりも前記トンネルバリア層と前記磁気記録層との界面から遠いことを特徴とする請求項１記載の磁気抵抗効果素子。
  4. 前記第２磁化固着層が前記非磁性金属層側から順に、第１磁性層／第１非磁性層／第２磁性層の３層構造、または第１磁性層／第１非磁性層／第２磁性層／第２非磁性層／第３磁性層の５層構造からなっており、前記誘電体層の前記第２磁化固着層との界面は、前記第１磁性層中に存在することを特徴とする請求項１記載の磁気抵抗効果素子。
  5. 少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁気記録層と、前記第１磁化固着層と前記磁気記録層との間に設けられたトンネルバリア層と、前記磁気記録層の前記トンネルバリア層とは反対側の面に部分的に設けられた非磁性金属層と、前記磁気記録層の前記トンネルバリア層とは反対側の面の前記非磁性金属層が設けられていない部分に設けられた誘電体層と、前記非磁性金属層の前記磁気記録層とは反対側の面に設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備え、スピン注入法を用いて書き込みを行う磁気メモリに用いられることを特徴とする磁気抵抗効果素子。
  6. 前記誘電体層の前記磁気記録層との界面は、前記非磁性金属層の前記磁気記録層との界面と実質的に同一面上にあることを特徴とする請求項１乃至５のいずれかに記載の磁気抵抗効果素子。
  7. 前記誘電体層の前記磁気記録層との界面は、前記非磁性金属層の前記磁気記録層との界面よりも前記トンネルバリア層と前記磁気記録層との界面に近いことを特徴とする請求項１乃至５のいずれかに記載の磁気抵抗効果素子。
  8. 少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁気記録層と、前記第１磁化固着層と前記磁気記録層との間に設けられたトンネルバリア層と、前記磁気記録層の前記トンネルバリア層とは反対側の面に設けられた非磁性金属層と、前記非磁性金属層の前記磁気記録層とは反対側の面に部分的に設けられた誘電体層と、前記非磁性金属層の前記磁気記録層とは反対側の面および前記誘電体層の前記非磁性金属層とは反対側の面を覆うように設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備え、スピン注入法を用いて書き込みを行う磁気メモリに用いられることを特徴とする磁気抵抗効果素子。
  9. 前記誘電体層の前記第２磁化固着層との界面は、前記非磁性金属層の前記第２磁化固着層との界面と実質的に同一面上にあることを特徴とする請求項８記載の磁気抵抗効果素子。
  10. 前記誘電体層の前記第２磁化固着層との界面は、前記非磁性金属層の前記第２磁化固着層との界面よりも前記トンネルバリア層と前記磁気記録層との界面から遠いことを特徴とする請求項８記載の磁気抵抗効果素子。
  11. 前記第２磁化固着層が前記非磁性金属層側から順に、第１磁性層／第１非磁性層／第２磁性層の３層構造、または第１磁性層／第１非磁性層／第２磁性層／第２非磁性層／第３磁性層の５層構造からなっており、前記誘電体層の前記第２磁化固着層との界面は、前記第１磁性層中に存在することを特徴とする請求項８記載の磁気抵抗効果素子。
  12. 少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁気記録層と、前記第１磁化固着層と前記磁気記録層との間に設けられたトンネルバリア層と、前記磁気記録層の前記トンネルバリア層とは反対側の面に設けられた非磁性金属層と、前記非磁性金属層の前記磁気記録層とは反対側の面に部分的に設けられた誘電体層と、前記非磁性金属層の前記磁気記録層とは反対側の面の前記誘電体層が設けられていない部分に設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備え、スピン注入法を用いて書き込みを行う磁気メモリに用いられることを特徴とする磁気抵抗効果素子。
  13. 前記非磁性金属層の前記誘電体層との界面は、前記非磁性金属層の前記第２磁化固着層との界面よりも前記トンネルバリア層と前記磁気記録層との界面に近いことを特徴とする請求項８乃至１２のいずれかに記載の磁気抵抗効果素子。
  14. 少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁気記録層と、前記第１磁化固着層と前記磁気記録層との間に設けられたトンネルバリア層と、前記磁気記録層の前記トンネルバリア層とは反対側の面に部分的に設けられた誘電体層と、前記磁気記録層の前記トンネルバリア層とは反対側の面の前記誘電体層が設けられていない部分に設けられるとともに前記誘電体層の前記磁気記録層とは反対側の面を覆うように設けられた非磁性金属層と、前記非磁性金属層の前記磁気記録層とは反対側の面に設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、を備え、スピン注入法を用いて書き込みを行う磁気メモリに用いられることを特徴とする磁気抵抗効果素子。
  15. 前記誘電体層の前記磁気記録層との界面は、前記非磁性金属層の前記磁気記録層との界面と実質的に同一面上にあることを特徴とする請求項１４記載の磁気抵抗効果素子。
  16. 前記誘電体層の前記磁気記録層との界面は、前記非磁性金属層の前記磁気記録層との界面よりも前記トンネルバリア層と前記磁気記録層との界面に近いことを特徴とする請求項１４記載の磁気抵抗効果素子。
  17. 前記非磁性金属層の前記誘電体層との界面は、前記非磁性金属層の前記磁気記録層との界面よりも前記トンネルバリア層と前記磁気記録層との界面から遠いことを特徴とする請求項１４乃至１６のいずれかに記載の磁気抵抗効果素子。
  18. 少なくとも１層の磁性層を有し磁化の向きが固着された第１磁化固着層と、磁化の向きが可変の磁気記録層と、前記第１磁化固着層と前記磁気記録層との間に設けられたトンネルバリア層と、前記磁気記録層の前記トンネルバリア層とは反対側の面に設けられた非磁性金属層と、前記非磁性金属層の前記磁気記録層とは反対側の面に設けられ少なくとも１層の磁性層を有し磁化の向きが固着された第２磁化固着層と、前記非磁性金属層の少なくとも一部と前記磁気記録層とを貫通するとともに前記第２磁化固着層を貫通しないで設けられた誘電体層と、を備え、スピン注入法を用いて書き込みを行う磁気メモリに用いられることを特徴とする磁気抵抗効果素子。
  19. 前記第１磁化固着層の前記磁気記録層に最も近い磁性層の磁化の向きと、前記第２磁化固着層の前記磁気記録層に最も近い磁性層の磁化の向きは実質的に平行であり、前記非磁性金属層は、Ｒｕ、Ｉｒ、Ｏｓ、またはこれらの合金のいずれかからなることを特徴とする請求項１乃至１８のいずれかに記載の磁気抵抗効果素子。
  20. 前記第１磁化固着層の前記磁気記録層に最も近い磁性層の磁化の向きと、前記第２磁化固着層の前記磁気記録層に最も近い磁性層の磁化の向きは実質的に反平行であり、前記非磁性金属層は、Ｃｕ、Ａｇ、Ａｕ、Ｒｈ、Ｉｒ、またはこれらの合金のいずれかからなることを特徴とする請求項１乃至１８のいずれかに記載の磁気抵抗効果素子。
  21. 前記誘電体および前記トンネルバリア層は、Ａｌ２Ｏ３、ＳｉＯ２、ＭｇＯ、ＡｌＮ、ＳｉＯＮ、ＡｌＯＮのいずれかからなることを特徴とする請求項１乃至２０のいずれかに記載の磁気抵抗効果素子。
  22. 前記第１および第２磁化固着層の少なくとも一方が、磁性層／非磁性層／磁性層の３層構造、又は磁性層／非磁性層／磁性層／非磁性層／磁性層の５層構造のいずれかからなることを特徴とする請求項１乃至３、５乃至１０、１２乃至２１のいずれかに記載の磁気抵抗効果素子。
  23. 請求項１乃至２２のいずれかに記載の磁気抵抗効果素子を有するメモリセルと、
    前記磁気抵抗効果素子の一端が電気的に接続される第１配線と、
    前記磁気抵抗効果素子の他端が電気的に接続される第２配線と、
    を備えたことを特徴とする磁気メモリ。
JP2005197877A 2005-07-06 2005-07-06 磁気抵抗効果素子および磁気メモリ Expired - Fee Related JP4504273B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005197877A JP4504273B2 (ja) 2005-07-06 2005-07-06 磁気抵抗効果素子および磁気メモリ
US11/368,383 US20070007609A1 (en) 2005-07-06 2006-03-07 Magnetoresistive effect element and magnetic memory
US12/481,726 US8310862B2 (en) 2005-07-06 2009-06-10 Magnetoresistive effect element and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005197877A JP4504273B2 (ja) 2005-07-06 2005-07-06 磁気抵抗効果素子および磁気メモリ

Publications (2)

Publication Number Publication Date
JP2007019179A JP2007019179A (ja) 2007-01-25
JP4504273B2 true JP4504273B2 (ja) 2010-07-14

Family

ID=37617543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005197877A Expired - Fee Related JP4504273B2 (ja) 2005-07-06 2005-07-06 磁気抵抗効果素子および磁気メモリ

Country Status (2)

Country Link
US (2) US20070007609A1 (ja)
JP (1) JP4504273B2 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
GB2437551B (en) * 2006-03-15 2008-10-15 Toshiba Res Europ Ltd Magnetic devices
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
JP2008078378A (ja) * 2006-09-21 2008-04-03 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
US7920363B2 (en) * 2006-12-22 2011-04-05 Hitachi Global Storage Technologies Netherlands B.V. TMR sensor having magnesium/magnesium oxide tunnel barrier
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
EP2209143A4 (en) * 2007-10-15 2011-08-17 Fuji Electric Holdings SPIN VALVE ELEMENT
JP5495108B2 (ja) * 2007-10-25 2014-05-21 富士電機株式会社 スピンバルブ素子及びその製造方法
WO2009078202A1 (ja) * 2007-12-19 2009-06-25 Fuji Electric Holdings Co., Ltd. 磁気メモリー素子、その駆動方法及び不揮発性記憶装置
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
FR2929759B1 (fr) * 2008-04-03 2010-04-16 Commissariat Energie Atomique Dispositif magnetique integrant un empilement magnetoresistif
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
JP4908540B2 (ja) * 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
JP2011047930A (ja) * 2009-07-31 2011-03-10 Tdk Corp 磁気抵抗効果素子およびセンサ
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
KR101854243B1 (ko) 2011-05-16 2018-05-03 삼성전자주식회사 적층 메모리 장치, 및 이를 포함하는 메모리 시스템
KR101811315B1 (ko) 2011-05-24 2017-12-27 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
KR101901323B1 (ko) 2011-12-21 2018-09-27 삼성전자주식회사 자기저항요소 및 이를 포함하는 메모리소자
US20130187247A1 (en) * 2012-01-23 2013-07-25 Qualcomm Incorporated Multi-bit magnetic tunnel junction memory and method of forming same
JP2015060970A (ja) * 2013-09-19 2015-03-30 株式会社東芝 磁気抵抗素子および磁気メモリ
US10037777B1 (en) * 2017-07-05 2018-07-31 Uniwersytet W Bialymstoku Ultrafast photomagnetic recording in a dielectric medium using anisotropic ions effective gilber damping
JP7005452B2 (ja) * 2018-07-30 2022-01-21 株式会社東芝 磁気記憶装置
CN111554808B (zh) * 2020-05-13 2022-07-26 浙江驰拓科技有限公司 一种mtj器件和mtj器件的制备方法
KR20220053248A (ko) * 2020-10-22 2022-04-29 삼성전자주식회사 자기 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198004A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
JP2005086112A (ja) * 2003-09-10 2005-03-31 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、ヘッドサスペンションアッセンブリ、および磁気再生装置
JP2005535125A (ja) * 2002-08-06 2005-11-17 グランディス インコーポレイテッド スピントランスファーを利用する磁性素子及び磁性素子を使用するｍｒａｍデバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) * 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
US7420786B2 (en) * 2004-03-03 2008-09-02 Kabushiki Kaisha Toshiba Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement
US7057921B2 (en) * 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003198004A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
JP2005535125A (ja) * 2002-08-06 2005-11-17 グランディス インコーポレイテッド スピントランスファーを利用する磁性素子及び磁性素子を使用するｍｒａｍデバイス
JP2005086112A (ja) * 2003-09-10 2005-03-31 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、ヘッドサスペンションアッセンブリ、および磁気再生装置

Also Published As

Publication number Publication date
US20090244960A1 (en) 2009-10-01
US20070007609A1 (en) 2007-01-11
JP2007019179A (ja) 2007-01-25
US8310862B2 (en) 2012-11-13

Similar Documents

Publication Publication Date Title
JP4504273B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP3824600B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP4080982B2 (ja) 磁気メモリ
JP3863484B2 (ja) 磁気抵抗効果素子および磁気メモリ
US7266012B2 (en) Magnetoresistive effect element and magnetic memory
JP4693450B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP4371781B2 (ja) 磁気セル及び磁気メモリ
JP3873015B2 (ja) 磁気メモリ
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
JP4253225B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
US10622552B2 (en) Magnetoresistive stacks and methods therefor
KR100408576B1 (ko) 기억 셀 어레이 및 그의 제조 방법
JP2007299931A (ja) 磁気抵抗効果素子および磁気メモリ
JP2009094104A (ja) 磁気抵抗素子
JP2003209226A (ja) 磁気メモリ
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
JP2007281247A (ja) スピンメモリ
JP4575101B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP5087067B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP2006148039A (ja) 磁気抵抗効果素子および磁気メモリ
US20210288245A1 (en) Magnetoresistive stack and methods therefor
JP2004158578A (ja) 磁気記憶装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees