JP7005452B2 - 磁気記憶装置 - Google Patents
磁気記憶装置 Download PDFInfo
- Publication number
- JP7005452B2 JP7005452B2 JP2018142923A JP2018142923A JP7005452B2 JP 7005452 B2 JP7005452 B2 JP 7005452B2 JP 2018142923 A JP2018142923 A JP 2018142923A JP 2018142923 A JP2018142923 A JP 2018142923A JP 7005452 B2 JP7005452 B2 JP 7005452B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- magnetic
- magnetic layer
- layer
- laminated body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1実施形態に係る磁気記憶装置を例示する模式的斜視図である。
図1に示すように、実施形態に係る磁気記憶装置110は、第1積層体SB1及び制御部70を含む。この例では、第1導電層21、第1トランジスタTr1、及び、磁性部(第1磁性部51及び第2磁性部52)が設けられている。
図2(a)~図2(c)は、第1実施形態に係る磁気記憶装置の動作を例示するグラフ図である。
図2(a)~図2(c)は、の横軸は、時間tmである。図2(a)の縦軸は、第1パルス電流Ip1における電流の大きさIp1aに対応する。図2(b)の縦軸は、第1磁性層11と第1対向磁性層11cとの間の電位差Va(素子電圧)に対応する。図2(c)の縦軸は、第1磁性層11と第1対向磁性層11cとの間の電気抵抗Rmに対応する。電気抵抗Rmは、第1積層体SB1の電気抵抗に対応する。
図3(a)~図3(d)は、第1実施形態に係る磁気記憶装置の動作を例示する模式図である。
図3(a)~図3(d)は、第1対向磁性層11cの磁化11cMの向きに関するポテンシャルPTを模式的に例示している。図3(a)は、時間tmが第1時刻t1よりも前の状態に対応する。図3(b)は、時間tmが第2時刻t2よりも後で第5時刻t5よりも前の状態に対応する。図3(c)は、時間tmが第6時刻t6よりも後で第3時刻t3よりも前の状態に対応する。図3(d)は、時間tmが第4時刻t4よりも後の状態に対応する。
図4に示すように、磁気記憶装置110において、第1導電層21が設けられる。既に説明したように、第1導電層21は、第1部分21a、第2部分21b、及び、第1部分21aと第2部分21bとの間に設けられた第3部分21cを含む。第3部分21cと第1磁性層11との間に、第1対向磁性層11cが設けられる。
図5(a)は、第2動作OP2に対応する。図5(b)は、第1動作OP1に対応する。
図6(a)及び図6(b)は、第2実施形態に係る磁気記憶装置を例示する模式図である。
図6(a)は、磁気記憶装置120の一部の等価回路図である。図6(b)は、動作を例示するグラフ図である。
第1積層体SB1のX-Y平面における形状は、多角形状でも良く、扁平円状(楕円状を含む)でも良い。
図7に示すように、磁気記憶装置130においては、磁界Heffの方向は、第1導電層21の第1部分21aから第2部分21bへの第2方向(例えばX軸方向)と、交差する。この例では、磁界Heffの方向は、Y軸方向に沿う。例えば、第2磁性部52から第1磁性部51への方向は、第1方向及び第2方向を含む平面(Z-X平面)と交差する。磁気記憶装置130において、第1磁性層11の磁化11Mは、X軸方向に沿う。第1対向磁性層11cの磁化11cMは、X軸方向に沿う。
磁気記憶装置131及び132において、第1磁性層11の磁化11Mは、Z軸方向に沿う。第1対向磁性層11cの磁化11cMは、Z軸方向に沿う。
(構成1)
第1磁性層と、
第1対向磁性層と、
前記第1磁性層と前記第1対向磁性層との間に設けられた非磁性の第1中間層と、
を含む第1積層体と、
前記第1磁性層及び前記第1対向磁性層と電気的に接続された制御部と、
を備え、
前記制御部は、前記第1積層体に第1定電流期間を含む第1パルス電流を供給する第1動作を実施可能であり、
前記第1パルス電流の前記供給の前における前記第1積層体の第1電気抵抗は、前記第1パルス電流の前記供給の後における前記第1積層体の第2電気抵抗とは異なる、磁気記憶装置。
第1磁性層と、
第1対向磁性層と、
前記第1磁性層と前記第1対向磁性層との間に設けられた非磁性の第1中間層と、
を含む第1積層体と、
前記第1磁性層と電気的に接続された第1トランジスタと、
前記第1トランジスタ及び前記第1対向磁性層と電気的に接続された制御部と、
を備え、
前記制御部は、前記第1トランジスタを介して前記第1積層体に第1パルス電流を供給する第1動作を実施可能であり、
前記第1トランジスタは飽和領域で動作し、
前記第1パルス電流の前記供給の前における前記第1積層体の第1電気抵抗は、前記第1パルス電流の前記供給の後における前記第1積層体の第2電気抵抗とは異なる、磁気記憶装置。
前記第1電気抵抗は、前記第2電気抵抗よりも高い、構成1または2に記載の磁気記憶装置。
前記第1パルス電流の大きさは、第1時刻と、前記第1時刻の後の第2時刻と、の間で第1電流値から第2電流値に変化し、
前記第1パルス電流の前記大きさは、前記第2時刻と、前記第2時刻の後の第3時刻と、の間において、実質的に一定であり、
前記第1パルス電流の前記大きさは、前記第3時刻と、前記第3時刻の後の第4時刻と、の間で、前記第2電流値から前記第1電流値に変化する、構成1~3のいずれか1つに記載の磁気記憶装置。
前記第1パルス電流の大きさは、第1時刻と、前記第1時刻の後の第2時刻と、の間で第1電流値から第2電流値に変化し、
前記第2時刻と、前記第2時刻の後の第3時刻と、の間における前記第1パルス電流の前記大きさと、前記第2電流値と、の差の絶対値は、前記第1電流値と前記第2電流値との差の絶対値の1/10以下であり、
前記第1パルス電流の前記大きさは、前記第3時刻と、前記第3時刻の後の第4時刻と、の間で、前記第2電流値から前記第1電流値に変化する、構成1~3のいずれか1つに記載の磁気記憶装置。
前記第1積層体の電気抵抗は、前記第2時刻と前記第3時刻との間の第5時刻から前記第5時刻と前記第3時刻との間の第6時刻との間において、前記第1電気抵抗から前記第2電気抵抗に向けて変化し、
前記第1積層体の前記電気抵抗は、前記第6時刻と前記第4時刻との間において、実質的に一定である、構成4または5に記載の磁気記憶装置。
前記第1積層体の電気抵抗は、前記第2時刻と前記第3時刻との間の第5時刻から前記第5時刻と前記第3時刻との間の第6時刻との間において、前記第1電気抵抗から前記第2電気抵抗に向けて変化し、
前記第1積層体の前記電気抵抗は、前記第6時刻と前記第4時刻との間において上昇しない、構成4または5に記載の磁気記憶装置。
前記第1磁性層と前記第1対向磁性層との間の素子電圧は、前記第2時刻と前記第5時刻との間において第1電圧であり、前記第5時刻は、前記第2時刻と前記第3時刻との間であり、
前記素子電圧は、前記第6時刻と前記第3時刻との間において第2電圧であり、前記第6時刻は、前記第5時刻と前記第3時刻との間であり、
前記第2電圧の絶対値は、前記第1電圧の絶対値よりも小さい、構成4~7のいずれか1つに記載の磁気記憶装置。
前記素子電圧は、前記第1時刻よりも前において第3電圧であり、
前記第3電圧と前記第1電圧との差の絶対値は、前記第3電圧と前記第2電圧との差の絶対値よりも大きい、構成8記載の磁気記憶装置。
前記第1積層体に磁界を印加可能な磁性部をさらに備え、
前記磁界は、前記第1対向磁性層から前記第1磁性層に向かう方向と交差する成分を含む、構成1~9のいずれか1つに記載の磁気記憶装置。
第1部分、第2部分、及び、第1部分と第2部分との間に設けられた第3部分を含む第1導電層をさらに備え、
前記第3部分と前記第1磁性層との間に、前記第1対向磁性層が設けられ、
前記第1導電層は、前記第1対向磁性層と電気的に接続され、
前記制御部は、前記第1導電層と電気的に接続され、
前記第1パルス電流は、前記第1導電層の電位を基準にして負である、構成1~10のいずれか1つに記載の磁気記憶装置。
前記制御部は、第2動作をさらに実施可能であり、
前記制御部は、前記第2動作において、前記第1部分と前記第2部分との間に導電層電流を供給し、
前記第1動作は、前記第2動作の後に実施される、構成11記載の磁気記憶装置。
前記第2動作において、前記制御部は、前記第1磁性層を、前記第1導電層の前記電位を基準にして、負電位にして、前記導電層電流を供給する、構成12記載の磁気記憶装置。
前記第1導電層は、前記第1対向磁性層と接する、構成11~13のいずれか1つに記載の磁気記憶装置。
前記第1導電層は、Hf、Ta、W、Re、Os、Ir、Pt、Au、Bi、Pd、Cu及びAgよりなる群から選択された少なくとも1つを含む、構成11~14のいずれか1つに記載の磁気記憶装置。
前記第1対向磁性層から前記第1磁性層への第1方向は、前記第1部分から前記第2部分への第2方向と、交差し、
前記第1磁性層の磁化は、前記第1方向と前記第2方向とを含む平面と交差する、構成11~15のいずれか1つに記載の磁気記憶装置。
前記第1積層体に磁界を印加可能な磁性部をさらに備え、
前記磁界は、前記第1部分と前記第2部分とを通る方向に沿う、構成11~16のいずれか1つに記載の磁気記憶装置。
第2磁性層と、
第2対向磁性層と、
前記第2磁性層と前記第2対向磁性層との間に設けられた非磁性の第2中間層と、
を含む第2積層体と、
をさらに備え、
前記第1導電層は、第4部分及び第5部分をさらに含み、
前記第1部分と前記第5部分との間に前記第2部分が設けられ、
前記第2部分と前記第5部分との間に前記第4部分が設けられ、
前記第4部分と前記第2磁性層との間に前記第2対向磁性層が設けられ、
前記制御部は、前記第2積層体に第2定電流期間を含む第2パルス電流を供給する動作をさらに実施可能であり、
前記第2パルス電流の前記供給の前における前記第2積層体の第3電気抵抗は、前記第2パルス電流の前記供給の後における前記第2積層体の第4電気抵抗とは異なる、構成11~17のいずれか1つに記載の磁気記憶装置。
前記制御部は、前記第2動作において、前記第2部分と前記第5部分との間に前記導電層電流を供給し、
前記第1動作は、前記第2動作の後に実施される、構成18記載の磁気記憶装置。
前記第2積層体に前記第2パルス電流を供給する前記動作は、前記第2動作の後に実施される、構成19記載の磁気記憶装置。
Claims (8)
- 第1磁性層と、
第1対向磁性層と、
前記第1磁性層と前記第1対向磁性層との間に設けられた非磁性の第1中間層と、
を含む第1積層体と、
前記第1磁性層と電気的に接続された第1トランジスタと、
前記第1トランジスタ及び前記第1対向磁性層と電気的に接続された制御部と、
第1磁性部と、
第2磁性部と、
第1導電層と、
を備え、
前記制御部は、前記第1トランジスタを介して前記第1積層体に第1パルス電流を供給する第1動作を実施可能であり、
前記第1トランジスタは飽和領域で動作し、
前記第1パルス電流の前記供給の前における前記第1積層体の第1電気抵抗は、前記第1パルス電流の前記供給の後における前記第1積層体の第2電気抵抗とは異なり、
前記第1磁性部と前記第2磁性部との間に前記第1積層体があり、前記第1磁性部及び前記第2磁性部は、前記第1積層体に磁界を印加可能であり、
前記磁界は、前記第1対向磁性層から前記第1磁性層に向かう方向と交差する成分を含み、
前記第1導電層は、第1部分、第2部分、及び、第1部分と第2部分との間に設けられた第3部分を含み、
前記第3部分と前記第1磁性層との間に、前記第1対向磁性層が設けられ、
前記第1導電層は、前記第1対向磁性層と電気的に接続され、
前記制御部は、前記第1導電層と電気的に接続され、
前記第1パルス電流は、前記第1導電層の電位を基準にして負である、磁気記憶装置。 - 前記制御部は、第2動作をさらに実施可能であり、
前記制御部は、前記第2動作において、前記第1部分と前記第2部分との間に導電層電流を供給し、
前記第1動作は、前記第2動作の後に実施される、請求項1記載の磁気記憶装置。 - 前記第1電気抵抗は、前記第2電気抵抗よりも高い、請求項1または2に記載の磁気記憶装置。
- 前記第1パルス電流の大きさは、第1時刻と、前記第1時刻の後の第2時刻と、の間で第1電流値から第2電流値に変化し、
前記第1パルス電流の前記大きさは、前記第2時刻と、前記第2時刻の後の第3時刻と、の間において、実質的に一定であり、
前記第1パルス電流の前記大きさは、前記第3時刻と、前記第3時刻の後の第4時刻と、の間で、前記第2電流値から前記第1電流値に変化する、請求項1~3のいずれか1つに記載の磁気記憶装置。 - 前記第1積層体の電気抵抗は、前記第2時刻と前記第3時刻との間の第5時刻から前記第5時刻と前記第3時刻との間の第6時刻との間において、前記第1電気抵抗から前記第2電気抵抗に向けて変化し、
前記第1積層体の前記電気抵抗は、前記第6時刻と前記第4時刻との間において、実質的に一定である、請求項4記載の磁気記憶装置。 - 前記第1積層体の電気抵抗は、前記第2時刻と前記第3時刻との間の第5時刻から前記第5時刻と前記第3時刻との間の第6時刻との間において、前記第1電気抵抗から前記第2電気抵抗に向けて変化し、
前記第1積層体の前記電気抵抗は、前記第6時刻と前記第4時刻との間において上昇しない、請求項4記載の磁気記憶装置。 - 前記第1磁性層と前記第1対向磁性層との間の素子電圧は、前記第2時刻と前記第5時刻との間において第1電圧であり、前記第5時刻は、前記第2時刻と前記第3時刻との間であり、
前記素子電圧は、前記第6時刻と前記第3時刻との間において第2電圧であり、前記第6時刻は、前記第5時刻と前記第3時刻との間であり、
前記第2電圧の絶対値は、前記第1電圧の絶対値よりも小さい、請求項5または6に記載の磁気記憶装置。 - 前記素子電圧は、前記第1時刻よりも前において第3電圧であり、
前記第3電圧と前記第1電圧との差の絶対値は、前記第3電圧と前記第2電圧との差の絶対値よりも大きい、請求項7記載の磁気記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018142923A JP7005452B2 (ja) | 2018-07-30 | 2018-07-30 | 磁気記憶装置 |
US16/299,861 US10916281B2 (en) | 2018-07-30 | 2019-03-12 | Magnetic memory apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018142923A JP7005452B2 (ja) | 2018-07-30 | 2018-07-30 | 磁気記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020021782A JP2020021782A (ja) | 2020-02-06 |
JP7005452B2 true JP7005452B2 (ja) | 2022-01-21 |
Family
ID=69178602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018142923A Active JP7005452B2 (ja) | 2018-07-30 | 2018-07-30 | 磁気記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10916281B2 (ja) |
JP (1) | JP7005452B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6946252B2 (ja) * | 2018-10-26 | 2021-10-06 | 株式会社東芝 | 磁気記憶装置 |
JP7421462B2 (ja) * | 2020-10-16 | 2024-01-24 | 株式会社東芝 | 磁気センサ及び検査装置 |
JP2023114349A (ja) * | 2022-02-04 | 2023-08-17 | 国立研究開発法人産業技術総合研究所 | 磁気抵抗素子を備える磁気記憶装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009037703A (ja) | 2007-08-02 | 2009-02-19 | Toshiba Corp | 抵抗変化メモリ |
JP2010079985A (ja) | 2008-09-25 | 2010-04-08 | Toshiba Corp | 磁気抵抗効果素子のデータ書き込み方法及び磁気ランダムアクセスメモリ |
JP2011204768A (ja) | 2010-03-24 | 2011-10-13 | Toshiba Corp | 磁気メモリ |
JP2013197518A (ja) | 2012-03-22 | 2013-09-30 | Toshiba Corp | 磁気トンネル接合素子および磁気メモリ |
JP2014045196A (ja) | 2012-08-26 | 2014-03-13 | Samsung Electronics Co Ltd | スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム |
US20150200003A1 (en) | 2012-08-06 | 2015-07-16 | Cornell University | Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications |
WO2016021468A1 (ja) | 2014-08-08 | 2016-02-11 | 国立大学法人東北大学 | 磁気抵抗効果素子、及び磁気メモリ装置 |
US20160276006A1 (en) | 2013-10-18 | 2016-09-22 | Cornell University | Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers |
JP2016225633A (ja) | 2015-06-02 | 2016-12-28 | エイチジーエスティーネザーランドビーブイ | 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000132961A (ja) * | 1998-10-23 | 2000-05-12 | Canon Inc | 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法 |
JP5019681B2 (ja) * | 2001-04-26 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
WO2002099906A1 (fr) * | 2001-06-04 | 2002-12-12 | Matsushita Electric Industrial Co., Ltd. | Element magnetoresistant, element de memorisation par magnetoresistance et memoire magnetique |
JP4596230B2 (ja) * | 2002-09-13 | 2010-12-08 | Tdk株式会社 | 磁気メモリデバイスおよびその製造方法 |
JP4720067B2 (ja) * | 2003-01-24 | 2011-07-13 | Tdk株式会社 | 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法 |
JP3906172B2 (ja) * | 2003-03-11 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリおよびその製造方法 |
JP2006294191A (ja) * | 2005-04-14 | 2006-10-26 | Toshiba Corp | 磁気ランダムアクセスメモリのデータ読み出し方法 |
JP4504273B2 (ja) * | 2005-07-06 | 2010-07-14 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
JP5193419B2 (ja) * | 2005-10-28 | 2013-05-08 | 株式会社東芝 | スピン注入磁気ランダムアクセスメモリとその書き込み方法 |
JP4786331B2 (ja) * | 2005-12-21 | 2011-10-05 | 株式会社東芝 | 磁気抵抗効果素子の製造方法 |
KR20150106550A (ko) * | 2014-03-12 | 2015-09-22 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
JP6089081B1 (ja) * | 2015-09-16 | 2017-03-01 | 株式会社東芝 | 磁気メモリ |
US9881660B2 (en) | 2015-12-14 | 2018-01-30 | Kabushiki Kaisha Toshiba | Magnetic memory |
JP6270934B2 (ja) | 2015-12-14 | 2018-01-31 | 株式会社東芝 | 磁気メモリ |
US10593727B2 (en) * | 2016-05-18 | 2020-03-17 | Avalanche Technology, Inc. | Magnetic memory cell including two-terminal selector device |
KR101963482B1 (ko) * | 2016-10-20 | 2019-03-28 | 고려대학교 산학협력단 | 자기 터널 접합 소자 및 자기 메모리 소자 |
JP6280195B1 (ja) * | 2016-12-16 | 2018-02-14 | 株式会社東芝 | 磁気メモリ |
JP6316474B1 (ja) * | 2017-03-21 | 2018-04-25 | 株式会社東芝 | 磁気メモリ |
-
2018
- 2018-07-30 JP JP2018142923A patent/JP7005452B2/ja active Active
-
2019
- 2019-03-12 US US16/299,861 patent/US10916281B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009037703A (ja) | 2007-08-02 | 2009-02-19 | Toshiba Corp | 抵抗変化メモリ |
JP2010079985A (ja) | 2008-09-25 | 2010-04-08 | Toshiba Corp | 磁気抵抗効果素子のデータ書き込み方法及び磁気ランダムアクセスメモリ |
JP2011204768A (ja) | 2010-03-24 | 2011-10-13 | Toshiba Corp | 磁気メモリ |
JP2013197518A (ja) | 2012-03-22 | 2013-09-30 | Toshiba Corp | 磁気トンネル接合素子および磁気メモリ |
US20150200003A1 (en) | 2012-08-06 | 2015-07-16 | Cornell University | Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures apparatus, methods and applications |
JP2014045196A (ja) | 2012-08-26 | 2014-03-13 | Samsung Electronics Co Ltd | スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム |
US20160276006A1 (en) | 2013-10-18 | 2016-09-22 | Cornell University | Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers |
WO2016021468A1 (ja) | 2014-08-08 | 2016-02-11 | 国立大学法人東北大学 | 磁気抵抗効果素子、及び磁気メモリ装置 |
JP2016225633A (ja) | 2015-06-02 | 2016-12-28 | エイチジーエスティーネザーランドビーブイ | 外部強磁性バイアス膜を用いる電圧制御磁気異方性スイッチング装置 |
Also Published As
Publication number | Publication date |
---|---|
US20200035280A1 (en) | 2020-01-30 |
JP2020021782A (ja) | 2020-02-06 |
US10916281B2 (en) | 2021-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10658573B2 (en) | Magnetic memory | |
US10892009B2 (en) | Magnetic wall utilization-analog memory element and magnetic wall utilization analog memory | |
JP7003991B2 (ja) | 磁壁利用型アナログメモリ素子、磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子 | |
JP7227614B2 (ja) | 磁性体とBiSbの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源 | |
JP7005452B2 (ja) | 磁気記憶装置 | |
US11276447B2 (en) | Spin current magnetoresistance effect element and magnetic memory | |
JP6416180B2 (ja) | 磁気記憶装置 | |
US10839930B2 (en) | Magnetic domain wall type analog memory element, magnetic domain wall type analog memory, nonvolatile logic circuit, and magnetic neuro-element | |
JP7013839B2 (ja) | 磁壁利用型アナログメモリ、不揮発性ロジック回路及び磁気ニューロ素子 | |
JP6499798B1 (ja) | 磁気記録アレイ | |
US10374151B2 (en) | Spin current magnetoresistance effect element and magnetic memory | |
JP2019165099A (ja) | 磁気記憶装置 | |
JP6438531B1 (ja) | 磁気記憶装置 | |
US20170271574A1 (en) | Magnetic memory | |
US20190088858A1 (en) | Magnetic memory | |
JP7347799B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
JP2018014376A (ja) | 双極性電圧書き込み型磁気メモリ素子 | |
JPWO2018198713A1 (ja) | 磁気素子 | |
US11751488B2 (en) | Spin element and reservoir element | |
JP6781993B2 (ja) | 磁気記憶装置及びその制御方法 | |
JP6883006B2 (ja) | 磁気記憶装置 | |
US11004489B2 (en) | Perpendicular spin transfer torque MRAM memory cell with in-stack thermal barriers | |
Babu et al. | Micromagnetic simulation of spin transfer torque switching of full-Heusler Co2FeAl0. 5Si0. 5 alloy thin elliptical disc | |
JPWO2020158323A1 (ja) | 磁気抵抗効果素子、記憶素子、及び電子機器 | |
JP2023032148A (ja) | 磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210813 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220105 |