JP2011204768A - 磁気メモリ - Google Patents

磁気メモリ Download PDF

Info

Publication number
JP2011204768A
JP2011204768A JP2010068429A JP2010068429A JP2011204768A JP 2011204768 A JP2011204768 A JP 2011204768A JP 2010068429 A JP2010068429 A JP 2010068429A JP 2010068429 A JP2010068429 A JP 2010068429A JP 2011204768 A JP2011204768 A JP 2011204768A
Authority
JP
Japan
Prior art keywords
layer
magnetic
magnetization
magnetic layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010068429A
Other languages
English (en)
Other versions
JP5127861B2 (ja
Inventor
Takeshi Kajiyama
健 梶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010068429A priority Critical patent/JP5127861B2/ja
Priority to US12/873,094 priority patent/US8357982B2/en
Publication of JP2011204768A publication Critical patent/JP2011204768A/ja
Application granted granted Critical
Publication of JP5127861B2 publication Critical patent/JP5127861B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

【課題】書き込み電流を低減する。
【解決手段】本発明の例に関わる磁気メモリは、磁化が可変な磁性層１１と、磁化が固定された磁性層１３と、中間層１２と、膜面に対して平行方向の磁化が可変な磁性層１５とを有する磁気抵抗効果素子１と、絶縁膜を介して磁気抵抗効果素子１の側面上に設けられ、磁性層１５の端部から発生する磁場を収束する磁性層１６と、を有する。
【選択図】図４

Description

本発明は、磁気メモリに関する。
磁気メモリの一種として磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）がある。磁気ランダムアクセスメモリは、磁気抵抗効果素子を構成する２つの強磁性層の磁化方向の相対的な関係の変化により、磁気抵抗効果素子の抵抗値が変化することを利用して、データを記憶するメモリである。
磁気ランダムアクセスメモリのメモリセルは、複数の強磁性層と非磁性層とが積層された磁気抵抗効果素子と、選択スイッチとして機能する電界効果トランジスタ（以下、選択トランジスタとよぶ）とを有する。磁気抵抗効果素子は、磁化方向が不変な強磁性層（以下、磁化不変層または参照層とよぶ）と、磁化方向が可変な強磁性層（以下、磁化自由層または記憶層とよぶ）と、これらの強磁性層に挟まれた非磁性層とから構成される。磁化自由層の磁化方向を変化させることによって、データが書き込まれる。
素子特性の向上のため、新規の技術を適用した磁気抵抗効果素子の開発が推進されている。例えば、特許文献１には、高周波アシスト効果を適用した磁気抵抗効果素子（磁気記録ヘッド）が開示されている。
特開２００９−８０８７８号公報
本発明は、磁気抵抗効果素子の書き込み電流を低減する。
本発明の一態様に係る磁気メモリは、磁化が可変な第１の磁性層と、磁化が固定された第２の磁性層と、膜面に対して平行な磁化が可変な第３の磁性層と、前記第１の磁性層及び前記第２の磁性層の間に設けられる中間層と、を有する磁気抵抗効果素子と、絶縁膜を介して前記磁気抵抗効果素子の側面上に設けられ、前記第３の磁性層の端部から発生する磁場を収束する第４の磁性層と、を具備する。
本発明によれば、磁気抵抗効果素子の書き込み電流を低減できる。
磁気ランダムアクセスメモリのメモリセルアレイを示す等価回路図。 メモリセルの構造の一例を示す断面図。 実施形態における磁気抵抗効果素子の構造の一例を示す平面図。 実施形態における磁気抵抗効果素子の構造の一例を示す断面図。 磁気抵抗効果素子の動作を説明するための図。 磁気抵抗効果素子の動作を説明するための図。 実施形態に係る磁気ランダムアクセスメモリの製造方法を示す図。 実施形態に係る磁気ランダムアクセスメモリの製造方法を示す図。 実施形態に係る磁気ランダムアクセスメモリの製造方法を示す図。 実施形態に係る磁気ランダムアクセスメモリの製造方法を示す図。 実施形態に係る磁気ランダムアクセスメモリの製造方法を示す図。 実施形態に係る磁気ランダムアクセスメモリの製造方法を示す図。 実施形態に係る磁気ランダムアクセスメモリの変形例を示す図。 実施形態に係る磁気ランダムアクセスメモリの変形例を示す図。 実施形態に係る磁気ランダムアクセスメモリの変形例を示す図。 実施形態に係る磁気ランダムアクセスメモリの変形例を示す図。 実施形態に係る磁気ランダムアクセスメモリの変形例を示す図。 実施形態に係る磁気ランダムアクセスメモリの変形例を示す図。
以下、図面を参照しながら、本実施形態の磁気メモリについて、説明する。以下、磁気メモリの一例として、磁気ランダムアクセスメモリにて説明する。
［実施形態］
（１） 実施例
以下、図１乃至図１２を参照して、実施形態に係る磁気ランダムアクセスメモリについて説明する。
（ａ） 構成
図１乃至図４を用いて、実施形態に係る磁気ランダムアクセスメモリ（ＭＲＡＭ）の構成について説明する。
図１は、ＭＲＡＭのメモリセルアレイ１の等価回路を示している。
メモリセルアレイ１００内には、Ｘ方向に延在する複数のビット線ＢＬ，ｂＢＬと、Ｙ方向に延在する複数のワード線ＷＬと、が設けられる。１つのメモリセルＭＣに対して、１本のワード線ＷＬと２本のビット線ＢＬ，ｂＢＬとが接続される。この２本のビット線ＢＬ，ｂＢＬは、１組のビット線対をなしている。
メモリセルアレイ１００内には、複数のメモリセルＭＣが、アレイ状に配置されている。Ｘ方向に沿って配列されている複数のメモリセルＭＣは、１組のビット線対ＢＬ，ｂＢＬに共通に接続されている。また、Ｙ方向に沿って配列されている複数のメモリセルＭＣは、１本のワード線ＷＬに共通に接続されている。
メモリセルＭＣのそれぞれは、１つの磁気抵抗効果素子１と１つの選択スイッチ素子２とから構成されている。選択スイッチ素子２は、例えば、電界効果トランジスタである。以下、選択スイッチ素子２のことを、選択トランジスタ２とよぶ。
磁気抵抗効果素子１の一端は、ビット線対をなす一方のビット線ＢＬに接続されている。磁気抵抗効果素子１の他端は、選択トランジスタ２の電流経路（ソース／ドレイン）の一端に接続されている。選択トランジスタ２の電流経路（ソース／ドレイン）の他端は、ビット線対をなす他方のビット線ｂＢＬに接続されている。選択トランジスタ２の制御端子（ゲート）は、ワード線ＷＬに接続されている。
磁気抵抗効果素子１は、２つ強磁性層の磁化方向が平行又は反平行になる２つの定常状態を有し、その２つの定常状態に応じて、素子１の抵抗値が変化する。磁気抵抗効果素子１において、２つの定常状態のうちの１つの状態を“０”データ、他の１つの状態を“１”データに、それぞれ対応させることによって、２値データがメモリセルＭＣに記憶される。
ビット線ＢＬ，ｂＢＬには、書き込み回路（図示せず）が接続される。書き込み回路は定電流源を有し、データの書き込み時、ビット線ＢＬ，ｂＢＬに書き込み電流Ｉｗを供給する。
スピン注入磁化反転方式のＭＲＡＭにおいて、データの書き込み時、選択されたビット線ＢＬ，ｂＢＬ間に、書き込み電流Ｉｗが流される。選択セル内の選択トランジスタ２がオンすると、書き込み電流Ｉｗは、磁気抵抗効果素子１内を流れる。これによって、選択されたメモリセルにデータが書き込まれる。
また、ビット線ＢＬ，ｂＢＬには、読み出し回路（図示せず）が接続される。読み出し回路は、定電流源及びセンスアンプなどを有する。データの読み出し時、読み出し回路は、ビット線ＢＬ，ｂＢＬに読み出し電流を供給する。読み出し電流の電流値は、書き込み電流の電流値より小さい。選択セル内の選択トランジスタ２がオンすると、読み出し電流は、磁気抵抗効果素子１内を流れる。磁気抵抗効果素子１の抵抗値に応じて、ビット線ＢＬ，ｂＢＬの電位変動及び読み出し電流の低減が生じる。読み出し回路は、その電位／電流の変動に基づいて、データを判別する。
図２を用いて、本実施形態に係る磁気ランダムアクセスメモリを構成するメモリセルの構造について説明する。
図２は、１つのメモリセルＭＣの構造の一例を示す断面図である。図２において、メモリセルＭＣの構造は、ビット線の延在方向（Ｘ方向）に沿う断面を示している。
半導体基板３０内には、素子分離絶縁膜３１が埋め込まれ、この素子分離絶縁膜３１によって、素子形成領域（半導体領域）ＡＡが、定義される。
選択トランジスタ２は、素子形成領域ＡＡ内に設けられる。素子形成領域ＡＡとしての半導体基板３０内には、２つの拡散層（第１及び第２の拡散層）２３，２４が、設けられる。２つの拡散層２３，２４は、トランジスタ２のソース／ドレイン領域となる。２つの拡散層（以下、ソース／ドレイン拡散層と呼ぶ）２３，２４間の半導体基板（チャネル領域）３０表面上には、ゲート絶縁膜２１が設けられる。ゲート電極２２は、ゲート絶縁膜２１上に設けられる。ゲート電極２２はＹ方向に延在し、Ｙ方向に配列された複数の選択トランジスタ２で共有される。つまり、ゲート電極２２は、ワード線ＷＬとして機能する。
ソース／ドレイン拡散層２３，２４上には、コンタクトプラグ５０Ａ，５０Ｂが設けられる。コンタクトプラグ５０Ａ，５０Ｂは、半導体基板３０表面を覆う第１の層間絶縁膜３２，３３内に、埋め込まれている。
磁気抵抗効果素子１は、例えば、層間絶縁膜３３を基板として、層間絶縁膜３３上に設けられる。
磁気抵抗効果素子１の下部電極（第１の電極）１９Ａは、層間絶縁膜３２内に設けられたコンタクトプラグ５０Ｂ上に設けられている。磁気抵抗効果素子１は、下部電極１９Ａ上に設けられている。磁気抵抗効果素子１上には、上部電極（第２の電極）１９Ｂが設けられる。
磁気抵抗効果素子１は、下部電極１９Ａを介して、コンタクトプラグ５０Ｂ直上に設けられている。但し、下部電極１９Ａとコンタクトプラグ５０Ｂとの間に、Ｘ方向に延在する導電層を設け、磁気抵抗効果素子１をコンタクトプラグ５０Ｂ直上から基板表面に対して平行方向にずれた位置に配置してもよい。
磁気抵抗効果素子１は、複数の磁性層１１，１３，１５と２つの磁性層１１，１３との間に設けられた中間層１２とから構成された積層構造を有する。
磁気抵抗効果素子１は、下部電極１９Ａ及びコンタクトプラグ５０Ｂを経由して、選択トランジスタ２のソース／ドレイン拡散層２３に電気的に接続される。これによって、磁気抵抗効果素子１の一端が、選択トランジスタ２の電流経路の一端（ソース／ドレイン）に接続される。
磁性層１６は、絶縁膜を介して磁気抵抗効果素子１の側面に設けられている。
磁気抵抗効果素子１、下部／上部電極１９Ａ，１９Ｂ及び磁性層１６は、層間絶縁膜３４に覆われる。
磁気抵抗効果素子１上及び層間絶縁膜３４上に、Ｘ方向に延在する第１の配線４２（ビット線ＢＬ）が設けられる。配線４２は、磁気抵抗効果素子１の上部電極１９Ｂを経由して、磁気抵抗効果素子１の一端に接続されている。尚、図２において、配線４２は、上部電極１９Ｂに直接接触しているが、ビアコンタクト及び導電層を経由して、上部電極１９Ｂと配線４２とが電気的に接続されてもよい。
層間絶縁膜３３内の配線４１は、図２中の手前又は奥行き方向に引き出され、例えば、第１のビット線と対をなす第２のビット線ｂＢＬに接続される。配線４１が、第２のビット線ｂＢＬとして機能してもよい。
配線４１は、プラグ５０Ａを経由して、選択トランジスタ２のソース／ドレイン拡散層２３に電気的に接続される。これによって、選択トランジスタ２の電流経路の他端（ソース／ドレイン）が、ビット線ｂＢＬに接続される。
図３及び図４を用いて、磁気抵抗効果素子１の構造について、説明する。図３は、磁気抵抗効果素子１の平面構造を示している。また、図４は、図３のＡ−Ａ’線に沿う磁気抵抗効果素子１の断面構造を示している。
図３に示すように、磁気抵抗効果素子１は、円形、楕円形又は円に近似した平面形状を有する。但し、磁気抵抗効果素子１は、四角形状、多角形状、四角の角が丸くなった形状などの平面形状を有していてもよい。
図４に示されるように、磁気抵抗効果素子１は、第１の強磁性層１１と第２の強磁性層との間に、中間層１２が挟まれた積層構造を有している。ＭＲＡＭに用いられる磁気抵抗効果素子１は、スピン偏極トンネル効果による磁気抵抗の変化を利用したＭＴＪ（magnetic tunnel junction）素子である。以下では、磁気抵抗効果素子１のことを、ＭＴＪ素子１とよぶ。
第１及び第２の磁性層は、強磁性層である。
第１の磁性層１１は、磁化（或いはスピン）の向きが可変であり、その磁化方向が反転する。第２の磁性層１３は、磁化の向きが不変であり、固定されている。第２の磁性層１３の磁化方向は一方向に固着している。以下、第１の磁性層１１のことを、記憶層（磁化自由層ともよばれる）１１とよび、第２の磁性層１３のことを、参照層（磁化固定層ともよばれる）１３とよぶ。
「参照層１３の磁化の向きが不変（固定）である」とは、記憶層１１の磁化方向を反転させるために使用される磁化反転電流を参照層１３に流した場合に、参照層１３の磁化方向が変化しないことを意味する。したがって、ＭＴＪ素子１において、参照層１３として磁化反転電流（反転しきい値）の大きな磁性層を用い、記憶層１１として参照層１３よりも磁化反転電流の小さい磁性層を用いることによって、磁化方向が可変な記憶層１１と磁化方向が不変な参照層１３とを備えたＭＴＪ素子１が実現される。
スピン偏極電子により磁化反転を引き起こす場合、その磁化反転電流は磁性層の減衰定数、異方性磁界、及び、体積に比例するため、これらを適切に調整して、記憶層１１と参照層１３との磁化反転電流に差を設けることができる。
記憶層１１及び参照層１３の容易磁化方向は、膜面（或いは積層面）に対してほぼ垂直である（以下、垂直磁化とよぶ）。これに対して、磁性層の容易磁化方向が膜面に対してほぼ平行である場合、面内磁化とよぶ。
垂直磁化の磁性層１１，１３は、膜面に対して垂直方向の磁気異方性を有している。ＭＴＪ素子１が垂直磁化型である場合、面内磁化型の素子１のように磁化方向を決定するのに、素子１の形状（例えば、平面形状）を制御する必要がなく、素子の微細化に適しているという利点がある。
参照層１３及び記憶層１１は、高い保磁力を持つ磁性材料から構成され、具体的には、１×１０６ｅｒｇ／ｃｃ以上の高い磁気異方性エネルギー密度を有することが好ましい。垂直磁化の参照層１３及び記憶層１１には、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）の中から選択される少なくとも１つと、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）の中から選択される少なくとも１つとを含む合金が用いられる。規則合金や人工格子が、垂直磁化の参照層１３及び記憶層１１に用いられてもよい。
尚、参照層１３及び記憶層１１の各々は、図示されるような単層に限定されず、複数の強磁性層からなる積層構造であってもよい。また、参照層１３及び記憶層１１の各々は、強磁性層／非磁性層／強磁性層の３層からなり、２つの強磁性層の磁化方向が反平行状態となるように磁気結合（交換結合）した反強磁性結合構造であってもよいし、２つの強磁性層の磁化方向が平行状態となるように磁気結合（交換結合）した強磁性結合構造であってもよい。
図３及び図４に示されるＭＴＪ素子１において、記憶層１１は、下部電極１９Ａ上に設けられる。
中間層１２は、記憶層１１上に設けられている。中間層１２は、例えば、非磁性体からなり、絶縁体、半導体、金属などが用いられる。中間層１２は、これに絶縁体又は半導体を用いた場合はトンネルバリア層とよばれる。例えば、トンネルバリア層は、酸化アルミニウム、酸化マグネシウムなどからなる。
参照層１３は、中間層１２上に設けられている。参照層１３上には、例えば、反強磁性層１４が設けられている。反強磁性層１４は、参照層１３と反強磁性層１４との間の交換バイアス結合によって、参照層１３の磁化の向きを固定する。以下では、反強磁性層１４のことを、交換バイアス層１４とよぶ。
本実施形態のＭＴＪ素子１において、交換バイアス層１４上に、第３の磁性層１５が設けられている。第３の磁性層１５上に、上部電極１９Ｂが設けられている。上部電極１９Ｂは、ＭＴＪ素子１を加工するためのハードマスクとして用いられてもよい。
第３の磁性層１５の容易磁化方向は、膜面に対して平行である。この磁性層１５は、磁気異方性が小さい、又は、磁気異方性を有していない。強磁性層１５は、例えば、ＮｉＦｅ、ＣｏＦｅＢなどの磁性体からなる。
データの書き込み時、図４に示されるＭＴＪ素子１に書き込み電流を流した場合、面内磁化の磁性層１５の磁化（スピン）は、右ねじの法則により、膜面に対して平行方向において高速に回転する。以下では、磁性層１５のことを、回転層（磁化回転層ともよばれる）１５とよぶ。回転層１５の磁化の回転によって、回転層１５の端部（上面／側面）から高い周波数の漏れ磁場が発生する。回転層１５から発生する磁場は、記憶層１１に印加される。
この漏れ磁場の周波数と書き込み時における記憶層１１の歳差運動とが同期（共鳴）することによって、記憶層１１の磁化反転電流（反転しきい値）が低減する。
本実施形態において、記憶層１１の歳差運動と回転層１５が発する磁場との共鳴によって、記憶層１１の反転しきい値が低減する効果のことを、高周波磁場アシスト効果とよぶ。
回転層１５は、ＮｉＦｅ又はＣｏＦｅＢからなる。但し、回転層１５の材料は、これらに限定されず、ＮｉＦｅ又はＣｏＦｅＢを主成分としていれば、他の元素を含んでもよいし、これらとは異なる磁性体が用いられてもよい。
また、本実施形態において、高周波磁場アシスト効果のための回転層１５がＭＴＪ素子１に設けられることに加えて、ＭＴＪ素子１の側面上に、第４の磁性層１６が設けられている。
図３及び図４に示されるＭＴＪ素子１において、磁性層１６は、絶縁膜１７を介して、ＭＴＪ素子１の側面を筒状に覆っている。磁性層１６のことを、以下では、側壁磁性層１６とよぶ。又、絶縁膜１７のことを、側壁絶縁膜１７とよぶ。
側壁磁性層１７は、面内磁化の軟磁性層である。側壁磁性層１７の膜面は、ＭＴＪ素子１の側面に対向している面である。そのため、側壁磁性層１７の磁化方向は、基板表面に対して垂直方向になっている。例えば、側壁磁性層１７の磁化の向きは、可変である。そして、側壁磁性層１７の磁化の向きは、回転層１５から発生する磁場に追従して変化する。すなわち、側壁磁性層１７の磁化の向きは可変であるため、側壁磁性層１７の磁化は、図４に示されるように、回転層１５からの磁場の向きに応じて、上向き（上部電極側の方向）又は下向き（下部電極側の方向）になる。
図４に示される例では、ＭＴＪ素子１の積層方向（Ｚ方向）における側壁磁性層１６の上端の高さは、例えば、上部電極１９Ｂの底面の位置に一致し、回転層１５の上面の位置と一致している。また、Ｚ方向における側壁磁性層１６の下端の高さは、例えば、下部電極１９Ａの上面の位置に一致し、記憶層１１の底面の位置と一致している。
但し、側壁磁性層１６の上端の高さは、回転層１５の上面の位置と一致していなくともよいし、側壁磁性層１６の下端の高さは、記憶層１１の底面の位置と一致していなくともよい。側壁磁性層１６の上端の位置は、回転層１５の上面と回転層１５の底面との間に、位置していてもよい。側壁磁性層１６の下端の位置は、記憶層１１の上面と記憶層１１の底面との間に、位置していてもよい。また、側壁磁性層１６の上端の高さは、上部電極１９Ｂの底面より上側に位置していてもよいし、側壁磁性層１６の下端の高さは、下部電極１９Ａの上面より下側に位置していてもよい。
側壁磁性層１６の膜厚ｔａは、例えば、ＭＴＪ素子１の厚さ以下である。ＭＴＪ素子１の厚さが２０ｎｍ〜３０ｎｍ程度である場合、側壁磁性層１６の膜厚は、１０ｎｍ〜２０ｎｍ程度である。但し、ＭＴＪ素子１の寸法、形状及び素子特性に応じて、側壁磁性層１６の膜厚は適宜変更してもよい。尚、側壁磁性層１６は、単層構造に限定されず、磁性層の多層構造でもよい。
ＭＴＪ素子１と側壁磁性層１６との間の絶縁膜１７の膜厚は、側壁磁性層１６の磁化（スピン）とＭＴＪ素子１を構成する磁性層１１，１３，１４，１５の磁化とが、相互干渉しない厚さであればよい。
尚、ＭＴＪ素子１の厚さは、基板表面に対して垂直方向の寸法である。ＭＴＪ素子１の側面上において、側壁磁性層１６及び側壁絶縁膜１７の膜厚は、基板表面に対して平行方向の寸法である。
側壁磁性層１６は、ヨークとして用いられる。ヨークとしての側壁磁性層１６の材料は、ＮｉＦｅ又はＣｏＦｅＢである。但し、パーマロイ、ＣｏＦｅ、ＣｏＦｉＮｉ、ＩｒＭｎ又はＰｔＭｎのいずれか１つが、側壁磁性層１６を形成するための材料として用いられてもよい。また、これらの材料を主成分としていれば、他の元素が側壁磁性層を構成する材料に含まれてもよい。
側壁絶縁膜１７は、例えば、窒化シリコン（ＳｉＮ）や酸化アルミニウムからなる。但し、酸化シリコンや他の絶縁性の金属化合物が、側壁絶縁膜１７の材料に用いられてもよい。
側壁磁性層１６は、回転層１５から発せられた漏れ磁場（磁束）を収束する。これによって、回転層からの高周波の漏れ磁場が層間絶縁膜中に発散するのを低減し、回転層１５から発生する磁場が側壁磁性層１６に集中する。その磁場の磁束は、側壁磁性層１６より内側の閉路内で、共振して増幅される。そして、側壁磁性層１６に集中した磁場が記憶層１１に与えられる。このため、回転層１５からの磁場が記憶層１１に対して効率的に印加され、ＭＴＪ素子１に対する高周波磁場アシスト効果が増大する。それゆえ、磁場の収束による高周波磁場アシスト効果の増大によって、記憶層１１の磁化の反転しきい値を低減できる。
側壁磁性層１６は、回転層１５からの磁場を収束し、その磁場を記憶層１１の磁化に効果的に収束するために、記憶層１１及び回転層１５の側面全体を覆っていることが好ましい。
したがって、本実施形態の磁気メモリ（例えば、ＭＲＡＭ）は、磁気抵抗効果素子を流れる書き込み電流の電流値を低減できる。
尚、図４において、記憶層１１が下部電極１９Ａ側（底面側）に位置し、回転層１５が上部電極１９Ｂ側（上面側）に位置する構造が示されている。本実施形態のＭＲＡＭは、各層の積層順序が図４に示される順序と上下で反対になった構造であっても、図４に示される構造と同様の効果が得られるのは、もちろんである。
（ｂ） 動作
図５及び図６を用いて、本実施形態のＭＴＪ素子１の動作原理について、説明する。
はじめに、図５を用いて、スピン注入書き込み方式によるＭＴＪ素子１に対する書き込み動作について、説明する。
スピン注入書き込み方式において、データの書き込み時、書き込み電流ＩｗがＭＴＪ素子１に流れる。書き込み電流Ｉｗは、記憶層１１の磁化反転電流（反転しきい値）以上の電流値を有する。そして、書き込み電流Ｉｗは、書き込むデータに応じて、ＭＴＪ素子１に対して双方向に流れる。この書き込み電流Ｉｗによって、参照層１３と記憶層１１との相対的な磁化方向が平行状態又は反平行状態に、変わる。
参照層１３と記憶層１１との磁化方向が平行となる平行状態（低抵抗状態）について説明する。書き込み電流Ｉｗは、記憶層１１から参照層１３へ流れる。この場合、参照層１３から記憶層１１へ向かう電子が供給される。
参照層１３を通過した電子のうちマジョリティーな電子は、参照層１３の磁化方向に対して平行な（同じ向きの）スピンを有する。このマジョリティーな電子のスピン角運動量が記憶層１１に移動することにより、スピントルクが記憶層１１に印加される。印加されたスピントルクによって、記憶層１１の磁化５１の歳差運動は増幅され、書き込み電流Ｉｗが十分な期間流れると、記憶層１１の磁化の向きが反転する。
これによって、記憶層１１の磁化方向は、参照層１３の磁化方向と平行に揃えられる。この平行配列のとき、ＭＴＪ素子１の抵抗値は最も小さくなる。参照層１３及び記憶層１１の磁化方向が平行状態（同じ向き）になっている場合が、例えば、“０”データと規定される。
参照層１３と記憶層１１との磁化方向が反平行となる反平行状態（高抵抗状態）について説明する。書き込み電流Ｉｗは、参照層１３から記憶層１１へ流れる。この場合、記憶層１１から参照層１３へ向かう電子が供給される。
参照層１３によって反射された電子のうちマジョリティーな電子は、参照層１３の磁化方向に対して反平行な（反対の向きの）スピンを有する。このマジョリティーな電子のスピン角運動量が記憶層１１に移動することにより、スピントルクが記憶層１１に印加される。スピントルクによって、記憶層１１の磁化５１の歳差運動は増幅され、記憶層１１の磁化の向きが反転する。
これによって、記憶層１１の磁化方向は、参照層１３の磁化方向と反平行に揃えられる。この反平行配列のとき、ＭＴＪ素子１の抵抗値は最も大きくなる。参照層１３及び記憶層１１の磁化方向が反平行状態（反対の向き）になっている場合が、例えば、“１”データと規定される。
次に、図５を用いて、本実施形態における高周波磁場アシスト効果について説明する。
ＭＴＪ素子１に書き込み電流Ｉｗが供給されると、膜面に対して平行方向における回転層１５の磁化５５は、右ねじの法則にしたがって、周波数ｆｗで高速に回転する。この際、漏れ磁場ＬＢが、回転層１５の上面及び側面の端部から放出する。この漏れ磁場ＬＢは、磁化５５の回転周期に応じた高周波の磁場であり、例えば、周波数ｆｗで回転する。周波数ｆｗは、例えば、１ＭＨｚ〜６０ＭＨｚ程度である。尚、回転層１５の磁化５５の回転方向は、書き込み電流Ｉｗの流れる方向に応じて、変化する。
回転層１５が発する磁場ＬＢは、記憶層１１に印加される。例えば、記憶層１１に印加される磁場の向きは、記憶層１１の膜面に対してほぼ平行方向になっている。
磁場ＬＢの周波数ｆｗと記憶層１５の磁化５１の歳差運動とが同期することによって、記憶層１１の磁化５１の反転が起こり易くなる。つまり、記憶層１１の磁化５１の反転しきい値が、低下する。
また、本実施形態において、回転層１５を有するＭＴＪ素子１の側面上に、ヨークとしての側壁磁性層１６が設けられている。側壁磁性層１６によって、回転層１５の端部から発生する磁場ＬＢは、外部への発散が抑制され、側壁磁性層１６の内側に集中する。側壁磁性層１６の磁化の向きは、漏れ磁場の向きに追従して変化する。それゆえ、回転層１５からの磁場ＬＢが、記憶層１１の磁化１５に、より効率的に印加される。
このように、本実施形態のＭＲＡＭにおいて、ＭＴＪ素子に対する高周波磁場アシスト効果は増大する。
したがって、本実施形態のＭＲＡＭは、データの書き込み時、ＭＴＪ素子１に流れる書き込み電流Ｉｗの電流値を低減できる。
記憶層１１に印加される磁場ＬＢの周波数ｆｗと記憶層１１の磁化５１の歳差運動とが同期するように、記憶層１１の磁気異方性エネルギーＫｕ、記憶層１１の飽和磁化Ｍｓ、回転層１５から発生する漏れ磁場ＬＢの周波数ｆｗが、それぞれ適宜設定されることが好ましい。これは、上記のパラメータから得られる条件が、周波数ｆｗと記憶層１１の有効磁気モーメントＭｅｆｆとの共鳴条件に近似することが、高周波磁場アシスト効果の高効率化のために、好ましいからである。
ここで、周波数ｆｗは、
２πｆｗ＝γ（−４πＭｅｆｆ）＝ω ・・・（式１）
で示される。（式１）において、“ω”は角振動数であり、“γ”は磁気回転比である。
有効磁気モーメントＭｅｆｆは、
Ｍｅｆｆ＝４πＭｓ−２Ｋｕ／Ｍｓ ・・・（式２）
で示される。
例えば、回転層１５の磁化５５の回転は、記憶層１１の磁化の反転と同様に、書き込み電流Ｉｗの大きさに依存し、磁化５５の歳差運動に起因している場合もある。
また、回転層１５の磁化の回転を速く、且つ、均一（円滑）にするために、回転層１５の磁気異方性エネルギーを小さくすることが好ましい。
例えば、回転層１５が面内磁化である場合、回転層１５の平面形状を円形状又は正方形状にすることによって、回転層１５の形状磁気異方性が小さくなる又は無くなり、楕円形状又は長方形状の平面形状を有する回転層１５に比較して、回転層１５の磁気異方性エネルギーを小さく又はゼロにできる。その結果として、回転層１５の磁化の回転及びそれに起因する磁場の周波数を、より高速且つ一定にできる。この場合、ＭＴＪ素子１の平面形状も、円形状又は正方形状となるため、参照層１３及び記憶層１１の磁化方向が形状に依存しない垂直磁化の磁性層が、参照層１３及び記憶層１１に用いられることが好ましい。
さらに、回転層１５の材料も、上述の材料に加え、参照層１３及び記憶層１１の材料に応じて、適宜設定されることが好ましい。
図６を用いて、ＭＴＪ素子１に対する読み出し動作を説明する。
記憶層１１が保持しているデータを読み出す場合、書き込み動作と同様に、電流ＩｒがＭＴＪ素子１内に流れる。但し、データの読み出しに用いられる読み出し電流Ｉｒは、その電流値が記憶層１１の反転しきい値より小さい。データの読み出し時、読み出し電流Ｉｒは、記憶層１１から参照層１４へ流れてもよいし、参照層１４から記憶層１１へ流れてもよい。
読み出し電流Ｉｒが小さいため、回転層１５の磁化５５はほとんど回転しない。それゆえ、回転層１５から高周波の磁場ＬＢは、発生しない。
このため、磁場の発散を抑制する側壁磁性層１６がＭＴＪ素子の側面に設けられていても、高周波磁場アシスト効果が適用されたＭＴＪ素子に対する読み出し動作時に、記憶層１１の磁化の反転確率が増加することはない。すなわち、本実施形態のＭＲＡＭにおいて、読み出しディスターブの発生確率は増加しない。
以上のように、本実施形態のＭＲＡＭにおいて、磁性層１６が、高周波磁場アシスト効果のための回転層１５を有するＭＴＪ素子１の側面上に設けられている。
本実施形態のＭＲＡＭに用いられるＭＴＪ素子１は、ＭＴＪ素子１の側面上の磁性層１６によって、回転層１５からの磁場ＬＢの発散が抑制され、磁場ＬＢによる高周波アシスト効果を増大できる。それゆえ、記憶層１１の磁化の反転しきい値は、低減する。
したがって、本実施形態のＭＲＡＭによれば、磁気抵抗効果素子に対する書き込み電流を低減できる。
（ｃ） 製造方法
以下、図２乃至図１２を用いて、本実施形態に係る磁気ランダムアクセスメモリ（ＭＲＡＭ）の製造方法について、説明する。ここでは、説明の簡単化のため、ＭＲＡＭのメモリセルアレイ内の１つのメモリセルを抽出して、説明する。
図７は、ＭＲＡＭを構成するメモリセルＭＣのＸ方向に沿う断面工程図を示している。
図７に示されているように、半導体基板３０内に、例えば、ＳＴＩ（Shallow Trench Isolation）構造の素子分離絶縁膜３１が埋め込まれ、素子分離領域が形成される。この素子分離領域の形成によって、素子形成領域ＡＡが定義される。
そして、半導体基板３０の素子形成領域ＡＡ上に、メモリセルＭＣを構成する選択トランジスタ２が形成される。選択トランジスタの形成工程は、以下のとおりである。
素子形成領域ＡＡ表面上に、ゲート絶縁膜２１が形成される。ゲート絶縁膜２１は、例えば、熱酸化法によって形成されたシリコン酸化膜である。
次に、導電層（例えば、ポリシリコン層）が、例えば、ＣＶＤ（Chemical Vapor Deposition）法によって、ゲート絶縁膜２１上に形成される。導電層は、フォトリソグラフィー技術及びＲＩＥ（Reactive Ion Etching）法によって、所定のパターンに加工される。これによって、ゲート電極２２がゲート絶縁膜２１上に形成される。ゲート電極２２をワード線ＷＬとして用いるために、ゲート電極２２は、Ｘ方向に交差する方向（図１のＹ方向）に延在するように加工される。ゲート電極２２は、Ｙ方向に並んでいる複数の選択トランジスタで共有される。
そして、ソース／ドレイン拡散層２３，２４が、半導体基板３０内に形成される。拡散層２３，２４は、ゲート電極２２をマスクとして、例えば、砒素（Ａｓ）、リン（Ｐ）などの不純物がイオン注入法によって半導体基板３０内に注入されることによって、形成される。
以上の工程によって、半導体基板３０上に、選択トランジスタ２が形成される。図７において、１つの選択トランジスタの製造工程のみ図示されているが、複数の選択トランジスタ２がメモリセルアレイ内に同時に形成されている。
そして、図７に示されるように、層間絶縁膜３２が、例えば、ＣＶＤ法を用いて、選択トランジスタ２を覆うように、半導体基板３０上に形成される。層間絶縁膜３３の上面は、ＣＭＰ（Chemical Mechanical Polishing）法によって、平坦化される。
それから、層間絶縁膜３２内に、一方のソース／ドレイン拡散層２３の上面が露出するように、コンタクトホールが形成される。形成されたコンタクトホール内に、例えば、タングステン（Ｗ）又はモリブデン（Ｍｏ）が充填され、コンタクトプラグ５０Ａが形成される。コンタクトプラグ５０Ａ上に、選択トランジスタの一端に接続される配線４１が、スパッタ法及びフォトリソグラフィー技術を用いて、形成される。配線４１は、後の工程において、メモリセルの一端に接続されるビット線ｂＢＬに、接続される。
層間絶縁膜３３は、例えば、ＣＶＤ法を用いて、配線４１を覆うように、層間絶縁膜３２上に堆積される。
層間絶縁膜３２，３３内に、他方のソース／ドレイン拡散層２４の上面が露出するように、コンタクトホールが形成され、そのコンタクトホール内に、コンタクトプラグ５０Ｂが埋め込まれる。コンタクトプラグ５０Ｂの上面は露出している。
露出しているコンタクト５０Ｂ上面上及び層間絶縁膜３３上に、第１の電極層１９Ｘ、ＭＴＪ素子の構成部材としての積層体１０、及び第２の電極層１９Ｙが、例えば、スパッタリング法やＣＶＤ法を用いて、順次堆積される。以下、図８乃至図１２を用いて、積層体１０に含まれる各層の構成及び製造工程について説明する。図８乃至図１２は、図７の点線で囲まれた領域Ｃを拡大した断面工程図である。
図８に示されるように、層間絶縁膜３３及びコンタクト５０Ｂ上に、第１の導電層１９Ｘが堆積される。第１の導電層１９Ｘは、磁気抵抗効果素子（ＭＴＪ素子）の下部電極となる。第１の導電層１９Ｘには、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、チタンと窒化チタンとの積層膜（Ｔｉ／ＴｉＮ）などが用いられる。
積層体１０は、磁気抵抗効果素子（ＭＴＪ素子）となる。積層体１０は、少なくとも３つの磁性層１１，１３，１５と、２つの磁性層１１，１３に挟まれた中間層１２（例えば、非磁性層）とを含んでいる。
図８において、電極層１９Ｘ上に、第１の磁性層１１Ｘ、中間層１２Ｘ及び第２の磁性層１３Ｘが、順次堆積される。
磁性層１１Ｘ，１３Ｘは、例えば、垂直磁化の磁性層である。磁性層１１Ｘは、ＭＴＪ素子の記憶層となり、磁性層１３Ｘは、ＭＴＪ素子の参照層となる。磁性層１１Ｘ，１３Ｘの材料は、例えば、Ｆｅ、Ｃｏ、Ｎｉのうち少なくとも１つと、Ｃｒ、Ｐｔ、Ｐｄのうち少なくとも１つとを含む合金である。中間層１２Ｘの材料は、例えば、ＭｇＯなどの酸化物である。
第２の磁性層１３Ｘ上に、例えば、反強磁性層（交換バイアス層）１４Ｘが堆積される。
そして、反強磁性層１４Ｘ上に、第３の磁性層（回転層）１５Ｘが堆積される。第３の磁性層１５Ｘは、磁気異方性が無い（小さい）面内磁化膜である。第３の磁性層１５Ｘの材料は、ＮｉＦｅ、ＣｏＦｅＢなどが用いられる。
第２の導電層１９Ｙは、ＭＴＪ素子の上部電極となる。例えば、導電層１９Ｙは、積層体を加工する際に、ハードマスクとしても利用される。導電層１９Ｙの材料は、導電層１９Ｘと同じ材料である。但し、導電層１９Ｘと導電層１９Ｙとで、異なる材料が用いられてもよく、上方の導電層１９Ｙには、タングステン（Ｗ）やモリブデン（Ｍｏ）などがもちいられてもよい。さらに、導電層１９Ｘ，１９Ｙは、導電体の単層構造に限定されず、複数の導電体の積層構造でもよい。
この後、図９に示されるように、積層体及び導電層が、フォトリソグラフィー技術及びＲＩＥ法を用いて、所定の形状になるように、導電層１９Ｙ側から順次加工される。これによって、コンタクトプラグ５０Ｂ上に、下部電極１９Ａ、磁気抵抗効果素子（ＭＴＪ素子）１及び上部電極１９Ｂが形成される。ＭＴＪ素子と半導体基板上に形成された選択トランジスタとがメモリセルを形成するように、複数のＭＴＪ素子１が、メモリセルアレイ内にアレイ状に配置される。尚、加工時に、酸化シリコンや窒化シリコンなどの絶縁体を、導電層１９Ｙ上に堆積させて、その絶縁体をハードマスクに用いてもよい。絶縁体からなるハードマスクは、加工後に除去される。
形成されたＭＴＪ素子１の平面形状は、例えば、円形状又は楕円形状である。ＭＴＪ素子１の平面形状が円形状である場合、形成された回転層１５の形状磁気異方性（形状異方性エネルギー）はほぼ無くなる（小さくなる）。
例えば、下部電極１９Ａ上に、ＭＴＪ素子１の記憶層１１が形成される。記憶層１１上には、ＭＴＪ素子１の中間層（非磁性層）１２が形成される。そして、中間層１２上に、参照層１３が形成される。
形成されたＭＴＪ素子１は、交換バイアス層１４を挟んで、参照層１３上に、回転層１５を有する。回転層１５は、ＭＴＪ素子１に対するデータの書き込み時、書き込み電流に起因する回転層１５の磁化の回転による漏れ磁場を発生する。それゆえ、本実施形態のＭＴＪ素子１は、回転層１５からの漏れ磁場による高周波磁場アシスト効果が得られる。
尚、図９において、ＭＴＪ素子１のＸ方向の寸法が、コンタクト５０ＢのＸ方向の寸法より大きくなっている。但し、コンタクト５０ＢのＸ方向の寸法が、ＭＴＪ素子１のＸ方向の寸法より大きくともよい。
図１０に示されるように、絶縁膜１７Ｘが、例えば、ＣＶＤ法やＡＬＤ（Atomic Layer Deposition）法などを用いて、ＭＴＪ素子１上及び層間絶縁膜３３上に堆積される。
絶縁膜１７Ｘは、ＭＴＪ素子１を酸素や水から保護する機能を有していることが好ましい。そのため、絶縁膜１７Ｘには、例えば、窒化シリコン（ＳｉＮ）や酸化アルミニウムが用いられる。
図１０に示される例において、例えば、絶縁膜１７Ｘの膜厚ｔｂ１は、下部電極１９Ａの膜厚ｔｅとほぼ同じ膜厚である。層間絶縁膜３３上の絶縁膜１７Ｘの膜厚ｔｂ１は、ＭＴＪ素子１の側面上の絶縁膜１７Ｘの膜厚とほぼ同じである。層間絶縁膜３３上において、絶縁膜１７Ｘの膜厚ｔｂ１は、基板表面に対して垂直方向の厚さである。ＭＴＪ素子１及び電極１９Ａ，１９Ｂの側面上において、絶縁膜１７の厚さは、基板表面に対して平行方向の厚さである。
絶縁膜１７Ｘ上に、第４の磁性層１６Ｘが、例えば、スパッタ法などを用いて、堆積される。例えば、磁性層１６Ｘの磁化方向は、面内磁化である。磁性層１６Ｘは、ＮｉＦｅやＣｏＦｅＢなどの軟磁性層である。基板表面に対して平行方向における磁性層１６Ｘの膜厚は、例えば、ＭＴＪ素子１の膜厚以下である。例えば、磁性層１６Ｘの膜厚は、２０ｎｍ以下である。
ＲＩＥ法などの異方性エッチングなどを用いて、磁性層１６Ｘに対してエッチングが施される。すると、図１１に示されるように、ＭＴＪ素子１の側面上に、側壁磁性層１６が残存する。側壁磁性層１６は、ＭＴＪ素子１の側面を筒状に覆う。上部電極１９Ｂ上及び層間絶縁膜３３上における絶縁膜１７Ｘの上面は、磁性層に対するエッチングによって、露出する。
図１１に示される例において、側壁磁性層１６の上端の高さは、例えば、回転層１５の上面とほぼ同じ高さに、位置する。側壁磁性層１６の上端の位置は、磁性層１６Ｘに対する異方性エッチングの実行時間によって、調整できる。尚、側壁磁性層１６の下端の位置は、例えば、記憶層１１の底面とほぼ同じ高さに位置する。側壁磁性層１６の下端の位置は、層間絶縁膜上の絶縁膜１７Ｘの厚さによって、調整できる。
側壁磁性層１６は、メモリセル間の相互干渉を抑制するために、隣接するＭＴＪ素子１間で連続せずに、分断されていることが好ましい。
図１２に示されるように、ＭＴＪ素子１を覆うように、層間絶縁膜３４が堆積される。そして、ＣＭＰ法やＲＩＥ法を用いて、層間絶縁膜３４の上面に対して、平坦化処理が実行される。
この後、上部電極１９Ｂの上面を覆っていた絶縁膜が除去され、上部電極１９の上面が露出する。これによって、ＭＴＪ素子の側面を筒状に覆う側壁磁性層１６及び側壁絶縁膜１７が形成される。
上部電極１９Ｂ及び層間絶縁膜３４上に、例えば、アルミニウム（Ａｌ）又は銅（Ｃｕ）などの金属膜が、スパッタ法によって、堆積される。堆積された金属膜は、フォトリソグラフィー技術及びＲＩＥ法を用いて、加工される。これによって、図２に示されるように、Ｘ方向に延在するビット線ＢＬが形成される。ビット線ＢＬは、ＭＴＪ素子１の一端に接続される。
図８乃至図１２に示す製造工程において、上部電極１９Ｂの側面とＭＴＪ素子を覆う層間絶縁膜３４との間に、側壁絶縁膜１７が設けられている。また、側壁磁性層１６の下端とコンタクトプラグ５０Ｂが埋め込まれた層間絶縁膜（基板）３３との間に、側壁絶縁膜１７が設けられている。
尚、層間絶縁膜３４を堆積する前に、側壁絶縁膜１７に対して異方性エッチングを施して、上部電極１９Ｂの上面及び側面を露出させてもよい。これに伴って、層間絶縁膜３４が上部電極１９Ｂの側面に直接接触する。
以上の製造方法によって、本実施形態のＭＲＡＭが作製される。
図２乃至図１２に示される製造方法によって、回転層１５を有するＭＴＪ素子１が形成される。さらに、このＭＴＪ素子１の側面を覆うように、筒状の側壁磁性膜１６が、絶縁膜を介して形成される。
ＭＴＪ素子１に対する書き込み動作時、回転層１５の磁化の高速回転による漏れ磁場は、側壁磁性層１６によって収束される。つまり、高周波の磁場の発散が抑制され、回転層１５からの磁場が、書き込み電流の供給によって歳差運動している記憶層１１の磁化に、効率的に印加される。それゆえ、高周波磁場アシスト効果が適用され、且つ、側壁磁性層を有するＭＴＪ素子が形成されることによって、ＭＴＪ素子１に対する高周波磁場アシスト効果が増大する。
したがって、本実施形態のＭＲＡＭの製造方法によれば、磁気抵抗効果素子に対する書き込み電流が低減したＭＲＡＭを提供できる。
（２） 変形例
以下、図１３乃至図１８を用いて、本実施形態に係る磁気ランダムアクセスメモリ（ＭＲＡＭ）の変形例について説明する。尚、本変形例において、第１の実施形態と同じ構成要素については、同じ符号を付し、その詳細な説明は必要に応じて行う。
図１３は、本実施形態の変形例の一例を示している。図１３は、本変形例のＭＴＪ素子の断面構造を示している。
図４に示された本実施形態のＭＴＪ素子１では、回転層１５と参照層１３との間に、反強磁性層（交換バイアス層）１４が設けられている。
図１３に示されるように、参照層１４の磁化の反転しきい値が、記憶層１４の磁化の反転しきい値より十分大きくなっていれば、交換バイアス層１４は設けられずともよい。この場合、参照層１３は回転層１５に接触する。
図１３に示される例によれば、ＭＴＪ素子１Ａのアスペクト（厚さ）が低減する。それゆえ、図１３のＭＴＪ素子１Ａを用いたＭＲＡＭは、加工マージンを確保するために、メモリセルアレイ内において隣接するＭＴＪ素子１Ａの間隔を、大きくする必要はなくなる。結果として、チップサイズの縮小、又は、あるチップサイズにおける記憶密度の向上に貢献できる。
図１４及び図１５は、本実施形態の変形例の一例を示している。図１４及び図１５は、本変形例のＭＴＪ素子１Ｂ，１Ｃの断面構造を、それぞれ示している。
図１０を用いて説明したように、ＭＴＪ素子１の側面を覆う側壁磁性層の下端の位置（高さ）は、側壁磁性層の下端と基板（層間絶縁膜）との間に設けられている側壁絶縁膜の厚さによって、調整できる。
図１４に示されるように、側壁磁性層１６Ａの下端とその下方の部材（例えば、層間絶縁膜）の間の側壁絶縁膜１７Ａの膜厚ｔｂ２が、下部電極１９Ａの膜厚ｔｅより厚くなっている場合、側壁磁性層１６Ａの下端の高さは、下部電極１９Ａの上面の高さより上方に位置する。それゆえ、側壁磁性層１６Ａの下端の高さは、記憶層１１の底面と上面との間の高さに位置している。
また、図１５に示されるように、側壁磁性層１６Ｂの下端とその下方の部材（ここでは、層間絶縁膜３３）の間の側壁絶縁膜１７Ａの膜厚ｔｂ３が、下部電極１９Ａの膜厚ｔｅより薄くなっている場合、側壁磁性層１６Ａの下端の高さは、下部電極１９Ａの上面より下方の高さに位置する。それゆえ、側壁磁性層１６Ｂは、参照層１１の側面を覆うとともに、下部電極１９Ａの側面の一部分を、側壁絶縁膜１７Ｂを介して覆う。
図１６は、本実施形態の変形例の一例を示している。図１６は、本変形例のＭＴＪ素子１Ｄの断面構造を示している。
上述のように、側壁磁性層１６Ｃの上端の位置は、図１１の製造工程における側壁磁性層に対するエッチング条件によって、調整できる。
それゆえ、図１６に示されるように、側壁磁性層１６Ｃの上端の位置が上部電極１９Ｂの底面以上の高さに、位置していてもよい。図１６に示される例では、側壁磁性層１６Ｃの上端の高さは、回転層１６Ｃの上面以上の位置にある。側壁磁性層１６Ｃは、絶縁膜１７を介して、上部電極１９Ｂの側面を覆っている。側壁磁性層１６Ｃの上端の位置は、上部電極１９Ｂの上面の位置と一致している。
回転層１５からの漏れ磁場ＬＢは、回転層１５の上面端部からも発生し、磁場は上方に向かって膨れて放出されるため、回転層１５の上面より上側においても磁場は分布する。それゆえ、回転層１５の上面より上側に位置することで、側壁磁性層１６Ｃは、回転層１５が発生する高周波の磁場ＬＢを、より効率的に収束できる。
尚、上述の製造方法において、側壁磁性層１６Ｃの上端に対してエッチングを施すことによって、上部電極１９Ｂ上面から側壁磁性層１６Ｃを除去したが、図１６に示される構造の場合、ＣＭＰ法によって、上部電極１９Ｂ上面上の磁性層を除去してもよい。
図１７及び図１８は、本実施形態の変形例の一例をそれぞれ示している。図１７は、本変形例のＭＴＪ素子１Ｅの断面構造を示している。図１８は、図１７とは異なる変形例のＭＴＪ素子１Ｆの平面構造を示している。
上述の例では、側壁磁性層が筒状の構造を有し、ＭＴＪ素子の側面を覆う例について説明した。但し、図１７及び図１８に示すように、側壁磁性層にスリットが形成されていてもよい。
図１７に示される変形例では、ＭＴＪ素子１Ｅの構成部材の積層方向に交差する方向に沿って、スリット９０が側壁磁性層１６Ｄ内に設けられている。スリット９０内部は、例えば、絶縁体（図示せず）が充填される。図１７に示される例では、記憶層１１の位置に、スリット９０が設けられているが、ＭＴＪ素子１Ｅの他の構成要素１２，１３，１４１５の位置に、スリット９０が設けられてもよい。
図１８に示される変形例のように、ＭＴＪ素子１Ｆの構成部材の積層方向に沿って、スリット９１が側壁磁性層１６Ｅ内に設けられてもよい。スリット９１は、Ｚ方向における側壁磁性層１６Ｅの上端から下端まで延在していてもよいし、側壁磁性層１６Ｅの下端側の部分がスリットによって分断されないように、側壁磁性層１６Ｅの上端から中央部まで延在していてもよい。
図１７及び図１８において、側壁磁性層１６Ｄ，１６Ｅとともに、側壁絶縁膜１７にも、スリットが設けられてもよい。
また、上述の各例において、側壁磁性層とＭＴＪ素子との間の側壁絶縁膜が除去され、側壁磁性層とＭＴＪ素子との間に、空隙が設けられてもよい。
図４に示される例のＭＴＪ素子１の構成部材は、基板側から記憶層、中間層（非磁性層）、参照層、交換バイアス層及び回転層の順序で、下部電極１９Ａ上に積層されている。これとは反対に、基板側から回転層、交換バイアス層、参照層、中間層及び記憶層の順序で、下部電極上に積層されてもよい。
また、上述の例において、参照層１３及び記憶層１１が垂直磁化膜からなるＭＴＪ素子１を例示して、本実施形態のＭＲＡＭについて説明した。しかし、参照層及び記憶層が面内磁化膜からなるＭＴＪ素子を用いたＭＲＡＭにおいても、ＭＴＪ素子が高周波磁場アシスト効果を得るための回転層を有し、その回転層からの漏れ磁場が集中する側壁磁性膜が、ＭＴＪ素子１の側面上に設けられていれば、図３及び図４に示されるＭＴＪ素子と実質的に同様の効果を得ることができる。
以上の図１３乃至図１８に示される本実施形態のＭＲＡＭの各変形例は、図４で示されるＭＲＡＭと同様に、磁気抵抗効果素子に対する書き込み電流を低減できる。
［その他］
本実施形態の磁気メモリ（ＭＲＡＭ）によれば、磁気抵抗効果素子の書き込み電流を低減できる。
その結果として、本実施形態のＭＲＡＭは、その駆動のための消費電力を低減できる。また、本実施形態のＭＲＡＭは、大きい書き込み電流を磁気抵抗効果素子に供給するために、選択トランジスタのサイズを大きくせずともよくなる。それゆえ、本実施形態のＭＲＡＭは、選択トランジスタを微細化でき、チップサイズの縮小、記憶密度の向上に貢献できる。
本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
１：磁気抵抗効果素子（ＭＴＪ素子）、１１：記憶層、１３：参照層、１２：中間層、１９Ａ，１９Ｂ：電極、１４：交換バイアス層、１５：回転層、１６：側壁磁性層、２：選択トランジスタ、２１：ゲート絶縁膜、２２：ゲート電極（ワード線）、２３，２４：拡散層、５０Ａ，５０Ｂ：コンタクトプラグ、ＢＬ，ｂＢＬ：ビット線。

Claims (5)

  1. 磁化が可変な第１の磁性層と、磁化が固定された第２の磁性層と、膜面に対して平行な磁化が可変な第３の磁性層と、前記第１の磁性層及び前記第２の磁性層の間に設けられる中間層と、を有する磁気抵抗効果素子と、
    絶縁膜を介して前記磁気抵抗効果素子の側面上に設けられ、前記第３の磁性層の端部から発生する磁場を収束する第４の磁性層と、
    を具備することを特徴とする磁気メモリ。
  2. 前記第４の磁性層は、前記磁気抵抗効果素子を円筒状に覆うことを特徴とする請求項１又は２に記載の磁気メモリ。
  3. 前記磁気抵抗効果素子は、前記第２の磁性層と前記第３の磁性層との間に設けられ、磁化の交換バイアス結合により前記第２の磁性層の磁化を固定する反強磁性層を、有することを特徴とする請求項１又は２に記載の磁気抵抗メモリ。
  4. 前記第１乃至第３の磁性層の積層方向における前記第４の磁性層の一端は、前記第１の磁性層の上面と底面との間に位置することを特徴とする請求項１乃至３のいずれか１項に記載の磁気メモリ。
  5. 前記第１乃至第３の磁性層の積層方向における前記第４の磁性層の他端は、前記第３の磁性層の上面と底面との間に位置することを特徴とする請求項１乃至４のいずれか１項に記載の磁気メモリ。
JP2010068429A 2010-03-24 2010-03-24 磁気メモリ Expired - Fee Related JP5127861B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010068429A JP5127861B2 (ja) 2010-03-24 2010-03-24 磁気メモリ
US12/873,094 US8357982B2 (en) 2010-03-24 2010-08-31 Magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010068429A JP5127861B2 (ja) 2010-03-24 2010-03-24 磁気メモリ

Publications (2)

Publication Number Publication Date
JP2011204768A true JP2011204768A (ja) 2011-10-13
JP5127861B2 JP5127861B2 (ja) 2013-01-23

Family

ID=44655403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010068429A Expired - Fee Related JP5127861B2 (ja) 2010-03-24 2010-03-24 磁気メモリ

Country Status (2)

Country Link
US (1) US8357982B2 (ja)
JP (1) JP5127861B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064863A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気記録素子および不揮発性記憶装置
JP2014518015A (ja) * 2011-05-16 2014-07-24 マイクロン テクノロジー， インク． スピントルクトランスファーメモリセル構造および方法
WO2017149874A1 (ja) * 2016-03-01 2017-09-08 ソニー株式会社 磁気抵抗素子及び電子デバイス
JP2020021782A (ja) * 2018-07-30 2020-02-06 株式会社東芝 磁気記憶装置
JP2020509590A (ja) * 2017-02-28 2020-03-26 スピン メモリ インコーポレイテッドＳｐｉｎ Ｍｅｍｏｒｙ，Ｉｎｃ． Ｍｒａｍのための高面内磁化を有する歳差スピン電流構造

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299923B2 (en) 2010-08-24 2016-03-29 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
US8907436B2 (en) 2010-08-24 2014-12-09 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
US8598576B2 (en) * 2011-02-16 2013-12-03 Avalanche Technology, Inc. Magnetic random access memory with field compensating layer and multi-level cell
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
KR20130017267A (ko) * 2011-08-10 2013-02-20 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP5542761B2 (ja) * 2011-09-20 2014-07-09 株式会社東芝 磁気抵抗効果素子およびその製造方法
JP5475819B2 (ja) 2012-03-20 2014-04-16 株式会社東芝 不揮発性記憶装置
JP2014056941A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ
TWI467204B (zh) * 2012-10-19 2015-01-01 Voltafield Technology Corp 磁阻感測裝置
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
JP6161026B2 (ja) * 2013-03-14 2017-07-12 株式会社東芝 磁気メモリ
KR102034210B1 (ko) * 2013-03-15 2019-10-18 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법, 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102137476B1 (ko) * 2013-06-29 2020-07-24 인텔 코포레이션 메모리 및 로직을 위한 자성 엘리먼트
JP6220282B2 (ja) * 2013-08-26 2017-10-25 東芝メモリ株式会社 半導体装置
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
KR20150036987A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
JP2015076523A (ja) * 2013-10-09 2015-04-20 ソニー株式会社 記憶素子、記憶素子の製造方法、記憶装置
JP2015179824A (ja) * 2014-02-28 2015-10-08 Tdk株式会社 磁性素子およびそれを備えた磁性高周波素子
US9472749B2 (en) * 2014-03-20 2016-10-18 International Business Machines Corporation Armature-clad MRAM device
US10043967B2 (en) * 2014-08-07 2018-08-07 Qualcomm Incorporated Self-compensation of stray field of perpendicular magnetic elements
US9305576B2 (en) 2014-09-09 2016-04-05 Kabushiki Kaisha Toshiba Magnetoresistive element
US9698342B2 (en) * 2014-09-11 2017-07-04 Kabushiki Kaisha Toshiba Contact layer for magnetic tunnel junction element and manufacturing method thereof
KR20160070244A (ko) * 2014-12-09 2016-06-20 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
JP2016174103A (ja) * 2015-03-17 2016-09-29 株式会社東芝 磁気記憶素子及び磁気メモリ
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
EP3350850A4 (en) * 2015-09-18 2019-05-08 INTEL Corporation SPIN TRANSFER TORQUE STORAGE (STTM), METHOD FOR THE PRODUCTION THEREOF WITH A NON-CONFORMITY ISOLATOR AND DEVICES THEREWITH
US10483460B2 (en) * 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US9799383B2 (en) 2016-03-08 2017-10-24 Toshiba Memory Corporation Magnetic memory device
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
WO2019040504A2 (en) 2017-08-23 2019-02-28 Everspin Technologies, Inc. METHODS OF MANUFACTURING AN INTEGRATED CIRCUIT USING ENCAPSULATION DURING AN ENGRAVING PROCESS
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10784439B2 (en) * 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) * 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
JP2019129164A (ja) * 2018-01-19 2019-08-01 Tdk株式会社 磁気抵抗効果デバイス
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11043630B2 (en) * 2018-12-03 2021-06-22 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive device
US10862022B2 (en) 2018-12-06 2020-12-08 Sandisk Technologies Llc Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same
US10797227B2 (en) 2018-12-06 2020-10-06 Sandisk Technologies Llc Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same
US10811596B2 (en) 2018-12-06 2020-10-20 Sandisk Technologies Llc Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same
US11165128B1 (en) 2020-07-16 2021-11-02 Tdk Corporation High-frequency device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2008159613A (ja) * 2006-12-20 2008-07-10 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP2008171882A (ja) * 2007-01-09 2008-07-24 Sony Corp 記憶素子及びメモリ
JP2009021352A (ja) * 2007-07-11 2009-01-29 Toshiba Corp 磁気記録素子及び磁気記録装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114694A (zh) 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
JP2007273493A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその製造方法
JP2009080878A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気記録ヘッドおよび磁気記録装置
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193595A (ja) * 2002-11-26 2004-07-08 Toshiba Corp 磁気セル及び磁気メモリ
JP2008159613A (ja) * 2006-12-20 2008-07-10 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
JP2008171882A (ja) * 2007-01-09 2008-07-24 Sony Corp 記憶素子及びメモリ
JP2009021352A (ja) * 2007-07-11 2009-01-29 Toshiba Corp 磁気記録素子及び磁気記録装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064863A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 磁気記録素子および不揮発性記憶装置
JP2014518015A (ja) * 2011-05-16 2014-07-24 マイクロン テクノロジー， インク． スピントルクトランスファーメモリセル構造および方法
US9165627B2 (en) 2011-05-16 2015-10-20 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
WO2017149874A1 (ja) * 2016-03-01 2017-09-08 ソニー株式会社 磁気抵抗素子及び電子デバイス
CN108701758A (zh) * 2016-03-01 2018-10-23 索尼公司 磁阻元件和电子设备
US11276729B2 (en) 2016-03-01 2022-03-15 Sony Corporation Magnetoresistive element and electronic device having high heat resistance
CN108701758B (zh) * 2016-03-01 2022-06-21 索尼公司 磁阻元件和电子设备
JP2020509590A (ja) * 2017-02-28 2020-03-26 スピン メモリ インコーポレイテッドＳｐｉｎ Ｍｅｍｏｒｙ，Ｉｎｃ． Ｍｒａｍのための高面内磁化を有する歳差スピン電流構造
JP7210464B2 (ja) 2017-02-28 2023-01-23 インテグレイテッド シリコン ソリューション，（ケイマン）インコーポレイテッド Ｍｒａｍのための高面内磁化を有する歳差スピン電流構造
JP2020021782A (ja) * 2018-07-30 2020-02-06 株式会社東芝 磁気記憶装置
JP7005452B2 (ja) 2018-07-30 2022-01-21 株式会社東芝 磁気記憶装置

Also Published As

Publication number Publication date
US20110233697A1 (en) 2011-09-29
US8357982B2 (en) 2013-01-22
JP5127861B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5127861B2 (ja) 磁気メモリ
US10096771B2 (en) Magnetic element and memory device
JP5767925B2 (ja) 磁気記憶素子及び不揮発性記憶装置
JP5734800B2 (ja) 磁気記憶素子及び不揮発性記憶装置
JP5475819B2 (ja) 不揮発性記憶装置
JP5417369B2 (ja) 磁気素子及び不揮発性記憶装置
JP5010650B2 (ja) 磁気抵抗メモリ
JP5285104B2 (ja) 磁気記録素子及び不揮発性記憶装置
JP5214691B2 (ja) 磁気メモリ及びその製造方法
JP5809903B2 (ja) 不揮発性記憶装置
JP5085703B2 (ja) 磁気記録素子および不揮発性記憶装置
JP5542761B2 (ja) 磁気抵抗効果素子およびその製造方法
WO2015136802A1 (ja) 磁気記憶素子及び不揮発性記憶装置
US9312476B2 (en) Magnetic memory
TWI622158B (zh) 儲存元件，儲存裝置，製造儲存元件之方法，及磁頭
US8531875B2 (en) Magnetic memory
KR20110103463A (ko) Ｓｔｔ-ｍｒａｍ 셀 구조들
JP2013041912A (ja) 磁気ランダムアクセスメモリ
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
US20220045267A1 (en) Magnetoresistive element having a sidewall-current-channel structure
JP2012244051A (ja) 磁気抵抗素子及び磁気記憶装置
JP2014143315A (ja) 磁気メモリおよびその製造方法
JP2008192693A (ja) 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees