JP2014518015A - スピントルクトランスファーメモリセル構造および方法 - Google Patents

スピントルクトランスファーメモリセル構造および方法 Download PDF

Info

Publication number
JP2014518015A
JP2014518015A JP2014511383A JP2014511383A JP2014518015A JP 2014518015 A JP2014518015 A JP 2014518015A JP 2014511383 A JP2014511383 A JP 2014511383A JP 2014511383 A JP2014511383 A JP 2014511383A JP 2014518015 A JP2014518015 A JP 2014518015A
Authority
JP
Japan
Prior art keywords
memory cell
soft magnetic
cell structure
ferromagnetic
stt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014511383A
Other languages
English (en)
Other versions
JP5795685B2 (ja
Inventor
リゥ,ジュン
エス. サンデュ,ガーテ
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2014518015A publication Critical patent/JP2014518015A/ja
Application granted granted Critical
Publication of JP5795685B2 publication Critical patent/JP5795685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

スピントルクトランスファー(STT)メモリセル構造および方法を本明細書に記載する。一以上のSTTメモリセル構造は、第一の強磁性体と第二の強磁性体との間に非磁性体を含む環状STTスタック、および環状STTスタックの少なくとも一部を囲む軟磁性体を備える。
【選択図】図1A

Description

本開示は、一般的に半導体メモリ装置および方法に関し、より詳細には、スピントルクトランスファー(STT)メモリセル構造および方法に関する。
メモリ装置は、通常、コンピュータまたは他の電子デバイス内の内部回路、半導体回路、集積回路として備えられる。多くの異なる種類のメモリがある。とりわけ、ランダムアクセスメモリ(RAM)、リードオンリーメモリ(ROM)、ダイナミックランダムアクセスメモリ(DRAM)、同期ランダムアクセスメモリ(SDRAM)、フラッシュメモリ、抵抗可変メモリ、例えば、相変化ランダムアクセスメモリ(PCRAM)および抵抗ランダムアクセスメモリ(RRAM(登録商標))、ならびに磁気ランダムアクセスメモリ(MRAM)、例えば、スピントルクトランスファーランダムアクセスメモリ(STT RAM)を含むメモリがある。
MRAMデバイスは、磁気モーメントの相対配向の相違(例えば、平行および反平行)の故に多重状態のレジスタとみなすことができる磁気トンネル接合(MTJ)を利用することができる。これは、デバイスを流れる電流量を変化させることができる。書き込み処理では、導電線を流れる電流によって生じた磁場を利用して、MTJの「遊離」体の磁気モーメント方向をスイッチングすることができる。このスイッチングにより、デバイスを高または低抵抗状態に置くことができる。その後、リード処理を用いてセルの状態を決定することができる。
MRAMデバイスは、巨大磁気抵抗(GMR)、例えば、スピンバルブを示す構造を利用することもできる。GMRは、強磁性体と非磁性体とが交互に重なる薄膜構造に見ることができる。GMRは、隣接する強磁性体同士の磁化が平行配列であるか、または反平行配列であるかに応じて、電気抵抗を変化させることができる。スピンバルブは、2以上の導電性磁性体の配列に応じて、その電気抵抗を(高から低へ、または低から高へなど)交互に変化させることができる。この電気抵抗の変更によって、巨大磁気抵抗効果を有効に使うことができる。
MRAMセルのサイズが小さくなるにつれて、隣接するセル間の距離も狭くなる。セル間の距離が狭くなると、結果として磁気モーメント方向のスイッチングに用いられる電流が流れる導線に対するセルの妨害が増大することがある。一例として、MRAMデバイスに関連する書き込み電流が約10mAとなることがあり、この値では、MRAMセルおよび電流が流れる導線のサイズが小さくなると問題が生じ得る。例として、より狭い幅の導線には、必要なスイッチング磁場を生成するためにより大きな電流が必要となり、電力消費が増大する。
STTデバイスは、前述のMTJおよびGMRセルの動作特徴の一部を共有する。しかしながら、遊離体の磁気モーメントのスイッチング(書き込み処理など)は、スピン偏極電流それ自体を流すことによって実現することができる。例として、一定方向に配向するその磁気モーメントを有する第一の磁性体(「固定」体など)を通る非偏極の伝導電子は、材料内の偏極した束縛電子との量子力学的交換相互作用によって、その材料が通るそれらの通路付近において優先的に偏極する。そのような極性化は、そこを通り抜ける伝導電子だけでなく、磁化材料の表面から反射する伝導電子にも起こることがある。そのような極性化処理の効率は、材料の結晶構造に応じて決まり得る。その極性方向がスペース内において定まっていない第二の磁性体(「遊離」体など)を、偏極した伝導電子のそのような流れが後に通り抜けるときに、偏極した伝導電子は磁性体内の束縛電子にトルクを働かせる。このトルクが十分である場合には、束縛電子の極性を反転し、それによって、磁性体の磁気モーメントを反転することができる。
磁気モーメントを反転するためにセル内部の電流を使用することによって、外部磁場を生成するのに必要な(例えば、隣接する電流が流れる導線からの)電流よりも小さい電流(例えば、約200マイクロアンペア)の供給により、磁気モーメントのスイッチングを実現する。しかしながら、STT RAMセル内の磁気モーメントのスイッチングの実現に使用する電流をさらに低減することによって利点が提供されることがある。例えば、とりわけ、そのようなセルに関連する材料内のエネルギー消費および温度プロフィールをさらに低減し、セルの完全性および信頼性を改善することができる。
本開示の一以上の実施態様に係るSTTメモリセル構造を示す断面図である。 本開示の一以上の実施態様に係るSTTメモリセル構造を示す断面図である。 図1Aおよび図1Bに示すSTTメモリセル構造を示すトップダウン図である。 本開示の一以上の実施態様に係るSTTメモリセル構造を示す断面図である。 本開示の一以上の実施態様に係る一以上のSTTメモリセル構造を有するメモリアレイの一部を示す図である。
スピントルクトランスファー(STT)メモリセル構造および方法を本明細書に記載する。一以上のSTTメモリセル構造は、第一の強磁性体と第二の強磁性体との間に非磁性体を含む環状STTスタック、および環状STTスタックの少なくとも一部を囲む軟磁性体を備える。
本開示の実施態様は、例えば、電流誘起磁場(過渡エルステッド磁場など)において発生する、近接するセル間のクロストークを低減するなどの利点を提供することができる。実施態様は、また、メモリセルの熱安定性にほとんどもしくは全く影響を与えずに、前述のSTTメモリセルと比較してプログラミング電流も低減することができる。例として、一以上の実施態様では、セルを流れるプログラミング電流に関連する過渡エルステッド磁場を利用して、セル内において過渡の強磁性結合を発生させることができる。この強磁性結合により、セルに伴う不可欠なスイッチング電流を低減することができる。
本開示の以下の詳細な説明では、本開示に関する一部分を成し、本開示の一以上の実施態様を実施する方法を実例として示す添付図面を参照する。これらの実施態様は、当業者が本開示の実施態様を実施可能なように十分に詳細に記載される。この記載により、本開示の範囲から逸脱することなく、他の実施態様を使用でき、その工程変更、電位変化および/または構造的変化を為し得ることが理解できる。
本明細書における図面は、一桁目の一つ以上の数字が図面の図番に対応し、それ以外の数字が図面内の要素または構成部品を特定するという番号付けの慣例に従う。異なる図にわたる同様の要素または構成部品を、同様の数字を使用することによって特定できる。例えば、102は、図1における要素「02」を参照し、同様の要素を図2では202として参照することができる。理解されるように、本明細書における各種実施態様に示す要素は、本開示の多くの実施態様を追加できるように、追加、交換および/または削除することができる。加えて、図面に提供される要素の縮尺および相対的な大きさは、本開示の各種実施態様を例示すことを意図し、限定的な意味において使用されることを意図しない。
図1Aおよび図1Bは、本開示の一以上の実施態様に係るSTTメモリセル構造を示す断面図である。図1Aおよび図1Bの断面図100−1および100−2は、第一の電極と第二の電極(図示せず)との間に配置されてもよい環状STTメモリセルを示す。適した電圧で電極にバイアスをかけることによって、メモリセルをプログラミング、リード、および/またはイレースすることができる。例として、断面図100−1は、特定の方向に流れるプログラミング電流(例えば、116−1)の影響を受ける環状STTメモリセル構造を例証し、一方、断面図100−2は、反対方向に流れるプログラミング電流(例えば、116−2)の影響を受ける環状STTメモリセル構造を示す。
メモリセル構造100−1および100−2は、第一の磁性体112および第二の磁性体108を含むことができる。一以上の実施態様では、第一の磁性体は「遊離」強磁性体112でもよく、第二の磁性体は「固定」強磁性体108でもよい。しかしながら、実施態様はこれに限定されない。第一の磁性体112と第二の磁性体108との間には非磁性体110が位置し、これは絶縁体でもよいし、導電体でもよい。例えば、図1Aおよび図1Bに示す環状メモリセル構造は、完全閉鎖型の、端部が減磁しない磁束経路を形成することができる。これにより、従来の(例えば、非環状)セルスタックと比較して熱安定性を増大させることができる。
図1Aおよび図1Bに示すように、環状メモリセル構造は、固定体108の第一の縁部142が非磁性体110の第一の縁部144に接触し、かつ遊離体112の第一の縁部146が非磁性体110の第二の縁部148に接触するように構成される。図1Aおよび図1Bに示すように、固定体108、非磁性体110、および遊離体112の各々は、結合体104の内縁154に接触することができる。結合体104は、第三の磁性体、または「軟」磁性体102の内縁152に接触する外縁150を有することができる。
非磁性体110は、非磁性金属(例えば、銅)でもよいし、絶縁体(例えば、酸化アルミニウム)でもよい。例として、一以上の実施態様では、図1Aおよび図1Bに示すSTT構造は、スピンバルブ構造および/またはGMRを示す他の構造を含むことができる。そのような実施態様では、非磁性金属110によって遊離体112と固定体108とを分離することができる。GMRは、隣接する強磁性体(例えば、112および108)の磁化が平行配列(例えば、図1Aに示すような120と122−1)であるか、または反平行配列(例えば、図1Bに示すような120と122−2)であるかに応じて、電気抵抗を変化させることができる。全体抵抗は、平行配列では小さく、反平行配列ではより大きくなり得る。そのようなものとして、メモリセル構造100−1は低抵抗状態に相当し、メモリセル構造100−2は高抵抗状態に相当し得る。
一以上の実施態様では、図1Aおよび図1Bに示すSTT構造は、磁気トンネル接合(MTJ)を含むことができる。そのような実施態様では、遊離強磁性体112と固定強磁性体108とを、電子が通り抜けることができる絶縁体110によって分離することができる。遊離強磁性体108の磁化方向122−1/122−2のスイッチングは、スピン偏極したプログラミング電流116−1/116−2によって生成されるスピントルクトランスファー効果によって行うことができる。
第三の磁性体102は、「軟」磁性体でもよく、セル構造100−1および100−2を包含することができる。軟磁性体102は高透磁率を有し、これにより、磁場をほとんどもしくは全く漏らすこと無く、軟磁性体102内に制限されたプログラミング電流によって磁場を生成することができる。
軟磁性体102は、高透磁率(例えば、約500Hm−1を超える)を有することができる。また、軟磁性体102は、シリコンドープの鉄材料、ニッケル−鉄−銅−モリブデン合金材料、マンガン亜鉛フェライト、ニッケル亜鉛フェライト、コバルトベースのアモルファス金属、および/または鉄ベースのアモルファス金属を含むことができる。軟磁性体は、合金材料、例えば、コバルト−鉄合金材料、ニッケル−鉄合金材料、ニッケル−鉄−銅−クロム合金材料、および/またはコバルト−ジルコニウム−パラジウム−マンガン合金材料をさらに含むことができる。軟磁性体102は、金属フェライトも含むことができ、この場合この金属は、マンガン、鉄、コバルト、ニッケル、銅、亜鉛、マグネシウムおよび/またはカドミウムを含むことができる。軟磁性体102は、さらに鉄金属窒化物を含むことができ、この場合この金属は、アルミニウム、タンタル、ロジウム、モリブデン、シリコンおよび/またはジルコニウムを含むことができる。軟磁性体102は、前述の材料に限定されず、Mu−金属材料、パーマロイ材料、フェライト材料および/または電磁鋼板材料も含むことができる。
矢印116−1および116−2は、それぞれ、メモリセル構造100−1および100−2に供給される電流(例えば、プログラミング電流)の方向を示す。プログラミング電流は、例として、メモリセル構造のサイズに応じて変動し、約20〜約1,000,000マイクロアンペアの範囲で変動することができる。特定の方向に流れるものとして示すプログラミング電流は、反対方向に流れる電子電流に相当し得る。例えば、メモリセル構造100−1では、プログラミング電流は上方(例えば、遊離体112から固定体108に向かって)流れるものとして示す。これは、電子電流が下方に(例えば、固定体108から遊離体112に向かって)流れることを意味する。矢印114−1は、プログラミング電流116−1から生じた環状磁場を表す。矢印114−2は、プログラミング電流116−2から生じた環状磁場を表す。そのようなものとして、磁場114−1および114−2は、エルステッド磁場と称することができる。記号120は、構造100−1および100−2の固定磁性体108に関連する環状磁化を表す。記号124−1は、構造100−1の軟磁性体102内の磁場方向を表す。記号124−2は、構造100−2の軟磁性体102内の磁場方向を表す。
記号122−1は、(例えば、プログラミング電流116−1に起因して)遊離磁性体112に関連する環状磁化を表す。記号122−2は、反対方向に流れるプログラミング電流(例えば、電流116−2)に起因する、強磁性体112に関連する環状磁化を表す。動作中、プログラミング電流116−1および116−2を利用して、遊離強磁性体112の磁化を、右回りと左回りの向きとの間でスイッチングすることができる。本明細書にさらに記載するように、本開示の一以上の実施態様では、遊離強磁性体112内の磁化方向(例えば、方向122−1から方向122−2、逆もまた同様)のスイッチングに必要なプログラミング電流(例えば、116−1および116−2)の大きさを低減することができる。
STTメモリセル構造の抵抗は、遊離磁性体112と固定磁性体108との相対磁化方向(例えば、平行または反平行)に応じて決まる。プログラミング電流を供給することによって、(例えば、図1Aに示すような平行配向に対応する)第一の抵抗状態と、(図1Bに示すような反平行配向に対応する)状態との間で遊離磁性体112の環状磁化をスイッチングすることができる。具体的には、スピン偏極した注入プログラミング電流と遊離強磁性体112の磁化との間のスピントルクトランスファー効果を利用して、STTメモリセルデバイスの磁化方向を、ある渦状態からそれと反対の状態にスイッチングすることができる。プログラミング電流よりも小さいリード電流をセルに印加することによって、遊離強磁性体112と固定強磁性体108との相対磁化に応じて決まるセルの抵抗状態を決定することができる。例えば、図1Aおよび図1Bに示す環状STTメモリセル構造では、プログラミング電流116−1/116−2に関連するエルステッド磁場114−1/114−2が、遊離強磁性体112の磁化方向のスイッチングを補助することができる。この補助により、非環状STTメモリセル構造と比較して、スイッチングに必要な電流量を低減することができる。しかしながら、環状エルステッドファイル114−1/114−2は、特定のSTTセルにおいて局所に制限することができない。そのようなものとして、エルステッド磁場114−1/114−2は、例として、隣接するセルとのクロストークに伴う課題を生じさせることがある。
図1Aおよび図1Bに示すメモリセル構造は、遊離体112の少なくとも一部を囲む結合体104および軟磁性体102を含む。結合体104は、軟磁性体102と遊離強磁性体112との間の平行強磁性結合を促進するために用いられる材料である。結合体104は、例として、酸化クロム(III)(Cr)、硫化亜鉛(ZnS)、セレン化亜鉛(ZnSe)、窒化ホウ素(BN)、酸化アルミニウム(Al)、および酸化マグネシウム(MgO)の少なくとも一つを含むことができる。また、結合体の厚さは、遊離体112と磁化された軟磁性体102との間の平行結合を促進するのに適した厚さでもよい。
動作中、プログラミング電流116−1/116−2によって生成されたエルステッド磁場114−1/114−2によって、(例えば、磁化124−1および124−2として例証されるように)軟磁性体102を磁化できる。結合体104は、磁化された軟磁性体102と遊離体112との間の平行強磁性結合を促し、遊離体112のスイッチングを促進する。そのようなものとして、軟磁性体102と遊離強磁性体112との間の平行結合は、スピン偏極電子のスピントルクトランスファー効果およびプログラミング電流116−1/116−2に関連する磁場114−1/114−2に起因する磁化122−1/122−2のスイッチングに寄与する。例えば、(結合体104によって促される軟磁性体102との強磁性結合に起因する)遊離強磁性体112に働くトルクによって、スイッチングに必要なスピン電流トルクを低減することができる。プログラミング電流が取り除かれると、軟磁性体102は、(結合体104によって促される強磁性結合に起因する)遊離体112の磁化122−1/122−2と平行のその磁化を損失するか、より小さい磁化を維持する。軟磁性体102は、遊離体112の熱安定性の向上を支援することもできる。
そのようなものとして、例えば、図1Aおよび図1Bに示す一以上のメモリセル構造によって、データ保持に必要な熱安定性を維持または強化しつつ、低下した電流を用いたSTTメモリセルのプログラミングを促進することができる。軟磁性包含体102は、また、エルステッド磁場114−1/114−2の少なくとも一部を、STTセルにおいて局所に制限することができる。この制限により、隣接するメモリセルへの妨害を減らすことができる。軟磁性体102は高透磁率を有し、これにより、磁場をほとんどもしくは全く漏らすこと無く、軟磁性体102内に制限されたプログラミング電流によって磁場を生成することができる。一以上の実施態様では、結合体104が無くてもメモリセル構造100−1および100−2を形成できる。換言すれば、軟磁性包含体102は、結合体104が存在しなくても、電流誘起磁場(例えば、114−1/114−2)の少なくとも一部を制限することができる。
図1Aおよび図1Bに示すように、軟磁性体102は、固定体108、非磁性体110および遊離体112を含む環状セルスタック全体を囲む(例えば、包含する)。しかしながら、実施態様は、図1Aおよび図1Bに示す例に限定されない。例として、一以上の実施態様では、軟磁性体102は、遊離強磁性体112またはその一部のみを包含する。図1Aおよび図1Bに示すように、結合体104は、メモリセル構造100−1および100−2において、(例えば、固定体108から遊離体112に向かって)セル全体に沿って存在してもよい。または、結合体104は、遊離体112と軟質体102との間の領域に制限されてもよい(例えば、結合体104は、固定体108または非磁性体110に接触しない)。
図1Aに示す例は、STTメモリセルの遊離体112から固定体108に流れるプログラミング電流116−1を示す。電流116−1はエルステッド磁場114−1を生成し、この磁場が軟磁性体102に環状磁化(例えば、左回り)を発生させる。先に記載したように、軟磁性体102は、磁場114−1をセルにおいて局所に制限することができる。
下向き(例えば、116−1の反対方向)の電子流に関連するスピントルクは、遊離磁性体112内の左回りの磁化122−1に寄与し得る。結合体104によって軟磁性体102と遊離体112との間に生じた強磁性結合によって、遊離体112内の左回りの磁化122−1に寄与するトルクを生み出すことができる。磁化120と磁化122−1との平行配列によって、結果としてメモリセル構造が低抵抗状態になり得る。軟磁性体102と遊離強磁性体112との間の強磁性結合に起因して生み出されたトルクによって、強磁性体112の磁化の(例えば、反平行から平行への)スイッチングを引き起こすのに必要な下向き電子流に伴うスピントルク量を低減できる。
図1Bに示す例は、下(例えば、116−1と反対の方向)へ流れるプログラミング電流116−2を示す。そのようなものとして、電流116−2に関連するスピン偏極電子が上(例えば、遊離体112から固定体108に向かって)に流れ、遊離強磁性体112にトルクを及ぼす。これにより、結果として遊離磁性体112内に右回りの磁化を発生させることができる。結合体104によって軟磁性体102と遊離体112との間に生じた強磁性結合は、遊離体112内の右回りの磁化122−2に寄与するトルクも生み出すことができる。磁化120と磁化122−2との反平行配列によって、結果としてメモリセル構造が高抵抗状態になり得る。先に記載したように、軟磁性体102と遊離強磁性体112との間の強磁性結合に起因して生み出されたトルクによって、強磁性体112の磁化の(例えば、平行から反平行への)スイッチングを補助することができる。
図1Cは、図1Aおよび図1Bに示すSTTメモリセル構造を示すトップダウン図である。実施態様は、図1Cに示す例に限定されない。例として、一以上の実施態様では、材料102、104および108は、セルの全周囲には及ばない。また、材料102、104および108は円形状に示すが、実施態様はそれに限定されない。
図1Cに示すように、メモリセル構造100−3は、軟磁性体102の内縁部152が結合体104の外縁部150に接触するように構成される。一部の実施態様では、結合体104が存在しなくてもよく、その結果として、軟磁性体102の内縁152が固定体108の外縁156または遊離強磁性体112(図1Cには示さず)に接触してもよい。図1Cにさらに示すように、メモリセル構造は、結合体104の内縁部154が材料108の外縁部156に接触するように構成される。
図2は、本開示の一以上の実施態様に係るSTTメモリセル構造280を示す断面図である。メモリセル構造280は環状STTメモリセル構造であり、軟磁性体202、結合体204、第一の電極206A、および第二の電極206Bを含むことができる。メモリセル構造280は、固定磁性体208、非磁性体210、および遊離磁性体212も含むことができ、遊離磁性体212は少なくとも部分的に、結合体204および軟磁性体202に囲まれる。結合体204の内面254が遊離体212の外面256の少なくとも一部に接触するように、結合体204を遊離体212と軟質体202との間に形成することができる。
メモリセル構造280は、また、強磁性結合体204によって遊離強磁性体218が軟磁性包含体202から分離する結果として、必要とされるプログラミング電流も低減させることができる。軟質体202と遊離体218との間の強磁性結合によって、遊離体のスイッチングを促進することができる。これにより、必要とされるプログラミング電流(例えば、不可欠なスイッチング電流)を低減し、遊離体218の熱安定性を向上することができる。
実施態様は、図2に示す例に限定されない。一部の例では、メモリセル構造280は、結合体204が無くとも必要なプログラミング電流を十分に低減することができる。一部の実施態様では、さまざまな処理(例えば、ドライまたはウェットエッチング)を用いて軟質体202をエッチングすることができる。
図3は、本開示の一以上の実施態様に係る一以上のSTTメモリセル構造を有するメモリアレイ390の一部を示す図である。STT RAMセルは、アクセスデバイス340に結合しるSTTメモリセル構造300(例えば、図1A〜図1Cおよび図2に関連して前述したSTT構造等)を含むことができる。例えば、アクセスデバイス340は、ダイオード、電界効果トランジスタ(FET)、またはバイポーラ接合トランジスタ(BJT)でもよい。
この例では、アレイ390は、ビット線328、ワード線336、ソース線338、リード/ライト回路330、ビット線基準334、およびセンスアンプ332を含む。STTメモリセル構造300は、一以上のMTJまたはGMR要素を含むことができる。先に記載したように、STTメモリセル構造300は、固定強磁性体と遊離強磁性体との間に非磁性体を含む環状STTスタックを含むことができる。環状STTスタックの少なくとも一部は、軟磁性体(例えば、図1A〜図1Cに示す軟磁性体102)によって包含することができる。一以上の実施態様では、軟磁性体と遊離強磁性体の少なくとも一部との間に結合体(例えば、図1Aおよび図1Bに示す結合体104)を含む。
動作中、STTメモリセル構造300は、プログラミングするために選択することができる。構造300に対応する電極の全域に印加する電圧の差によってプログラミング電流を供給することができる。プログラミング電流に関連するエルステッド磁場によって、構造300の軟磁性体に(例えば、エルステッド磁場と同じ方向に)環状磁化を発生させることができる。結合体によって軟磁性体と遊離強磁性体との間に平行強磁性結合を発生させることができる。生じた強磁性結合は、遊離強磁性体の磁化にトルクを及ぼすことができる。このトルクにより、スイッチングを引き起こすのに必要なプログラミング電流を低減することができる。
プログラミング電流が取り除かれると、軟磁性体は、強磁性結合の結果として遊離強磁性体と平行のその磁化を損失するか、より小さい磁化を維持することができる。軟磁性体は、プログラミング電流に関連するエルステッド磁場をセルにおいて局所に制限する役目を果たし、遊離体における熱安定性の向上を支援することもできる。
STT RAMセルを読み出すために、リード/ライト回路330は、構造300およびアクセスデバイス340を通る、ビット線328およびソース線338へのリード電流を生成する。STT RAMセルのプログラムされた状態は、ビット線328とソース線338との電圧差に従い決定することができる構造300全域の抵抗に応じて決まる。一以上の実施態様では、電圧差を基準334において比較し、センスアンプ332によって電圧を増幅することができる。実施態様は、図3に示す例に限定されない。
具体的な実施態様を本明細書に例証および記載したが、当業者は、同じ結果を達成するように計算された配置を、示す具体的な実施態様と置き換えることができることを理解する。本開示は、本開示の各種実施態様の変更または変形を包含することが意図される。上記の説明が説明に役立つ形式として記載され、限定的なものではないことが理解され得る。上記の説明を詳細に検討することによって、前の実施態様と本明細書に具体的には記載しない他の実施態様との組み合わせが当業者に明らかとなる。本開示の各種実施態様の範囲は、前の構造および方法を用いた他の用途を含む。それ故、本開示の各種実施態様の範囲は、請求の範囲によって権利が与えられる均等物の全範囲に加えて、そのような請求項に準拠して決定されるべきである。
上記の詳細な説明においては、本開示を簡略化する目的で、さまざまな特徴を単一の実施態様に集約している。この開示方法は、本開示において開示する実施態様が各請求項に明確に説明されるよりも多くの特徴を利用する必要があるという意図を反映するようには解釈されない。むしろ、以下の請求項に反映されるように、発明の主題は単一の開示する実施態様の全てではない特徴にある。したがって、以下の請求項は、本明細書によって、各請求項が個々の実施態様としてそれ自体に基づいている詳細な説明に組み込まれる。

Claims (30)

  1. 第一の強磁性体と第二の強磁性体との間に非磁性体を含む環状スピントルクトランスファー(STT)スタックと、
    前記環状STTスタックの少なくとも一部を囲む軟磁性体と、を備える、スピントルクトランスファー(STT)メモリセル構造。
  2. 前記軟磁性体と前記第一の強磁性体との間に形成された強磁性結合体をさらに備える、請求項1記載のメモリセル構造。
  3. 前記第一の強磁性体が遊離体であり、前記第二の強磁性体が固定体である、請求項2記載のメモリセル構造。
  4. 前記強磁性結合体が、前記遊離強磁性体と前記軟磁性体との間の平行結合を発生させるように構成されている、請求項3記載のメモリセル構造。
  5. 前記非磁性体が絶縁体である、請求項1〜4のいずれか1項記載のメモリセル構造。
  6. 前記非磁性体が導電体である、請求項1〜4のいずれか1項記載のメモリセル構造。
  7. 前記軟磁性体の透磁率が約500Hm−1を超える、請求項1〜4のいずれか1項記載のメモリセル構造。
  8. 前記環状STTスタックが、第一の電極と第二の電極との間に形成されている、請求項1〜4のいずれか1項記載のメモリセル構造。
  9. 遊離強磁性体と固定強磁性体との間に非磁性体を含む環状STTスタックと、
    前記遊離強磁性体の少なくとも一部を囲む軟磁性体と、
    前記軟磁性体と前記遊離強磁性体との間に形成された強磁性結合体と、を備える、STTメモリセル構造。
  10. 前記環状STTスタックおよび前記軟磁性体が、第一の電極と第二の電極との間に存在する、請求項9記載のメモリセル構造。
  11. 前記環状STTスタックが閉じた磁束経路を提供する、請求項9記載のメモリセル構造。
  12. 前記軟磁性体が、前記強磁性結合体を介して前記遊離強磁性体の磁化に影響する磁化によって磁化される、請求項9記載のメモリセル構造。
  13. 前記強磁性結合体が、酸化クロム(III)(Cr)、硫化亜鉛(ZnS)、セレン化亜鉛(ZnSe)、窒化ホウ素(BN)、酸化アルミニウム(Al)、および酸化マグネシウム(MgO)の少なくとも一つを含む、請求項9〜12のいずれか1項記載のメモリセル構造。
  14. 前記軟磁性体が、前記環状STTメモリセル構造に関連するプログラミング電流によって生成された磁場の少なくとも一部を制限する、請求項9〜12のいずれか1項記載のメモリセル構造。
  15. 前記強磁性結合体が、前記遊離強磁性体と前記軟磁性体との間に過渡の平行強磁性結合を提供する、請求項9〜12のいずれか1項記載のメモリセル構造。
  16. 環状STTメモリセルを動作させる方法であって、
    第一の電極と第二の電極との間の環状STTスタックを流れる電流を供給することを含み、前記環状STTスタックが、
    遊離強磁性体と固定強磁性体との間に形成された非磁性体を含み、
    この場合、前記電流が前記遊離強磁性体の少なくとも一部を囲む軟磁性体に環状磁化を発生させ、
    前記生じた環状磁化が、前記軟磁性体と前記遊離強磁性体との間の強磁性結合体を介して前記遊離強磁性体の磁化を変化させる、方法。
  17. 前記電流がプログラミング電流である、請求項16記載の方法。
  18. 前記STTメモリセルに伴う不可欠なスイッチング電流を低減することを含む、請求項16記載の方法。
  19. 前記軟磁性体の前記磁化が前記遊離強磁性体に力を及ぼす、請求項16〜18のいずれか1項記載の方法。
  20. STTメモリセル構造を形成する方法であって、
    第一の電極と第二の電極との間に、第一の強磁性体と第二の強磁性体との間に形成された非磁性体を含む環状STTスタックを形成することと、
    前記第一および第二の強磁性体、ならびに前記非磁性体の周りに結合体を形成することと、
    前記結合体の周りに、前記第一の強磁性体の少なくとも一部を囲む軟磁性体を形成することと、を含む、方法。
  21. 前記結合体が前記第一の強磁性体と前記軟磁性体との間に平行結合を発生させる、請求項20記載の方法。
  22. 前記軟磁性体を形成することが、前記結合体の外面全体を包含するように前記軟磁性体を形成することを含む、請求項20記載の方法。
  23. 前記結合体を形成することが、前記第一の強磁性体の外面全体を包含するように前記結合体を形成することを含む、請求項20記載の方法。
  24. 前記軟磁性体が、前記STTメモリセル構造に関連するプログラミング電流によって生成された磁場の少なくとも一部を制限する、請求項20記載の方法。
  25. 前記第一の強磁性体が遊離強磁性体であり、前記第二の強磁性体が固定強磁性体である、請求項20記載の方法。
  26. 前記軟磁性体の透磁率が約500Hm−1を超える、請求項20〜25のいずれか1項記載の方法。
  27. 前記軟磁性体が、Mu−金属材料、パーマロイ材料、フェライト材料、および電磁鋼板材料の少なくとも一つである、請求項26記載の方法。
  28. STTメモリセル構造を形成する方法であって、
    第一の電極と第二の電極との間に、遊離強磁性体と固定強磁性体との間に形成され、かつそれらに接触する非磁性体を含む環状STTスタックを形成することと、
    前記環状スタックの周りに、前記第一の遊離強磁性体の外面全体を包含し、前記STTメモリセル構造の動作に関連する電流によって生成された磁場の少なくとも一部を制限する軟磁性体を形成することと、を含む、方法。
  29. 結合体の内面が前記遊離強磁性体の外面の少なくとも一部に接触するように、前記環状スタックと前記軟磁性体との間に前記結合体を形成することを含む、請求項28記載の方法。
  30. 前記電流が前記軟磁性体に環状磁化を発生させる、請求項28または29記載の方法。
JP2014511383A 2011-05-16 2012-05-02 スピントルクトランスファーメモリセル構造および方法 Active JP5795685B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/108,385 2011-05-16
US13/108,385 US8472240B2 (en) 2011-05-16 2011-05-16 Spin torque transfer memory cell structures and methods
PCT/US2012/036083 WO2012158347A2 (en) 2011-05-16 2012-05-02 Spin torque transfer memory cell structures and methods

Publications (2)

Publication Number Publication Date
JP2014518015A true JP2014518015A (ja) 2014-07-24
JP5795685B2 JP5795685B2 (ja) 2015-10-14

Family

ID=47174819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014511383A Active JP5795685B2 (ja) 2011-05-16 2012-05-02 スピントルクトランスファーメモリセル構造および方法

Country Status (7)

Country Link
US (2) US8472240B2 (ja)
EP (1) EP2710633B1 (ja)
JP (1) JP5795685B2 (ja)
KR (1) KR101572343B1 (ja)
CN (1) CN103597599B (ja)
TW (1) TWI540704B (ja)
WO (1) WO2012158347A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166150B2 (en) 2012-12-21 2015-10-20 Intel Corporation Electric field enhanced spin transfer torque memory (STTM) device
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US10411184B1 (en) 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
JP6952672B2 (ja) * 2018-11-28 2021-10-20 株式会社東芝 磁気記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11353867A (ja) * 1998-06-05 1999-12-24 Canon Inc 磁性薄膜メモリ素子及びそれを用いた情報記録方法、情報再生方法
JP2004349671A (ja) * 2003-03-24 2004-12-09 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005340715A (ja) * 2004-05-31 2005-12-08 Sony Corp 磁気メモリ装置及びその製造方法
JP2006060236A (ja) * 2004-08-23 2006-03-02 Samsung Electronics Co Ltd 磁気メモリ素子、その動作方法及びその製造方法
JP2008159613A (ja) * 2006-12-20 2008-07-10 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
WO2011005484A2 (en) * 2009-06-24 2011-01-13 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP2011204768A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 磁気メモリ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2829867B1 (fr) 2001-09-20 2003-12-19 Centre Nat Rech Scient Memoire magnetique a selection a l'ecriture par inhibition et procede pour son ecriture
US6980469B2 (en) 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6925000B2 (en) 2003-12-12 2005-08-02 Maglabs, Inc. Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture
FR2866750B1 (fr) 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
EP2124228B1 (en) 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
JP2010114143A (ja) 2008-11-04 2010-05-20 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) * 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
EP2249350B1 (en) 2009-05-08 2012-02-01 Crocus Technology Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11353867A (ja) * 1998-06-05 1999-12-24 Canon Inc 磁性薄膜メモリ素子及びそれを用いた情報記録方法、情報再生方法
JP2004349671A (ja) * 2003-03-24 2004-12-09 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005340715A (ja) * 2004-05-31 2005-12-08 Sony Corp 磁気メモリ装置及びその製造方法
JP2006060236A (ja) * 2004-08-23 2006-03-02 Samsung Electronics Co Ltd 磁気メモリ素子、その動作方法及びその製造方法
JP2008159613A (ja) * 2006-12-20 2008-07-10 Toshiba Corp 磁気ランダムアクセスメモリ及びその書き込み方法
WO2011005484A2 (en) * 2009-06-24 2011-01-13 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
JP2011204768A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 磁気メモリ

Also Published As

Publication number Publication date
EP2710633B1 (en) 2018-01-31
WO2012158347A2 (en) 2012-11-22
CN103597599A (zh) 2014-02-19
JP5795685B2 (ja) 2015-10-14
KR101572343B1 (ko) 2015-12-04
WO2012158347A3 (en) 2013-01-10
TW201301483A (zh) 2013-01-01
US9165627B2 (en) 2015-10-20
CN103597599B (zh) 2016-08-24
US20130286727A1 (en) 2013-10-31
TWI540704B (zh) 2016-07-01
US8472240B2 (en) 2013-06-25
US20120294077A1 (en) 2012-11-22
EP2710633A4 (en) 2014-11-19
EP2710633A2 (en) 2014-03-26
KR20140007475A (ko) 2014-01-17

Similar Documents

Publication Publication Date Title
US8963222B2 (en) Spin hall effect magnetic-RAM
US10262711B2 (en) Magnetic memory
US8350347B2 (en) Writable magnetic element
EP2513904B1 (en) Spin torque magnetic integrated circuit and method of fabricating therefor
RU2595588C2 (ru) Магнитный записывающий элемент
US8482968B2 (en) Non-volatile magnetic tunnel junction transistor
US8416618B2 (en) Writable magnetic memory element
JP5260040B2 (ja) 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
JP5101501B2 (ja) 磁気抵抗素子
US10461242B2 (en) Antiferromagnetic exchange coupling enhancement in perpendicular magnetic tunnel junction stacks for magnetic random access memory applications
US20140217487A1 (en) Stt-mram and method of manufacturing the same
JP7102448B2 (ja) 磁気交換結合自由層を備えた磁気トンネル接合記憶素子
JP2008066606A (ja) スピンメモリ及びスピンfet
US20130343118A1 (en) Magnetic memory devices and methods of operating the same
CN112242484A (zh) 磁性存储器结构
JP5795685B2 (ja) スピントルクトランスファーメモリセル構造および方法
JP5092464B2 (ja) 磁壁移動検出端子を有する磁壁移動型磁気記録素子
TW200414191A (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
JP2014520402A (ja) 対称スイッチングと単一方向プログラミングを備えたスピン−トルク伝達メモリセル構造
CN110366756A (zh) 磁存储器、半导体装置、电子设备和读取磁存储器的方法
US20170263853A1 (en) Spin transfer torque memory and logic devices having an interface for inducing a strain on a magnetic layer therein
JP5058236B2 (ja) スピンメモリ
JPWO2020254905A5 (ja)
KR20120003007A (ko) 상보적 프로그램가능 기록층을 갖는 저항성 감지 메모리

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150302

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150624

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150813

R150 Certificate of patent or registration of utility model

Ref document number: 5795685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250