JP7102448B2 - 磁気交換結合自由層を備えた磁気トンネル接合記憶素子 - Google Patents

磁気交換結合自由層を備えた磁気トンネル接合記憶素子 Download PDF

Info

Publication number
JP7102448B2
JP7102448B2 JP2019565543A JP2019565543A JP7102448B2 JP 7102448 B2 JP7102448 B2 JP 7102448B2 JP 2019565543 A JP2019565543 A JP 2019565543A JP 2019565543 A JP2019565543 A JP 2019565543A JP 7102448 B2 JP7102448 B2 JP 7102448B2
Authority
JP
Japan
Prior art keywords
region
magnetization direction
switching
reference layer
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019565543A
Other languages
English (en)
Other versions
JP2020524397A (ja
Inventor
ワーレッジ、ダニエル
フ－、グオハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2020524397A publication Critical patent/JP2020524397A/ja
Application granted granted Critical
Publication of JP7102448B2 publication Critical patent/JP7102448B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明は、一般には電子メモリに関し、より詳細には、高いデータ保持力（例えば≧１０年）をもたらすと同時に高速スイッチング電流の大きさを最小（例えば書き込みパルス幅≦１０ｎｓ）にするように構成された磁気交換結合複合自由層と二重トンネル障壁とを有する、スピントランスファートルク（ＳＴＴ）磁気トンネル接合（ＭＴＪ）記憶素子に関する。
電子メモリは、揮発性または不揮発性に分類される。揮発性メモリは、記憶されたデータをメモリに電力が供給されているときだけ保持するが、不揮発性メモリは、定電力がなくても記憶されているデータを保持する。揮発性ランダム・アクセス・メモリ（ＲＡＭ）は、高速読み取り／書き込み速度と、容易な再書き込み機能とを実現する。しかし、システム電力がオフにされると、揮発性ＲＡＭからハード・ドライブにコピーされていない情報は失われる。不揮発性メモリは、記憶されているデータを保持するのに定電力を必要としないが、一般に、揮発性メモリと比較して読み取り／書き込み速度がより低速であり、寿命が比較的限られている。
磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）は、磁気デバイスを標準シリコン・ベースのマイクロエレクトロニクスと組み合わせて、不揮発性と、高速読み取り／書き込み動作と、高い読み取り／書き込み耐久性とデータ保持力とを組み合わせた属性を実現する不揮発性メモリである。「磁気抵抗」という用語は、ＭＴＪ記憶素子（または「ビット」）の特定の磁性状態に変更を加えるとＭＴＪ抵抗が変化する効果を言い、これが「磁気抵抗」ＲＡＭという名称の由来である。ＭＲＡＭにはデータが電荷ではなく磁性状態または磁気特性（例えば磁化方向、磁極性、磁気モーメントなど）として記憶される。典型的な構成では、各ＭＲＡＭセルが、トランジスタと、データ記憶のためのＭＴＪデバイスと、ビット線とワード線とを含む。一般に、ＭＴＪの電気抵抗は、特定のＭＴＪ層の相対的磁性状態に基づいて高または低となる。特定のＭＴＪ層の磁性状態を切り換えるように特定の磁場または電荷電流を印加することによって、ＭＴＪにデータが書き込まれる。データは、ＭＴＪの抵抗を検出することによって読み取られる。記憶のために磁性状態／磁気特性を使用することには２つの主な利点がある。第１に、電荷とは異なり、磁性状態は時間の経過とともに漏出せず、したがって、システム電力がオフにされても記憶されているデータは残る。第２に、磁性状態の切り換えには知られている摩耗メカニズムがない。
ＳＴＴは、ＭＴＪベースの記憶素子において、記憶素子を１つの記憶状態（例えば「０」または「１」）から別の記憶状態（例えば「１」または「０」）に切り換えるのを支援するために利用可能な現象である。例えば、図１に示すＳＴＴ－ＭＲＡＭ１００は、ＭＴＪ１０２の自由層１０８の磁性状態（すなわち磁化方向１１０）を切り換えるために、スピン偏極された電子を使用する。ＭＴＪ１０２は、参照／固定磁気層１０４と、薄い誘電体トンネル障壁１０６と、自由磁気層１０８とを含むように構成される。ＭＴＪ１０２は、その自由層１０８の磁化方向１１０が固定層１０４の磁化方向１１２と平行なときに低抵抗を有する。逆に、ＭＴＪ１０２は、その自由層１０８が固定層１０４の磁化方向１１２に対して逆平行な向きである磁化方向１１０を有するときに高抵抗を有する。ＳＴＴ－ＭＲＡＭ１００は、ワード線（ＷＬ）１２４によってゲート制御されるＦＥＴ１２０と直列の多層ＭＴＪ１０２を含む。設計によっては、ＢＬ１２６とソース線（ＳＬ）１２８とは互いに平行とすることができる。ＢＬ１２６はＭＴＪ１０２に結合され、ＳＬ１２８はＦＥＴ１２０に結合される。（ＢＬ１２６に沿った複数のＭＴＪ記憶素子の１つである）ＭＴＪ１０２が、そのＷＬ１２４をオンにすることによって選択される。
ＭＴＪ１０２は、ＭＴＪ１０２を介したビット線（ＢＬ）１２６からの電流を切り換える、それに関連づけられたワード線トランジスタ（例えば電界効果トランジスタ（ＦＥＴ）１２０）をアクティブにすることによって読み取ることができる。ＭＴＪの抵抗は、感知された電流から判断することができ、感知電流自体は自由層１０８の磁化方向１１０の極性に基づく。従来、固定層１０４および自由層１０８の磁化方向１１２、１１０が同じ極性を有する場合、抵抗は低く、「０」が読み取られる。固定層１０４および自由層１０８の磁化方向１１２、１１０が逆極性を有する場合、抵抗はより高く、「１」が読み取られる。
ＭＴＪ１０２を通してＢＬ１２６からＳＬ１２８に電圧（例えば５００ｍＶ）が印加されると、選択されたセルのＭＴＪ１０２に電流が流れてそのセルを、印加された電圧（ＢＬ高対ＳＬ高）の極性によって決まる特定の状態に書き込む。書き込み動作中、参照層１０４で生成されたスピン偏極電子がトンネル層１０６をトンネルし、自由層１０８にトルクを加え、それによって自由層１０８の磁化方向１１０を切り換えることができる。したがって、ＳＴＴ－ＭＲＡＭのＭＴＪに書き込むために必要な電流の量は、ＭＴＪでスピン偏極がどれだけ効率的に生成されるかに依存する。さらに、ＳＴＴ－ＭＲＡＭのスケーラビリティを向上させるには、書き込み電流を小さく（例えばＩｃ＜２５マイクロアンペア）維持するＳＴＴ－ＭＲＡＭ設計が重要である。これは、スイッチング電流が大きいほど大きなトランジスタ（例えばＦＥＴ１２０）を必要とすることになり、それによってＳＴＴ－ＭＲＡＭ密度を高めることができなくなるためである。
しかし、ＳＴＴ ＭＲＡＭデバイスにおいて高速スイッチング（例えば書き込みパルス幅≦１０ｎｓ）を実現するためには、大電流が必要である。より詳細には、高速スイッチング方式では、特定のパルス幅におけるスイッチング電流Ｉｃと臨界電流Ｉｃ０との差であるいわゆるオーバードライブ電流が、式（１）に示すように書き込みパルスに反比例する。
Figure 0007102448000001
式（１）で、Ｉｃ－Ｉｃ０はオーバードライブ電流、ηは磁性材料のスピン偏極、ｔｐはパルス幅、ｍは自由層材料の総モーメント、μＢは定数であるボーア磁子である。式（１）は、特定のパルス幅におけるスイッチング電流を最小にするには、自由層モーメント（ｍ）を低減する必要があることを示唆している。低モーメント自由層を設けることは、ＭＴＪの低ビット書き込みエラー率（ＷＥＲ）パフォーマンスを向上させるためにも有利である。
しかし、単純な低モーメント自由層は、活性化エネルギー（Ｅｂ）が低く、その結果、保持力が弱くなる。一般に、活性化エネルギーは、ＭＴＪ自由層の磁性状態を反転させるのに要するエネルギーの量である。ＭＴＪ自由層に書き込まれたデータを保持するためには、活性化エネルギーは、ＭＴＪの動作環境におけるランダムなエネルギー源（例えば熱）がＭＴＪ自由層を反転させるのに十分なエネルギーを意図せずに印加するのを防ぐのに十分に高くなければならない。したがって、高速スイッチング方式において知られているＳＴＴ－ＭＲＡＭ動作では、低モーメント自由層を流れるスイッチング電流を最小にすると、活性化エネルギー（Ｅｂ）とデータ保持力が低下する（例えば≦１０年）という望ましくない結果を招く。
本発明の実施形態は、磁気トンネル接合（ＭＴＪ）記憶素子を対象とする。ＭＴＪの非限定的実施例は、第１の固定磁化方向を有する第１の参照層と、第１のトンネル障壁層と、第１のトンネル障壁層の第１の参照層とは反対の側にある自由層と、自由層の第１のトンネル障壁とは反対の側にある第２のトンネル障壁と、第２の固定磁化方向を有する第２の参照層とを含む。第２の参照層は第２のトンネル障壁の自由層とは反対の側にある。自由層は、第１の領域と、第２の領域と、第３の領域とを含む。第１の領域は、第１の切り換え可能磁化方向を備えるように構成された第１の材料を含む。第２の領域は、第２の切り換え可能磁化方向を備えるように構成された第２の材料を含む。第１の領域と第２の領域との間に第１のスペーサ材料があり、第１のスペーサ材料は、第１の領域と第２の領域との間に磁気交換結合をもたらすように構成される。本発明の上記の実施形態の利点は、第３の領域によってもたらされる磁気交換結合を使用して第２の領域磁化方向を切り換えるプロセスを支援するために第１の領域を使用し、ＳＴＴによる第１の領域の磁化方向を切り換えるプロセスを開始するために第１の参照層を使用し、ＳＴＴによる第２の領域磁化方向を切り換えるプロセスを支援するために第２の参照層を使用することができるようになることを含むが、これには限定されない。
本発明の実施形態は、ＭＴＪ記憶素子を対象とする。ＭＴＪの非限定的実施例は、第１の固定磁化方向を有する第１の参照層と、第１のトンネル障壁層と、第１のトンネル障壁層の第１の参照層とは反対の側にある自由層と、自由層の第１のトンネル障壁とは反対の側にある第２のトンネル障壁と、第２の固定磁化方向を有する第２の参照層とを含み、第２の参照層は、第２のトンネル障壁の自由層とは反対の側にある。自由層は第１の領域と、第２の領域と、第３の領域と、第１のスペーサ材料と、第２のスペーサ材料とを含む。第１の領域は、第１の切り換え可能磁化方向を備えるように構成された第１の材料を含む。第２の領域は、第２の切り換え可能磁化方向を備えるように構成された第２の材料を含む。第３の領域は、第３の切り換え可能磁化方向を備えるように構成された第３の材料を含む。第１のスペーサ材料は、第１の領域と第２の領域との間にあり、第１のスペーサ材料は、第１の領域と第２の領域との間に磁気交換結合をもたらすように構成されている。第２のスペーサ材料は、第２の領域と第３の領域との間にあり、第２のスペーサ材料は、第２の領域と第３の領域との磁気交換結合をもたらすように構成されている。本発明の上記の実施形態の利点は、第１のスペーサ領域によってもたらされる磁気交換結合を使用して第２の領域磁化方向を切り換えるプロセスを支援するために第１の領域を使用し、第２のスペーサ領域によってもたらされる磁気交換結合を使用して第２の領域磁化方向を切り換えるプロセスを支援するために第３の領域を使用し、ＳＴＴによる第１の領域磁化方向を切り換えるプロセスを開始するために第１の参照層を使用し、ＳＴＴによる第２の領域磁化方向を切り換えるプロセスを支援するために第２の参照層を使用することができるようになることを含むが、これには限定されない。
本発明の実施形態はＭＴＪ記憶素子を形成する方法を対象とする。この方法の非限定的実施例は、第１の固定磁化方向を有する第１の参照層を形成することと、第１のトンネル障壁層を形成することと、第１のトンネル障壁層の第１の参照層とは反対の側に複合自由層を形成することと、自由層の第１のトンネル障壁とは反対の側に第２のトンネル障壁を形成することと、第２の固定磁化方向を有する第２の参照層を形成することとを含む。第２の参照層は、第２のトンネル障壁の自由層とは反対の側にある。複合自由層を形成することは、第１の領域と、第２の領域と、第１のスペーサ材料と、第２のスペーサ材料とを形成することを含む。第１の領域は、第１の切り換え可能磁化方向を備えるように構成された第１の材料を含む。第２の領域は、第２の切り換え可能磁化方向を備えるように構成された第２の材料を含む。第１のスペーサ材料は、第１の領域と第２の領域との間にある。第１のスペーサ材料は、第１の領域と第２の領域との間に磁気交換結合をもたらすように構成される。本発明の上記の実施形態の利点は、第３の領域によってもたらされる磁気交換結合を使用して第２の領域磁化方向を切り換えるプロセスを支援するために第１の領域を使用し、ＳＴＴによる第１の領域磁化方向を切り換えるプロセスを開始するために第１の参照層を使用し、ＳＴＴによる第２の領域磁化方向を切り換えるプロセスを支援するために第２の参照層を使用することができるようになることを含むが、これには限定されない。
実施形態は、ＭＴＪ記憶素子を形成する方法を対象とする。この方法の非限定的実施例は、第１の固定磁化方向を有する第１の参照層を形成することと、第１のトンネル障壁層を形成することと、第１のトンネル障壁層の第１の参照層とは反対の側に複合自由層を形成することと、自由層の第１のトンネル障壁とは反対の側に第２のトンネル障壁を形成することと、第２の固定磁化方向を有する第２の参照層を形成することとを含む。第２の参照層は、第２のトンネル障壁の自由層とは反対の側にある。複合自由層の形成は、第１の領域と、第２の領域と、第３の領域と、第１のスペーサ材料と、第２のスペーサ材料とを形成することを含む。第１の領域は、第１の切り換え可能磁化方向を備えるように構成された第１の材料を含む。第２の領域は、第２の切り換え可能磁化方向を備えるように構成された第２の材料を含む。第３の領域は、第３の切り換え可能磁化方向を備えるように構成された第３の材料を含む。第１のスペーサ材料は、第１の領域と第２の領域との間にあり、第１のスペーサ材料は、第１の領域と第２の領域との間に磁気交換結合をもたらすように構成される。第２のスペーサ材料は、第２の領域と第３の領域との間にあり、第２のスペーサ材料は、第２の領域と第３の領域との磁気交換結合をもたらすように構成される。本発明の上記の実施形態の利点は、第１のスペーサ領域によってもたらされる磁気交換結合を使用して第２の領域磁化方向を切り換えるプロセスを支援するために第１の領域を使用し、第２のスペーサ領域によってもたらされる磁気交換結合を使用して第２の領域磁化方向を切り換えるプロセスを支援するために第３の領域を使用し、ＳＴＴによる第１の領域磁化方向を切り換えるプロセスを開始するために第１の参照層を使用し、ＳＴＴによる第２の領域磁化方向を切り換えるプロセスを支援するために第２の参照層を使用することができるようになることを含むが、これには限定されない。
実施形態は、ＭＴＪ記憶素子を動作させる方法を対象とする。この方法の非限定的実施例は、所定の振幅を有する書き込みパルスをＭＴＪ記憶素子に印加することを含む。ＭＴＪ記憶素子は、第１の固定磁化方向を有する第１の参照層と、第１のトンネル障壁層と、第１のトンネル障壁層の第１の参照層とは反対の側の自由層と、自由層の第１のトンネル障壁とは反対の側の第２のトンネル障壁と、第２の固定磁化方向を有する第２の参照層とを含み、第２の参照層は第２のトンネル障壁の自由層とは反対の側にある。自由層は、第１の領域と、第２の領域と、第１のスペーサ材料とを含む。第１の領域は、第１の切り換え可能磁化方向を備えるように構成された第１の材料を含む。第２の領域は、第２の切り換え可能磁化方向を備えるように構成された第２の材料を含む。第１のスペーサ材料は、第１の領域と第２の領域との間にあり、第１のスペーサ材料は、第１の領域と第２の領域との間に磁気交換結合をもたらすように構成される。この方法は、書き込みパルスを受け取ることに少なくとも部分的に基づいて、第１の参照層材料中でスピン・トルク電子を生成することをさらに含み、第１の参照層材料中で生成されるスピン・トルク電子は、第２の領域の第２の切り換え可能磁化方向を切り換えるプロセスを開始するには不十分である。この方法は、スピン・トルク電子が第１の参照層材料中で生成されることに少なくとも部分的に基づいて、第１の領域の第１の切り換え可能磁化方向を切り換えるプロセスを開始することをさらに含む。本発明の上記の実施形態の利点は、第１のスペーサ領域によってもたらされる磁気交換結合を使用して第２の領域磁化方向を切り換えるプロセスを支援するために第１の領域を使用し、第２のスペーサ領域によってもたらされる磁気交換結合を使用して第２の領域磁化方向を切り換えるプロセスを支援するために第３の領域を使用し、ＳＴＴによる第１の領域磁化方向を切り換えるプロセスを開始するために第１の参照層を使用し、ＳＴＴによる第２の領域磁化方向を切り換えるプロセスを支援するために第２の参照層を使用することができるようになることを含むが、これには限定されない。
その他の特徴および利点も本発明の技術によって実現される。本発明の他の実施形態および態様について、本明細書で詳細に説明し、特許請求される対象の一部とみなされる。よりよく理解することができるように、詳細な説明および図面を参照されたい。
本明細書に示す図面は例示である。本発明の思想から逸脱することなく、図面または図面に記載の動作には多くの変形があり得る。例えば、動作は異なる順序で行うことができ、または動作を追加、削除または変更することが可能である。また、「結合される」という用語は、２つの要素間に信号経路を有することを説明するものであり、それらの要素間に介在要素／接続部がない、要素間の直接的接続を含意しない。これらの変形はすべて本明細書の一部とみなされる。
本発明の対象については、添付の特許請求の範囲に具体的に示され、明確に特許請求されている。上記およびその他の特徴および利点は、添付図面とともに以下の詳細な説明を読めば明らかになる。
本発明の実施形態により構成された磁気交換結合スピン・トルクＭＴＪ記憶素子を利用することができるＳＴＴ－ＭＲＡＭを示すブロック図である。 本発明の実施形態により構成された磁気交換結合スピン・トルクＭＴＪを示すブロック図である。 本発明の実施形態により構成された磁気交換結合スピン・トルクＭＴＪを示すブロック図である。 本発明の実施形態により構成された磁気交換結合スピン・トルクＭＴＪに印加することができる書き込みパルスを示す図である。 本発明の実施形態により構成された磁気交換結合スピン・トルクＭＴＪの書き込み動作の非限定的一例を示す一連の図である。 本発明の実施形態により構成された磁気交換結合スピン・トルクＭＴＪの書き込み動作の非限定的一例を示す一連の図である。
本明細書では、関連図面を参照しながら本発明の様々な実施形態について説明する。本発明の範囲から逸脱することなく本発明の代替実施形態も考案することができる。なお、以下の説明および図面では、要素間の様々な接続および位置関係（例えば、上、下、隣接など）が記載されている。これらの接続または位置関係あるいはその両方は、特に明記されていない限り、直接的または間接的とすることができ、本発明はこの点に関して限定的であることが意図されていない。したがって、実体の結合は、直接結合または間接結合を指す場合があり、実体間の位置関係は、直接的位置関係または間接的位置関係であり得る。間接的位置関係の一例として、本説明で層「Ｂ」の上に層「Ａ」を形成すると言う場合、層「Ａ」と層「Ｂ」の関連特性および機能が介在層によって実質的に変更されない限り、層「Ａ」と層「Ｂ」との間に１つまたは複数の介在層（例えば層「Ｃ」）がある状況を含む。
簡潔にするために、ＭＴＪ製造に関する従来の技術については本明細書では詳細に説明する場合もしない場合もある。また、本明細書に記載の様々な作業およびプロセス・ステップは、本明細書では詳細に説明されていない追加のステップまたは機能を有するより包括的な手順またはプロセスに組み込むことができる。具体的には、ＳＴＴ－ＭＲＡＭおよびＭＴＪデバイスの製造における様々なステップはよく知られており、したがって簡潔にするために、本明細書では多くの従来のステップについては、周知のプロセスの詳細を記載せず、簡単に言及するにとどめるか、または完全に省略する。
ＭＴＪ自由層の磁性状態を切り換えるためにスピントランスファートルク（ＳＴＴ）効果を利用するＳＴＴ－ＭＲＡＭは、高速と高密度と不揮発性とスケーラビリティと耐久性とを兼ね備える。主記憶素子であるＭＴＪ自由層は、（金属スピン・バルブと比較して）かなり低いスイッチング電流密度と、集積ＣＭＯＳ技術における読み取りおよび書き込み動作に対応し得る大きな抵抗と、トンネル磁気抵抗（ＴＭＲ）比とのために、典型的にはＭｇＯベースの材料から形成される。最適動作のために、ＳＴＴ－ＭＲＡＭは、ＭＴＪ自由層の電流誘起切り換え時のエネルギー散逸（すなわち書き込みエネルギー）を最小限にしながら、誤切り換え事象（例えば意図しない熱活性化）を防ぐ。
誤切り換え事象を防止するのに十分な高さの活性化エネルギーまたはエネルギー障壁（Ｅｂ）ももたらしながら、書き込みエネルギーを最小にすることは、ナノ秒範囲の書き込み時間（例えば書き込みパルス幅≦１０ｎｓ）を有する高速メモリ用途における課題である。高速メモリ用途では、必要なスイッチング電流密度は、準静的または長パルス切り換えにおけるスイッチング電流密度と比較して高い。本明細書で前述したように、高速スイッチング方式では、特定のパルス幅におけるスイッチング電流Ｉｃと臨界電流Ｉｃ０との差であるいわゆるオーバードライブ電流が、式（１）に示すように書き込みパルスに反比例する。
Figure 0007102448000002
式（１）で、Ｉｃ－Ｉｃ０はオーバードライブ電流、ηは磁性材料のスピン偏極、ｔｐはパルス幅、ｍは自由層材料の総モーメント、μＢは定数であるボーア磁子である。式（１）は、特定のパルス幅におけるスイッチング電流を最小にするには、自由層モーメント（ｍ）を低減する必要があることを示唆している。低モーメント自由層を設けることは、ＭＴＪの低ビット書き込みエラー率（ＷＥＲ）パフォーマンスを向上させるためにも有利である。
しかし、単純な低モーメント自由層は、活性化エネルギー（Ｅｂ）が低く、その結果、保持力が弱くなる。一般に、活性化エネルギーは、ＭＴＪ自由層の磁性状態を反転させるのに要するエネルギーの量である。ＭＴＪ自由層に書き込まれたデータを保持するためには、活性化エネルギーは、ＭＴＪの動作環境におけるランダムなエネルギー源（例えば熱）がＭＴＪ自由層を反転させるのに十分なエネルギーを意図せずに印加するのを防ぐのに十分に高くなければならない。したがって、高速スイッチング方式において知られているＳＴＴ－ＭＲＡＭ動作では、低モーメント自由層を流れるスイッチング電流を最小にすると、活性化エネルギー（Ｅｂ）とデータ保持力が低下する（例えば≦１０年）という望ましくない結果を招く。
次に本発明の態様の概説に移ると、本発明の実施形態は、高データ保持力（例えば≧１０年）を実現しながら、高速スイッチング電流（例えば書き込みパルス幅≦１０ｎｓ）の必要な大きさを最小にするように構成された、磁気交換結合複合自由層を有するＭＴＪ記憶素子を提供するＳＴＴ－ＭＲＡＭを対象とする。本発明のある実施形態では、自由層は、低モーメント領域と高エネルギー障壁（Ｅｂ）領域とを有する複合構造から形成される。本発明のある実施形態では、低モーメント領域と高Ｅｂ領域との間に配置された非磁性スペーサ層によって、低モーメント領域と高Ｅｂ領域との間に磁気交換結合がもたらされる。本発明のある実施形態では、低モーメント領域はＭＴＪトンネル障壁に隣接し、ＭＴＪトンネル障壁はＭＴＪ固定層に隣接する。
書き込みパルスの振幅は、ＭＴＪトンネル障壁をトンネルするスピン・トルク電子をＭＴＪ参照層において生成し、低モーメント領域の磁化方向の切り換えを開始または完了あるいはその両方を行うのに十分であるように選択される。しかし、書き込みパルスの振幅は、高Ｅｂ領域の磁化方向を切り換えるのに十分なスピン・トルク電子をＭＴＪ参照層において生成するには不十分であるようにも選択される。したがって、書き込みパルスの振幅は、低モーメント領域の磁化方向の切り換えを開始または完了あるいはその両方を行うために、トンネル障壁をトンネルし、低モーメント領域に入るのに十分なスピン・トルク電子をＭＴＪ参照／固定層で生成するのに十分に大きくするだけでよい。本明細書で前述したように、式（１）は、高速スイッチング・パルス幅において、低モーメント領域が低モーメント材料から形成されていることが必要スイッチング電流を最小限とすることを示唆している。
低モーメント領域は高Ｅｂ領域に磁気的に結合されているため、低モーメント領域の磁化方向が切り換えられると、低モーメント領域が高Ｅｂ領域の磁化方向を引っぱって低モーメント領域とともに切り換えさせる。したがって、低モーメント領域の磁化方向が書き込み電流によって切り換えられ、磁気交換結合の効果により低モーメント領域によって高Ｅｂ領域の磁化方向が切り換えられる。この新規な磁気交換結合自由層は、トンネル障壁境界面における低モーメント領域によって決まる低オーバードライブと、主として高Ｅｂ領域に由来する高いＥｂとの両方を有する。磁気交換結合強度を最適化するように非磁性スペーサ層のパラメータ（例えば、厚さ、材料など）を調整することにより、また、自由層の低モーメント領域と高Ｅｂ領域との間に非磁性スペーサ層を配置することにより、最適スイッチング効率（１０ｎｓでのＥｂ／Ｉｃ）を実現することができる。
低モーメント領域は、低濃度元素ドープまたは非ドープの、Ｃｏ、Ｆｅ、ＮｉおよびＢベースの材料とすることができる。本明細書で使用する「低濃度元素ドーピング」という表現は、ホスト材料の約１０％のドーピング・レベルを指す。本発明のある実施形態では、低濃度元素ドーピングは、ホスト材料の約５％ないし約３０％の範囲である。ドーパントの例としては、Ａｌ、Ｍｇ、Ｔｉ、Ｓｃ、Ｃａ、Ｖ、Ｃｒ、Ｍｎ、Ｇｅ、Ｓｉ、Ｃ、ＢｅおよびＧａが含まれるが、これらには限定されない。低モーメント領域の厚さは、約８オングストロームないし約２０オングストロームの範囲とすることができる。高Ｅｂ領域は、Ｃｏ、Ｆｅ、ＮｉおよびＢベースの材料、または、Ｃｏ／Ｐｄ、Ｃｏ／Ｉｒ、Ｃｏ／Ｐｔ、Ｃｏ（Ｆｅ）／Ｔｂ、Ｃｏ（Ｆｅ）／Ｇｄ、Ｃｏ／Ｒｈ多層、または、ＣｏＰｔ、ＣｏＰｄ、ＦｅＰｔ、ＦｅＰｄ、ＣｏＦｅＴｂ、ＣｏＦｅＧｄ合金とすることができる。高Ｅｂ領域の厚さは、約１５オングストロームないし約１００オングストロームの範囲とすることができる。非磁性スペーサは、例えば、Ｔａ、Ｗ、Ｉｒ、ＭｏおよびそのＦｅ、ＣｏまたはＮｉとの合金を含む、金属とすることができる。非磁性スペーサは、例えば、ＭｇＯ、ＡｌＯｘ、ＴｉＯｘ、ＴａＯｘ、ＷＯｘまたはこれらの混合物を含む、酸化物とすることもできる。非磁性スペーサ層の厚さは、約２オングストロームないし約２０オングストロームの範囲とすることができる。
本発明のある実施形態では、スイッチング電流は、上述の複合自由層を、下部参照層と下部トンネル障壁と上部参照層と上部トンネル障壁とから形成された二重トンネル接合とともに備えるＳＴＴ－ＭＲＡＭ ＭＴＪを設けることによって、さらに低くすることが可能である。ある実施形態では、下部参照層は下部トンネル障壁の一方の側に配置され、複合自由層は下部トンネル障壁の下部参照層とは反対の側に配置される。ある実施形態では、上部参照層は、上部トンネル障壁の一方の側に配置され、複合自由層は上部トンネル障壁の上部参照層とは反対の側に配置される。書き込みパルスが下部参照層と上部参照層においてスピン・トルク電子を生成するため、複合自由層の作用に加えて、この構成ではスイッチング電流がより低くされる。下部参照層で生成されたスピン・トルク電子は下部トンネル障壁を通して低モーメント領域に印加されて、低モーメント領域の磁化方向の切り換えを開始または完了あるいはその両方を行う。上部参照層で生成されたスピン・トルク電子は、上部トンネル障壁を通して高Ｅｂ領域に印加されて、低モーメント領域と高Ｅｂ領域との磁気交換結合と実質的に連係して高Ｅｂ領域の磁化方向を切り換えるように働く。上述のように、低モーメント領域は高Ｅｂ領域に磁気的に結合されているため、低モーメント領域の磁化方向が切り換えられると、低モーメント領域が高Ｅｂ領域の磁化方向を引っぱって低モーメント領域とともに切り換えさせる。したがって、低モーメント領域の磁化方向が書き込み電流によって切り換えられ、磁気交換結合の効果により高Ｅｂ領域の磁化方向が低モーメント領域によって、また、上部トンネル障壁を通して上部参照層により与えられるスピン・トルク電子によって切り換えられる。
本発明のある実施形態では、スイッチング電流は、下部参照層と、下部トンネル障壁と、上部参照層と、上部トンネル障壁とから形成された二重トンネル接合とともに、上述の複合自由層の代替構成を有するＳＴＴ－ＭＲＡＭ ＭＴＪを設けることによってさらに低くすることができる。本発明のある実施形態では、この代替複合自由層は、第１の低モーメント領域と、第１の非磁性スペーサ層と、高Ｅｂ領域と、第２の非磁性スペーサ層と、第２の低モーメント領域とを含む。ある実施形態では、第１の非磁性スペーサ層は、高Ｅｂ領域と第１の低モーメント領域との間にあり、第２の非磁性スペーサ層は、高Ｅｂ領域と第２の低モーメント領域との間にある。ある実施形態では、下部参照層は、下部トンネル障壁の一方の側にあり、代替複合自由層は下部トンネル障壁の下部参照層とは反対の側にある。ある実施形態では、上部参照層は、上部トンネル障壁の一方の側にあり、代替複合自由層は上部トンネル障壁の上部参照層とは反対の側にある。この構成では、書き込みパルスが下部参照層および上部参照層においてスピン・トルク電子を生成するため、スイッチング電流はさらに低くされる。下部参照層で生成されたスピン・トルク電子は下部トンネル障壁を通して第１の低モーメント領域に印加されて、第１の低モーメント領域磁化方向の切り換えを開始または完了あるいはその両方を行う。上部参照層で生成されたスピン・トルク電子は、上部トンネル障壁を通して第２の低モーメント領域に印加されて、第２の低モーメント領域の磁化方向の切り換えの開始または完了あるいはその両方を行う。第１および第２の低モーメント領域の磁化方向が切り替わると、第１および第２の低モーメント領域の両方が、磁気交換結合による高Ｅｂ領域の磁化方向の切り換えを支援する。より詳細には、第１の低モーメント領域は第１の非磁性スペーサ層によってもたらされる磁気交換結合により高Ｅｂ領域の磁化方向の切り換えを支援し、第２の低モーメント領域は第２の非磁性スペーサ層によってもたらされる磁気交換結合により高Ｅｂ領域の磁化方向の切り換えを支援する。第１の低モーメント領域と第２の低モーメント領域は高Ｅｂ領域に磁気的に結合されているため、第１および第２の低モーメント領域の磁化方向が切り換えられると、第１および第２の低モーメント領域が高Ｅｂ領域の磁化方向を引っぱって第１および第２の領域とともに切り換えさせる。したがって、第１および第２の低モーメント領域の磁化方向が書き込み電流によって切り換えられ、高Ｅｂ領域の磁化方向が磁気交換結合の効果により第１および第２の低モーメント領域によって切り換えられる。
本明細書に記載の新規なＭＴＪ記憶素子のそれぞれの層の厚さは、設計考慮要因に応じて異なり得る。例えば、この新規なＭＴＪ記憶素子の層の厚さは、本明細書に記載の様々な機能により、所定の厚さを有するように、または所定の範囲内の厚さを有するように、または互いに対して固定した比率の厚さを有するように、または任意のその他の考慮要因または考慮要因の組合せに基づく厚さを有するように設計することができる。
次に本発明の態様のより詳細な説明に移ると、図２は、本発明の実施形態による二重トンネル接合磁気交換結合スピン・トルクＭＴＪベースの記憶素子１０２Ａの例示の構成を示すブロック図を示す。ＭＴＪ１０２Ａは、ＭＴＪ１０２と同様にして（図１に示す）ＳＴＴ－ＭＲＡＭ１００において実装可能である。ＭＴＪ１０２Ａは、図のように構成され、配置された、下部磁気参照層２０４と、下部誘電体トンネル障壁２０６と、複合自由層２０８と、上部磁気参照層２４４と、上部トンネル障壁２４６とを含む。複合自由層２０８は、第１の領域２１０と、第２の領域２１２と、第１の領域２１０と第２の領域２１２との間に配置された交換結合領域２１４とを含む。本発明のある実施形態では、第１の領域２１０は低モーメント磁気層として実装され、第２の領域２１２は高Ｅｂ磁気層として実装され、交換結合領域２１４は非磁性スペーサ層として実装される。ＭＴＪ１０２Ａを形成する磁気層は、垂直磁化を有し、これは、これらの磁気層のすべての磁化方向が膜の面に対して垂直（上または下向き）であることを意味する。参照層２０４、２４４は、反対方向に設定された磁化方向を有する。自由層２１０、２１２は、（書き込み中でないときに）互いに平行な磁化方向を有し、すなわちすべてが上向きまたはすべてが下向きである。
下部磁気参照層２０４は、その磁化方向２２０が固定されるように形成され、構成される。上部磁気参照層２４４は、その磁化方向２５０が固定されるように形成され、構成される。第１の領域２１０と第２の領域２１２とは、それらの層にそれぞれ切り換え可能な磁化方向２２２、２２４をもたせるようにして形成され、構成される。交換結合領域２１４は非磁性である。しかし、交換結合領域２１４は、第１の領域２１０と第２の領域２１２とを磁気的に結合するように構成される。より詳細には、交換結合領域は、第１の領域２１０から交換結合領域２１４を挟んで第２の領域２１２に所定の磁気交換結合強度をもたせるように構成される。交換結合領域２１４のパラメータ（例えば、材料、厚さなど）は、結果としての所定の磁気交換結合により、最適スイッチング効率（１０ｎｓでのＥｂ／Ｉｃ）が得られるように選択される。ある実施形態では、交換結合領域２１４は、例えば、Ｔａ、Ｗ、Ｉｒ、ＭｏおよびそのＦｅ、ＣｏまたはＮｉとの合金を含む、金属から形成された非磁性スペーサとすることができる。交換結合領域２１４は、例えば、ＭｇＯ、ＡｌＯｘ、ＴｉＯｘ、ＴａＯｘ、ＷＯｘまたはこれらの混合物を含む、酸化物とすることもできる。交換結合領域２１４の厚さは、約１オングストロームないし約１０オングストロームの範囲とすることができる。
第１の領域２１０は、低モーメント磁性材料から形成することができる。磁石の磁気モーメントは、磁石が外部磁場において受けるトルクを決定する数量である。電流のループ、棒磁石、電子、分子および惑星はすべて磁気モーメントを有する。磁性材料は、そのＭｓｔ積が≦約０．１２ｅｍｕ／ｃｍ２である場合に「低モーメント」であるとみなすことができ、ここでＭｓはその材料の飽和磁化、ｔはその材料の厚さ、ｅｍｕは磁気モーメントを測定するためのｃｇｓ（センチメートル－グラム－秒）単位である。第１の領域２１０は、低濃度元素ドープまたは非ドープの、Ｃｏ、Ｆｅ、ＮｉおよびＢベースの材料とすることができる。本明細書で使用する「低濃度元素ドーピング」という表現は、ホスト材料の約１０％のドーピング・レベルを指す。本発明のある実施形態では、低濃度元素ドーピングは、ホスト材料の約５％ないし約３０％の範囲である。ドーパントの例としては、Ａｌ、Ｍｇ、Ｔｉ、Ｓｃ、Ｃａ、Ｖ、Ｃｒ、Ｍｎ、Ｇｅ、Ｓｉ、Ｃ、ＢｅおよびＧａが含まれるが、これらには限定されない。第１の領域２１０の厚さは、約８オングストロームないし約２０オングストロームの範囲とすることができる。一般に、材料の層の磁気モーメントは、層が薄いほど磁気モーメントが低くなるように、層の厚さに関係する。したがって、第１の領域２１０の厚さは、ＭＴＪ１０２Ａの所望のスイッチング電流を実現するように選択される所望の磁気モーメントを実現するように選択される。
第２の領域２１２は、高Ｅｂ磁気層から形成することができる。磁気層は、そのＥｂが目的用途のためのデータ保持要件を満たすのに十分な場合に、高いＥｂを有するとみなすことができる。これは、約１０年間のデータ保持のための約６０ｋＴないし約１００ｋＴ（ｋ＝ボルツマン定数、Ｔ＝温度）の範囲内の活性化エネルギー（またはエネルギー障壁）Ｅｂに相当する。第２の領域２１２は、Ｃｏ、Ｆｅ、ＮｉおよびＢベースの材料、または、Ｃｏ／Ｐｄ、Ｃｏ／Ｉｒ、Ｃｏ／Ｐｔ、Ｃｏ（Ｆｅ）／Ｔｂ、Ｃｏ（Ｆｅ）／Ｇｄ、Ｃｏ／Ｒｈ多層、または、ＣｏＰｔ、ＣｏＰｄ、ＦｅＰｔ、ＦｅＰｄ、ＣｏＦｅＴｂ、ＣｏＦｅＧｄ合金とすることができる。第２の領域２１２の厚さは、約１０オングストロームないし約１００オングストロームの範囲とすることができる。一般に、材料の層のエネルギー障壁Ｅｂは、層が厚いほどエネルギー障壁Ｅｂが高くなるように、その層の厚さに関係する。したがって、第２の領域２１２の厚さは、目的用途の所望のデータ保持要件を満たすように選択される所望のエネルギー障壁Ｅｂを実現するように選択される。
下部トンネル障壁層２０６および上部トンネル障壁２４６はそれぞれ、誘電材料（例えばＭｇＯ）の比較的薄い（例えば約１０オングストローム）層から形成することができる。２つの導電電極（例えば下部参照／固定層２０４と第１の領域２１０、または上部参照／固定層２４４と第２の領域２１２、あるいはその両方）が薄い誘電体層（例えばトンネル障壁層２０６または２４６あるいはその両方）によって分離されている場合、電子が誘電体層をトンネルすることができ、その結果として通電する。電子トンネル現象は、電子の波動性によって生じ、その結果の接合電気コンダクタンスは、トンネル障壁内の電子波動関数のエバネセント状態によって決まる。したがって、トンネル障壁２０６、２４６は、下部参照層２０４または上部参照層２４４からの電子（詳細にはスピン・トルク電子）が、それぞれトンネル障壁２０６、２４６を量子力学的にトンネルすることを可能にするのに十分に薄く構成される。また、トンネル障壁２０６、２４６は、第１の領域２１０の磁化方向２２２と第２の領域２１２の磁化方向２２４とが自由に反転することができるように、複合自由層２０８の第１の領域２１０を下部参照層２０４から減結合し、複合自由層２０８の第２の領域２１２を上部参照層２４４から減結合するのに十分に厚く構成される。
この最適交換結合強度と、複合自由層設計と、二重トンネル接合設計とにより、交換結合複合自由層２０８全体を切り換えるのに必要な書き込みパルスの振幅は、単一の磁気トンネル接合および同じ総活性エネルギーＥｂを備えた単純な自由層を切り換えるのに必要な振幅よりも小さくなる。したがって、交換結合複合自由層２０８と二重トンネル接合とは、Ｅｂ／Ｉｃ１０ｎｓと定義されるスイッチング効率を向上させる。複合自由層構造と二重トンネル接合とは、ＭＴＪ１０２Ａの書き込みエラー率パフォーマンスも向上させる。本発明の実施形態によるＭＴＪ１０２Ａに印加される書き込みパルスは、低モーメントの第１の領域の磁化方向２２２の切り換えを開始するには十分であるが高Ｅｂの第２の領域の磁化方向２２４を切り換えるには不十分である必要がある。
低モーメントの第１の領域２１０が高Ｅｂの第２の領域２１２に磁気的に結合されているため、低モーメント領域の磁化方向２２２が切り換えられると、低モーメント領域が高Ｅｂ領域の磁化方向２２４を引っぱって低モーメント領域とともに切り換えさせる。したがって、低モーメント領域の磁化方向２２２が書き込み電流によって切り換えられ、高Ｅｂ領域の磁化方向２２４が、磁気交換結合の効果により低モーメントの第１の領域２１０によって切り換えが支援される。本発明の実施形態による新規な磁気交換結合複合自由層２０８は、トンネル障壁境界面における低モーメント領域２１０によって決まる低オーバードライブと、主として高Ｅｂ領域２１２に由来する高いＥｂの両方を有する。非磁性交換結合領域２１４を挟んだ低モーメントの第１の領域２１０と高Ｅｂの第２の領域２１２との磁気交換結合強度を最適化することによって、最適スイッチング効率（１０ｎｓでのＥｂ／Ｉｃ）を実現することができる。
複合自由層２０８の作用に加えて、書き込みパルスが下部参照層２０４と上部参照層２４４においてスピン・トルク電子を生成するため、ＭＴＪ１０２Ａにおけるスイッチング電流がさらに低くされる。下部参照領域２０４で生成されたスピン・トルク電子は、下部トンネル障壁２０６を通して低モーメントの第１の領域２１０に印加されて、低モーメント領域の磁化方向２２２の切り換えを開始または完了あるいはその両方を行う。上部参照層２４４で生成されたスピン・トルク電子は、上部トンネル障壁２４６を通して高Ｅｂの第２の領域２１２に印加されて、低モーメントの第１の領域２１０と高Ｅｂの第２の領域２１２との間の磁気交換結合と実質的に連係して高Ｅｂの第２の領域の磁化方向２２４を切り換えるように働く。上述のように、低モーメントの第１の領域２１０は高Ｅｂの第２の領域２１２に磁気的に結合されているため、低モーメントの第１の領域の磁化方向２２２が切り換えられると第１の領域が高Ｅｂの第２の領域の磁化方向２２４を引っぱって第１の領域とともに切り換えさせる。したがって、低モーメントの第１の領域の磁化方向２２２が書き込み電流によって切り換えられ、磁気交換結合の効果により高Ｅｂの第２の領域の磁化方向２２４が低モーメントの第１の領域２１０によって、また、上部トンネル障壁２４６を通して上部参照層２４４により与えられるスピン・トルク電子によって切り換えられる。
図３に、本発明の実施形態による、二重トンネル接合磁気交換結合スピン・トルクＭＴＪベースの記憶素子１０２Ｂの例示の構成を示すブロック図を示す。ＭＴＪ１０２Ｂは、ＭＴＪ１０２と同様にして、（図１に示す）ＳＴＴ－ＲＡＭ１００において実装可能である。ＭＴＪ１０２Ｂは、以下で詳述するＭＴＪ１０２Ｂの複合自由層２０８Ａの構成と動作以外は、（図２に示す）ＭＴＪ１０２Ａと実質的に同じように構成される。
図３に示すように、ＭＴＪ１０２Ｂは、図のように構成され、配置された、下部磁気参照層２０４と、下部誘電体トンネル障壁２０６と、複合自由層２０８Ａと、上部磁気参照層２４４と、上部トンネル障壁２４６とを含む。複合自由層２０８Ａは、第１の領域２１０と、第２の領域２１２と、第３の領域２１６と、第１の領域２１０と第２の領域２１２との間に配置された第１の交換結合領域２１４と、第２の領域２１２と第３の領域２１６との間に配置された第２の交換結合領域２１８とを含む。本発明のある実施形態では、第１の領域２１０は低モーメント磁気層として実装され、第２の領域２１２は高Ｅｂ磁気層として実装され、第１の領域２１０は低モーメント磁気層として実装され、第１および第２の交換結合領域２１４、２１８はそれぞれ非磁性スペーサ層として実装される。ＭＴＪ１０２Ｂを形成する磁気層は、垂直磁化を有し、これは、これらの磁気層のすべての磁化方向が膜の面に対して垂直（上または下向き）であることを意味する。参照層２０４、２４４は、反対方向に設定された磁化方向を有する。自由層２１０、２１２、２１６は、（書き込み中でないときに）互いに平行な磁化方向を有し、すなわちすべてが上向きまたはすべてが下向きである。
下部磁気参照層２０４は、その磁化方向２２０が固定されるように形成され、構成される。上部磁気参照層２４４は、その磁化方向２５０が固定されるように形成され、構成される。第１の領域２１０と第２の領域２１２と第３の領域２１６は、それぞれ、切り換え可能な磁化方向２２２、２２４、２２６をもたせるようにして形成され、構成される。第１および第２の交換結合領域２１４、２１８は非磁性である。しかし、第１の交換結合領域２１４は、第１の領域２１０と第２の領域２１２とを磁気的に結合するように構成され、第２の交換結合領域２１８は、第２の領域２１２と第３の領域２１６とを磁気的に結合するように構成される。より詳細には、第１の交換結合領域２１４は、第１の領域２１０から交換結合領域２１４を挟んで第２の領域２１２に所定の磁気交換結合強度をもたせるように構成される。同様に、第２の交換結合領域２１８は、第２の領域２１２から第２の交換結合領域２１８を挟んで第３の領域２１６に所定の磁気交換結合強度をもたせるように構成される。交換結合領域２１４、２１８のパラメータ（例えば、材料、厚さなど）は、結果としての所定の磁気交換結合により、最適スイッチング効率（１０ｎｓでのＥｂ／Ｉｃ）が得られるように選択される。ある実施形態では、交換結合領域２１４、２１８は、それぞれ、例えば、Ｔａ、Ｗ、Ｉｒ、ＭｏおよびそのＦｅ、ＣｏまたはＮｉとの合金を含む、金属から形成された非磁性スペーサとすることができる。交換結合領域２１４、２１８は、それぞれ、例えば、ＭｇＯ、ＡｌＯｘ、ＴｉＯｘ、ＴａＯｘ、ＷＯｘまたはこれらの混合物を含む、酸化物とすることもできる。交換結合領域２１４、２１８の厚さは、約２オングストロームないし約２０オングストロームの範囲とすることができる。
第１の領域２１０と第３の領域２１６とはそれぞれ、低モーメントの磁性材料から形成することができる。磁石の磁気モーメントは、磁石が外部磁場において受けるトルクを決定する数量である。電流のループ、棒磁石、電子、分子および惑星はすべて磁気モーメントを有する。磁性材料は、そのＭｓｔ積が≦約０．１２ｅｍｕ／ｃｍ２である場合に「低モーメント」であるとみなすことができ、ここでＭｓはその材料の飽和磁化、ｔはその材料の厚さ、ｅｍｕは磁気モーメントを測定するためのｃｇｓ（センチメートル－グラム－秒）単位である。第１の領域２１０および第３の領域２１６は、それぞれ、低濃度元素ドープまたは非ドープの、Ｃｏ、Ｆｅ、ＮｉおよびＢベースの材料とすることができる。本明細書で使用する「低濃度元素ドーピング」という表現は、ホスト材料の原子約１００個当たり約１個ないし約１０個のドーパント原子のドーピング・レベルを指す。ドーパントの例としては、Ａｌ、Ｍｇ、Ｔｉ、Ｓｃ、Ｃａ、Ｖ、Ｃｒ、Ｍｎ、Ｇｅ、Ｓｉ、Ｃ、ＢｅおよびＧａが含まれるが、これらには限定されない。第１の領域２１０および第３の領域２１６それぞれの厚さは、約８オングストロームないし約２０オングストロームの範囲とすることができる。一般に、材料の層の磁気モーメントは、層が薄いほど磁気モーメントが低くなるように、層の厚さに関係する。したがって、第１の領域２１０および第３の領域２１６それぞれの厚さは、ＭＴＪ１０２Ｂの所望のスイッチング電流を実現するように選択される、所望の磁気モーメントを実現するように選択される。
第２の領域２１２は、高Ｅｂ磁気層から形成することができる。磁気層は、そのＥｂが目的用途のためのデータ保持要件を満たすのに十分な場合に、高いＥｂを有するとみなすことができる。これは、約１０年間のデータ保持のための約６０ｋＴないし約１００ｋＴ（ｋ＝ボルツマン定数、Ｔ＝温度）の範囲内の活性化エネルギー（またはエネルギー障壁）Ｅｂに相当する。第２の領域２１２は、Ｃｏ、Ｆｅ、ＮｉおよびＢベースの材料、または、Ｃｏ／Ｐｄ、Ｃｏ／Ｉｒ、Ｃｏ／Ｐｔ、Ｃｏ（Ｆｅ）／Ｔｂ、Ｃｏ（Ｆｅ）／Ｇｄ、Ｃｏ／Ｒｈ多層、または、ＣｏＰｔ、ＣｏＰｄ、ＦｅＰｔ、ＦｅＰｄ、ＣｏＦｅＴｂ、ＣｏＦｅＧｄ合金とすることができる。第２の領域２１２の厚さは、約１５オングストロームないし約１００オングストロームの範囲とすることができる。一般に、材料の層のエネルギー障壁Ｅｂは、層が厚いほどエネルギー障壁Ｅｂが高くなるように、その層の厚さに関係する。したがって、第２の領域２１２の厚さは、目的用途の所望のデータ保持要件を満たすように選択される所望のエネルギー障壁Ｅｂを実現するように選択される。
下部トンネル障壁層２０６および上部トンネル障壁２４６はそれぞれ、誘電材料（例えばＭｇＯ）の比較的薄い（例えば約１０オングストローム）層から形成することができる。２つの導電電極（例えば下部参照／固定層２０４と第１の領域２１０、または上部参照／固定層２４４と第３の領域２１６、あるいはその両方）が薄い誘電体層（例えばトンネル障壁層２０６または２４６あるいはその両方）によって分離されている場合、電子が誘電体層をトンネルすることができ、その結果、通電する。電子トンネル現象は、電子の波動性によって生じ、その結果の接合電気コンダクタンスは、トンネル障壁内の電子波動関数のエバネセント状態によって決まる。したがって、トンネル障壁２０６、２４６は、下部参照層２０４または上部参照層２４４からの電子（詳細にはスピン・トルク電子）が、それぞれトンネル障壁２０６、２４６を量子力学的にトンネルすることを可能にするように十分に薄く構成される。また、トンネル障壁２０６、２４６は、第１の領域２１０の磁化方向２２２と第３の領域２１６の磁化方向２２６とが自由に反転することができるように、複合自由層２０８Ａの第１の領域２１０を下部参照層２０４から減結合し、複合自由層２０８Ａの第３の領域２１６を上部参照層２４４から減結合するのに十分に厚く構成される。
この最適交換結合強度と、複合自由層設計と、二重トンネル接合設計とにより、交換結合複合自由層２０８Ａ全体を切り換えるのに必要な書き込みパルスの振幅は、単一の磁気トンネル接合および同じ総活性エネルギーＥｂを備えた単純な自由層を切り換えるのに必要な振幅よりも小さくなる。したがって、交換結合複合自由層２０８Ａと二重トンネル接合とは、Ｅｂ／Ｉｃ１０ｎｓと定義されるスイッチング効率を向上させる。複合自由層構造と二重トンネル接合とは、ＭＴＪ１０２Ｂの書き込みエラー率パフォーマンスも向上させる。本発明の実施形態によるＭＴＪ１０２Ｂに印加される書き込みパルスは、低モーメントの第１の領域の磁化方向２２２および低モーメントの第３の領域の磁化方向２２６の切り換えを開始するには十分であるが高Ｅｂの第２の領域の磁化方向２２４を切り換えるには不十分である必要がある。
低モーメントの第１の領域２１０は高Ｅｂの第２の領域２１２に磁気的に結合されているため、低モーメントの第１の領域の磁化方向２２２が下部参照層２０４からのスピン・トルク電子によって切り換えられると、低モーメントの第１の領域２１０が高Ｅｂの第２の領域の磁化方向２２４を引っぱって第１の領域２１０とともに切り換える。同様に、低モーメントの第３の領域２１６も高Ｅｂの第２の領域２１２に磁気的に結合されているため、低モーメントの第３の領域の磁化方向２２６が上部参照層２４４からのスピン・トルク電子によって切り換えられると、低モーメントの第３の領域２１６も高Ｅｂの第２の領域の磁化方向２２４を引っぱって第３の領域２１６とともに切り換える。したがって、低モーメントの第１の領域の磁化方向２２２と低モーメントの第３の領域の磁化方向２２６とが、書き込み電流によって生成されたスピン・トルク電子によって切り換えられ、高Ｅｂ領域の磁化方向２２４が低モーメントの第１の領域２１０と低モーメントの第３の領域２１６の両方との磁気交換結合によって切り換えられる。本発明の実施形態による新規な二重トンネル接合磁気交換結合複合自由層２０８Ａは、トンネル障壁境界面における低モーメント領域２１０、２１６によって決まる低オーバードライブと、主として高Ｅｂの第２の領域２１２に由来する高Ｅｂの両方を有する。非磁性交換結合領域２１４、２１８を挟んだ低モーメント領域２１０、２１６と高Ｅｂの第２の領域２１２との間の磁気交換結合強度を最適化することによって、最適スイッチング効率（１０ｎｓでのＥｂ／Ｉｃ）を実現することができる。
次に、ＭＴＪ１０２Ａおよび１０２Ｂの書き込み動作の非限定的実施例について、図４、図５および図６を参照しながら説明する。図４は、本発明の実施形態による書き込みパルス４５０の図を示す。書き込みパルス４５０は（図５および図６に示す）ＭＴＪ１０２ＡおよびＭＴＪ１０２Ｂに印加され、本発明の実施形態により、自由層２０８、２０８Ａのそれぞれ低モーメント領域２１０、２１６の磁化方向２２２、２２６を上向きから下向きに（または下向きから上向きに）変えるように動作する。ただし、書き込みパルス４５０の書き込みパルス振幅は、本発明の実施形態により、自由層２０８、２０８Ａの高Ｅｂの第２の領域２１２の磁化方向２２４を変えるには不十分であるようにも選択される。比較のため、高Ｅｂ自由層を切り換えるために書き込み電流が使用された場合に必要となる、より高い書き込みパルス振幅の例を示すために、書き込みパルス４５２が示されている。書き込みパルス４５０、４５２は、時間（ｔ）にわたる書き込みパルス４５０、４５２のパルス振幅を示す図／グラフで示されている。図の実施形態では、書き込みパルス４５０、４５２は、約１０ナノ秒の書き込みパルス持続期間を有し、これにより、書き込みパルス４５０、４５２は一般に「高速スイッチング」方式とみなされる範囲に入る。図を簡単にするために、ＭＴＪ１０２ＡまたはＭＴＪ１０２Ｂからのスイッチング電流を表すために１つの書き込みパルス４５０が使用されている。しかし、実際にはＭＴＪ１０２ＢはＭＴＪ１０２Ａよりも低いスイッチング電流を実現することができることが予期される。
図５は、本発明の実施形態による書き込みパルス４５０などの書き込みパルス（すなわちスイッチング電流）の初期印加中の時間にわたってＭＴＪ１０２Ａの磁化方向２２２、２２４がどのように変化し得るかという非限定的例を示す一連の図を示す。図５は、図５の上部に一連の４つの図を示しており、各図は、図４に示す書き込みパルス４５０の印加中の下向きの電流方向（ｅ－）での特定の時点（ｔ）におけるＭＴＪ１０２Ａの磁化方向２２０、２２２、２２４、２５０を示す。ｔ＝ゼロ（０）ｎｓ、ｔ＝２．０ｎｓ、ｔ＝５．５ｎｓ、およびｔ＝１０ｎｓにおける、ＭＴＪ１０２Ａの磁化方向２２０、２２２、２２４、２５０の例が示されている。各時点について示す図は、例示を目的としたものであり、ゼロ（０）ｎｓ、２．０ｎｓ、５．０ｎｓ、および１０．０ｎｓの正確な時点における磁化方向２２０、２２２、２２４、２５０の正確な位置を伝えることを意図したものではない。代わりに図５に示す各図は、本発明の実施形態による磁化方向２２０、２２２、２２４、２５０の変化の一般的な進行がどのように起こり得るかの例を伝えることを意図しており、変化が起こる特定の時点または変化の特定の順序を伝えることを意図したものではない。例えば、２０８の自由層の磁化方向は、同じ時点に変化する可能性も変化しない可能性もある（すなわち、１つの自由層磁化方向が先に変化し、他の自由層磁化方向がそれに続き得る）。
ｔ＝ゼロ（０）における図は、書き込みパルス４５０の開始時点におけるＭＴＪ１０２Ａの磁化方向２２０、２２２、２２４、２５０を示す。ｔ＝２．０ｎｓにおいて、書き込みパルス４５０は、下部参照層２０４においてスピン・トルク電子を生成するプロセスを開始しており、それによって低モーメントの第１の領域２１０の磁化方向２２２を切り換えるプロセスが開始する。同様に、ｔ＝２．０ｎｓにおいて、書き込みパルス４５０は上部参照層２４４においてスピン・トルク電子を生成するプロセスを開始しており、それによって高Ｅｂの第２の領域２１２の磁化方向２２４を切り換えるプロセスが開始する。
ｔ＝５．０ｎｓにおいて、書き込みパルス４５０は、低モーメントの第１の領域２１０の磁化方向２２２と、高Ｅｂの第２の領域２１２の磁化方向２２４を変えるプロセスを続ける。ｔ＝５．０ｎｓまでには非磁性交換結合領域２１４によってもたらされた磁気交換結合によって低モーメントの第１の領域２１０の磁化方向２２２が高Ｅｂの第２の領域２１２の磁化方向２２４に作用し始めているため、書き込みパルス４５０の振幅は、高Ｅｂの第２の領域２１２の磁化方向２２４を切り換えるのに十分である必要はない。低モーメントの第１の領域２１０は高Ｅｂの第２の領域２１２に磁気的に結合されているため、低モーメント領域の磁化方向２２２が切り換えられると、低モーメント領域が高Ｅｂ領域の磁化方向２２４を引っぱって低モーメント領域とともに切り換える。したがって、低モーメント領域の磁化方向２２２が書き込み電流４５０によって切り換えられ、高Ｅｂ領域の磁化方向２２４が、書き込み電流４５０と低モーメント領域２１０の両方によって切り換えられる。書き込み電流４５０は、上部参照層２４４で生成されたスピン・トルク電子の作用により高Ｅｂ領域の磁化方向２２４に作用する。低モーメント領域２１０は、非磁性交換結合領域２１４によって与えられた磁気交換結合の効果により、高Ｅｂ領域の磁化方向２２４に作用する。ＭＴＪ１０２Ａの新規な二重トンネル接合磁気交換結合自由層２０８は、トンネル障壁２０６との境界面にある低モーメントの第１の領域２１０によって決まる低オーバードライブと、主として高Ｅｂの第２の領域２１２に由来する高いＥｂの両方を有する。磁気交換結合強度を最適化するように非磁性交換結合領域２１４のパラメータ（例えば厚さ、材料など）を調整することによって、また、複合自由層２０８の低モーメントの第１の領域２１０と高Ｅｂの第２の領域２１２との間に非磁性交換結合領域２１４を配置することによって、最適スイッチング効率（１０ｎｓにおけるＥｂ／Ｉｃ）を実現することができる。ｔ＝１０．０ｎｓまでには、複合自由層の磁化方向２２２、２２４を切り換える新規なプロセスは完了している。
図５は、図５の下部に一連の４つの図も示しており、各図は、図４に示す書き込みパルス４５０の負のパルスの印加中の上向き電流方向（ｅ－）での特定の時点（ｔ）におけるＭＴＪ１０２Ａの磁化方向２２０、２２２、２２４、２５０を示す。図５の下部のこの一連の４つの図に図示されるスイッチング動作は、電流方向が上向きで、複合自由層磁化方向２２２、２２４が下向きから上向きに切り換えられる点を除いて、図５の上部の一連の４つの図に図示されているスイッチング動作と実質的に同様に進行する。
図６に、ＭＴＪ１０２Ｂの磁化方向２２２、２２４、２２６が本発明の実施形態により、書き込みパルス４５０などの書き込みパルス（すなわちスイッチング電流）の初期印加中の時間にわたってどのように変化し得るかという非限定的例を示す一連の図を示す。図６は、図６の上部に一連の４つの図を示しており、各図は、図４に示す書き込みパルス４５０の印加中の下向き電流方向（ｅ－）での特定の時点（ｔ）におけるＭＴＪ１０２Ｂの磁化方向２２０、２２２、２２４、２２６、２５０を示す。ｔ＝ゼロ（０）ｎｓ、ｔ＝２．０ｎｓ、ｔ＝５．５ｎｓ、およびｔ＝１０ｎｓにおけるＭＴＪ１０２Ｂの磁化方向２２０、２２２、２２４、２２６、２５０の例が図示されている。各時点について示す図は、例示を目的としたものであり、ゼロ（０）ｎｓ、２．０ｎｓ、５．０ｎｓ、および１０．０ｎｓの正確な時点における磁化方向２２０、２２２、２２４、２２６、２５０の正確な位置を伝えることを意図したものではない。代わりに図６に示す各図は、本発明の実施形態により、磁化方向２２０、２２２、２２４、２２６、２５０の変化の一般的な進行がどのように起こり得るかの例を伝えることを意図しており、変化が起こる特定の時点または変化の特定の順序を伝えることを意図したものではない。例えば、２０８Ａの自由層の磁化方向は、同じ時点に変化する可能性も変化しない可能性もある（すなわち、１つの自由層磁化方向が先に変化し、他の自由層磁化方向がそれに続き得る）。
ｔ＝ゼロ（０）における図は、書き込みパルス４５０の開始時点におけるＭＴＪ１０２Ｂの磁化方向２２０、２２２、２２４、２２６、２５０を示す。ｔ＝２．０ｎｓにおいて、書き込みパルス４５０は、下部参照層２０４においてスピン・トルク電子を生成するプロセスを開始しており、それによって、低モーメントの第１の領域２１０の磁化方向２２２を切り換えるプロセスを開始する。同様に、ｔ＝２．０ｎｓにおいて、書き込みパルス４５０は上部参照層２４４においてスピン・トルク電子を生成するプロセスを開始しており、それにより低モーメントの第３の領域２１６の磁化方向２２６を切り換えるプロセスを開始する。
ｔ＝５．０ｎｓにおいて、書き込みパルス４５０は、低モーメントの第１の領域２１０の磁化方向２２２と、低モーメントの第３の領域２１６の磁化方向２２６を変えるプロセスを続ける。ｔ＝５．０ｎｓまでには第１の非磁性交換結合領域２１４によってもたらされた磁気交換結合によって低モーメントの第１の領域２１０の磁化方向２２２が高Ｅｂの第２の領域２１２の磁化方向２２４に作用し始めているため、書き込みパルス４５０の振幅は、高Ｅｂの第２の領域２１２の磁化方向２２４を切り換えるのに十分である必要はない。同様に、ｔ＝５．０ｎｓまでに、第２の非磁性交換結合領域２１８によってもたらされた磁気交換結合により低モーメントの第３の領域２１０の磁化方向２２６が高Ｅｂの第２の領域２１２の磁化方向２２４に作用し始めている。低モーメント領域２１０、２１６が高Ｅｂの第２の領域２１２に磁気的に結合されているため、低モーメント領域の磁化方向２２２、２２６が切り換えられると、低モーメント領域２１０、２１６が高Ｅｂ領域の磁化方向２２４を引っぱって低モーメント領域２１０、２１６とともに切り換える。したがって、低モーメントの第１の領域の磁化方向２２２が書き込み電流４５０によって切り換えられ、低モーメントの第３の領域の磁化方向２２６が書き込み電流４５０によって切り換えられ、高Ｅｂ領域の磁化方向２２４が、高Ｅｂ領域２１２と低モーメントの第１の領域２１０および低モーメントの第３の領域２１６の両方との磁気交換結合の作用によって切り換えられる。ＭＴＪ１０２Ｂの新規な二重トンネル接合および磁気交換結合自由層２０８Ａは、低オーバードライブと高いＥｂの両方を有する。低オーバードライブは、トンネル障壁２０６、２４６との境界面における低モーメント領域２１０、２１６によって決まり、高いＥｂは主として高Ｅｂの第２の領域２１２に由来する。磁気交換結合強度を最適化するように非磁性交換結合領域２１４のパラメータ（例えば厚さ、材料など）を調整することによって、また、複合自由層２０８Ａの低モーメントの第１の領域２１０と高Ｅｂの第２の領域２１２との間に非磁性交換結合領域２１４を配置することによって、最適スイッチング効率（１０ｎｓにおけるＥｂ／Ｉｃ）を実現することができる。ｔ＝１０．０ｎｓまでには、複合自由層の磁化方向２２２、２２４、２２６を切り換える新規なプロセスは完了している。
図６は、図６の下部に一連の４つの図も示しており、各図は、図４に示す書き込みパルス４５０の負のパルスの印加中の上向き電流方向（ｅ－）での特定の時点（ｔ）におけるＭＴＪ１０２Ｂの磁化方向２２０、２２２、２２４、２２６、２５０を示す。図６の下部のこの一連の４つの図に図示されるスイッチング動作は、電流方向が上向きで、複合自由層磁化方向２２２、２２４、２２６が下向きから上向きに切り換えられる点を除いて、図６の上部の一連の４つの図に図示されているスイッチング動作と実質的に同様に進行する。
ＭＴＪ１０２Ａ、１０２Ｂを形成する様々な層および領域は、例えば、任意の適合する付着、成長またはその他の形成プロセスによって形成可能である。参照層２０４、２４４は、Ｃｏ含有多層、例えばＣｏ｜Ｐｔ、Ｃｏ｜Ｎｉ、Ｃｏ｜Ｐｄ、Ｃｏ｜Ｉｒ、Ｃｏ｜Ｒｈなど、垂直の異方性を有する合金、例えばＣｏＰｔ、ＦｅＰｔ、ＣｏＣｒＰｔなど、および希土類－遷移金属、例えばＣｏＦｅＴｂなどを含むが、これらには限定されない、強磁性材料で形成可能である。本発明の実施形態によると、参照層２０４、２４４は、固定磁化方向２２０、２５０をもたせるようにして形成され、構成される。
トンネル障壁層２０６、２４６は、ＭｇＯ、ＡｌＯｘ、ＭｇＡｌＯｘ、ＣａＯｘなどを含むがこれらには限定されない、非導電性材料とすることができる。本発明の実施形態によると、トンネル障壁２０６、２４６は、それぞれ参照層２０４、２４４からの電子（詳細にはスピン・トルク電子）が、トンネル障壁２０６、２４６を量子力学的にトンネルすることを可能にするように十分に薄く構成される。また、トンネル障壁２０６、２４６は、それぞれ複合自由層２０８、２０８Ａの磁化方向２２２、２２４または２２６が自由に反転することができるように、複合自由層２０８、２０８Ａを参照層２０４、２４４から減結合するのに十分に厚く構成される。
複合自由層２０８は、低モーメントの第１の領域２１０と、高Ｅｂの第２の領域２１２と、第１の領域２１０と第２の領域２１２との間に配置された非磁性交換結合領域２１４とを含むことができる。複合自由層２０８Ａは、低モーメントの第１の領域２１０と、高Ｅｂの第２の領域２１２と、低モーメントの第３の領域と、第１の領域２１０と第２の領域２１２との間に配置された第１の非磁性交換結合領域２１４と、第２の領域２１２と第３の領域２１６との間に配置された第２の非磁性交換結合領域２１８とを含むことができる。低モーメント領域２１０、２１６は、低濃度元素ドープ、または非ドープの、Ｃｏ、Ｆｅ、ＮｉおよびＢベースの材料とすることができる。本明細書で使用する「低濃度元素ドーピング」という表現は、ホスト材料の原子約１００個当たり約１個ないし約１０個のドーパント原子のドーピング・レベルを指す。ドーパントの例としては、Ａｌ、Ｍｇ、Ｔｉ、Ｓｃ、Ｃａ、Ｖ、Ｃｒ、Ｍｎ、Ｇｅ、Ｓｉ、Ｃ、ＢｅおよびＧａが含まれるが、これらには限定されない。低モーメント領域２１０、２１６の厚さは、約８オングストロームないし約２０オングストロームの範囲とすることができる。高Ｅｂの第２の領域２１２は、Ｃｏ、Ｆｅ、ＮｉおよびＢベースの材料、Ｃｏ／Ｐｄ、Ｃｏ／Ｉｒ、Ｃｏ／Ｐｔ、Ｃｏ（Ｆｅ）／Ｔｂ、Ｃｏ（Ｆｅ）／Ｇｄ、Ｃｏ／Ｒｈ多層、または、ＣｏＰｔ、ＣｏＰｄ、ＦｅＰｔ、ＦｅＰｄ、ＣｏＦｅＴｂ、ＣｏＦｅＧｄ合金とすることができる。高Ｅｂの第２の領域２１２の厚さは、約１０オングストロームないし約１００オングストロームの範囲とすることができる。交換結合領域２１４、２１８は、それぞれ、例えばＴａ、Ｗ、Ｉｒ、ＭｏおよびそのＦｅ、Ｃｏ、またはＮｉとの合金を含む、金属とすることができる。交換結合領域２１４、２１８は、それぞれ、例えばＭｇＯ、ＡｌＯｘ、ＴｉＯｘ、ＴａＯｘ、ＷＯｘ、またはこれらの混合物を含む、酸化物とすることもできる。交換結合領域２１４、２１８の厚さはそれぞれ、約１オングストロームないし約１０オングストロームの範囲とすることができる。本発明の実施形態によると、複合自由層２０８、２０８Ａの領域２１０、２１２、２１６は、それぞれ、切り換え可能磁化方向２２２、２２４、２２６をもたせるようにして形成され、構成される。
領域２１０、２１６は、低モーメント特性を有する低モーメント磁性金属から形成することができる。磁性材料は、そのＭｓｔ積が≦約０．１２ｅｍｕ／ｃｍ２である場合に「低モーメント」であるとみなすことができ、ここでＭｓはその材料の飽和磁化、ｔはその材料の厚さ、ｅｍｕは磁気モーメントを測定するためのｃｇｓ（センチメートル－グラム－秒）単位である。
領域２１２は、高Ｅｂ磁性金属から形成することができる。磁性金属は、そのＥｂが目的用途のためのデータ保持要件を満たすのに十分な場合に、高いＥｂを有するとみなすことができる。これは、約１０年間のデータ保持のための約６０ｋＴないし約１００ｋＴ（ｋ＝ボルツマン定数、Ｔ＝温度）の範囲内の活性化エネルギー（またはエネルギー障壁）Ｅｂに相当する。
本明細書に記載の新規なＭＴＪ記憶素子のそれぞれの層の厚さは、設計考慮要因に応じて異なり得る。例えば、この新規なＭＴＪ記憶素子の層の厚さは、本明細書に記載の様々な機能により、所定の厚さを有するように、または所定の範囲内の厚さを有するように、または互いに対して固定した比率の厚さを有するように、または任意のその他の考慮要因または考慮要因の組合せに基づく厚さを有するように設計することができる。
したがって、上記の詳細な説明から、本発明は、高データ保持力（例えば≧１０年）を実現しながら、高速スイッチング電流の大きさを最小にするように（例えば書き込みパルス幅≦１０ｎｓ）構成された二重トンネル接合および磁気交換結合複合自由層を有するＳＴＴ－ＭＴＪ記憶素子を提供することがわかる。二重トンネル接合および磁気交換結合複合自由層ＭＴＪは、複合自由層に起因してより高い活性化エネルギーを有するが、複合自由層の両側にスピン・トルクが加えられることに起因してより低いスイッチング電流を有する。複合自由層構造の低モーメント自由層は、複合自由層構造の高Ｅｂ自由層よりも薄くすることができ、切り換えをより容易に（垂直磁気異方性をより低く）することができる。自由磁気層のそれぞれは、１ｎｍないし１０ｎｍの厚さを有し、スペーサ層は典型的には１ｎｍ未満の厚さである。磁気層（自由層または参照層あるいはその両方）のうちの任意の１つまたは複数の磁気層を、それ自体が、２つの磁気層を逆平行に密に結合する薄い金属スペーサ（典型的にはＲｕ、Ｏｓ、Ｉｒ、Ｒｈ、Ｒｅ、またはこれらの合金）によって分離された２つの磁気層からなる合成反強磁性体に置き換えることができる。
本明細書では「例」または「例示の」という用語を使用して、「例、事例または例示となる」ことを意味する。「例示の」として本明細書に記載されているいずれの実施形態または設計も、必ずしも他の実施形態または設計よりも好ましいかまたは有利であるものと解釈されるべきではない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、すなわち１、２、３、４などを含むものと理解される。「複数の」という用語は、２以上の任意の整数、すなわち、２、３、４、５などを含むものと理解される。「接続」という用語は、間接的な「接続」と直接的な「接続」とを含み得る。
本明細書で「一実施形態」「ある実施形態」、「例示の実施形態」などと言う場合、それは、記載されているその実施形態が、特定の特徴、構造または特性を含み得るが、すべての実施形態がその特定の特徴、構造または特性を備えていてもいなくてもよいことを示している。また、そのような語句は必ずしも同じ実施形態を指していない。さらに、ある実施形態に関連して特定の特徴、構造または特性が記載されている場合、明示的に記載されているか否かを問わず、そのような特徴、構造または特性を他の実施形態に関連して備えることは他の当業者の知識の範囲内にあるものと認められる。
以下の説明において、「上部」、「下部」、「右」、「左」、「垂直」、「水平」、「最上部」、「最下部」という用語およびこれらの派生語は、記載されている構造および方法に対して、図面における向きの通りの関係にあるものとする。「重なっている」、「～の上に（ａｔｏｐ）」、「～上に（ｏｎ ｔｏｐ）」、「～の上に位置する」または「～上に位置する」という用語は、第１の構造などの第１の要素が、第２の構造などの第２の要素の上に存在することを意味し、その際、第１の要素と第２の要素との間に境界面構造などの介在要素が存在し得る。「直接接触」という語句は、第１の構造などの第１の要素と、第２の構造などの第２の要素とが、それら２つの要素の境界面に中間の導電層、絶縁層または半導体層なしに接続されることを意味する。なお、例えば「第２の要素に対して選択的な第１の要素」などの、「～に対して選択的」という語句は、第１の要素がエッチングされることができ、第２の要素がエッチ・ストップとして機能することができることを意味することに留意されたい。「約」、「実質的に」、「ほぼ」という用語およびこれらの変形は、本出願の出願時点で利用可能な装置に基づく特定の数量の測定に付随する程度の誤差を含むことが意図されている。例えば、「約」は、記載されている値の±８％または５％、または２％の範囲を含み得る。
本明細書で使用されている用語は、特定の実施形態を説明することを目的としているに過ぎず、本発明を限定することを意図したものではない。本明細書で使用されている単数形の「一（ａ）」、「１つの（ａｎ）」および「その（ｔｈｅ）」は、文脈が明らかに他の解釈を示していない限り、複数形も含むことを意図している。また、本明細書で使用する場合、「含む（ｃｏｍｐｒｉｓｅｓ）」または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」あるいはその両方の用語は、記載されている特徴、整数、ステップ、動作、要素または構成要素あるいはその組合せの存在を規定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素またはこれらのグループあるいはその組合せの存在または追加を排除しない。例えば、列挙されている要素を含む組成、混合物、プロセス、方法、物または装置は、必ずしもそれらの要素のみには限定されず、明示的に記載されていないか、またはそのような組成物、混合物、プロセス、方法、物または装置に固有の他の要素を含み得る。
添付の特許請求の範囲において、すべてのミーンズまたはステップ・プラス・ファンクション要素の対応する構造、材料、行為、および均等物は、具体的に特許請求されている他の特許請求対象要素と組み合わせてその機能を実行するための任意の構造、材料または行為を含むものと意図されている。本発明の説明は、例示および説明を目的として示したものであり、網羅的であること、または記載されている形態の本発明に限定されることを意図していない。当業者には、本発明の範囲および思想から逸脱することなく、多くの変更および変形が明らかであろう。実施形態は、本発明の原理および実際の適用を最もよく説明するため、および当業者が、企図された特定の用途に適合するように様々な変更を加えた様々な実施形態のために本発明を理解することができるようにするために選定し、説明している。
好ましい実施形態について説明したが、当業者は、現在も将来も添付の特許請求の範囲に含まれる様々な改善および改良を加えることができることはわかるであろう。

Claims (23)

  1. 磁気トンネル接合（ＭＴＪ）記憶素子であって、
    第１の固定磁化方向を有する第１の参照層と、
    第１のトンネル障壁と、
    前記第１のトンネル障壁の前記第１の参照層とは反対の側の自由層と、
    前記自由層の前記第１のトンネル障壁とは反対の側の第２のトンネル障壁と、
    第２の固定磁化方向を有する第２の参照層と
    を含み、前記第２の参照層は前記第２のトンネル障壁の前記自由層とは反対の側にあり、
    前記自由層は、
    第１の切り換え可能磁化方向および第１の所定の磁気モーメントを備えるように構成された第１の材料を含む第１の領域と、
    第２の切り換え可能磁化方向および第２の所定の磁気モーメントを備えるように構成された第２の材料を含む第２の領域と、
    前記第１の領域と前記第２の領域との間の第１のスペーサ材料と
    を含み、前記第１の所定の磁気モーメントは前記第２の所定の磁気モーメントより低くなるように構成され、前記第１のスペーサ材料は前記第１の領域と前記第２の領域との間に磁気交換結合をもたらすように構成された、
    磁気トンネル接合（ＭＴＪ）記憶素子。
  2. 前記第１の材料は第１の磁性材料を含み、
    前記第２の材料は第２の磁性材料を含み、
    前記第１のスペーサ材料は非磁性材料を含む、
    請求項１に記載のＭＴＪ記憶素子。
  3. 前記第１の参照層は、前記ＭＴＪが書き込みパルスを受け取ることに少なくとも部分的に基づいて、前記第２の領域の前記第２の切り換え可能磁化方向を切り換えるプロセスを開始するには不十分な量のスピン・トルク電子を前記第１の参照層材料中で生成するように構成され、
    前記第１の参照層において生成される前記スピン・トルク電子の前記量は、前記第１の領域の前記第１の切り換え可能磁化方向を切り換えるプロセスを開始するのに十分である、
    請求項１に記載のＭＴＪ記憶素子。
  4. 前記第１の領域は、前記第１の切り換え可能磁化方向の切り換えが、前記第１のスペーサ材料によってもたらされる前記第１の領域と前記第２の領域との間の前記磁気交換結合に少なくとも部分的に基づいて前記第２の領域の前記第２の切り換え可能磁化方向を切り換える前記プロセスを支援するように構成された、請求項３に記載のＭＴＪ記憶素子。
  5. 前記第２の参照層は、前記ＭＴＪが書き込みパルスを受け取ることに少なくとも部分的に基づいて、前記第１の領域の前記第１の切り換え可能磁化方向を切り換えるプロセスを開始するには不十分な量のスピン・トルク電子を前記第１の領域材料中において生成するように構成され、
    前記第２の参照層において生成される前記スピン・トルク電子の前記量は、前記第２の領域の前記第２の切り換え可能磁化方向を切り換えるプロセスを開始するのに十分である、
    請求項１に記載のＭＴＪ記憶素子。
  6. 前記第１の材料は、第１の所定の活性化エネルギーを備えるようにさらに構成され、
    前記第２の材料は、第２の所定の活性化エネルギーを備えるようにさらに構成され、
    前記第２の所定の活性化エネルギーは前記第１の所定の活性化エネルギーより高くなるように構成された、
    請求項１に記載のＭＴＪ記憶素子。
  7. 前記第１のスペーサ材料は非磁性材料を含む、請求項１に記載のＭＴＪ記憶素子。
  8. 前記第１の材料はドーパントを含む、請求項１に記載のＭＴＪ記憶素子。
  9. 前記ドーパントの濃度は前記第１の材料の５％ないし３０％の範囲内である、請求項８に記載のＭＴＪ記憶素子。
  10. 前記自由層は、
    第３の切り換え可能磁化方向を備えるように構成された第３の材料を含む第３の領域と、
    前記第２の領域と前記第３の領域との間の第２のスペーサ材料と
    をさらに含み、前記第２のスペーサ材料は、前記第２の領域と前記第３の領域との間に磁気交換結合をもたらすように構成された、
    請求項１に記載のＭＴＪ記憶素子。
  11. 前記第１の領域は、前記第１の参照層において生成されるスピン・トルク電子を受け取るように構成され、
    前記第３の領域は、前記第２の参照層で生成されるスピン・トルク電子を受け取るように構成された、
    請求項１０に記載のＭＴＪ記憶素子。
  12. 前記第１の参照層は、前記ＭＴＪが書き込みパルスを受け取ることに少なくとも部分的に基づいて、前記第２の領域の前記第２の切り換え可能磁化方向または前記第３の領域の前記第３の切り換え可能磁化方向を切り換えるプロセスを開始するには不十分な量のスピン・トルク電子を前記第１の参照層材料中で生成するように構成され、
    前記第１の参照層で生成されるスピン・トルク電子の前記量は、前記第１の領域の前記第１の切り換え可能磁化方向を切り換えるプロセスを開始するのに十分である、
    請求項１１に記載のＭＴＪ記憶素子。
  13. 前記第１の領域は、前記第１の切り換え可能磁化方向の切り換えが、前記第１のスペーサ材料によってもたらされる前記第１の領域と前記第２の領域との間の前記磁気交換結合に少なくとも部分的に基づいて前記第２の領域の前記第２の切り換え可能磁化方向を切り換える前記プロセスを支援するように構成された、請求項１２に記載のＭＴＪ記憶素子。
  14. 前記第２の参照層は、前記ＭＴＪが書き込みパルスを受け取ることに少なくとも部分的に基づいて、前記第２の領域の前記第２の切り換え可能磁化方向または前記第１の領域の前記第１の切り換え可能磁化方向を切り換えるプロセスを開始するには不十分な量のスピン・トルク電子を前記第２の参照層材料中で生成するように構成され、
    前記第２の参照層で生成されるスピン・トルク電子の前記量は、前記第３の領域の前記第３の切り換え可能磁化方向を切り換えるプロセスを開始するのに十分である、
    請求項１１に記載のＭＴＪ記憶素子。
  15. 前記第３の領域は、前記第３の切り換え可能磁化方向の切り換えが、前記第２のスペーサ材料によってもたらされる前記第３の領域と前記第２の領域との間の前記磁気交換結合に少なくとも部分的に基づいて前記第２の領域の前記第２の切り換え可能磁化方向を切り換える前記プロセスを支援するように構成された、請求項１４に記載のＭＴＪ記憶素子。
  16. 前記第３の材料は、第３の所定の磁気モーメントを備えるように構成され、
    前記第３の所定の磁気モーメントは、前記第２の所定の磁気モーメントよりも低くなるように構成された、
    請求項１０に記載のＭＴＪ記憶素子。
  17. 前記第１の材料は、第１の所定の活性化エネルギーを備えるようにさらに構成され、
    前記第２の材料は、第２の所定の活性化エネルギーを備えるようにさらに構成され、
    前記第３の材料は、第３の所定の活性化エネルギーを備えるようにさらに構成され、
    前記第２の所定の活性化エネルギーは、前記第１の所定の活性化エネルギーおよび前記第３の所定の活性化エネルギーのそれぞれよりも高くなるように構成された、
    請求項１０に記載のＭＴＪ記憶素子。
  18. 磁気トンネル接合（ＭＴＪ）記憶素子を形成する方法であって、
    第１の固定磁化方向を有する第１の参照層を形成することと、
    第１のトンネル障壁を形成することと、
    前記第１のトンネル障壁の前記第１の参照層とは反対の側に複合自由層を形成することと、
    前記複合自由層の前記第１のトンネル障壁とは反対の側に第２のトンネル障壁を形成することと、
    第２の固定磁化方向を有し、前記第２のトンネル障壁の前記自由層とは反対の側にある第２の参照層を形成することと
    を含み、
    前記複合自由層を形成することは、
    第１の切り換え可能磁化方向および第１の所定の磁気モーメントを備えるように構成された第１の材料を含む第１の領域を形成することと、
    第２の切り換え可能磁化方向および第２の所定の磁気モーメントを備えるように構成された第２の材料を含む第２の領域を形成することと、
    前記第１の領域と前記第２の領域との間に第１のスペーサ材料を形成することと、
    前記第１の所定の磁気モーメントを前記第２の所定の磁気モーメントより低くなるように構成することと、
    前記第１のスペーサ材料を前記第１の領域と前記第２の領域との間に磁気交換結合をもたらすように構成することと
    を含む、方法。
  19. 前記複合自由層を形成することは、
    第３の切り換え可能磁化方向および第３の所定の磁気モーメントを備えるように構成された第３の材料を含む第３の領域を形成することと、
    前記第２の領域と前記第３の領域との間に第２のスペーサ材料を形成することと
    をさらに含み、前記第２のスペーサ材料は、前記第２の領域と前記第３の領域との間に磁気交換結合をもたらすように構成される、
    請求項１８に記載の方法。
  20. 前記第３の所定の磁気モーメントを前記第２の所定の磁気モーメントよりも低くなるように構成することをさらに含む、
    請求項１９に記載の方法。
  21. 磁気トンネル接合（ＭＴＪ）記憶素子を動作させる方法であって、
    前記ＭＴＪ記憶素子に所定の振幅を有する書き込みパルスを印加することを含み、
    前記ＭＴＪ記憶素子は、
    第１の固定磁化方向を有する第１の参照層と、
    第１のトンネル障壁と、
    前記第１のトンネル障壁の前記第１の参照層とは反対の側の自由層と、
    前記自由層の前記第１のトンネル障壁とは反対の側の第２のトンネル障壁と、
    第２の固定磁化方向を有する第２の参照層と
    を含み、前記第２の参照層は前記第２のトンネル障壁の前記自由層とは反対の側にあり、
    前記自由層は、
    第１の切り換え可能磁化方向および第１の所定の磁気モーメントを備えるように構成された第１の材料を含む第１の領域と、
    第２の切り換え可能磁化方向および第２の所定の磁気モーメントを備えるように構成された第２の材料を含む第２の領域と、
    前記第１の領域と前記第２の領域との間の第１のスペーサ材料と
    を含み、前記第１の所定の磁気モーメントは前記第２の所定の磁気モーメントより低くなるように構成され、前記第１のスペーサ材料は前記第１の領域と前記第２の領域との間に磁気交換結合をもたらすように構成され、
    前記方法は、
    前記書き込みパルスを受け取ることに少なくとも部分的に基づいて、前記第２の領域の前記第２の切り換え可能磁化方向を切り換えるプロセスを開始するには不十分なスピン・トルク電子を前記第１の参照層材料において生成することと、
    スピン・トルク電子が前記第１の参照層材料中において生成されることに少なくとも部分的に基づいて、前記第１の領域の前記第１の切り換え可能磁化方向を切り換えるプロセスを開始することと
    を含む方法。
  22. スピン・トルク電子が前記第２の参照層材料中で生成されることに少なくとも部分的に基づいて、前記第２の領域の前記第２の切り換え可能磁化方向を切り換えるプロセスを開始することをさらに含み、
    前記第１の領域の前記第１の切り換え可能磁化方向の切り換えは、前記第１のスペーサ材料によってもたらされる前記第１の領域と前記第２の領域との間の前記磁気交換結合に少なくとも部分的に基づいて前記第２の領域の前記第２の切り換え可能磁化方向を切り換える前記プロセスを支援する、請求項２１に記載の方法。
  23. 前記自由層は、
    第３の切り換え可能磁化方向および第３の所定の磁気モーメントを備えるように構成された第３の材料を含む第３の領域と、
    前記第３の領域と前記第２の領域との間の第２のスペーサ材料と
    をさらに含み、前記第３の所定の磁気モーメントは、前記第２の所定の磁気モーメントよりも低くなるように構成され、前記第２のスペーサ材料は、前記第２の領域と前記第３の領域との間に磁気交換結合をもたらすように構成され、
    前記方法は、
    前記書き込みパルスを受け取ることに少なくとも部分的に基づいて、前記第２の領域の前記第２の切り換え可能磁化方向を切り換えるプロセスを開始するには不十分なスピン・トルク電子を前記第２の参照層材料中において生成することと、
    スピン・トルク電子が前記第２の参照層材料中で生成されることに少なくとも部分的に基づいて、前記第３の領域の前記第３の切り換え可能磁化方向を切り換えるプロセスを開始することと
    をさらに含み、
    前記第３の領域の前記第３の切り換え可能磁化方向の切り換えは、前記第２のスペーサ材料によってもたらされる前記第３の領域と前記第２の領域との間の前記磁気交換結合に少なくとも部分的に基づいて前記第２の領域の前記第２の切り換え可能磁化方向を切り換える前記プロセスを支援する、請求項２２に記載の方法。
JP2019565543A 2017-06-07 2018-06-01 磁気交換結合自由層を備えた磁気トンネル接合記憶素子 Active JP7102448B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/616,283 US10332576B2 (en) 2017-06-07 2017-06-07 Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US15/616,283 2017-06-07
PCT/IB2018/053937 WO2018224928A1 (en) 2017-06-07 2018-06-01 Magnetic tunnel junction storage element with magnetic exchange coupled free layer

Publications (2)

Publication Number Publication Date
JP2020524397A JP2020524397A (ja) 2020-08-13
JP7102448B2 true JP7102448B2 (ja) 2022-07-19

Family

ID=64564210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019565543A Active JP7102448B2 (ja) 2017-06-07 2018-06-01 磁気交換結合自由層を備えた磁気トンネル接合記憶素子

Country Status (5)

Country Link
US (3) US10332576B2 (ja)
JP (1) JP7102448B2 (ja)
DE (1) DE112018000915T5 (ja)
GB (1) GB2578039B (ja)
WO (1) WO2018224928A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190304524A1 (en) * 2018-03-30 2019-10-03 Kaan Oguz Spin orbit torque (sot) memory devices with enhanced stability and their methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US10692927B1 (en) * 2019-02-15 2020-06-23 International Business Machines Corporation Double MTJ stack with synthetic anti-ferromagnetic free layer and AlN bottom barrier layer
JP2020155459A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置及びその製造方法
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11031058B2 (en) 2019-09-03 2021-06-08 Western Digital Technologies, Inc. Spin-transfer torque magnetoresistive memory device with a free layer stack including multiple spacers and methods of making the same
US11538856B2 (en) 2020-05-13 2022-12-27 Globalfoundries U.S. Inc. MRAM device and methods of making such an MRAM device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050907A (ja) 2003-07-30 2005-02-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005129801A (ja) 2003-10-24 2005-05-19 Sony Corp 磁気記憶素子及び磁気メモリ
JP2006086476A (ja) 2004-09-17 2006-03-30 Toshiba Corp 磁気記録素子および磁気記録装置

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
JP3576111B2 (ja) * 2001-03-12 2004-10-13 株式会社東芝 磁気抵抗効果素子
US6946712B2 (en) * 2001-11-07 2005-09-20 Kabushiki Kaisha Toshiba Magnetic memory device using SOI substrate
KR100542849B1 (ko) * 2001-11-30 2006-01-20 가부시끼가이샤 도시바 자기 기억 장치, 그 제조 방법 및 자기 기억 장치의 데이터 판독 방법
JP3866567B2 (ja) * 2001-12-13 2007-01-10 株式会社東芝 半導体記憶装置及びその製造方法
TW569442B (en) * 2001-12-18 2004-01-01 Toshiba Corp Magnetic memory device having magnetic shield layer, and manufacturing method thereof
US20040256218A1 (en) * 2002-05-31 2004-12-23 Glass Howard L. Thin films and methods of forming thin films utilizing ECAE-targets
US7196882B2 (en) * 2002-07-23 2007-03-27 Micron Technology, Inc. Magnetic tunnel junction device and its method of fabrication
US6844999B2 (en) * 2002-09-10 2005-01-18 Headway Technologies, Inc. Boron doped CoFe for GMR free layer
US6963098B2 (en) * 2003-06-23 2005-11-08 Nve Corporation Thermally operated switch control memory cell
US7009877B1 (en) * 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7256971B2 (en) * 2004-03-09 2007-08-14 Headway Technologies, Inc. Process and structure to fabricate CPP spin valve heads for ultra-high recording density
US7502248B2 (en) * 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
US7133309B2 (en) * 2005-01-10 2006-11-07 International Business Machines Corporation Method and structure for generating offset fields for use in MRAM devices
JP4575181B2 (ja) * 2005-01-28 2010-11-04 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
JP4373938B2 (ja) * 2005-02-17 2009-11-25 株式会社東芝 磁気ランダムアクセスメモリ
US7205596B2 (en) 2005-04-29 2007-04-17 Infineon Technologies, Ag Adiabatic rotational switching memory element including a ferromagnetic decoupling layer
US7230265B2 (en) * 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US7643332B2 (en) * 2006-06-23 2010-01-05 Infineon Technologies Ag MRAM cell using multiple axes magnetization and method of operation
JP2008130807A (ja) * 2006-11-21 2008-06-05 Toshiba Corp 磁気ランダムアクセスメモリ及びその製造方法
US8300456B2 (en) * 2006-12-06 2012-10-30 Nec Corporation Magnetic random access memory and method of manufacturing the same
US20090218645A1 (en) 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
JP2009099741A (ja) * 2007-10-16 2009-05-07 Fujitsu Ltd 強磁性トンネル接合素子、強磁性トンネル接合素子の製造方法、磁気ヘッド、磁気記憶装置、及び磁気メモリ装置
US7577021B2 (en) * 2007-11-21 2009-08-18 Magic Technologies, Inc. Spin transfer MRAM device with separated CPP assisted writing
JP5586473B2 (ja) * 2007-12-13 2014-09-10 クロッカス・テクノロジー・ソシエテ・アノニム 熱支援書き込み手順を備える磁気メモリ装置と方法
FR2929041B1 (fr) * 2008-03-18 2012-11-30 Crocus Technology Element magnetique a ecriture assistee thermiquement
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US7760542B2 (en) * 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
EP2124228B1 (en) * 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
WO2010087389A1 (ja) * 2009-01-30 2010-08-05 日本電気株式会社 磁気メモリ素子、磁気メモリ
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8558331B2 (en) * 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US8362580B2 (en) * 2009-12-08 2013-01-29 Qualcomm Incorporated Spin-transfer switching magnetic element utilizing a composite free layer comprising a superparamagnetic layer
US8891290B2 (en) 2010-03-17 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing inverted dual magnetic tunneling junction elements
JP5150673B2 (ja) * 2010-03-19 2013-02-20 株式会社東芝 スピンメモリおよびスピントランジスタ
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US9024398B2 (en) 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
US8492860B2 (en) * 2011-02-25 2013-07-23 Avalanche Technology, Inc. Magnetic random access memory with switching assist layer
US8482968B2 (en) * 2010-11-13 2013-07-09 International Business Machines Corporation Non-volatile magnetic tunnel junction transistor
US8427791B2 (en) * 2010-11-23 2013-04-23 HGST Netherlands B.V. Magnetic tunnel junction having a magnetic insertion layer and methods of producing the same
JP5794892B2 (ja) * 2010-11-26 2015-10-14 ルネサスエレクトロニクス株式会社 磁気メモリ
US8742518B2 (en) 2011-03-31 2014-06-03 Seagate Technology Llc Magnetic tunnel junction with free layer having exchange coupled magnetic elements
KR101195041B1 (ko) * 2011-05-12 2012-10-31 고려대학교 산학협력단 자기 공명 세차 현상을 이용한 스핀전달토크 자기 메모리 소자
US8928100B2 (en) 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8698259B2 (en) * 2011-12-20 2014-04-15 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using thermally assisted switching
US8852760B2 (en) 2012-04-17 2014-10-07 Headway Technologies, Inc. Free layer with high thermal stability for magnetic device applications by insertion of a boron dusting layer
US20140037991A1 (en) 2012-07-31 2014-02-06 International Business Machines Corporation Magnetic random access memory with synthetic antiferromagnetic storage layers
US9105830B2 (en) * 2012-08-26 2015-08-11 Samsung Electronics Co., Ltd. Method and system for providing dual magnetic tunneling junctions using spin-orbit interaction-based switching and memories utilizing the dual magnetic tunneling junctions
US9029965B2 (en) 2012-12-03 2015-05-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
KR102099879B1 (ko) * 2013-05-03 2020-04-10 삼성전자 주식회사 자기 소자
KR102054819B1 (ko) * 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN104218035B (zh) 2013-05-31 2017-07-07 华中科技大学 一种磁隧道结单元及自旋电子器件
US20150091110A1 (en) * 2013-09-27 2015-04-02 Charles C. Kuo Perpendicular Spin Transfer Torque Memory (STTM) Device with Coupled Free Magnetic Layers
US9443577B2 (en) * 2014-05-19 2016-09-13 Avalanche Technology, Inc. Voltage-switched magnetic random access memory (MRAM) and method for using the same
US9166143B1 (en) * 2014-06-13 2015-10-20 Avalanche Technology, Inc. Magnetic random access memory with multiple free layers
US9184375B1 (en) * 2014-07-03 2015-11-10 Samsung Electronics Co., Ltd. Magnetic junctions using asymmetric free layers and suitable for use in spin transfer torque memories
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US9825216B2 (en) * 2015-10-16 2017-11-21 Samsung Electronics Co., Ltd. Semiconductor memory device
US10032980B2 (en) * 2016-04-26 2018-07-24 Globalfoundries Singapore Pte. Ltd. Integrated circuits with magnetic tunnel junctions and methods for producing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005050907A (ja) 2003-07-30 2005-02-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP2005129801A (ja) 2003-10-24 2005-05-19 Sony Corp 磁気記憶素子及び磁気メモリ
JP2006086476A (ja) 2004-09-17 2006-03-30 Toshiba Corp 磁気記録素子および磁気記録装置

Also Published As

Publication number Publication date
US10332576B2 (en) 2019-06-25
US20180358065A1 (en) 2018-12-13
GB2578039B (en) 2020-11-18
JP2020524397A (ja) 2020-08-13
US10453509B2 (en) 2019-10-22
US20180358067A1 (en) 2018-12-13
GB2578039A (en) 2020-04-15
GB201918784D0 (en) 2020-02-05
US20190244647A1 (en) 2019-08-08
WO2018224928A1 (en) 2018-12-13
DE112018000915T5 (de) 2019-11-14

Similar Documents

Publication Publication Date Title
JP7102448B2 (ja) 磁気交換結合自由層を備えた磁気トンネル接合記憶素子
US9601174B2 (en) Magnetoelectric device, method for forming a magnetoelectric device, and writing method for a magnetoelectric device
US8456898B2 (en) Magnetic element having perpendicular anisotropy with enhanced efficiency
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
JP6088167B2 (ja) 半金属強磁性体を用いた磁気接合を提供するための方法及びシステム
RU2580378C2 (ru) Записываемый магнитный элемент
TWI530945B (zh) Memory elements and memory devices
JP6244617B2 (ja) 記憶素子、記憶装置、磁気ヘッド
US20190189908A1 (en) Heterostructures for Electric Field Controlled Magnetic Tunnel Junctions
JP2013115413A (ja) 記憶素子、記憶装置
US11031544B2 (en) Memory device with superparamagnetic layer
JP5987613B2 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2007201059A (ja) 磁気素子、磁気記録装置及び書き込み方法
JP2007080952A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
JP2013115400A (ja) 記憶素子、記憶装置
JP2013115319A (ja) 記憶素子、記憶装置
JP2013115399A (ja) 記憶素子、記憶装置
TWI235371B (en) Magnetic random access memory, magnetic cell therein, and associated method therefor
JP7335167B2 (ja) 磁気トンネル接合記憶素子
TWI643367B (zh) 形成磁性裝置的自由層的材料組成、自由層與磁性元件
WO2023145371A1 (ja) 磁気抵抗素子及び磁気メモリ
CN112736195B (zh) 铁电调控人工反铁磁自由层的自旋转移矩磁随机存储器
JP2017212464A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115320A (ja) 記憶素子、記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20220502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220706

R150 Certificate of patent or registration of utility model

Ref document number: 7102448

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150