CN110224062A - 磁性结、提供磁性结的方法以及磁存储器 - Google Patents

磁性结、提供磁性结的方法以及磁存储器 Download PDF

Info

Publication number
CN110224062A
CN110224062A CN201910145057.3A CN201910145057A CN110224062A CN 110224062 A CN110224062 A CN 110224062A CN 201910145057 A CN201910145057 A CN 201910145057A CN 110224062 A CN110224062 A CN 110224062A
Authority
CN
China
Prior art keywords
layer
barrier layer
magnetic
manufacture
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910145057.3A
Other languages
English (en)
Inventor
D.郑
D.阿帕尔科夫
V.尼基廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110224062A publication Critical patent/CN110224062A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

描述了磁性结、使用该磁性结的磁存储器和提供该磁性结的方法。该磁性结包括第一参考层、具有第一厚度的主势垒层、自由层、设计制造的辅助势垒层和第二参考层。当写入电流穿过磁性结时，自由层在稳定的磁性状态之间可切换。主势垒层在第一参考层与自由层之间。辅助势垒层在自由层与第二参考层之间。设计制造的辅助势垒层具有电阻、小于第一厚度的第二厚度、以及拥有比所述电阻小的减小的电阻的多个区域。自由层和参考层每个具有垂直磁各向异性能和小于所述垂直磁各向异性能的面外退磁能。

Description

磁性结、提供磁性结的方法以及磁存储器
技术领域
本公开涉及磁性结、使用该磁性结的存储器以及提供该磁性结的方法。
背景技术
磁存储器，特别是磁随机存取存储器(MRAM)由于其在操作期间的高读/写速度、优异的耐久性、非易失性和低功耗的潜力而引起了越来越多的关注。MRAM能利用磁性材料作为信息记录介质来存储信息。一种类型的MRAM是自旋转移矩磁随机存取存储器(STT-MRAM)。STT-MRAM利用磁性结，磁性结通过被驱动经过该磁性结的电流而被至少部分地写入。被驱动经过磁性结的自旋极化电流在磁性结中对磁矩施加自旋转矩。结果，具有响应于自旋转矩的磁矩的层(们)可以切换到期望的状态。
例如，传统的双磁隧道结(DMTJ)可以用在传统的STT-MRAM中。传统的DMTJ通常位于衬底上。DMTJ使用籽晶层(们)，可以包括盖层并且可以包括反铁磁(AFM)层以固定参考层的磁化。传统的DMTJ包括第一参考层、第一(主)隧道势垒层、自由层、第二(辅助)隧道势垒层和第二参考层。主隧道势垒层在第一参考层与自由层之间。辅助隧道势垒层在第二参考层与自由层之间。辅助隧道势垒层通常比主隧道势垒层薄。DMTJ之下的底接触和DMTJ上的顶接触可以用于在电流垂直于平面(CPP)方向上经由MTJ驱动电流。参考层和自由层是磁性的。参考层的磁化被固定或钉扎在特定方向上。自由层具有可变的磁化。自由层和参考层可以是单层或者包括多层。
为了切换自由层的磁化，在CPP方向上驱动电流。当沿一个方向在顶接触与底接触之间驱动足够的电流时，自由层的磁化可以切换为平行于第一参考层的磁化。当沿相反方向驱动足够的电流时，自由层的磁化可以切换为反平行于第一参考层的磁化。磁配置的差异对应于不同的磁阻，因而对应于传统MTJ的不同逻辑状态(例如逻辑“0”和逻辑“1”)。为了减小切换电流，参考层的磁化处于双状态。换言之，参考层的磁矩是反平行的。然而，双状态导致减小的隧道磁阻。
由于其用于各种应用的潜力，对磁存储器的研究正在进行。例如，期望低切换电流和高信号。因此，需要可改善基于自旋转移矩的存储器和使用此类存储器的电子器件的性能的方法和系统。这里描述的方法和系统解决了这样的需要。
发明内容
描述了磁性结、使用该磁性结的存储器和提供该磁性结的方法。该磁性结包括第一参考层、具有第一厚度的主势垒层、自由层、设计制造的(engineered)辅助势垒层和第二参考层。当写入电流穿过磁性结时，自由层在稳定的磁性状态之间可切换。主势垒层在第一参考层与自由层之间。设计制造的辅助势垒层在自由层与第二参考层之间。设计制造的辅助势垒层具有电阻、小于第一厚度的第二厚度、以及拥有比所述电阻小的减小的电阻的多个区域。自由层、第一参考层和第二参考层每个具有垂直磁各向异性能和面外退磁能。面外退磁能小于垂直磁各向异性能。
磁性结可以具有改善的写入和/或读取特性。结果，性能可以得到改善。
附图说明
图1A-1B描绘了可用在磁存储器中、使用自旋转移矩可编程并包括设计制造的辅助势垒层的双磁性结的示例性实施方式。
图2描绘了可用在磁存储器中、使用自旋转移矩可编程并包括设计制造的辅助势垒层的另一磁性结的一示例性实施方式。
图3描绘了可用在磁存储器中、使用自旋转移矩可编程并包括设计制造的辅助势垒层的另一磁性结的示例性实施方式。
图4描绘了可用在磁存储器中、使用自旋转移矩可编程并包括设计制造的辅助势垒层的另一磁性结的示例性实施方式。
图5描绘了利用存储单元(们)的存储元件(们)中的磁性结的存储器的一示例性实施方式。
图6是描绘提供磁性结的方法的一示例性实施方式的流程图，该磁性结可用在磁存储器中、使用自旋转移矩可编程并包括设计制造的辅助势垒层。
图7是描绘提供设计制造的辅助势垒层的一个实施方式的方法的一示例性实施方式的流程图。
图8是描绘提供设计制造的辅助势垒层的一个实施方式的方法的另一示例性实施方式的流程图。
图9是描绘提供设计制造的辅助势垒层的一个实施方式的方法的另一示例性实施方式的流程图。
具体实施方式
示例性实施方式涉及可用于诸如磁存储器的磁性器件的磁性结、以及使用这种磁性结的设备。磁存储器可以包括自旋转移矩磁随机存取存储器(STT-MRAM)，并且可以用在采用非易失性存储器的电子设备中。这种电子设备包括但不限于蜂窝电话、智能电话、平板电脑、膝上型计算机以及其它便携式和非便携式计算设备。以下描述被给出以使本领域普通技术人员能够制造并使用本发明，并且在专利申请及其要求的背景下被提供。对示例性实施方式的各种修改以及这里描述的一般原理和特征将容易地明显。示例性实施方式主要在以特定实现方式提供的特定方法和系统方面进行描述。然而，这些方法和系统将在其它实现方式中有效地操作。诸如“示例性实施方式”、“一个实施方式”和“另一实施方式”的短语可以指相同或不同的实施方式以及多个实施方式。实施方式将关于具有某些部件的系统和/或设备来描述。然而，这些系统和/或设备可以包括比示出的部件更多或更少的部件，并且可以进行部件的布置和类型上的变化而不背离本发明的范围。示例性实施方式还将在具有某些步骤的特定方法的背景下进行描述。然而，该方法和系统对于具有不同和/或额外的步骤以及按照不与示例性实施方式相矛盾的不同次序的步骤的其它方法有效地操作。因此，本发明不旨在限于示出的实施方式，而是将符合与这里所述的原理和特征一致的最宽范围。
描述了磁性结、使用该磁性结的存储器和提供该磁性结的方法。该磁性结包括第一参考层、具有第一厚度的主势垒层、自由层、设计制造的辅助势垒层和第二参考层。当写入电流穿过磁性结时，自由层在稳定的磁性状态之间可切换。主势垒层在第一参考层与自由层之间。设计制造的辅助势垒层在自由层与第二参考层之间。设计制造的辅助势垒层具有一电阻、小于第一厚度的第二厚度、以及拥有比所述电阻小的减小的电阻的多个区域。例如，设计制造的辅助势垒层可以具有拥有减小的(和/或零)厚度的区域、更高导电的掺杂区域和更高导电的混合区域中的一个或更多个。自由层、第一参考层和第二参考层每个具有垂直磁各向异性能和面外退磁能。该面外退磁能小于该垂直磁各向异性能。
示例性实施方式在特定方法、具有某些部件的磁性结和磁存储器的背景下被描述。本领域普通技术人员将容易认识到，本发明与具有其它和/或额外部件和/或不与本发明相矛盾的其它特征的磁性结和磁存储器的使用一致。方法和系统还在对自旋转移现象、磁各向异性和其它物理现象的当前理解的背景下被描述。因此，本领域普通技术人员将容易认识到，对该方法和系统的行为的理论解释基于对自旋转移、磁各向异性和其它物理现象的这种当前理解而作出。然而，这里描述的方法和系统不依赖于特定的物理解释。本领域普通技术人员还将容易认识到，方法和系统在与衬底具有特定关系的结构的背景下被描述。本领域普通技术人员将容易认识到，该方法和系统与其它结构一致。此外，方法和系统在某些层为合成和/或简单的背景下被描述。然而，本领域普通技术人员将容易认识到，这些层可具有其它结构。而且，方法和系统在具有特定层的磁性结和/或子结构的背景下被描述。本领域普通技术人员将容易认识到，也可使用具有不与该方法和系统相矛盾的额外和/或不同层的磁性结和/或子结构。此外，某些部件被描述为是磁性的、铁磁性的和亚铁磁性的。当在此使用时，术语磁性可包括铁磁性、亚铁磁性或类似结构。因此，当在此使用时，术语“磁性”或“铁磁性”包括但不限于铁磁体和亚铁磁体。当在此使用时，“面内”基本上在磁性结的一个或更多个层的平面内或平行于磁性结的一个或更多个层的平面。相反，“垂直”和“垂直于平面”对应于与磁性结的一个或更多个层基本垂直的方向。方法和系统也在某些合金的背景下被描述。除非另有说明，否则如果未提及合金的特定浓度，则可以使用不与该方法和系统相矛盾的任何化学计量。
图1A和图1B描绘了分别可用在磁存储器中、使用自旋转移矩可编程的双磁性结100和双磁性结100'的示例性实施方式。为清楚起见，图1A-1B未按比例绘制，并且可能未示出所有部件。磁性结100和/或100'可以用在诸如自旋转移矩磁随机存取存储器(STT-MRAM)的磁性器件中，因此可以用在各种电子设备中。
参照图1A，磁性结100可以包括具有磁矩111的第一参考(或钉扎)层110、主势垒层120、自由层130、设计制造的辅助势垒层140、以及具有磁矩151的第二参考(或钉扎)层150。还示出了可选的籽晶层(们)102和盖层(们)104。其上形成磁性结100的衬底101位于籽晶层下方并且为清楚起见而被示出。底接触和顶接触未被示出，但可以被形成。可以存在诸如耦合层和反铁磁(AFM)或其它层的其它层和/或其它层。还可以包括极化增强层(们)(PEL(们))。例如，PEL(们)可以分别位于参考层(们)110和/或150与势垒层120和/或140之间。然而，为简单起见，未示出这些层。如可从图1A中看出，双磁性结100使其第一参考层110和主势垒层120最靠近衬底101。在其它实施方式中，层110、120、130、140和150的顺序可以不同。
自由层130可以具有高垂直磁各向异性(PMA)。因此，自由层130具有比自由层面外退磁能大的PMA能。因此，磁矩131是垂直于平面稳定的。如可从双头箭头推断出，当指向图1A中的页面顶部时并且当指向页面底部时，自由层磁矩131可以是稳定的。在备选实施方式中，磁矩131可以是面内稳定的。自由层130被描绘成单层。然而，在其它实施方式中，自由层130可以是多层。自由层130可以是包括与一个或更多个非磁性层交错并夹着一个或更多个非磁性层的多个铁磁层的合成反铁磁体(SAF)。例如，自由层130可以包括由诸如Ru层的非磁性层隔开的两个铁磁层。可以选择Ru层的厚度，使得铁磁层经由鲁德曼-基特尔-胜谷-吉田(RKKY)耦合而反铁磁耦合。或者，可以选择非磁性层厚度用于铁磁耦合。在其它实施方式中，自由层130可以是一些其它多层和/或可以具有以其它方式耦合的层(们)。在一些实施方式中，自由层130可以包括Fe层、(CoFe)1-yBy层和/或(CoFeNi)1-yBy层，或者由Fe层、(CoFe)1-yBy层和/或(CoFeNi)1-yBy层构成，其中0≤y<1。在其它实施方式中，自由层130可以由(CoFe)1-yBy层和Fe层构成，其中0≤y<1。在其它实施方式中可以使用另外或额外的合金和/或多层。
自由层130具有可变磁矩131，因此可用于存储数据。磁性结100还被配置为，当写入电流穿过磁性结100时，允许自由层磁矩131在稳定的磁性状态之间切换。因此，当写入电流在电流垂直于平面(CPP)方向上被驱动经过磁性结100时，自由层130利用自旋转移矩可切换。取决于朝向图1A中的页面顶部或底部的写入电流的方向，自由层130可以被编程为不同的状态。通过将读出电流驱动经过磁性结100，自由层130的磁矩131的方向可以被读取。这样的读取电流小于写入电流并且不足以切换磁矩的方向。
主势垒层120可以是隧道势垒层。例如，主势垒层120可以是具有(100)取向的晶体MgO隧道势垒。这样的主势垒层120不仅可以增强磁性结100的隧道磁阻(TMR)，还可以增大自由层130的PMA。晶体MgO隧道势垒层120可以具有至少8埃且不大于15埃的厚度。例如，晶体MgO隧道势垒层120可以标称至少为9埃且不大于13埃厚。然而，其它厚度是可能的和/或其它材料是可能的。例如，主势垒层120可以包括以下中的一种或更多种或者由以下中的一种或更多种构成：MgO、镁铝氧化物(MgAlOx，其中Ox表示氧化物的变化的化学计量)、镁钛氧化物(MgTiOx，其中Ox表示氧化物的变化的化学计量)、镁铁氧化物(MgFeOx，其中Ox表示氧化物的变化的化学计量)和/或其它氧化物或材料。在一些实施方式中，为主势垒层120选择的氧化物允许主势垒层120用作自旋过滤器。主势垒层120也可以被认为用作用于自由层130的籽晶层。在一备选实施方式中，主势垒层120可以具有包括但不限于是导电层的另一结构。
参考层110和150可以每个具有比面外退磁能大的PMA能。因此，磁矩111和151垂直于平面是稳定的。参考层110和150每个被示出为单层。然而，在其它实施方式中，参考层110和150中的一个或两个可以是多层。例如，参考层(们)110和/或150可以是如上所述的SAF。在其它实施方式中，可以使用其它多层。参考层110和/或150可以包括Co-Pt层和/或Co-Ir层。例如，参考层110和/或150可以是或者包括Co/Pt多层。在这样的多层中，可以使用Co/Pt双层的一次或更多次重复([Co/Pt]n，其中n≥1)。在一些实施方式中，参考层110和/或150可以是或者包括Co/Ir多层。这样的多层具有Co/Ir双层的一次或更多次重复([Co/Ir]n，其中n≥1)。在一些实施方式中，可以使用具有其它结构和/或使用其它材料的其它参考层(们)。可选的钉扎层(们)(未示出)可以用于固定参考层110和/或150的磁化。在一些实施方式中，可选的钉扎层可以是AFM层或多层，其通过交换偏置相互作用钉扎磁化(们)。然而，在其它实施方式中，可以省略可选的钉扎层或者可以使用其它结构。在所示的实施方式中，参考层110和150的磁矩111和151分别被参考层110和150的磁各向异性钉扎。
如可从图1A中看出，参考层110和150处于双状态。换言之，磁矩111和151反平行排列。这样的配置允许来自两个层110和150的自旋转移矩促进自由层130的切换。因此，可以实现切换电流和/或时间的减少。
图1A中还示出了设计制造的辅助势垒层140。设计制造的辅助势垒层140通常是非磁性的。设计制造的辅助势垒层140可以是隧道势垒层。例如，设计制造的辅助势垒层140可以包括具有(100)取向的晶体MgO隧道或由具有(100)取向的晶体MgO隧道构成。这样的辅助势垒层140增大了自由层130和/或第二参考层150的PMA。设计制造的辅助势垒层140可以包括以下中的一种或更多种或者由以下中的一种或更多种构成：MgO、MgAlOx、MgTiOx、MgFeOx和/或其它氧化物或材料。在一些实施方式中，为设计制造的辅助势垒层140选择的氧化物允许设计制造的辅助势垒层140用作自旋过滤器。设计制造的辅助势垒层140也可以被认为用作用于自由层130的盖层或用于第二参考层150的籽晶层。
设计制造的辅助势垒层140具有电阻和第二厚度t2。主势垒层具有第一厚度t1。辅助势垒层140的厚度小于主势垒层120的厚度(t2<t1)。在一些实施方式中，辅助势垒层140具有至少5埃且不大于8埃的厚度。然而，其它厚度是可能的。此外，设计制造的辅助势垒层140具有图1A中的虚线所示的区域142。为清楚起见，仅标记了区域142中的一个。每个区域142具有减小的电阻。因此，每个区域142的电阻小于辅助势垒层140的电阻。辅助势垒层140的所述电阻可以是以下中的一个或更多个：辅助势垒层140在区域142外部的剩余部分的电阻、辅助势垒层140的平均电阻或辅助势垒层140的最大电阻。
区域142的电阻的减小可以以多种方式中的一种或更多种来实现。在一些实施方式中，区域142可以具有减小的厚度。例如，辅助势垒层140可以变薄和/或在区域142中包括孔(针孔)。在一些实施方式中，设计制造的辅助势垒层140可以掺杂有更多的导电(例如金属性)掺杂剂。例如，设计制造的辅助势垒层140可以包括不大于5原子百分比的一种或更多种金属性掺杂剂。掺杂剂(们)可以包括Fe、Ni、Cr、Ti和Mg中的至少一种。区域142可以是富含掺杂剂的。设计制造的辅助势垒层140的其余部分可以基本上是上述氧化物(们)。在一些实施方式中，设计制造的辅助势垒层140可以包括与至少一种导体混合的绝缘体，诸如上述氧化物中的一种或更多种。导体可以是金属性的。例如，导体可以包括Fe、Ni、Cr、Ti和Mg中的一种或更多种。区域142可以富含导体(们)。可以组合用于减小的电阻区域142的这些机制中的两种或更多种和/或可以使用其它配置。
由于存在具有减小的电阻的区域142，因此设计制造的辅助势垒层140具有比在没有区域142的情况下的电阻面积积(RA)小的RA。例如，如果区域142是较薄的区域或针孔，则这些区域具有比周围的绝缘体更高的电导率/更低的电阻率。因此，这样的辅助势垒层140的RA将小于具有相同的恒定厚度(没有减薄区域/针孔)且使用相同绝缘体形成的势垒层的RA。例如，在一些实施方式中，对于辅助势垒层140，RA可以为大约至少0.1并且不大于1。然而，RA的其它值是可能的。
由于减小的RA，设计制造的辅助势垒层140可以改善磁性结100的隧道磁阻(TMR)。隧道磁阻是除以电阻的状态之间的电阻的变化(ΔR/R)。参考层110和150处于双状态。因此，在CPP方向上驱动的电流将具有跨越主势垒层120的高电阻(例如，自由层磁矩131和参考层磁矩111反平行)和跨越辅助势垒层140的低电阻(例如，自由层磁矩131和参考层磁矩151平行)，反之亦然。如果势垒层120和140的RA相同，则对于在垂直于平面的一个方向上驱动的电流的磁阻与对于在相反方向上驱动的电流的磁阻相同。因此，TMR减小到零或接近零。因为辅助势垒层140比主势垒层120薄，所以减少了辅助势垒层140对TMR的贡献。换言之，跨越辅助势垒层140的相反的TMR被减小，因为跨越辅助势垒层的电阻被减小。因此，对于在相反方向上驱动的电流的电阻差异更大。区域142进一步减小了辅助势垒层140的电阻，并因此减少了辅助势垒层140对TMR的贡献。因此，增大了在相反方向上被驱动经过磁性结100的电流之间的电阻的差异。因此，增大了TMR。在一些实施方式中，TMR增大至少百分之三十。在一些实施方式中，TMR增大至少百分之五十。在一些实施方式中，对于磁性结的TMR可以是至少百分之六十且不大于百分之一百五。然而，TMR的其它值是可能的并且(特别是更高的值)是期望的。
具有设计制造的辅助势垒层140的磁性结100可以具有改善的读取和/或写入性能。因为参考层110和150处于双状态(磁矩111和151在彼此相反方向上)，所以自由层130能在较低电流下使用自旋转移矩被写入。此外，为主势垒层120和设计制造的辅助势垒层140选择的材料可以提供自旋过滤，保持穿过层120和140的自旋转矩。设计制造的辅助势垒层140的电阻和RA可以通过区域142的存在而减小。此外，区域142和辅助势垒层140可以保持穿过势垒层的自旋转矩。因此，磁性结100的RA可以被减小而基本上不会对使用自旋转移矩进行写入产生不利影响。因此，磁性结100可以具有改善的写入性能。辅助势垒层140的更低的RA可以提高磁性结100的TMR。因此，可以改善磁性结100的读取特性而基本上不会对写入特性产生不利影响。
图1B描绘了磁性结100'。为清楚起见，图1B未按比例绘制，并且未示出所有部件。磁性结100'类似于磁性结100。因此，类似的部件具有类似的标记。磁性结100'包括分别与第一参考层110、主势垒层120、自由层130、设计制造的辅助势垒层140和第二参考层150类似的第一参考层110'、主势垒层120'、自由层130'、设计制造的辅助势垒层140'和第二参考层150'。可选的籽晶层102和盖层104以及衬底101也被示出。
用于磁性结100'中的层110'、120'、130'、140'和150'的结构、功能和材料(们)分别类似于磁性结100中的层110、120、130、140和150的结构、功能和材料(们)。例如，设计制造的辅助势垒层140'具有较低电阻的区域142，具有比主势垒层120'低的电阻并且比主势垒层120'薄。然而，层110'、120'、130'、140'和150'与衬底的关系已被颠倒。因此，磁性结100'仍然是双磁性结，但具有比主势垒层120'更靠近衬底101的辅助势垒层140'。
磁性结100'共享磁性结100的益处。磁性结100'可以具有改善的读取和/或写入性能。因为参考层110'和150'处于双状态(磁矩111'和151'在彼此相反的方向上)，所以自由层130'的磁矩131'能在更低电流下使用自旋转移矩来写入。设计制造的辅助势垒层140'的电阻和RA可以通过区域142的存在而减小。这可以提高TMR，并因此改善读取性能。此外，区域142和辅助势垒层140'可以保持跨过势垒层的自旋转矩。因此，可以减小磁性结100'的RA而基本上不会对使用自旋转移矩的写入产生不利影响。因此，磁性结100'可以具有改善的写入性能。
图2描绘了在诸如磁存储器的磁性器件中使用自旋转移矩可编程的双磁性结100A的另一示例性实施方式。为清楚起见，图2未按比例绘制，并且未示出所有部件。磁性结100A类似于磁性结100和/或100'。因此，类似的部件具有类似的标记。
磁性结100A是双磁性结，其包括分别与图1A-1B中的第一参考层110/110'、主势垒层120/120'、自由层130/130'、设计制造的辅助势垒层140/140'和第二参考层150/150'类似的第一参考层110、主势垒层120、自由层130、设计制造的势垒层140A和第二参考层150。可选的籽晶层102和盖层104以及衬底101也被示出。在示出的实施方式中，主势垒层120比设计制造的辅助势垒层140A更靠近衬底101。在另一实施方式中，层110、120、130、140A和150相对于衬底101的顺序可以被颠倒(或者层120和140A调换)。用于磁性结100A中的第一参考层110、主势垒层120、自由层130、设计制造的辅助势垒层140A和第二参考层150的结构、功能和材料(们)分别与用于磁性结100和/或100'中的第一参考层110/110'、主势垒层120/120'、自由层130/130'、设计制造的辅助势垒层140/140'和第二参考层150/150'的结构、功能和材料(们)类似。
设计制造的辅助势垒层140A包括区域142A。在图2所示的实施方式中，区域142A是辅助势垒层140A中的孔或针孔。结果，可以认为辅助势垒层140A的厚度变化。由于针孔142A的存在，可以减小辅助势垒层140A的RA和电阻。然而，尽管存在针孔142A，但是可以基本上保持辅助势垒层140A的自旋过滤器效果。
磁性结100A可以共享磁性结100和/或100'的益处。特别是，磁性结100A可以具有改善的读取和/或写入性能。因为参考层110和150处于双状态，所以可以使用更低的写入电流。设计制造的辅助势垒层140的电阻和RA可以通过针孔142A的存在而减小。这可以提高TMR，并因此改善读取性能。此外，针孔142A和辅助势垒层140A可以保持跨过势垒层的自旋转矩。因此，可以减小磁性结100A的RA而基本上不会对使用自旋转移矩的写入产生不利影响。因此，磁性结100A还可以具有改善的写入性能。
图3描绘了在诸如磁存储器的磁性器件中使用自旋转移矩可编程的双磁性结100B的另一示例性实施方式。为清楚起见，图3未按比例绘制，并且未示出所有部件。磁性结100B类似于磁性结100、100'和/或100A。因此，类似的部件具有类似的标记。
磁性结100B是双磁性结，其包括分别与第一参考层110/110'、主势垒层120/120'、自由层130/130'、设计制造的辅助势垒层140/140'/140A和第二参考层150/150'类似的第一参考层110、主势垒层120、自由层130、设计制造的势垒层140B和第二参考层150。可选的籽晶层102和盖层104以及衬底101也被示出。在示出的实施方式中，主势垒层120比设计制造的辅助势垒层140B更靠近衬底101。在另一实施方式中，层110、120、130、140B和150相对于衬底101的顺序可以被颠倒(或者层120和140B被调换)。用于磁性结100B中的第一参考层110、主势垒层120、自由层130、设计制造的辅助势垒层140B和第二参考层150的结构、功能和材料(们)分别与用于磁性结100、100'和/或100A中的第一参考层110/110'、主势垒层120/120'、自由层130/130'、设计制造的辅助势垒层140/140'/140A和第二参考层150/150'的结构、功能和材料(们)类似。
设计制造的辅助势垒层140B包括区域142B1、142B2、142B3和142B4(统称为142B)。在图3所示的实施方式中，区域142B是辅助势垒层140B的厚度变化(减小)的区域。区域142B3是贯穿设计制造的辅助势垒层140B的针孔。因此，在针孔142B3处，辅助势垒层140B的厚度为零。区域142B1和142B4分别是辅助势垒层140B在底部和顶部变薄之处。区域142B2是辅助势垒层140B中的空隙。由于区域142B的存在，可以减小辅助势垒层140B的RA和电阻。然而，尽管存在减薄区域142B，但是可以基本上保持辅助势垒层140B的自旋过滤器效果。
磁性结100B可以共享磁性结100、100'和/或100A的益处。磁性结100B可以具有改善的读取和/或写入性能。因为参考层110和150处于双状态，所以可以使用更低的写入电流。设计制造的辅助势垒层140的电阻和RA可以通过区域142B的存在而减小。这可以提高TMR，并因此改善读取性能。此外，区域142B和辅助势垒层140B可以保持跨过势垒层的自旋转矩。因此，可以减小磁性结100B的RA而基本上不会对使用自旋转移矩的写入产生不利影响。因此，磁性结100B还可以具有改善的写入性能。
图4描绘了在诸如磁存储器的磁性器件中使用自旋转移矩可编程的双磁性结100C的另一示例性实施方式。为清楚起见，图4未按比例绘制，并且未示出所有部件。磁性结100C类似于磁性结100、100'、100A和/或100B。因此，类似的部件具有类似的标记。
磁性结100C是双磁性结，其包括分别与第一参考层110/110'、主势垒层120/120'、自由层130/130'、设计制造的辅助势垒层140/140'/140A/140B和第二参考层150/150'类似的第一参考层110、主势垒层120、自由层130、设计制造的势垒层140C和第二参考层150。可选的籽晶层102和盖层104以及衬底101也被示出。在示出的实施方式中，主势垒层120比设计制造的辅助势垒层140C更靠近衬底101。在另一实施方式中，层110、120、130、140C和150相对于衬底101的顺序可以被颠倒(或者层120和140C被调换)。用于磁性结100C中的第一参考层110、主势垒层120、自由层130、设计制造的辅助势垒层140C和第二参考层150的结构、功能和材料(们)分别与用于第一参考层110/110'、主势垒层120/120'、自由层130/130'、设计制造的辅助势垒层140/140'/140A/140B和第二参考层150/150'的结构、功能和材料(们)类似。
设计制造的辅助势垒层140C包括区域142C1、142C2、142C3和142C4(统称为142C)。区域142C是辅助势垒层140C中成分变化的区域。在区域142C中，设计制造的辅助势垒层140C可以富含金属和/或其它导电材料。例如，设计制造的辅助势垒层140C可以是由金属或其它合适的导体掺杂的诸如上述绝缘体的绝缘体。在一些实施方式中，设计制造的辅助势垒层140C包括不超过五原子百分比的掺杂剂(们)，所述掺杂剂(们)包括但不限于Fe、Ni、Cr、Ti和Mg中的至少一种。在这样的实施方式中，区域142C可以富含掺杂剂。在另一实施方式中，设计制造的辅助势垒层140C可以是绝缘体与金属或其它合适的导体的混合物。例如，绝缘体可以包括与诸如Fe、Ni、Cr和/或Mg的金属混合的上述绝缘体(例如MgO、MgAlOx、MgFeOx、MgTiOx)中的一种或更多种。氧化物和金属可以是部分或基本上完全不混溶的。因此，区域142C是混合物的富金属区域。由于区域142C的存在，可以减小辅助势垒层140C的RA和电阻。然而，可以基本上保持辅助势垒层140C的自旋过滤器效果。
磁性结100C可以共享磁性结100、100'、100A和/或100B的益处。磁性结100C可以具有改善的读取和/或写入性能。因为参考层110和150处于双状态，所以可以使用更低的写入电流。设计制造的辅助势垒层140C的电阻和RA可以通过区域142C的存在而减小。这可以提高TMR，并因此改善读取性能。此外，区域142C和辅助势垒层140C可以保持跨过势垒层的自旋转矩。因此，可以减小磁性结100C的RA而基本上不会对使用自旋转移矩的写入产生不利影响。因此，磁性结100C还可以具有改善的写入性能。
图5描绘了可使用磁性结100、100'、100A、100B、100C和/或其它磁性结中的一个或更多个的存储器200的一示例性实施方式。磁存储器200包括读/写列选择驱动器202和206以及字线选择驱动器204。注意，可以提供其它和/或不同的部件。存储器200的存储区域包括磁存储单元210。磁存储器200还可以包括与磁存储单元联接的字线205和位线203。每个磁存储单元包括至少一个磁性结212和至少一个选择器件214。在一些实施方式中，选择器件214是晶体管。磁性结212可以是100、100'、100A、100B、100C和/或其它类似磁性结(们)中的一个。尽管每个单元210示出了一个磁性结212，但是在其它实施方式中，每个单元可以提供另外数量的磁性结212。因为磁存储器200包括磁性结100、100'、100A、100B、100C和/或类似磁性结中的一个或更多个，所以磁存储器200可以享受上述益处。
已经关于磁性结100、100'、100A、100B和100C以及磁存储器200描述了各种特征。本领域普通技术人员将认识到，这些特征可以以未示出的且不与这里描述的设备和方法相矛盾的方式(们)进行组合。因此，不需要明确地描绘根据这里描述的方法、系统和设备的磁性结。
图6描绘了制造磁性结的方法300的一示例性实施方式，该磁性结可用于诸如自旋转移矩随机存取存储器(STT-RAM)的磁性器件中，并因此可用于各种电子设备中。为简单起见，一些步骤可以被省略，以另一顺序执行和/或组合。此外，方法300可以在已经执行了形成磁存储器的其它步骤之后开始。方法300还在形成单个磁性结的背景下被描述。然而，多个磁性结可以基本上同时被形成。方法300还在磁性结100的背景下被描述。然而，可以形成诸如磁性结(们)100'、100A、100B、100C和/或类似磁性结的另一磁性结。
第一参考层110经由步骤302被提供。第一参考层110是磁性的并且可以使其磁化在磁性结的至少一部分操作期间沿特定方向钉钆或固定。在步骤302中形成的参考层可以是单层或多层。在步骤302中形成的参考层可以具有超过面外退磁能的垂直磁各向异性能。因此，第一参考层110可以使其磁矩垂直于平面取向。例如，步骤302可以包括提供Co/Pt多层、Co/Ir多层或这两种多层。
步骤302可以包括在籽晶层(们)102上沉积参考层。可以为了各种目的选择籽晶层(们)102，包括但不限于参考层的期望的晶体结构、磁各向异性和/或参考层的其它磁特性。例如，参考层可以提供在诸如促进参考层中的垂直磁各向异性的(100)晶体MgO层的籽晶层上。
主势垒层120经由步骤304被提供。在一些实施方式中，晶体MgO隧道势垒层可以被形成。在一些实施方式中，代替MgO或除MgO之外，可以使用MgAlOx、MgTiOx、MgFeOx。步骤304可以包括沉积形成隧道势垒层的MgO。在一些实施方式中，步骤304可以包括使用例如射频(RF)溅射来沉积MgO。金属性Mg可以被沉积，然后在步骤306中被氧化以提供Mg的天然氧化物。MgO势垒层/非磁性间隔物层也可以以另一方式形成。步骤306可以包括对磁性结的已经形成为提供具有(100)取向的晶体MgO隧道势垒的部分进行退火，用于磁性结的TMR。
自由层130经由步骤306被提供。步骤306包括沉积用于自由层130的材料(们)。可以期望在步骤306中提供的自由层130具有超过其退磁能的垂直磁各向异性能。因此，自由层的磁矩可以是面外(包括垂直于平面)稳定的。在步骤306中提供的自由层130还被配置为当写入电流穿过磁性结时在稳定的磁性状态之间切换。因此，自由层130利用自旋转移矩可切换。在步骤306中提供的自由层130在操作温度下也是磁稳定且热稳定的。
设计制造的辅助势垒层140经由步骤308被提供。步骤308可以类似于步骤304。然而，辅助势垒层140的厚度(t2)小于主势垒层120的厚度(t1)。此外，步骤308包括形成较低电阻区域142。因此，区域142可以具有减小的厚度。在一些实施方式中，如果形成针孔，则零厚度可以是可能的。在其它实施方式中，整个辅助势垒层140的厚度非零。步骤308可以包括形成更高金属性浓度的区域。因此，具有更高电导率/更低电阻率的区域142可以在步骤308中形成。
第二参考层150经由步骤310被提供。步骤310可以类似于步骤302。器件的制造可以经由步骤312来完成。例如，盖层(们)104可以被沉积，并且例如通过在已沉积的层上提供掩模并对所述层的暴露部分进行离子铣削(ion milling)，磁性结的边缘可以被限定。注意，虽然层如提供地被描述，但是在一些实施方式中，步骤302、304、306、308和310包括在磁性结堆叠中提供层。结的边缘可以在已经沉积了磁性结中的所有层之后被限定。还可以为其中使用磁性结的器件形成额外结构，诸如接触和导电线。然后可以完成磁性结的制造。
虽然按特定顺序进行了描述，但是方法300的步骤可以按另一顺序来执行。例如，步骤304和308可以被调换。在其它实施方式中，可以按以下顺序执行步骤：310、308、306、304、302和312。因此，可以形成磁性结100、100'、100A、100B、100C和/或类似磁性结。
使用方法300，可以提供尽管使用高温退火但仍具有改善的性能的磁性结。因此，方法300可以允许制造具有设计制造的辅助势垒层140、140'、140A、140B、140C和/或类似层的双磁性结。
图7是描绘提供可用在磁性器件中的磁性结的一部分的方法320的一示例性实施方式的流程图。更具体地，方法320用于形成辅助势垒层。为简单起见，一些步骤可以被省略，按另一顺序执行，包括子步骤和/或被组合。虽然在单个磁性结方面进行了描述，但是可以制造多个磁性结。为简单起见，方法320在磁性结100A的背景下被描述。然而，方法320可以用于磁性结100、100'、100B、100C和/或类似磁性结中的任一个。
用于具有变化的厚度的设计制造的辅助势垒层140A的沉积条件经由步骤322被设定。例如，可以调节沉积温度、压力和其它条件，使得针孔142A被形成。然后，辅助势垒层140A使用所述沉积条件经由步骤324被沉积。可以重复步骤322和324以根据需要调节沉积条件。此外，进行步骤324，使得薄层140A被提供。在一些实施方式中，步骤324中仅形成层140A的减薄区域。在另外的实施方式中，形成减薄区域和针孔。在另外的实施方式中，可以仅形成针孔。在一些实施方式中，可以形成空隙。因此，可以提供辅助势垒层140A或140B。
使用方法320，可以形成可改善磁性结的写入和/或读取特性的设计制造的辅助势垒层。因此，方法320可以允许制造具有改善的性能的磁性结。
图8是描绘提供可用在磁性器件中的磁性结的一部分的方法330的一示例性实施方式的流程图。方法330用于形成辅助势垒层。为简单起见，一些步骤可以被省略，按另一顺序执行，包括子步骤和/或被组合。虽然在单个磁性结方面进行了描述，但是可以制造多个磁性结。为简单起见，方法330在磁性结100C的背景下被描述。然而，方法330可以用于磁性结100、100'、100A、100B和/或类似磁性结中的任一个。
用于更高电导率区域142C的合适掺杂剂经由步骤332来选择。步骤332中的掺杂剂的选择可以至少部分地取决于用于势垒层的其余部分的材料(们)。例如，期望掺杂剂比周围的绝缘体更高导电性/更低的电阻率。在一些实施方式中，绝缘体包括MgO、MgAlOx、MgTiOx和MgFeOx中的一种或更多种。在步骤332中选择的掺杂剂可以包括诸如Fe、Ni、Cr和Ti的金属(们)。
掺杂的辅助势垒层140C经由步骤334被沉积。步骤334可以包括共沉积绝缘体和掺杂剂，从而获得辅助势垒层140C的期望厚度，并形成掺杂剂浓度高的区域142C。
使用方法330，可以形成具有更低电阻率的区域142C的设计制造的辅助势垒层140C。这种设计制造的辅助势垒层可以改善所形成的磁性结的写入和/或读取特性。因此，方法330可以允许制造具有改善的性能的磁性结。
图9是描绘提供可用在磁性器件中的磁性结的一部分的方法340的一示例性实施方式的流程图。方法340用于形成辅助势垒层。为简单起见，一些步骤可以被省略，按另一顺序执行，包括子步骤和/或被组合。虽然在单个磁性结方面进行了描述，但是可以制造多个磁性结。为简单起见，方法340在磁性结100C的背景下被描述。然而，方法340可以用于磁性结100、100'、100A、100B和/或类似磁性结中的任一个。
绝缘层经由步骤342被沉积。在步骤342中使用的绝缘体/氧化物是期望成为设计制造的辅助势垒层140C的一部分的绝缘体/氧化物。例如，绝缘体可以包括MgO、MgAlOx、MgTiOx和MgFeOx中的一种或更多种。在一些实施方式中，绝缘层为至少2埃厚且不大于5埃厚。在其它实施方式中，其它厚度是可能的。
更高电导率/更低电阻率的层经由步骤344被沉积。步骤344可以包括沉积金属层。在步骤344中沉积的层具有比在步骤342中沉积的层更低的电阻(和RA)。例如，步骤344可以包括沉积Fe、Ni、Cr和Ti中的一种或更多种的层。在步骤342和344中沉积的层的总厚度可以与设计制造的辅助势垒层140C的厚度基本相同。例如，更高导电/更低电阻率的层可以大于0埃厚且不大于约2埃厚。在其它实施方式中，其它厚度是可能的。
层经由步骤346来退火。步骤346可以包括在氧化环境、真空或其它气体(们)中对步骤342和344中提供的层进行退火。退火温度超过室温但可以低于400℃。选择退火温度、时间和环境以允许金属层和绝缘体层的混合。因此，区域142C在设计制造的隧道势垒层中形成。
使用方法340，可以形成具有更低电阻率的区域142C的设计制造的辅助势垒层140C。这种设计制造的辅助势垒层可以改善所形成的磁性结的写入和/或读取特性。因此，方法340可以允许制造具有改善的性能的磁性结。
已经描述了提供磁性结以及使用该磁性结制造的存储器的方法和系统。已经根据示出的示例性实施方式描述了方法和系统，并且本领域普通技术人员将容易认识到，可对实施方式进行变化，并且任何变化将在该方法和系统的精神和范围内。因此，本领域普通技术人员可以进行许多修改而不背离所附权利要求的精神和范围。
本申请要求享有2018年3月1日提交的题为“通过更薄势垒中的针孔提高双磁隧道结中的隧道磁阻和切换效率”的临时专利申请第62/636,891号的权益，其通过引用合并于此。

Claims (18)

1.一种磁性结，位于衬底上并且可用在磁性器件中，所述磁性结包括：
第一参考层；
具有第一厚度的主势垒层；
自由层，当写入电流穿过所述磁性结时，所述自由层在多个稳定的磁性状态之间可切换，所述主势垒层位于所述第一参考层与所述自由层之间；
设计制造的辅助势垒层，具有电阻和小于所述第一厚度的第二厚度，所述设计制造的辅助势垒层具有多个区域，所述多个区域具有小于所述电阻的减小的电阻；以及
第二参考层，所述设计制造的辅助势垒层在所述自由层与所述第二参考层之间，所述自由层、所述第一参考层和所述第二参考层的每个具有垂直磁各向异性能和小于所述垂直磁各向异性能的面外退磁能。
2.根据权利要求1所述的磁性结，其中所述第一参考层和所述第二参考层处于双状态。
3.根据权利要求1所述的磁性结，其中所述多个区域的每个具有小于所述第二厚度的减小的厚度。
4.根据权利要求1所述的磁性结，其中所述设计制造的辅助势垒层包括不超过五原子百分比的至少一种金属性掺杂剂，所述多个区域富含掺杂剂。
5.根据权利要求4所述的磁性结，其中所述掺杂剂包括Fe、Ni、Cr、Ti和Mg中的至少一种。
6.根据权利要求1所述的磁性结，其中所述设计制造的辅助势垒层包括与至少一种导体混合的绝缘体，所述多个区域富含所述至少一种导体。
7.根据权利要求6所述的磁性结，其中所述至少一种导体包括Fe、Ni、Cr、Ti和Mg中的至少一种。
8.根据权利要求1所述的磁性结，其中所述设计制造的辅助势垒层具有第一电阻面积积并且由至少一种材料构成，所述第一电阻面积积小于具有所述第二厚度、由所述至少一种材料构成并且不含所述多个区域的非设计制造的辅助势垒层的第二电阻面积积。
9.根据权利要求8所述的磁性结，其中所述主势垒层和所述辅助势垒层每个包括镁氧化物、镁铝氧化物、镁钛氧化物和镁铁氧化物中的至少一种。
10.根据权利要求1所述的磁性结，其中所述设计制造的辅助势垒层由至少一种材料构成，所述磁性结具有第一隧道磁阻，所述第一隧道磁阻大于另一磁性结的第二隧道磁阻，所述另一磁性结包括所述第一参考层、所述主势垒层、所述自由层、所述第二参考层和非设计制造的辅助势垒层，所述非设计制造的辅助势垒层具有所述第二厚度、由所述至少一种材料构成并且不含所述多个区域。
11.一种磁存储器，位于衬底上并且包括：
多个磁存储单元，所述多个磁存储单元的每个包括至少一个磁性结，所述至少一个磁性结的每个包括第一参考层、具有第一厚度的主势垒层、自由层、设计制造的辅助势垒层和第二参考层，当写入电流穿过所述磁性结时，所述自由层在多个稳定的磁性状态之间可切换，所述主势垒层位于所述第一参考层与所述自由层之间，所述设计制造的辅助势垒层具有电阻和小于所述第一厚度的第二厚度，所述设计制造的辅助势垒层具有多个区域，所述多个区域具有小于所述电阻的减小的电阻，所述设计制造的辅助势垒层在所述自由层与所述第二参考层之间，所述自由层、所述第一参考层和所述第二参考层的每个具有垂直磁各向异性能和小于所述垂直磁各向异性能的面外退磁能；以及
与所述多个磁存储单元联接的多个位线。
12.一种提供可用在磁性器件中的磁性结的方法，所述方法包括：
提供第一参考层；
提供具有第一厚度的主势垒层；
提供自由层，当写入电流穿过所述磁性结时，所述自由层在多个稳定的磁性状态之间可切换，所述主势垒层位于所述第一参考层与所述自由层之间；
提供设计制造的辅助势垒层，所述设计制造的辅助势垒层具有电阻和小于所述第一厚度的第二厚度，所述设计制造的辅助势垒层具有多个区域，所述多个区域具有小于所述电阻的减小的电阻；以及
提供第二参考层，所述设计制造的辅助势垒层在所述自由层与所述第二参考层之间，所述自由层、所述第一参考层和所述第二参考层的每个具有垂直磁各向异性能和小于所述垂直磁各向异性能的面外退磁能。
13.根据权利要求12所述的方法，其中所述第一参考层和所述第二参考层处于双状态。
14.根据权利要求12所述的方法，其中所述多个区域的每个具有小于所述第二厚度的减小的厚度。
15.根据权利要求14所述的方法，其中提供所述设计制造的辅助势垒层的步骤还包括：
提供所述设计制造的辅助势垒层，使得所述多个区域具有零厚度。
16.根据权利要求14所述的方法，其中提供所述设计制造的辅助势垒层的步骤还包括：
用不超过五原子百分比的至少一种金属性掺杂剂来掺杂所述设计制造的辅助势垒层，所述多个区域富含掺杂剂。
17.根据权利要求12所述的方法，其中所述设计制造的辅助势垒层包括与至少一种导体混合的绝缘体，所述多个区域富含所述至少一种导体。
18.根据权利要求17所述的方法，其中提供所述设计制造的辅助势垒层的步骤包括：
沉积由所述绝缘体构成的层；
沉积由所述至少一种导体构成的至少一个层；以及
对所述层和所述至少一个层进行退火，以使所述绝缘体与所述至少一种导体混合。
CN201910145057.3A 2018-03-01 2019-02-27 磁性结、提供磁性结的方法以及磁存储器 Pending CN110224062A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862636891P 2018-03-01 2018-03-01
US62/636,891 2018-03-01
US15/968,471 2018-05-01
US15/968,471 US10381550B1 (en) 2018-03-01 2018-05-01 Method and system for engineering the secondary barrier layer in dual magnetic junctions

Publications (1)

Publication Number Publication Date
CN110224062A true CN110224062A (zh) 2019-09-10

Family

ID=67543796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910145057.3A Pending CN110224062A (zh) 2018-03-01 2019-02-27 磁性结、提供磁性结的方法以及磁存储器

Country Status (3)

Country Link
US (2) US10381550B1 (zh)
KR (1) KR102623551B1 (zh)
CN (1) CN110224062A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736191A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 具有对称结构的磁性隧道结结构及磁性随机存储器
CN112864309A (zh) * 2019-11-12 2021-05-28 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797225B2 (en) * 2018-09-18 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual magnetic tunnel junction (DMTJ) stack design
US11171283B2 (en) 2019-11-01 2021-11-09 International Business Machines Corporation Modified double magnetic tunnel junction structure suitable for BEOL integration
US11251366B2 (en) * 2019-11-22 2022-02-15 Samsung Electronics Co., Ltd. Oxide interlayers containing glass-forming agents
US11501810B2 (en) 2021-03-17 2022-11-15 International Business Machines Corporation Amorphous spin diffusion layer for modified double magnetic tunnel junction structure
US12063868B2 (en) 2021-03-17 2024-08-13 International Business Machines Corporation Low RA narrow base modified double magnetic tunnel junction structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048128A1 (en) * 2000-10-20 2002-04-25 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
CN1658286A (zh) * 2003-09-30 2005-08-24 株式会社东芝 磁性器件和磁性存储器
CN101019190A (zh) * 2004-05-11 2007-08-15 弘世科技公司 自旋势垒增强的双磁致电阻效应元件及使用该元件的磁性存储器
CN101331568A (zh) * 2005-12-21 2008-12-24 株式会社东芝 磁阻效应元件及其制造方法
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
CN103682084A (zh) * 2012-08-30 2014-03-26 三星电子株式会社 磁存储器件及其形成方法
US20150325623A1 (en) * 2014-05-12 2015-11-12 Samsung Electronics Co., Ltd. Method for controlling magnetic properties through ion diffusion in a magnetic junction usable in spin transfer torque magnetic random access memory applications

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7636223B2 (en) * 2005-01-10 2009-12-22 Hitachi Global Storage Technologies Netherlands B.V. Three terminal magnetic sensor having an in-stack longitudinal biasing layer structure and a self-pinned layer structure
JP4693450B2 (ja) * 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
KR101435590B1 (ko) * 2008-08-18 2014-08-29 삼성전자주식회사 자기 기억 소자 및 그 형성방법
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8704319B2 (en) * 2010-12-31 2014-04-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8987006B2 (en) * 2011-04-22 2015-03-24 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having an engineered barrier layer
EP2568305B1 (en) * 2011-09-09 2016-03-02 Crocus Technology S.A. Magnetic tunnel junction with an improved tunnel barrier
US8698259B2 (en) * 2011-12-20 2014-04-15 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using thermally assisted switching
US9047964B2 (en) * 2012-08-20 2015-06-02 Qualcomm Incorporated Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness
US9373781B2 (en) * 2013-11-12 2016-06-21 Samsung Electronics Co., Ltd. Dual perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US9384811B2 (en) * 2014-04-10 2016-07-05 Samsung Electronics Co., Ltd. Method and system for providing a thermally assisted spin transfer torque magnetic device including smart thermal barriers
US9508924B2 (en) * 2014-07-03 2016-11-29 Samsung Electronics Co., Ltd. Method and system for providing rare earth magnetic junctions usable in spin transfer torque magnetic random access memory applications
US9929339B2 (en) * 2015-01-01 2018-03-27 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including self-initializing reference layers
US9490422B1 (en) * 2015-07-30 2016-11-08 International Business Machines Corporation Current constriction for spin torque MRAM
US9876164B1 (en) * 2016-10-01 2018-01-23 Samsung Electronics Co., Ltd. Method and system for providing a low moment free layer magnetic junction usable in spin transfer torque applications
US20180190898A1 (en) * 2016-12-30 2018-07-05 Samsung Electronics Co., Ltd. Method and system for providing a dual magnetic junction having mitigated flowering field effects
US10439133B2 (en) * 2017-03-13 2019-10-08 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having a low damping hybrid free layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020048128A1 (en) * 2000-10-20 2002-04-25 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
CN1658286A (zh) * 2003-09-30 2005-08-24 株式会社东芝 磁性器件和磁性存储器
CN101019190A (zh) * 2004-05-11 2007-08-15 弘世科技公司 自旋势垒增强的双磁致电阻效应元件及使用该元件的磁性存储器
CN101331568A (zh) * 2005-12-21 2008-12-24 株式会社东芝 磁阻效应元件及其制造方法
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
CN103682084A (zh) * 2012-08-30 2014-03-26 三星电子株式会社 磁存储器件及其形成方法
US20150325623A1 (en) * 2014-05-12 2015-11-12 Samsung Electronics Co., Ltd. Method for controlling magnetic properties through ion diffusion in a magnetic junction usable in spin transfer torque magnetic random access memory applications

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736191A (zh) * 2019-10-14 2021-04-30 上海磁宇信息科技有限公司 具有对称结构的磁性隧道结结构及磁性随机存储器
CN112864309A (zh) * 2019-11-12 2021-05-28 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
CN112864309B (zh) * 2019-11-12 2022-11-08 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器

Also Published As

Publication number Publication date
US10644226B2 (en) 2020-05-05
KR20190104864A (ko) 2019-09-11
US20190273201A1 (en) 2019-09-05
KR102623551B1 (ko) 2024-01-10
US10381550B1 (en) 2019-08-13
US20190319182A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
US8766383B2 (en) Method and system for providing a magnetic junction using half metallic ferromagnets
CN110224062A (zh) 磁性结、提供磁性结的方法以及磁存储器
US10439133B2 (en) Method and system for providing a magnetic junction having a low damping hybrid free layer
CN101452991B (zh) 具有热辅助写入的磁元件
CN107039583B (zh) 分层结构和存储装置
CN102544353B (zh) 磁性结、磁存储器及其方法
EP2450903A1 (en) Method and system for providing hybrid magnetic tunneling junction elements with improved switching
CN106887247B (zh) 信息存储元件和存储装置
JP6434103B1 (ja) 磁気メモリ
WO2015064049A1 (en) Stt mram and magnetic head
US8780665B2 (en) Method and system for providing magnetic tunneling junction elements having an easy cone anisotropy
KR20070102940A (ko) 기억 소자 및 메모리
CN109427963B (zh) 磁性结、磁性存储器和提供磁性结的方法
CN102779939A (zh) 存储元件和存储装置
WO2014050380A1 (ja) 記憶素子、記憶装置、磁気ヘッド
US10297301B2 (en) Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s)
US9929339B2 (en) Method and system for providing magnetic junctions including self-initializing reference layers
US11690299B2 (en) Magnetoresistance effect element and magnetic memory
CN109427962B (zh) 磁性结及提供所述磁性结的方法和磁性存储器
CN105762274B (zh) 用于提供包括无Co自由层的磁结的方法和系统
US9941467B1 (en) Method and system for providing a low moment CoFeBMo free layer magnetic junction usable in spin transfer torque applications
KR102433984B1 (ko) 자체-초기화 기준층을 포함하는 자기 접합부를 제공하기 위한 방법 및 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination