CN112864309B - 磁性隧道结结构及其磁性随机存储器 - Google Patents

磁性隧道结结构及其磁性随机存储器 Download PDF

Info

Publication number
CN112864309B
CN112864309B CN201911101162.3A CN201911101162A CN112864309B CN 112864309 B CN112864309 B CN 112864309B CN 201911101162 A CN201911101162 A CN 201911101162A CN 112864309 B CN112864309 B CN 112864309B
Authority
CN
China
Prior art keywords
layer
spin
magnetic
tunnel junction
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911101162.3A
Other languages
English (en)
Other versions
CN112864309A (zh
Inventor
张云森
吴关平
郭一民
陈峻
肖荣福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Information Technologies Co ltd
Original Assignee
Shanghai Information Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Information Technologies Co ltd filed Critical Shanghai Information Technologies Co ltd
Priority to CN201911101162.3A priority Critical patent/CN112864309B/zh
Publication of CN112864309A publication Critical patent/CN112864309A/zh
Application granted granted Critical
Publication of CN112864309B publication Critical patent/CN112864309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本申请提供一种磁性隧道结结构及其磁性随机存储器,所述磁性隧道结为磁性肖特基/相干隧道结,结合自旋激化层的设计,使得自旋激化电子通过肖特基隧穿的方式实现逻辑“0”的读取;通过相干隧穿的方式实现逻辑“1”的读取,由于高电阻态和低电阻态的阻值相差特别大,在这种情况下,可以获得非常可观的TMR,非常有利于MRAM电路的读写性能的提升,非常适合作为超小型的MRAM电路的存储单元。

Description

磁性隧道结结构及其磁性随机存储器
技术领域
本发明涉及存储器技术领域,特别是关于一种磁性肖特基/相干隧道结结合电子自旋激化技术的磁性隧道结结构及其磁性随机存储器。
背景技术
磁性随机存储器(Magnetic random access memory,MRAM)具有垂直各向异性(Perpendicular Magnetic Anisotropy;PMA)的磁性隧道结(Magnetic tunnel junction;MTJ),其通常为三明治结构,磁性记忆层(自由层),它可以改变磁化方向以记录不同的数据,自由层在垂直方向拥有两个磁化方向,在读取信息或者空置的时候,自由层的磁化方向会保持不变;在写的过程中,如果与现有状态不相同的信号输入时,则自由层的磁化方向将会在垂直方向上发生一百八十度的翻转。绝缘隧道势垒层位于磁性隧道结中间。磁性参考层,位于隧道势垒层的另一侧,它的磁化方向不变。
为能在这种磁电阻组件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM),后者有更好的性能。当参考层(RL)和自由层(FL)的磁化矢量平行的时候,具有低电阻状态,对应分别对应二进制中的“0”;当参考层(RL)和自由层(FL)的磁化矢量反向平行的时候,具有高电阻状态,对应分别对应二进制中的“1”。一般用隧穿磁阻率(Tunnel Magnetoresistance Ratio,TMR)来表示高低电阻状之差。
然而,在目前pSTT-MRAM中,TMR一般不会超过300%,甚至不会超过200%。在信号读取的信号过程中,很难同时满足高的读取速度和低读取错误率。对于超小型,大容量的MRAM,在读取过程中,这种效应尤为明显。
发明内容
为了解决上述技术问题,本申请的目的在于,提供一种磁性肖特基/相干隧道结结合电子自旋激化技术的磁性隧道结结构及其磁性随机存储器。
本申请的目的及解决其技术问题是采用以下技术方案来实现的。
依据本申请提出的一种磁性随机存储器的磁性隧道结结构,设置于磁性随机存储单元,所述磁性隧道结由下至上至少包括底部电极、第一自旋激化层、势垒复合层、第二自旋激化层与顶部电极,其中,第一自旋激化层为铁磁性材料组成;第二自旋激化层为铁磁性材料组成;所述第二自旋激化层的磁化矢量与所述第一自旋激化层的自旋矢量为平行或反平行;所述势垒复合层包括:势垒层,为金属氧化物材料组成,在于提供所述底部电极与所述顶部电极之间的磁性肖特基/相干隧道结的可变电阻;电化学金属化阳离子源金属层,设置于所述势垒层紧邻上方或紧邻下方,在于向所述势垒层提供金属阳离子细丝导电通道的金属原子。
本申请解决其技术问题还可采用以下技术措施进一步实现。
在本申请的一实施例中,所述第一自旋激化层的总厚度为0.8nm~10.0nm,其结构为 Fe,CoPt,Co[Pt/Co]m,Co[Pd/Co]m,Co[Ni/Co]m,Co[Pt/Co]m/(W,Mo,Ta,Zr,Nb,V, Cr,Hf)/(CoB,FeB,CoFeB),Co[Pd/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB, CoFeB)或Co[Ni/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB),其中,0≤m≤6; Pt,Pd或Ni的厚度为0.15nm~0.4nm,Co的厚度为0.15nm~1.0nm,每层Pt,Pd,Ni或Co 的厚度为相同或不相同;W,Mo,Ta,Zr,Nb,V,Cr或Hf为0.1nm~0.5nm,CoB,FeB或 CoFeB的厚度为0.7nm~1.3nm。
在本申请的一实施例中,所述第一自旋激化层为溅射沉积形成,沉积之后采用表面等离子工艺对所述第一自旋激化层进行处理。
在本申请的一实施例中,所述电化学金属化阳离子源金属层的总厚度为0.8nm~20nm,其组成材料为Ti,V,Cr,Zr,Nb,Hf,Zn,Mg,Al,Ta,Au,Ag,Cu或其组合。
在本申请的一实施例中,所述第二自旋激化层的总厚度为0.8nm~10.0nm,其结构为 Fe,CoPt,Co[Pt/Co]m,Co[Pd/Co]m,Co[Ni/Co]m,Co[Pt/Co]m/(W,Mo,Ta,Zr,Nb,V, Cr,Hf)/(CoB,FeB,CoFeB),Co[Pd/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB, CoFeB)或Co[Ni/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB),其中,0≤m≤6; Pt,Pd或Ni的厚度为0.15nm~0.4nm,Co的厚度为0.15nm~1.0nm,每层Pt,Pd,Ni或Co 的厚度为相同或不相同;W,Mo,Ta,Zr,Nb,V,Cr或Hf为0.1nm~0.5nm,CoB,FeB或 CoFeB的厚度为0.7nm~1.3nm。
在本申请的一实施例中,所述第二自旋激化层为溅射沉积形成,沉积之后采用表面等离子工艺对所述第二自旋激化层进行处理。
在本申请的一实施例中,所述底部电极由下至上包括种子层、第一钉扎层、第一RKKY 反铁磁耦合层与所述第一自旋激化层;其中,所述第一RKKY反铁磁耦合层实现所述第一钉扎层和所述第一自旋激化层的反铁磁耦合。
在本申请的一实施例中,所述顶部电极由下至上包括所述第二自旋激化层、第二RKKY反铁磁耦合层、第二钉扎层与覆盖层;其中,所述第二RKKY反铁磁耦合层实现所述第二钉扎层和所述第二自旋激化层的反铁磁耦合。
在本申请的一实施例中,所述势垒层的材料为MgO,总厚度为0.6nm~10.0nm。
在本申请的一实施例中,所述势垒层的形成是通过直接对MgO靶材进行溅射沉积,或者通过先对Mg靶材进行溅射沉积,再通过氧化工艺将沉积的Mg金属变为MgO。
在本申请的一实施例中,沉积MgO或Mg工艺采用PVD工艺实现,其工作压力为0.1mTorr~10.0mTorr。
在本申请的一实施例中,所述氧化工艺采用O,O2或O3的方式实现,其工作气压采用常压或采用超低压,其中,所述超低压小于0.1mTorr。
在本申请的一实施例中,采用先进行Mg沉积,在进行氧化生成MgO的工艺技术方案时,是通过一次沉积一次氧化实现,或者通过多次沉积多次氧化实现。
在本申请的一实施例中,在MgO或Mg沉积期间采用加热工艺,再冷却到室温或超低温。
在本申请的一实施例中,所述加热工艺采用红外或微波作为辐射源,其温度为150℃~600℃。
在本申请的一实施例中,所述加热工艺进行期间,通入He,N2,Ne,Ar,Kr或Xe 气体。
在本申请的一实施例中,热处理时间为10秒~1小时不等。
在本申请的一实施例中,所述加热工艺进行期间,引入垂直磁场,其磁场强度为1.5T~5.0T;所述垂直磁场的磁化方向垂直于所述势垒层的膜平面。
在本申请的一实施例中,所述超低温为10K~20K,优选的为10K,77K,100K或20K。
在本申请的一实施例中,冷却作业之前,通入He气体。
本申请另一目的为提供一种磁性随机存储器,其储存单元包括如前所述磁性隧道结结构中任一者,设置于所述磁性隧道结结构上方的顶电极,及设置于所述磁性隧道结结构下方的底电极。
在本申请的一实施例中,在所有层与电极沉积之后,在不小于350℃的温度下进行至少30分钟的退火操作。
本申请通过磁性肖特基/相干隧道结,依据电化学金属化(ECM)或逆电化学金属化(R-ECM)过程,在MgO的势垒层(MgO-TBL)中,实现金属阳离子细丝(MCF)通道的形成或消失,从而实现逻辑“0”或“1”的写入。其次,自旋激化的电子在第一自旋激化层(1st SPL) 和第二自旋激化层(2nd SPL)之间,通过肖特基隧穿的方式实现逻辑“0”的读取;通过相干隧穿的方式实现逻辑“1”的读取。由于高电阻态和低电阻态的阻值相差特别大,在这种情况下,可以获得非常可观的TMR,非常有利于MRAM电路的读写性能的提升,非常适合作为超小型的MRAM电路的存储单元。
附图说明
图1为范例性的磁性随机存储器的磁性存储单元结构示意图;
图2为本申请实施例磁性随机存储器的磁性存储单元结构示意图;
图3为本申请实施例磁性随机存储器的磁性存储单元结构示意图;
图4a与图4b为本申请实施例对磁性隧道结进行写“0”或写“1”的示意图;
图5a与图5b为本申请实施例对磁性隧道结进行读“0”或读“1”的示意图。
具体实施方式
请参照附图中的图式,其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例,其不应被视为限制本申请未在此详述的其它具体实施例。
以下各实施例的说明是参考附加的图式,用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本申请,而非用以限制本申请。
本申请的说明书和权利要求书以及上述附图中的述语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应当理解,这样描述的对象在适当情形下可以互换。此外,术语“包括”和“具有”以及其它相类似实施例的变形,意图在于覆盖不排他的包含。
本申请说明书中使用的术语仅用来描述特定实施方式,而并不意图显示本申请的概念。除非上下文中有明确不同的意义,否则,以单数形式使用的表达涵盖复数形式的表达。在本申请说明书中,应理解,诸如“包括”、“具有”以及“含有”等术语意图说明存在本申请说明书中揭示的特征、数字、步骤、动作或其组合的可能性,而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。
附图和说明被认为在本质上是示出性的,而不是限制性的。在图中,结构相似的单元是以相同标号表示。另外,为了理解和便于描述,附图中示出的每个组件的尺寸和厚度是任意示出的,但是本申请不限于此。
在附图中,为了清晰、理解和便于描述,夸大设备、系统、组件、电路的配置范围。将理解的是,当组件被称作“在”另一组件“上”时,所述组件可以直接在所述另一组件上,或者也可以存在中间组件。
另外,在说明书中,除非明确地描述为相反的,否则词语“包括”将被理解为意指包括所述组件,但是不排除任何其它组件。此外,在说明书中,“在......上”意指位于目标组件上方或者下方,而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及具体实施例,对依据本发明提出的一种磁性隧道结结构及磁性随机存储器,其具体结构、特征及其功效,详细说明如后。
图1为范例性磁性随机存储器的磁性存储单元结构示意图。所述磁性存储单元结构至少包括底电极(Bottom Electrode,BE)110、磁性隧道结(MTJ)200与顶电极(TopElectrode, TE)310形成的多层结构。
在一些实施例中,底电极110为钛(Ti),氮化钛(TiN),钽(Ta),氮化钽(TaN),钌(Ru),钨(W),氮化钨(WN)或其组合;顶电极310组成材料为钛(Ti),氮化钛(TiN),钽(Ta),氮化钽 (TaN),钨(W),氮化钨(WN)或其组合。所述磁性存储单元结构一般采用物理气相沉积(PVD) 的方式实现,通常在底电极110沉积之后,都会对其平坦化处理,以达到制作磁性隧道结200 的表面平整度。
在一些实施例中,所述磁性隧道结200,由上至下结构包括覆盖层(CappingLayer, CL)270、自由层(Free Layer;FL)260、势垒层(Tunneling Barrier Layer,TBL)250、参考层 (Reference Layer,RL)240、晶格隔断层(Crystal Breaking Layer,CBL)230、反铁磁层(Synthetic Anti-Ferrimagnet Layer,SyAF)220与种子层(Seed Layer;SL)210。
如图1所示,为能在这种磁电阻组件中记录信息,建议使用基于自旋动量转移或称自旋转移矩(STT,Spin Transfer Torque)转换技术的写方法,这样的MRAM称为STT-MRAM。根据磁极化方向的不同,STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即 pSTT-MRAM),后者有更好的性能。当参考层(RL)和自由层(FL)的磁化矢量平行的时候,具有低电阻状态,对应分别对应二进制中的“0”;当参考层(RL)和自由层(FL)的磁化矢量反向平行的时候,具有高电阻状态,对应分别对应二进制中的“1”。一般用隧穿磁阻率 (TunnelMagnetoresistance Ratio,TMR)来表示高低电阻状之差。其表达式为:
Figure GDA0003834495490000051
其中,RH表示高阻态的电阻值,RL表示低阻态的电阻值,在目前pSTT-MRAM 中,TMR一般不会超过300%,甚至,不会超过200%,那么,在信号读取的信号过程中,很难同时满足高的读取速度和低读取错误率。对于超小型,大容量的MRAM,在读取过程中,这种效应尤为明显。
图2为本申请实施例磁性随机存储器的磁性存储单元结构示意图。现有技术请同时配合图1以利于理解。如图2所示,在本申请的一实施例中,一种磁性随机存储器的磁性隧道结结构20,设置于磁性随机存储单元。所述磁性隧道结采用磁性肖特基/相干隧道结(Magnetic Schottky/Coherent Tunnel Junction,MSCTJ)架构,其由下至上至少包括底部电极(Bottom Ferro-magnetic Electrode,BFME)21、第一自旋激化层214、势垒复合层、第二自旋激化层 241与顶部电极(Top Ferro-magnetic Electrode,TFME)24,其中,第一自旋激化层214为铁磁性材料组成;第二自旋激化层241为铁磁性材料组成;所述第二自旋激化层241的磁化矢量与所述第一自旋激化层214的自旋矢量为平行或反平行;所述势垒复合层包括:势垒层22,为金属氧化物材料组成,在于提供所述底部电极21与所述顶部电极24之间的磁性肖特基/相干隧道结的可变电阻;电化学金属化阳离子源金属层23,设置于所述势垒层22紧邻上方或紧邻下方,在于向所述势垒层22提供金属阳离子细丝导电通道的金属原子。
在一些实施例中,所述第一自旋激化层214的总厚度为0.8nm~10.0nm,其结构为Fe, CoPt,Co[Pt/Co]m,Co[Pd/Co]m,Co[Ni/Co]m,Co[Pt/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr, Hf)/(CoB,FeB,CoFeB),Co[Pd/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB) 或Co[Ni/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB),其中,0≤m≤6; Pt,Pd或Ni的厚度为0.15nm~0.4nm,Co的厚度为0.15nm~1.0nm,每层Pt,Pd,Ni或Co 的厚度为相同或不相同;W,Mo,Ta,Zr,Nb,V,Cr或Hf为0.1nm~0.5nm,CoB,FeB或 CoFeB的厚度为0.7nm~1.3nm。
在本申请的一实施例中,所述第一自旋激化层214为溅射沉积形成,沉积之后采用表面等离子工艺对所述第一自旋激化层214进行处理,以增加其和后续势垒层22的有效垂直各向异性。
在本申请的一实施例中,所述电化学金属化阳离子源金属层23的总厚度为 0.8nm~20nm,其组成材料为Ti,V,Cr,Zr,Nb,Hf,Zn,Mg,Al,Ta,Au,Ag,Cu或其组合。
在本申请的一实施例中,所述第二自旋激化层241的总厚度为0.8nm~10.0nm,其结构为Fe,CoPt,Co[Pt/Co]m,Co[Pd/Co]m,Co[Ni/Co]m,Co[Pt/Co]m/(W,Mo,Ta,Zr,Nb, V,Cr,Hf)/(CoB,FeB,CoFeB),Co[Pd/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB, FeB,CoFeB)或Co[Ni/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB),其中, 0≤m≤6;Pt,Pd或Ni的厚度为0.15nm~0.4nm,Co的厚度为0.15nm~1.0nm,每层Pt,Pd, Ni或Co的厚度为相同或不相同;W,Mo,Ta,Zr,Nb,V,Cr或Hf为0.1nm~0.5nm,CoB, FeB或CoFeB的厚度为0.7nm~1.3nm。
在本申请的一实施例中,所述第二自旋激化层241为溅射沉积形成,沉积之后采用表面等离子工艺对所述第二自旋激化层241进行处理。
在本申请的一实施例中,所述底部电极21由下至上包括种子层(Seed Layer,SL)211、第一钉扎层(1st Pinned Layer,1st PL)212、第一RKKY反铁磁耦合层(1st RKKY Anti-Ferro-Magnetic Coupling Layer,1st RKKY AFMCL)213与所述第一自旋激化层(1st SpinPolarizer Layer,1st SPL)214;其中,所述第一RKKY反铁磁耦合层213实现所述第一钉扎层212和所述第一自旋激化层214的反铁磁耦合。
种子层211的厚度为0.5nm~10nm,一般由Ta,Ti,TiN,TaN,W,WN,Ru,Pt, Cr,CoB,FeB,CoFeB或它们的组合构成,更进一步地,可以是CoFeB/Ta/Pt,CoFeB/Ta/Pt/Ru, CoFeB/Ta/Pt/Ru/Pt,Ta/Ru,Ta/Pt或Ta/Pt/Ru等多层结构;更进一步地,可以在沉积过程中对其进行氧化,氮化或氮氧化。用以优化后续的第一钉扎层(1st PL)212和第一自旋激化层214 的晶体结构。
第一钉扎层212的总厚度为0.4nm~10.0nm,一般具有[Co/Pt]nCo,[Co/Pd]nCo或[Co/Ni]nCo的结构,其中,2≤n≤12,Pt,Pd或Ni的厚度为0.15nm~0.4nm,Co的厚度为0.15nm~1.0nm,每层Pt,Pd,Ni或Co的厚度可以相同也可以不相同。
第一RKKY反铁磁耦合层213的形成材料为Ru或Ir等,其中,Ru的厚度为 0.3nm~1.5nm,可以选择RKKY第一振荡峰,也可以选择RKKY第二振荡峰;Ir的厚度为 0.3nm~0.6nm,其对应为RKKY第一振荡峰。
在本申请的一实施例中,所述顶部电极由下至上包括所述第二自旋激化层(2ndSpin Polarizer Layer,2nd SPL)241、第二RKKY反铁磁耦合层(2nd RKKY Anti-Ferro-Magnetic Coupling Layer,2nd RKKY AFMCL)242、第二钉扎层(2nd Pinned Layer,2nd PL)243与覆盖层(Capping Layer,CL)244;其中,所述第二RKKY反铁磁耦合层242实现所述第二钉扎层243和所述第二自旋激化层241的反铁磁耦合。
第二RKKY反铁磁耦合层242的形成材料为Ru或Ir等。其中,Ru的厚度为 0.3nm~1.5nm,可以选择RKKY第一振荡峰,也可以选择RKKY第二振荡峰;Ir的厚度为 0.3nm~0.6nm,其对应为RKKY第一振荡峰。
第二钉扎层243的总厚度为0.4nm~10.0nm,一般具有Co[Pt/Co]n,Co[Pd/Co]n或Co[Ni/Co]n的结构,其中,2≤n≤12,Pt,Pd或Ni的厚度为0.15nm~0.4nm,Co的厚度为0.15nm~1.0nm,每层Pt,Pd,Ni或Co的厚度可以相同也可以不相同。
覆盖层244的材料为W、Zn、Al、Cu、Ca、Ti、V、Cr、Mo、Mg、Nb、Ru、Hf、V、 Cr、Pt或其组合的多层材料等制成,其总厚度为0.5nm~10.0nm。
在本申请的一实施例中,所述势垒层22的材料为MgO,总厚度为0.6nm~10.0nm。
在本申请的一实施例中,所述势垒层22的形成是通过直接对MgO靶材进行溅射沉积,或者通过先对Mg靶材进行溅射沉积,再通过氧化工艺将沉积的Mg金属变为MgO。
在本申请的一实施例中,沉积MgO或Mg工艺采用PVD工艺实现,其工作压力为0.1mTorr~10.0mTorr。
在本申请的一实施例中,所述氧化工艺采用O,O2或O3的方式实现,其工作气压采用常压或采用超低压,其中,所述超低压小于0.1mTorr。
在本申请的一实施例中,采用先进行Mg沉积,在进行氧化生成MgO的工艺技术方案时,是通过一次沉积一次氧化实现,或者通过多次沉积多次氧化实现。
在本申请的一实施例中,在MgO或Mg沉积期间采用加热工艺,再冷却到室温或超低温。
在本申请的一实施例中,所述加热工艺采用红外或微波作为辐射源,其温度为150℃~600℃。
在本申请的一实施例中,所述加热工艺进行期间,通入He,N2,Ne,Ar,Kr或Xe 气体。
在本申请的一实施例中,热处理时间为10秒~1小时不等。
在本申请的一实施例中,所述加热工艺进行期间,引入垂直磁场,其磁场强度为1.5T~5.0T;所述垂直磁场的磁化方向垂直于所述势垒层22的膜平面。
在本申请的一实施例中,所述超低温为10K~20K,优选的为10K,77K,100K或20K。
在本申请的一实施例中,冷却作业之前,通入He气体。
在底电极10,磁性隧道结20和顶电极30沉积之后,选择不低于350℃的磁退火工艺,使得底部电极21和顶部电极24具有强烈的垂直各向异性。
更进一步地,磁场的范围为1.5T~5.0T,其方向垂直于势垒层22的膜平面。
图3为本申请实施例磁性随机存储器的磁性存储单元结构示意图,其为一个晶体管 (Transistor)结合一个磁性肖特基/相干隧道结(one Transistor one MagneticSchottky/Coherent Tunneling Junction,1T1MSCTJ)的存储单元结构示意图。在一些实施例中,晶体管3既可以是 NMOS也可以是PMOS,晶体管3一端链接源汲线(Source Line,SL)2,另外一端连接磁性肖特基/相干隧道结(MSCTJ)(即本申请所述的磁性隧道结20),并由字线(Word Line,WL) 1控制晶体管3的开启和关闭。
在另外一些实施案例中,晶体管(T)和磁性肖特基/相干隧道结(MSCTJ)20也可也按照其他方式连接,比如:2T1MSCTJ或2T2MSCTJ等,以优化MRAM电路的读写性能。
图4a与图4b为本申请实施例对磁性隧道结进行写“0”或写“1”的示意图;图5a与图5b为本申请实施例对磁性隧道结进行读“0”或读“1”的示意图。
如图4a所示,当有大于临界电压(Vc)的正向写“0”电压(VWRITE“0”)添加到第二自旋激化层(2nd SPL)241和第一自旋激化层(1st SPL)214两端的时候。电化学金属化阳离子源金属层(ECM-CSM)23和势垒层22界面处的金属原子M将会失去电子而形成金属阳离子 M+,金属阳离子M+会在电场力的作用下,在第一自旋激化层214和电化学金属化阳离子源金属层23之间形成金属阳离子细丝(Metallic Cation Filament,MCF)221导电通道,整个过程叫做电化学金属化(Electrochemical Metallization,ECM)。从而,实现逻辑“0”的写入。
在这种情况下,被自旋激化的电子,将会以肖特基(Schottky)隧穿的方式通过势垒层22,此时,势垒层22可称为肖特基隧穿势垒层(Schottky Tunnel Barrier Layer,S-TBL)。如图5a所示,当有小于临界电压(Vc)的读“0”电压(VREAD“0”)添加到第二自旋激化层241和第一自旋激化层214两端的时候,可以探测到一个较低的电阻状态,作为读“0”的判定。
如图4b所示,当有大于临界电压(Vc)的反向写“1”电压(VWRITE“1”)添加到第二自旋激化层241和第一自旋激化层214两端的时候。在反向电场力的作用下,金属阳离子细丝221导电通道将会消失,整个过程叫做逆向电化学金属化(Revise ElectrochemicalMetallization, R-ECM)。从而,实现逻辑“1”的写入。
在这种情况下,被自旋激化的电子,将会以相干(Coherent)隧穿的方式通过势垒层 22,此时,势垒层22可称为相干隧穿势垒层(Coherent Tunnel Barrier Layer,C-TBL)。如图 5b所示,当有小于临界电压(Vc)的读“1”电压(VREAD“1”)添加到第二自旋激化层(2ndSPL) 241和第一自旋激化层(1st SPL)214两端的时候,可以探测到一个较高的电阻状态,作为读“1”的判定。
请同时参阅图2至图5b,在本申请的实施例中,一种磁性随机存储器,其储存单元包括如前所述磁性隧道结20结构中任一者,设置于所述磁性隧道结20结构上方的顶电极30,及设置于所述磁性隧道结20结构下方的底电极10。
本申请通过磁性肖特基/相干隧道结,依据电化学金属化(ECM)或逆电化学金属化(R-ECM)过程,在MgO的势垒层(MgO-TBL)中,实现金属阳离子细丝(MCF)通道的形成或消失,从而实现逻辑“0”或“1”的写入。其次,自旋激化的电子在第一自旋激化层(1st SPL) 和第二自旋激化层(2nd SPL)之间,通过肖特基隧穿的方式实现逻辑“0”的读取;通过相干隧穿的方式实现逻辑“1”的读取。由于高电阻态和低电阻态的阻值相差特别大,在这种情况下,可以获得非常可观的TMR,非常有利于MRAM电路的读写性能的提升,非常适合作为超小型的MRAM电路的存储单元。
“在本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例;但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词,除非其前后文意显示出其它意思。
以上所述,仅是本申请的具体实施例而已,并非对本申请作任何形式上的限制,虽然本申请已以具体实施例揭露如上,然而并非用以限定本申请,任何熟悉本专业的技术人员,在不脱离本申请技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本申请技术方案的内容,依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本申请技术方案的范围内。

Claims (10)

1.一种磁性随机存储器的磁性肖特基/相干隧道结结构,设置于磁性随机存储单元,所述磁性隧道结由下至上至少包括底部电极、第一自旋激化层、势垒复合层、第二自旋激化层与顶部电极,其特征在于,第一自旋激化层为铁磁性材料组成;第二自旋激化层为铁磁性材料组成;所述第二自旋激化层的磁化矢量与所述第一自旋激化层的自旋矢量为平行或反平行;所述势垒复合层包括:
势垒层,为金属氧化物材料组成,在于提供所述底部电极与所述顶部电极之间的磁性肖特基/相干隧道结的可变电阻;
电化学金属化阳离子源金属层,设置于所述势垒层紧邻上方或紧邻下方,在于向所述势垒层提供金属阳离子细丝导电通道的金属原子。
2.如权利要求1所述磁性随机存储器的磁性肖特基/相干隧道结结构,其特征在于,所述第一自旋激化层的总厚度为0.8nm~10.0nm,其结构为Fe,CoPt,Co[Pt/Co]m,Co[Pd/Co]m,Co[Ni/Co]m,Co[Pt/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB),Co[Pd/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB)或Co[Ni/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB),其中,0≤m≤6;Pt,Pd或Ni的厚度为0.15nm~0.4nm,Co的厚度为0.15nm~1.0nm,每层Pt,Pd,Ni或Co的厚度为相同或不相同;W,Mo,Ta,Zr,Nb,V,Cr或Hf为0.1nm~0.5nm,CoB,FeB或CoFeB的厚度为0.7nm~1.3nm。
3.如权利要求2所述磁性随机存储器的磁性肖特基/相干隧道结结构,其特征在于,所述第一自旋激化层为溅射沉积形成,沉积之后采用表面等离子工艺对所述第一自旋激化层进行处理。
4.如权利要求1所述磁性随机存储器的磁性肖特基/相干隧道结结构,其特征在于,所述电化学金属化阳离子源金属层的总厚度为0.8nm~20nm,其组成材料为Ti,V,Cr,Zr,Nb,Hf,Zn,Mg,Al,Ta,Au,Ag,Cu或其组合。
5.如权利要求1所述磁性随机存储器的磁性肖特基/相干隧道结结构,其特征在于,所述第二自旋激化层的总厚度为0.8nm~10.0nm,其结构为Fe,CoPt,Co[Pt/Co]m,Co[Pd/Co]m,Co[Ni/Co]m,Co[Pt/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB),Co[Pd/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB)或Co[Ni/Co]m/(W,Mo,Ta,Zr,Nb,V,Cr,Hf)/(CoB,FeB,CoFeB),其中,0≤m≤6;Pt,Pd或Ni的厚度为0.15nm~0.4nm,Co的厚度为0.15nm~1.0nm,每层Pt,Pd,Ni或Co的厚度为相同或不相同;W,Mo,Ta,Zr,Nb,V,Cr或Hf为0.1nm~0.5nm,CoB,FeB或CoFeB的厚度为0.7nm~1.3nm。
6.如权利要求5所述磁性随机存储器的磁性肖特基/相干隧道结结构,其特征在于,所述第二自旋激化层为溅射沉积形成,沉积之后采用表面等离子工艺对所述第二自旋激化层进行处理。
7.如权利要求1所述磁性随机存储器的磁性肖特基/相干隧道结结构,其特征在于,所述底部电极由下至上包括种子层、第一钉扎层、第一RKKY反铁磁耦合层与所述第一自旋激化层;其中,所述第一RKKY反铁磁耦合层实现所述第一钉扎层和所述第一自旋激化层的反铁磁耦合。
8.如权利要求1所述磁性随机存储器的磁性肖特基/相干隧道结结构,其特征在于,所述顶部电极由下至上包括所述第二自旋激化层、第二RKKY反铁磁耦合层、第二钉扎层与覆盖层;其中,所述第二RKKY反铁磁耦合层实现所述第二钉扎层和所述第二自旋激化层的反铁磁耦合。
9.如权利要求1所述磁性随机存储器的磁性肖特基/相干隧道结结构,其特征在于,所述势垒层的材料为MgO,总厚度为0.6nm~10.0nm。
10.一种磁性随机存储器,其特征在于,包括如权利要求1-9任一项所述的磁性随机存储器的磁性肖特基/相干隧道结结构,设置于所述磁性隧道结结构上方的顶电极,及设置于所述磁性隧道结结构下方的底电极。
CN201911101162.3A 2019-11-12 2019-11-12 磁性隧道结结构及其磁性随机存储器 Active CN112864309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911101162.3A CN112864309B (zh) 2019-11-12 2019-11-12 磁性隧道结结构及其磁性随机存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911101162.3A CN112864309B (zh) 2019-11-12 2019-11-12 磁性隧道结结构及其磁性随机存储器

Publications (2)

Publication Number Publication Date
CN112864309A CN112864309A (zh) 2021-05-28
CN112864309B true CN112864309B (zh) 2022-11-08

Family

ID=75984358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911101162.3A Active CN112864309B (zh) 2019-11-12 2019-11-12 磁性隧道结结构及其磁性随机存储器

Country Status (1)

Country Link
CN (1) CN112864309B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1167310A (zh) * 1996-04-30 1997-12-10 株式会社东芝 磁阻效应器件
US6960480B1 (en) * 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
CN102592658A (zh) * 2011-01-07 2012-07-18 索尼公司 存储元件和存储装置
CN103531707A (zh) * 2012-07-03 2014-01-22 中国科学院物理研究所 磁性隧道结
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
CN105679784A (zh) * 2015-06-26 2016-06-15 上海磁宇信息科技有限公司 制备磁性随机存储器周边导电通路的方法
CN109300495A (zh) * 2018-09-18 2019-02-01 西安交通大学 基于人工反铁磁自由层的磁性结构及sot-mram
WO2019066881A1 (en) * 2017-09-28 2019-04-04 Intel Corporation CRITICAL CURRENT CURRENT SPIN TRANSFER TORQUE MEMORY DEVICES (STTM) AND COMPUTER DEVICE COMPRISING THE SAME
CN110224062A (zh) * 2018-03-01 2019-09-10 三星电子株式会社 磁性结、提供磁性结的方法以及磁存储器
CN110379917A (zh) * 2019-06-25 2019-10-25 西安交通大学 一种磁多层结构、磁性结器件和磁性随机存储装置及其辅助写入和直接读取方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102175385B1 (ko) * 2016-04-12 2020-11-06 에스케이하이닉스 주식회사 다층 자성 박막 스택 및 이를 포함하는 데이터 저장 장치
JP2019057626A (ja) * 2017-09-21 2019-04-11 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US10468588B2 (en) * 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1167310A (zh) * 1996-04-30 1997-12-10 株式会社东芝 磁阻效应器件
US6960480B1 (en) * 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
CN102592658A (zh) * 2011-01-07 2012-07-18 索尼公司 存储元件和存储装置
CN103608861A (zh) * 2011-06-10 2014-02-26 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
CN106848058A (zh) * 2011-06-10 2017-06-13 艾沃思宾技术公司 自旋扭矩磁阻存储元件及其制造方法
CN103531707A (zh) * 2012-07-03 2014-01-22 中国科学院物理研究所 磁性隧道结
CN105679784A (zh) * 2015-06-26 2016-06-15 上海磁宇信息科技有限公司 制备磁性随机存储器周边导电通路的方法
WO2019066881A1 (en) * 2017-09-28 2019-04-04 Intel Corporation CRITICAL CURRENT CURRENT SPIN TRANSFER TORQUE MEMORY DEVICES (STTM) AND COMPUTER DEVICE COMPRISING THE SAME
CN110224062A (zh) * 2018-03-01 2019-09-10 三星电子株式会社 磁性结、提供磁性结的方法以及磁存储器
CN109300495A (zh) * 2018-09-18 2019-02-01 西安交通大学 基于人工反铁磁自由层的磁性结构及sot-mram
CN110379917A (zh) * 2019-06-25 2019-10-25 西安交通大学 一种磁多层结构、磁性结器件和磁性随机存储装置及其辅助写入和直接读取方法

Also Published As

Publication number Publication date
CN112864309A (zh) 2021-05-28

Similar Documents

Publication Publication Date Title
WO2015141673A1 (ja) 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
US20130005052A1 (en) Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
CN111613720B (zh) 一种磁性随机存储器存储单元及磁性随机存储器
CN107845725B (zh) 磁阻元件和磁存储器
CN110676288A (zh) 磁性隧道结结构及磁性随机存储器
CN112864309B (zh) 磁性隧道结结构及其磁性随机存储器
CN112864308B (zh) 磁性隧道结结构及磁性随机存储器
CN112736192B (zh) 具有双势垒层的磁性隧道结结构及磁性随机存储器
CN112736191A (zh) 具有对称结构的磁性隧道结结构及磁性随机存储器
CN113346006B (zh) 磁性隧道结结构及其磁性随机存储器
CN112635649A (zh) 磁性隧道结结构及磁性随机存储器
CN113140670A (zh) 一种磁性隧道结垂直反铁磁层及随机存储器
CN112864313B (zh) 磁性随机存储器的磁性隧道结结构
CN112635654A (zh) 磁性隧道结结构及磁性随机存储器
CN112864312A (zh) 一种磁性随机存储器存储单元及磁性随机存储器
CN112802960A (zh) 磁性隧道结结构及其磁性随机存储器
CN112635655A (zh) 一种磁性隧道结覆盖层及其制作工艺
CN112928203B (zh) 多层覆盖层的磁性隧道结结构及磁性随机存储器
CN112928201B (zh) 具有晶格传输作用的合成反铁层的磁性隧道结结构
CN112928205B (zh) 提升磁垂直各向异性的磁性隧道结及磁性随机存储器
CN112310271B (zh) 磁性随机存储器的磁性隧道结结构
CN112928204B (zh) 提升磁性隧道结自由层垂直各向异性的覆盖层结构单元
CN113013322B (zh) 一种具垂直各向异性场增强层的磁性隧道结单元结构
CN112750946B (zh) 一种磁性随机存储器势垒层和自由层结构单元及其制备方法
CN112928202A (zh) 磁性隧道结结构及其应用的磁性随机存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant