CN112736192B - 具有双势垒层的磁性隧道结结构及磁性随机存储器 - Google Patents
具有双势垒层的磁性隧道结结构及磁性随机存储器 Download PDFInfo
- Publication number
- CN112736192B CN112736192B CN201910972497.6A CN201910972497A CN112736192B CN 112736192 B CN112736192 B CN 112736192B CN 201910972497 A CN201910972497 A CN 201910972497A CN 112736192 B CN112736192 B CN 112736192B
- Authority
- CN
- China
- Prior art keywords
- cobalt
- layer
- ruthenium
- nickel
- palladium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Abstract
本申请提供一种具有双势垒层的磁性隧道结结构及磁性随机存储器,所述磁性隧道结结构包括设置于自由层上下两侧的双势垒层及延伸的对称结构。本申请通过双势垒层的设计有利于提升自由层的翻转的临界电流,通过双势垒层设计在不增幅总体电阻面积积的同时保持稳定且足够的隧穿磁阻率,非常有利于MRAM电路读/写性能的提升与超小型MRAM电路的制作。
Description
技术领域
本发明涉及存储器技术领域,特别是关于一种磁性隧道结结构及磁性随机存储器。
背景技术
磁性随机存储器(Magnetic random access memory,MRAM)在具有垂直各向异性(Perpendicular Magnetic Anisotropy;PMA)的磁性隧道结(Magnetic tunnel junction;MTJ)中,作为存储信息的自由层,在垂直方向拥有两个磁化方向,即:向上和向下,分别对应二进制中的“0”和“1”或者“1”和“0”,在实际应用中,在读取信息或者空置的时候,自由层的磁化方向会保持不变;在写的过程中,如果与现有状态不相同的信号输入时,则自由层的磁化方向将会在垂直方向上发生一百八十度的翻转。磁性随机存储器的自由层磁化方向保持不变的能力叫做数据保存能力或者是热稳定性,在不同的应用情况中要求不一样,对于一个典型的非易失存储器(Non-volatile Memory,NVM)而言,数据保存能力要求是在125℃的条件下可以保存数据至少十年,在外磁场翻转,热扰动,电流扰动或读写多次操作时,都会造成数据保持能力或者是热稳定性的降低。
为了提升MRAM的存储密度,近年来,磁性隧道结的关键尺寸(CriticalDimension,CD)越来越小。当尺寸进一步缩小时,会发现磁性隧道结的热稳定性因子(▽)急剧变差。为提升超小型MRAM单元器件的热稳定性因子(▽),可以通过降低自由层的厚度,在自由层里添加或把自由层改为低饱和磁化率的材料等一些列措施来增加有效垂直各向异性能量密度,进而维持较高的热稳定性因子(▽),但磁性隧道结的隧穿磁阻率(TunnelMagnetoresistance Ratio,TMR)将会降低,进而会增加存储器读操作的错误率。
发明内容
为了解决上述技术问题,本申请的目的在于,提供一种具有双势垒层的磁性隧道结结构及磁性随机存储器。
本申请的目的及解决其技术问题是采用以下技术方案来实现的。
依据本申请提出的一种具有双势垒层的磁性隧道结结构,其由上至下结构包括覆盖层(Capping Layer,CL)、自由层(Free Layer,FL)、第一势垒层(1st Tunneling BarrierLayer,1st TBL)、第一参考层(1st Reference Layer,1st RL)、第一晶格隔断层(1st CrystalBreaking Layer,1st CBL)、第一反铁磁层(1st Synthetic Anti-Ferromagnet Layer,1stSyAF)与种子层(Seed Layer;SL),其中,所述覆盖层与自由层之间包括:第二势垒层(2ndTunneling Barrier Layer,2nd TBL),设置于所述自由层上,为镁金属氧化物层形成;第二参考层(2nd Reference Layer,2nd RL),设置于所述第二势垒层上,由铁磁材料及其合金所形成;第二晶格隔断层(2nd Crystal Breaking Layer,2nd CBL),设置于所述第二参考层上,由低电负性的金属材料或低电负性的金属结合铁磁材料形成;第二反铁磁层(2ndSynthetic Anti-Ferromagnet Layer,2nd SyAF),设置所述第二晶格隔断层上,由可形成反铁磁耦合的过渡金属材料结合铁磁材料形成;其中,所述第二势垒层、所述第二参考层、所述第二晶格隔断层与第二反铁磁层,及所述第一势垒层、所述第一参考层、所述第一晶格隔断层与所述第一反铁磁层,对称设置于所述自由层的上下两侧。
本申请解决其技术问题还可采用以下技术措施进一步实现。
在本申请的一实施例中,所述第一反铁磁层的总厚度为1.3奈米~10.0奈米,所述第一反铁磁层的材料选自[钴/铂]n钴/钌、[钴/铂]n钴/铱、[钴/铂]n钴/钌/钴、[钴/铂]n钴/铱/钴、[钴/铂]n钴/钌/钴[铂/钴]m、[钴/铂]n钴/铱/钴[铂/钴]m、[钴/钯]n钴/钌、[钴/钯]n钴/铱、[钴/钯]n钴/钌/钴、[钴/钯]n钴/铱/钴、[钴/钯]n钴/钌/钴[钯/钴]m、[钴/钯]n钴/铱/钴[钯/钴]m[钴/镍]n钴/钌、[钴/镍]n钴/铱、[钴/镍]n钴/钌/钴、[钴/镍]n钴/铱/钴、[钴/镍]n钴/钌/钴[镍/钴]m或[钴/镍]n钴/铱/钴[镍/钴]m的多层结构,其中,n>m≥1,铂,钯或镍的厚度为0.1奈米~0.4奈米,钴的厚度为0.15奈米~1.0奈米,每层铂,钯,镍或钴的厚度可以相同也可以不相同,钌的厚度为0.3奈米~1.5奈米,可以选择RKKY第一振荡峰,也可以选择RKKY第二振荡峰,铱的厚度为0.3奈米~0.6奈米,其对应为RKKY第一振荡峰,更进一步地,选择铱或钌的RKKY的第一振荡峰。
在本申请的一实施例中,所述第二反铁磁层的总厚度为1.3奈米~10.0奈米,所述第二反铁磁层的材料选自钌/钴[铂/钴]n、钴/钌/钴[铂/钴]n、[钴/铂]m/钴/钌/钴[铂/钴]n、钌/钴[钯/钴]n、钴/钌/钴[钯/钴]n、[钴/钯]m/钴/钌/钴[钯/钴]n、钌/钴[镍/钴]n、钴/钌/钴[镍/钴]n或[钴/镍]m/钴/钌/钴[镍/钴]n的多层结构,其中,n>m≥1,铂,钯或镍的厚度为0.1奈米~0.4奈米,钴的厚度为0.15奈米~1.0奈米,每层铂,钯,镍或钴的厚度可以相同也可以不相同,钌的厚度为0.3奈米~1.5奈米,可以选择RKKY第一振荡峰,也可以选择RKKY第二振荡峰。更进一步地,选择钌的RKKY的第二振荡峰。
在本申请的一实施例中,所述第一晶格隔断层与所述第二晶格隔断层的厚度为分别为0.1奈米~1.0奈米,所述第一晶格隔断层与所述第二晶格隔断层的材料选自钽,钨,钼,铪,钴(钽,钨,钼或铪),铁(钽,钨,钼或铪),铁钴合金(钽,钨,钼或铪)或铁钴硼合金(钽,钨,钼或铪)制成。
在本申请的一实施例中,所述第一参考层与所述第二参考层的厚度分别为0.5奈米~1.5奈米,所述第一参考层与所述第二参考层的材料选自钴,铁,镍,钴铁合金,钴硼合金,铁硼合金,钴铁硼合金或其组合。更进一步的,在磁场初始化后,所述第一参考层与所述第二参考层在垂直方向上的磁化矢量反向平行。
在本申请的一实施例中,所述第一势垒层与所述第二势垒层的材料为氧化镁。更进一步的,所述第二势垒层为含掺杂导电材料的镁金属氧化物层形成。
在本申请的一实施例中,所述含掺杂导电材料的镁金属氧化物层为均匀掺杂的镁金属氧化物层。
在本申请的一实施例中,所述第二势垒层为[氧化镁]1-aMa的结构,所述M为铝、硅、钙、钪、钛、钒、铬、锰、铁、钴、镍、铜、锌、镓、锶、钇、锆、铌、钼、鎝、钌、铑、钯、银、铪、钽、钨、铼、锇、铱、铂、金或其组合,0<a≤20%。此种第二势垒层实现方式可以在PVD工艺腔体中,采用对氧化镁靶材掺M来进行溅射沉积,或对氧化镁靶材,M靶进行共溅射沉积。
在本申请的一实施例中,所述含掺杂导电材料的镁金属氧化物层为单次穿插或多次穿插掺杂导电材料亚层的镁金属氧化物层。
在本申请的一实施例中,所述第二势垒层为[氧化镁/M]n氧化镁的结构,1≤n≤3,优选的,单层氧化镁的厚度为0.3奈米至1.0奈米之间,单层氧化镁的厚度为相同或相异;优选的,所述M为镁、铝、硅、钙、钪、钛、钒、铬、锰、铁、钴、镍、铜、锌、镓、锶、钇、锆、铌、钼、鎝、钌、铑、钯、银、铪、钽、钨、铼、锇、铱、铂、金或其组合,单层M的厚度为b,0<b≤0.1奈米,单层M的厚度可以相同也可以不相同。每层氧化镁的生成方式是采用对氧化镁靶材进行溅射沉积的方式的实现,或者采用先对镁靶材进行溅射沉积,然后再进行氧化以形成氧化镁。
在本申请的一实施例中,所述第二势垒层的总厚度为0.5奈米至1.5奈米之间。
本申请另一目的为提供一种磁性随机存储器,其储存单元包括如前所述磁性隧道结结构中任一者,设置于所述磁性隧道结结构上方的顶电极,及设置于所述磁性隧道结结构下方的底电极。
在本申请的一实施例中,在所述底电极、种子层、第一反铁磁层、第一晶格隔断层、第一参考层、第一势垒层、自由层、第二势垒层、第二参考层、第二反铁磁层、覆盖层和顶电极沉积之后,在不小于350℃的温度下进行至少30分钟的退火操作。所述第一参考层、所述第二参考层和所述自由层在NaCl型结构面心立方结构FCC(001)的所述第一势垒层和所述第二势垒层的模板作用下从非晶结构转变成体心立方结构BCC(001)的晶体结构。
本申请的磁性隧道结单元结构,其一,通过双势垒层结构设计协助降低自由层翻转的临界电流密度;其二,通过双势垒层设计在不增幅总体电阻面积积的同时保持稳定且足够的隧穿磁阻率,非常有利于MRAM电路读/写性能的提升与超小型MRAM电路的制作。
附图说明
图1为范例性的磁性随机存储器的磁性存储单元结构示意图;
图2为本申请实施例具有双势垒层结构的磁性存储单元结构示意图;
图3A为本申请实施例第二势垒层的掺杂结构示意图;
图3B为本申请实施例具有穿插层的第二势垒层的结构示意图。
具体实施方式
请参照附图中的图式,其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例,其不应被视为限制本申请未在此详述的其它具体实施例。
以下各实施例的说明是参考附加的图式,用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本申请,而非用以限制本申请。
本申请的说明书和权利要求书以及上述附图中的述语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应当理解,这样描述的对象在适当情形下可以互换。此外,术语“包括”和“具有”以及其它相关示例的变形,意图在于覆盖不排他的包含。
本申请说明书中使用的术语仅用来描述特定实施方式,而并不意图显示本申请的概念。除非上下文中有明确不同的意义,否则,以单数形式使用的表达涵盖复数形式的表达。在本申请说明书中,应理解,诸如“包括”、“具有”以及“含有”等术语意图说明存在本申请说明书中揭示的特征、数字、步骤、动作或其组合的可能性,而并不意图排除可存在或可添加一个或多个其他特征、数字、步骤、动作或其组合的可能性。附图中的相同参考标号指代相同部分。
附图和说明被认为在本质上是示出性的,而不是限制性的。在图中,结构相似的单元是以相同标号表示。另外,为了理解和便于描述,附图中示出的每个组件的尺寸和厚度是任意示出的,但是本申请不限于此。
在附图中,为了清晰、理解和便于描述,夸大设备、系统、组件、电路的配置范围。将理解的是,当组件被称作“在”另一组件“上”时,所述组件可以直接在所述另一组件上,或者也可以存在中间组件。
另外,在说明书中,除非明确地描述为相反的,否则词语“包括”将被理解为意指包括所述组件,但是不排除任何其它组件。此外,在说明书中,“在......上”意指位于目标组件上方或者下方,而不意指必须位于基于重力方向的顶部上。
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及具体实施例,对依据本发明提出的一种具有双势垒层结构的磁性隧道结结构及磁性随机存储器,其具体结构、特征及其功效,详细说明如后。
图1为范例性磁性随机存储器的磁性存储单元结构示意图。所述磁性存储单元结构至少包括底电极(Bottom Electrode,BE)10、磁性隧道结(MTJ)20与顶电极(TopElectrode,TE)30形成的多层结构。
在一些实施例中,底电极10为钛(Ti),氮化钛(TiN),钽(Ta),氮化钽(TaN),钌(Ru),钨(W),氮化钨(WN)或其组合;顶电极30组成材料为钛(Ti),氮化钛(TiN),钽(Ta),氮化钽(TaN),钨(W),氮化钨(WN)或其组合。所述磁性存储单元结构一般采用物理气相沉积(PVD)的方式实现,通常在底电极10沉积之后,都会对其平坦化处理,以达到制作磁性隧道结20的表面平整度。
在一些实施例中,所述磁性隧道结20,由上至下结构包括覆盖层(Capping Layer,CL)27、自由层(Free Layer;FL)26、势垒层(Tunneling Barrier Layer,TBL)25、参考层(Reference Layer,RL)24、晶格隔断层(Crystal Breaking Layer,CBL)23、反铁磁层(Synthetic Anti-Ferromagnet Layer,SyAF)22与种子层(Seed Layer;SL)21。
如图1所示,在一些实施例中,所述自由层26由钴铁硼合金CoFeB、铁钴合金FeCo/钴铁硼合金CoFeB、铁Fe/钴铁硼合金CoFeB、或钴铁硼合金CoFeB/(钽Ta,钨W,钼Mo或铪Hf其中之一)/钴铁硼合金CoFeB等单层或多层结构组成。其中,数据保存能力(Data Retention)可以用下面的公式进行计算:
其中,τ为在热扰动条件下磁化矢量不变的时间,τ0为尝试时间(一般为1ns),E为自由层的能量壁垒,kB为玻尔兹曼常数,T为工作温度。
热稳定性因子(Thermal Stability factor)则可以表示为如下的公式:
其中,Keff为自由层的有效各向能量密度,V为自由层的体积,KV为体各向异性常数Ms为自由层饱和磁化率,Nz垂直方向的退磁化常数,t为自由层的厚度,Ki为界面各向异性常数,DMTJ为磁性随机存储器的关键尺寸(一般指自由层26的直径),As为刚度积分交换常数,Dn为自由层翻转过程中反向核的尺寸(一般指反向核的直径)。实验表明当自由层的厚度较厚时表现为面内各向异性,较薄时,表现为垂直各向异性,KV一般可以忽略不计,而退磁能对垂直各向异性的贡献为负值,因此垂直各向异性完全来自界面效应Ki。
此外,随着自由层26的体积的缩减,写或转换操作需注入的自旋极化电流也越小。写操作的临界电流Ic0和热稳定性强相关,其关系可以表达如下的公式:
然而,为了提高磁性随机存储器的密度,磁性隧道结20的关键尺寸(CriticalDimension,CD)做得越来越小。当尺寸进一步缩小时,会发现磁性隧道结20的热稳定性(Thermal Stability Factor)急剧变差。对于超小尺寸的MRAM磁性存储单元而言,为了提高热稳定,通常可以降低自由层26的厚度,在自由层26里添加或把自由层26改为低饱和磁化率的材料等一些列措施来增加有效垂直各向异性能量密度,进而维持较高的热稳定性因子(▽)。如果降低自由层26的厚度,则隧穿磁阻率(Tunnel Magnetoresistance Ratio,TMR)将会降低,这将会增加读操作时候错误率;在厚度不变的条件下,在自由层26里添加或把自由层26改为低饱和磁化率的材料,同样会使隧穿磁阻率降低,进而降低了自旋极化率,如此并不利于器件的读/写操作。
图2为本申请实施例对称结构的磁性存储单元结构示意图;图3A为本申请实施例第二势垒层的掺杂结构示意图;图3B为本申请实施例具有穿插层的第二势垒层的结构示意图。现有技术请同时配合图1以利于理解。
如图2所示,在本申请的一实施例中,一种磁性隧道结结构20,其由上至下结构包括覆盖层(Capping Layer,CL)27、自由层(Free Layer,FL)26、第一势垒层(1st TunnelingBarrier Layer,1st TBL)25a、第一参考层(1st Reference Layer,1st RL)24a、第一晶格隔断层(1st Crystal Breaking Layer,1st CBL)23a、第一反铁磁层(1st Synthetic Anti-Ferromagnet Layer,1st SyAF)22a与种子层(Seed Layer;SL)21,其中,所述覆盖层27与自由层26包括:第二势垒层(2nd Tunneling Barrier Layer,2nd TBL)25b,设置于所述自由层26上,为镁金属氧化物层形成;第二参考层(2nd Reference Layer,2nd RL)24b,设置于所述第二势垒层25b上,由铁磁材料及其合金所形成;第二晶格隔断层(2nd Crystal BreakingLayer,2nd CBL)23b,设置于所述第二参考层24b上,由低电负性的金属材料或低电负性的金属结合铁磁材料形成;第二反铁磁层(2nd Synthetic Anti-Ferromagnet Layer,2nd SyAF)22b,设置所述第二晶格隔断层23b上,由可形成反铁磁耦合的过渡金属材料结合铁磁材料形成;其中,所述第二势垒层25b、所述第二参考层24b、所述第二晶格隔断层23b与第二反铁磁层22b,及所述第一势垒层25a、所述第一参考层24a、所述第一晶格隔断层23a与所述第一反铁磁层22a,对称设置于所述自由层26的上下两侧。
在本申请的一实施例中,所述第一反铁磁层22a的总厚度为1.3奈米~10.0奈米,所述第一反铁磁层22a的材料选自[钴Co/铂Pt]n钴Co/钌Ru、[钴Co/铂Pt]n钴Co/铱Ir、[钴Co/铂Pt]n钴Co/钌Ru/钴Co、[钴Co/铂Pt]n钴Co/铱Ir/钴Co、[钴Co/铂Pt]n钴Co/钌Ru/钴Co[铂Pt/钴Co]m、[钴Co/铂Pt]n钴Co/铱Ir/钴Co[铂Pt/钴Co]m、[钴Co/钯Pd]n钴Co/钌Ru、[钴Co/钯Pd]n钴Co/铱Ir、[钴Co/钯Pd]n钴Co/钌Ru/钴Co、[钴Co/钯Pd]n钴Co/铱Ir/钴Co、[钴Co/钯Pd]n钴Co/钌Ru/钴Co[钯Pd/钴Co]m、[钴Co/钯Pd]n钴Co/铱Ir/钴Co[钯Pd/钴Co]m[钴Co/镍Ni]n钴Co/钌Ru、[钴Co/镍Ni]n钴Co/铱Ir、[钴Co/镍Ni]n钴Co/钌Ru/钴Co、[钴Co/镍Ni]n钴Co/铱Ir/钴Co、[钴Co/镍Ni]n钴Co/钌Ru/钴Co[镍Ni/钴Co]m或[钴Co/镍Ni]n钴Co/铱Ir/钴Co[镍Ni/钴Co]m的多层结构,其中,n>m≥1,铂Pt,钯Pd或镍Ni的厚度为0.1奈米~0.4奈米,钴Co的厚度为0.15奈米~1.0奈米,每层铂Pt,钯Pd,镍Ni或钴Co的厚度可以相同也可以不相同,钌Ru的厚度为0.3奈米~1.5奈米,可以选择RKKY第一振荡峰,也可以选择RKKY第二振荡峰,铱Ir的厚度为0.3奈米~0.6奈米,其对应为RKKY第一振荡峰,更进一步地,选择铱Ir或钌Ru的RKKY的第一振荡峰。
在本申请的一实施例中,所述第二反铁磁层22b的总厚度为1.3奈米~10.0奈米,所述第二反铁磁层22b的材料选自钌Ru/钴Co[铂Pt/钴Co]n、钴Co/钌Ru/钴Co[铂Pt/钴Co]n、[钴Co/铂Pt]m/钴Co/钌Ru/钴Co[铂Pt/钴Co]n、钌Ru/钴Co[钯Pd/钴Co]n、钴Co/钌Ru/钴Co[钯Pd/钴Co]n、[钴Co/钯Pd]m/钴Co/钌Ru/钴Co[钯Pd/钴Co]n、钌Ru/钴Co[镍Ni/钴Co]n、钴Co/钌Ru/钴Co[镍Ni/钴Co]n或[钴Co/镍Ni]m/钴Co/钌Ru/钴Co[镍Ni/钴Co]n的多层结构,其中,n>m≥1,铂Pt,钯Pd或镍Ni的厚度为0.1奈米~0.4奈米,钴Co的厚度为0.15奈米~1.0奈米,每层铂Pt,钯Pd,镍Ni或钴Co的厚度可以相同也可以不相同,钌Ru的厚度为0.3奈米~1.5奈米,可以选择RKKY第一振荡峰,也可以选择RKKY第二振荡峰。更进一步地,选择钌Ru的RKKY的第二振荡峰。
在一些实施例中,所述第一晶格隔断层与所述第二晶格隔断层的厚度为分别为0.1奈米~1.0奈米,所述第一晶格隔断层23a与所述第二晶格隔断层23b的材料选自钽Ta,钨W,钼Mo,铪Hf,钴Co(钽Ta,钨W,钼Mo或铪Hf),铁Fe(钽Ta,钨W,钼Mo或铪Hf),铁钴合金FeCo(钽Ta,钨W,钼Mo或铪Hf)或铁钴硼合金FeCoB(钽Ta,钨W,钼Mo或铪Hf)制成。
在本申请的一实施例中,所述第一参考层24a与所述第二参考层24b的厚度分别为0.5奈米~1.5奈米,所述第一参考层24a与所述第二参考层24b的材料选自钴Co,铁Fe,镍Ni,钴铁合金CoFE,钴硼合金CoB,铁硼合金FeB,钴铁硼合金CoFeB或其组合。更进一步的,在磁场初始化后,所述第一参考层24a与所述第二参考层24b在垂直方向上的磁化矢量反向平行。
在本申请的一实施例中,所述第一势垒层25a与所述第二势垒层25b的材料为氧化镁MgO。更进一步的,所述第二势垒层25b为含掺杂导电材料的镁金属氧化物层形成。
更进一步地,所述第二势垒层的结电阻面积积(RA)要比所述第一势垒层的结电阻面积积(RA)小。掺杂导电材料的主要目的在于降低第二势垒层的结电阻面积积(RA)。
如图3A绘示,在一些实施例中,所述第二势垒层25b为[氧化镁MgO]1-aMa的结构,其为镁金属氧化物层中均匀掺杂铁磁材料M。其中,所述M为镁Mg、铝Al、硅Si、钙Ca、钪Sc、钛Ti、钒V、铬Cr、锰Mn、铁Fe、钴Co、镍Ni、铜Cu、锌Zn、镓Ga、锶Sr、钇Y、锆Zr、铌Nb、钼Mo、鎝Tc、钌Ru、铑Rh、钯Pd、银Ag、铪Hf、钽Ta、钨W、铼Re、锇Os、铱Ir、铂Pt、金Au或其组合,0<a≤20%。此种第二势垒层25b实现方式可以在PVD工艺腔体中,采用对氧化镁靶材掺M来进行溅射沉积,或对氧化镁靶材,M靶进行共溅射沉积。
如图3B绘示,在一些实施例中,所述第二势垒层25b为[氧化镁/M]n氧化镁的结构,其结构为镁金属氧化物层中单次穿插或多次穿插掺杂导电材质M亚层。其中,1≤n≤3,优选的,单层氧化镁的厚度为0.3奈米至1.0奈米之间,单层氧化镁的厚度为相同或相异;优选的,所述M为镁Mg、铝Al、硅Si、钙Ca、钪Sc、钛Ti、钒V、铬Cr、锰Mn、铁Fe、钴Co、镍Ni、铜Cu、锌Zn、镓Ga、锶Sr、钇Y、锆Zr、铌Nb、钼Mo、鎝Tc、钌Ru、铑Rh、钯Pd、银Ag、铪Hf、钽Ta、钨W、铼Re、锇Os、铱Ir、铂Pt、金Au或其组合,单层M的厚度为b,0<b≤0.1奈米,单层M的厚度可以相同也可以不相同。每层氧化镁的生成方式是采用对氧化镁靶材进行溅射沉积的方式的实现,或者采用先对镁靶材进行溅射沉积,然后再进行氧化以形成氧化镁。
在一些实施例中,所述第二势垒层25b的总厚度为0.5奈米至1.5奈米之间。
在本申请的一实施例中,所述覆盖层27由钨W、锌Zn、铝Al、铜Cu、钙Ca、钛Ti、钒V、铬Cr、钼Mo、镁Mg、铌Nb、钌Ru、铪Hf、铂Pt或其组合的多层材料等制成,其总厚度为0.5奈米至10.0奈米间。
从临界电流(Ic0)的公式,具体,如(3),可以得知,临界电流(Ic0)和自旋极化率(η)成反比,当第一参考层和第二参考层的磁化方向反向平行时,可以有效的增加自旋极化率(η),从而,降低了临界电流(Ic0)。有利于读写性能的提升,有利MRAM器件赖用度的提升。
请同时参阅图2至图3B,在本申请的实施例中,一种磁性随机存储器,其储存单元包括如前所述磁性隧道结20结构中任一者,设置于所述磁性隧道结20结构上方的顶电极30,及设置于所述磁性隧道结20结构下方的底电极10。
在本申请的一实施例中,所述磁性隧道结20的种子层21的材料为选自钛Ti,氮化钛TiN、钽Ta、氮化钽TaN、钨W、氮化钨WN、钌Ru、钯Pd、铬Cr、钴化铬CrCo、镍Ni、镍化铬CrNi、硼化钴CoB、硼化铁FeB、钴铁硼合金CoFeB等其中之一或及其组合。在一些实施例中,所述种子层21可选自钽Ta/钌Ru,钽Ta/铂Pt,钽Ta/铂Pt/钌Ru等多层结构其中之一。
在本申请的一实施例中,在所述底电极、种子层、第一反铁磁层、第一晶格隔断层、参考层、第一势垒层、自由层、第二势垒层、第二参考层、第二反铁磁层、覆盖层和顶电极沉积之后,在不小于350℃的温度下进行至少30分钟的退火操作。所述第一参考层24a、所述第二参考层24b和所述自由层26在NaCl型结构面心立方结构FCC(001)的所述第一势垒层25a和所述第二势垒层25b的模板作用下从非晶结构转变成体心立方结构BCC(001)的晶体结构。
本申请的磁性隧道结单元结构,其一,通过双势垒层结构设计协助降低自由层翻转的临界电流密度;其二,通过双势垒层设计在不增幅总体电阻面积积的同时保持稳定且足够的隧穿磁阻率,非常有利于MRAM电路读/写性能的提升与超小型MRAM电路的制作。
“在本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例;但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词,除非其前后文意显示出其它意思。
以上所述,仅是本申请的具体实施例而已,并非对本申请作任何形式上的限制,虽然本申请已以具体实施例揭露如上,然而并非用以限定本申请,任何熟悉本专业的技术人员,在不脱离本申请技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本申请技术方案的内容,依据本申请的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本申请技术方案的范围内。
Claims (8)
1.一种具有双势垒层的磁性隧道结结构,设置于磁性随机存储单元,所述磁性隧道结由上至下结构包括覆盖层、自由层、第一势垒层、第一参考层、第一晶格隔断层、第一反铁磁层与种子层,其特征在于,所述覆盖层与自由层之间包括:
第二势垒层,设置于所述自由层上,为镁金属氧化物层形成;
第二参考层,设置于所述第二势垒层上,由铁磁材料及其合金所形成;
第二晶格隔断层,设置于所述第二参考层上,由低电负性的金属材料或低电负性的金属结合铁磁材料形成;
第二反铁磁层,设置所述第二晶格隔断层上,由可形成反铁磁耦合的过渡金属材料结合铁磁材料形成;
其中,所述第二势垒层、所述第二参考层、所述第二晶格隔断层与第二反铁磁层,及所述第一势垒层、所述第一参考层、所述第一晶格隔断层与所述第一反铁磁层,对称设置于所述自由层的上下两侧;
所述第一参考层与所述第二参考层的厚度分别为0.5奈米~1.5奈米,所述第一参考层与所述第二参考层的材料选自钴,铁,镍,钴铁合金,钴硼合金,铁硼合金,钴铁硼合金或其组合;在初始化后,所述第一参考层与所述第二参考层在垂直方向上的磁化矢量反向平行。
2.如权利要求1所述具有双势垒层的磁性隧道结结构,其特征在于,所述第一反铁磁层的材料选自[钴/铂]n钴/钌、[钴/铂]n钴/铱、[钴/铂]n钴/钌/钴、[钴/铂]n钴/铱/钴、[钴/铂]n钴/钌/钴[铂/钴]m、[钴/铂]n钴/铱/钴[铂/钴]m、[钴/钯]n钴/钌、[钴/钯]n钴/铱、[钴/钯]n钴/钌/钴、[钴/钯]n钴/铱/钴、[钴/钯]n钴/钌/钴[钯/钴]m、[钴/钯]n钴/铱/钴[钯/钴]m、[钴/镍]n钴/钌、[钴/镍]n钴/铱、[钴/镍]n钴/钌/钴、[钴/镍]n钴/铱/钴、[钴/镍]n钴/钌/钴[镍/钴]m或[钴/镍]n钴/铱/钴[镍/钴]m的多层结构,其中,n>m≥1;所述第二反铁磁层的材料选自钌/钴[铂/钴]n、钴/钌/钴[铂/钴]n、[钴/铂]m/钴/钌/钴[铂/钴]n、钌/钴[钯/钴]n、钴/钌/钴[钯/钴]n、[钴/钯]m/钴/钌/钴[钯/钴]n、钌/钴[镍/钴]n、钴/钌/钴[镍/钴]n或[钴/镍]m/钴/钌/钴[镍/钴]n的多层结构,其中,n>m≥1。
3.如权利要求1所述具有双势垒层的磁性隧道结结构,其特征在于,所述第一晶格隔断层与所述第二晶格隔断层的厚度为分别为0.1奈米~1.0奈米,所述第一晶格隔断层与所述第二晶格隔断层的材料选自钽,钨,钼,铪,钴,铁,铁钴合金或铁钴硼合金制成。
4.如权利要求1所述具有双势垒层的磁性隧道结结构,其特征在于,所述第一势垒层与所述第二势垒层的材料为氧化镁。
5.如权利要求1所述具有双势垒层的磁性隧道结结构,其特征在于,所述第二势垒层为含掺杂导电材料的镁金属氧化物层形成。
6.如权利要求5所述具有双势垒层的磁性隧道结结构,其特征在于,所述第二势垒层为[氧化镁]1-aMa的结构,所述M为镁、铝、硅、钙、钪、钛、钒、铬、锰、铁、钴、镍、铜、锌、镓、锶、钇、锆、铌、钼、鎝、钌、铑、钯、银、铪、钽、钨、铼、锇、铱、铂、金或其组合,0<a≤20%。
7.如权利要求5所述具有双势垒层的磁性隧道结结构,其特征在于,所述含掺杂导电材料的镁金属氧化物层为单次穿插或多次穿插掺杂导电材料亚层的镁金属氧化物层。
8.如权利要求7所述具有双势垒层的磁性隧道结结构,其特征在于,所述第二势垒层为[氧化镁/M]n氧化镁的结构,1≤n≤3,单层氧化镁的厚度为0.3奈米至1.0奈米之间,单层氧化镁的厚度为相同或相异;所述M为镁、铝、硅、钙、钪、钛、钒、铬、锰、铁、钴、镍、铜、锌、镓、锶、钇、锆、铌、钼、鎝、钌、铑、钯、银、铪、钽、钨、铼、锇、铱、铂、金或其组合,单层M的厚度为b,0<b≤0.1奈米,单层M的厚度可以相同也可以不相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910972497.6A CN112736192B (zh) | 2019-10-14 | 2019-10-14 | 具有双势垒层的磁性隧道结结构及磁性随机存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910972497.6A CN112736192B (zh) | 2019-10-14 | 2019-10-14 | 具有双势垒层的磁性隧道结结构及磁性随机存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112736192A CN112736192A (zh) | 2021-04-30 |
CN112736192B true CN112736192B (zh) | 2023-04-18 |
Family
ID=75588343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910972497.6A Active CN112736192B (zh) | 2019-10-14 | 2019-10-14 | 具有双势垒层的磁性隧道结结构及磁性随机存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112736192B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2933391A1 (es) * | 2021-08-05 | 2023-02-06 | Univ Madrid Autonoma | Dispositivo con union tunel magnetica hibrida |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1988199A (zh) * | 2005-12-20 | 2007-06-27 | 中国科学院物理研究所 | 一种适于器件化的磁性隧道结及其用途 |
CN101079469A (zh) * | 2006-05-26 | 2007-11-28 | 中国科学院物理研究所 | 一种具有量子效应的MgO双势垒磁性隧道结及其用途 |
CN101133476A (zh) * | 2004-12-29 | 2008-02-27 | 弘世科技公司 | 具有用于自旋转移翻转的高自旋极化层的mtj元件以及使用该磁性元件的自旋电子器件 |
CN103531707A (zh) * | 2012-07-03 | 2014-01-22 | 中国科学院物理研究所 | 磁性隧道结 |
CN105161613A (zh) * | 2015-08-18 | 2015-12-16 | 北京航空航天大学 | 一种基于双势垒结构的磁存储器件 |
CN105954692A (zh) * | 2016-04-26 | 2016-09-21 | 中国科学院物理研究所 | 具有改善的灵敏度和线性度的磁传感器 |
CN106025063A (zh) * | 2016-05-19 | 2016-10-12 | 华为技术有限公司 | 磁隧道结以及磁存储器 |
CN106062979A (zh) * | 2014-09-22 | 2016-10-26 | 斯平转换技术公司 | 用于mram装置的磁性隧道结结构 |
CN106848058A (zh) * | 2011-06-10 | 2017-06-13 | 艾沃思宾技术公司 | 自旋扭矩磁阻存储元件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE531384C2 (sv) * | 2006-02-10 | 2009-03-17 | Vnk Innovation Ab | Multipla magnetoresistansanordningar baserade på metalldopad magnesiumoxid |
US10050192B2 (en) * | 2015-12-11 | 2018-08-14 | Imec Vzw | Magnetic memory device having buffer layer |
-
2019
- 2019-10-14 CN CN201910972497.6A patent/CN112736192B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101133476A (zh) * | 2004-12-29 | 2008-02-27 | 弘世科技公司 | 具有用于自旋转移翻转的高自旋极化层的mtj元件以及使用该磁性元件的自旋电子器件 |
CN1988199A (zh) * | 2005-12-20 | 2007-06-27 | 中国科学院物理研究所 | 一种适于器件化的磁性隧道结及其用途 |
CN101079469A (zh) * | 2006-05-26 | 2007-11-28 | 中国科学院物理研究所 | 一种具有量子效应的MgO双势垒磁性隧道结及其用途 |
CN106848058A (zh) * | 2011-06-10 | 2017-06-13 | 艾沃思宾技术公司 | 自旋扭矩磁阻存储元件及其制造方法 |
CN103531707A (zh) * | 2012-07-03 | 2014-01-22 | 中国科学院物理研究所 | 磁性隧道结 |
CN106062979A (zh) * | 2014-09-22 | 2016-10-26 | 斯平转换技术公司 | 用于mram装置的磁性隧道结结构 |
CN105161613A (zh) * | 2015-08-18 | 2015-12-16 | 北京航空航天大学 | 一种基于双势垒结构的磁存储器件 |
CN105954692A (zh) * | 2016-04-26 | 2016-09-21 | 中国科学院物理研究所 | 具有改善的灵敏度和线性度的磁传感器 |
CN106025063A (zh) * | 2016-05-19 | 2016-10-12 | 华为技术有限公司 | 磁隧道结以及磁存储器 |
Also Published As
Publication number | Publication date |
---|---|
CN112736192A (zh) | 2021-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111613720B (zh) | 一种磁性随机存储器存储单元及磁性随机存储器 | |
KR102117393B1 (ko) | 멀티 비트 수직 자기 터널링 접합에 기반한 메모리 소자 | |
CN110676288A (zh) | 磁性隧道结结构及磁性随机存储器 | |
EP2887410A1 (en) | Magnetic multilayer stack | |
CN112736192B (zh) | 具有双势垒层的磁性隧道结结构及磁性随机存储器 | |
CN112864308B (zh) | 磁性隧道结结构及磁性随机存储器 | |
CN112864306A (zh) | 具对称双势垒层的磁性隧道结结构及磁性随机存储器 | |
CN112635656A (zh) | 磁性隧道结结构及磁性随机存储器 | |
CN112736191A (zh) | 具有对称结构的磁性隧道结结构及磁性随机存储器 | |
CN113140670A (zh) | 一种磁性隧道结垂直反铁磁层及随机存储器 | |
CN112635650B (zh) | 磁性隧道结结构及其磁性存储器 | |
CN112864313B (zh) | 磁性随机存储器的磁性隧道结结构 | |
CN112802960A (zh) | 磁性隧道结结构及其磁性随机存储器 | |
CN113346006B (zh) | 磁性隧道结结构及其磁性随机存储器 | |
CN112928201B (zh) | 具有晶格传输作用的合成反铁层的磁性隧道结结构 | |
CN112310271B (zh) | 磁性随机存储器的磁性隧道结结构 | |
CN112928203B (zh) | 多层覆盖层的磁性隧道结结构及磁性随机存储器 | |
CN112652707B (zh) | 磁性隧道结结构及其磁性随机存储器 | |
CN112928205B (zh) | 提升磁垂直各向异性的磁性隧道结及磁性随机存储器 | |
CN112652705B (zh) | 磁性隧道结结构及其磁性随机存储器 | |
CN113346007A (zh) | 磁性隧道结结构及其磁性随机存储器 | |
CN112736193A (zh) | 磁性隧道结结构及其磁性随机存储器 | |
CN112652703A (zh) | 磁性隧道结结构及其磁性存储器 | |
CN112802959A (zh) | 磁性隧道结结构及磁性随机存储器 | |
CN112635653A (zh) | 磁性隧道结结构及其磁性存储单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |