CN101019190A - 自旋势垒增强的双磁致电阻效应元件及使用该元件的磁性存储器 - Google Patents

自旋势垒增强的双磁致电阻效应元件及使用该元件的磁性存储器 Download PDF

Info

Publication number
CN101019190A
CN101019190A CNA2005800148741A CN200580014874A CN101019190A CN 101019190 A CN101019190 A CN 101019190A CN A2005800148741 A CNA2005800148741 A CN A2005800148741A CN 200580014874 A CN200580014874 A CN 200580014874A CN 101019190 A CN101019190 A CN 101019190A
Authority
CN
China
Prior art keywords
layer
magnetic element
spin
barrier layer
spin barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800148741A
Other languages
English (en)
Inventor
瓦莱特蒂埃里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Grandis Inc
Original Assignee
Grandis Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Grandis Inc filed Critical Grandis Inc
Publication of CN101019190A publication Critical patent/CN101019190A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

本发明揭露了一种提供可用于磁性存储器的磁性元件之方法及系统。该磁性元件包括第一被钉扎层、间隔层、自由层、自旋势垒层及第二被钉扎层。该间隔层为非磁性且驻留于该被钉扎层与该自由层之间。当写电流通过该磁性元件时，可使用自旋转移对自由层进行转换。该自由层驻留于该间隔层与自旋势垒层之间。该自旋势垒层在该自由层与第二被钉扎层之间。该自旋势垒层设置成以减少该自由层阻尼常数的外表面贡献量。一方面，该自旋势垒具有高的面电阻且基本消除了自旋激励感应阻尼。另一方面，该磁性元件亦包括该自旋势垒层与自由层之间的自旋累积层。该自旋累积层具有高导电性，且可有长的自旋扩散长度。

Description

自旋势垒增强的双磁致电阻效应元件及使用该元件的磁性存储器
技术领域
本发明涉及磁性存储器系统，且更特别地，涉及一种提供磁性元件的方法和系统，所述磁性元件在转换中使用自旋转移效应，且可使用较低的转换电流密度进行转换。
背景技术
图1A、1B及1C描述了可用于磁性存储器的常规磁性元件10、10’及10”。请注意磁性存储器领域发展的近期评论举例如下：“William Reohr等人的″Memories of Tomorrow″，IEEE Circuits and Devices Magazine，pp.17-27，September 2002”；及Saied Tehrani等人的″Magnetoresistive Random AccessMemory Using Magnetic Tunnel Junctions″，Proceedings of the IEEE，vol.91，no.5，pp.703-714，May 2003”。该常规磁性元件10为自旋阀，包括常规反铁磁(AFM)层12、常规被钉扎层14、导电的常规间隔层16及常规自由层18。亦可使用诸如接种层或覆盖层的其它层(未示)。常规被钉扎层14及常规自由层18为铁磁性的。因此，常规自由层18被描述为具有可变磁化19。常规间隔层16为非磁性的。AFM层12用于将被钉扎层14的磁化固定或钉扎为特定方向。典型地当响应一外部磁场时，自由层18的磁化是自由旋转的。亦描述了可用来驱动电流通过常规磁性元件10的顶部电极(top contact)20和底部电极(bottom contact)22。
图1B中描述的常规磁性元件10’为自旋隧道结。常规自旋隧道结10’部分与常规自旋阀10类似。由此，常规磁性元件10’包括AFM层12’、常规被钉扎层14’、为绝缘势垒层16’的常规间隔层及具有可变磁化19’的常规自由层18’。常规势垒层16’足够薄以使电子在常规自旋隧道结内隧穿。
常规磁性元件10”包括AFM层12’、常规被钉扎层14’、为电流限制层的常规间隔层16”及具有可变磁化19”的常规自由层18”。常规电流限制层16”为金属性导电(下文称为导电通道15)的异质层混合区域，具有可以是绝缘体的高电阻率区域(下文称为绝缘基体17)。铁磁层14”及18”间的导电基本限制在导电通道15。因此常规磁性元件10”被称为电流限制磁致电阻效应薄膜结构。常规磁性元件10”更详细地描述于M.Takagishi等人的“″TheApplicability of CPP-GMR Heads for Magnetic Recording″，，IEEETrans.Magn.38，2777(2002)”中的磁致电阻硬盘驱动器读出磁头的内容中。
根据常规自由层18/18’/18”的磁化19/19’/19”及常规被钉扎层14/14’/14”各自的定向，常规磁性元件10/10’/10”的电阻各自改变。常规自由层18/18’/18”的磁化19/19’/19”与常规被钉扎层14/14’/14”的磁化平行时，常规磁性元件10/10’/10”的电阻为低。常规自由层18/18’/18”的磁化19/19’/19”与常规被钉扎层14/14’/14”的磁化反平行时，常规磁性元件10/10’/10”的电阻为高。为检测常规磁性元件10/10’/10”的电阻，驱动电流通过常规磁性元件10/10’/10”。在存储器应用中典型的是，电流以CPP(电流方向垂直于平面，current perpendicular to plane)形式驱动，垂直于常规磁性元件10/10’/10”的各层(向上或向下，如图1A、1B、1C中所示的z方向)。在此形式下，分别在顶部电极20、20’、20”及底部电极22、22’、22”之间驱动电流。
为克服与具有较高存储单元密度的磁性存储器相关的一些问题，可使用自旋转移转换常规磁性元件10/10’/10”的磁化19/19’/19”。自旋转移在常规磁性元件10’的内容中有描述，但同样可用于常规磁性元件10及10”。下列公开中详细描述了自旋转移的现有技术：“J.C.Slonczewski的，″Current-driven Excitation of Magnetic Multilayers，″Journal ofMagnetism and Magnetic Materials，vol.159，p.L1(1996)；L.Berger的，″Emission of Spin Waves by a Magnetic Multilayer Traversed by aCurrent，″Phys.Rev.B，vol.54，p.9353(1996)，FJ.Albert，J.A.Katine及R.A.Buhrman的，″Spin polarized Current Switching of a Co Thin FilmNanomagnet，″Appl.Phys.Lett，vol.77，No.23，p.3809(2000)，J.Slonczewski的″Conductance and exchange coupling of two ferromagnetsseparated by a tunneling barrier″，Phys.Rev.B 39，6995(1989”)及“Y.Huai等人的″Observation of spin-transfer switching in deepsubmicron-sized an low-resistance magnetic tunnel junctions″，Appl.Phys.Lett.84，3118(2004)”。因此，下文该自旋转移现象的描述是以现有技术为基础并且不意欲限制本发明的范围。
当自旋极化电流以CPP形式穿过诸如自旋隧道结10’的磁性多层时，入射在铁磁层上的电子的部分自旋角动量可被转移到铁磁层。特别地，入射在常规自由层18’上的电子可将其部分自旋角动量转移到常规自由层18’。可认为该角动量转移是作用在自由层磁化19’上的自旋转移扭矩(spin transfertorque，STT)。因此，如果电流密度足够高(约107-108A/cm2)，且自旋隧道结的侧向尺寸小(约小于200纳米)，自旋极化电流可转换常规自由层18’的磁化19’的方向。会发生自旋转移感应转换的阈值电流被称为临界电流Ic。此外，为使自旋转移能够转换常规自由层18’的磁化19’的方向，一般认为常规自由层18’应足够薄，例如，对于钴(Co)最好约小于10纳米。当常规磁性元件10’的侧向尺寸小且在几百纳米的范围内时，基于自旋转移的磁化转换比其它转换机制占优势，且变得可观察到。因此，自旋转移适用于具有较小磁性元件10’的较高密度的磁性存储器。
作为代替或除了使用外部转换场来转换常规磁性元件10/10’/10”的常规自由层18/18’/18”的磁化方向外，可以CPP形式使用自旋转移现象。例如，常规磁性元件10’中，可将常规自由层18’的磁化19’从与该常规被钉扎层14’的磁化反向平行转换至与该常规被钉扎层14’的磁化平行。电流从常规自由层18’驱动至常规被钉扎层14’(传导电子从常规被钉扎层14’行进至常规自由层18’)。或者，电流从常规被钉扎层14’驱动至常规自由层18’(传导电子以相反方向行进)时，该自由层18’的磁化可从与该常规被钉扎层14’的磁化平行的方向转换至与该常规被钉扎层14’的磁化反向平行。
可使用普遍的自旋转移自旋扭矩模型来确定临界电流Ic的大小，对该模型的描述参见：J.C.Slonczewski的，″Current-driven Excitation of MagneticMultilayers，″Journal of Magnetism and Magnetic Materials，vol.159，p.L1-L5(1996)”，对该模型的进一步详细阐述参见：J.Grollier等人的″Field dependence of magnetization reversal by spin transfer″，Phys.Rev.B67，174402(2003)”。根据Slonczewski模型，自旋转移组体的自由层的转换电流密度Ic与以下表达式成比例：
αtMs[Heff-2πMs]/g(θ)
其中：
α＝现象吉尔伯特阻尼参数(the phenomenological Gilbert dampingparameter)；
t＝该自由层的厚度；
MS＝该自由层的饱和磁化；
Heff＝该自由层的有效场；
g(θ)反应该自旋转移效率
该有效场Heff包括外部磁场、形状各向异性场、平面内及平面外(即垂直的)各向异性场以及双极场和交换场。该垂直各向异性典型地源自晶体各向异性。g(θ)项取决于常规被钉扎层14’的磁化与常规自由层18’的磁化的相对角度定向。
因此，临界电流Ic与常规自由层18’的吉尔伯特阻尼参数α成比例。认为这同样适用于常规自旋阀磁致电阻效应元件的自旋转移，如10以及常规电流限制磁致电阻效应元件10”。吉尔伯特阻尼参数α为无量纲参数，其量化常规自由层磁化18’的动态阻尼水平。假设其余因子保持不变，α的减少导致Ic的同比例减少，同时α的增加导致Ic的同比例增加。对于嵌入多层结构的薄的常规磁性自由层18’，已示出总阻尼系数α可大致分为三个贡献量(contribution)：
α＝α0+(δαout+δαin)t0/tf
其中：
α0＝本征阻尼参数；
δαout＝由发生在自由层的外界面处(例如在常规自由层18’和顶部电极20’之间)的过程引起的表面贡献量；
δαin＝由发生在自由层内界面处(例如在常规自由层18’和势垒层16’之间)的过程引发的表面影响；
t0＝任意标度长度；
tf＝以纳米为单位的该自由层厚度
本征阻尼参数α0仅取决于用于制造常规自由层18’的材料。任意标度长度t0可方便地取为等于三纳米而不失去一般性。常规自由层18’的厚度tf是以纳米为单位的自由层的厚度。
阻尼参数的内表面贡献量δαin取决于常规自由层18’与常规势垒层16’之间界面、常规势垒层16’其本身、可能的常规势垒层16’与常规被钉扎层14’之间的界面以及被钉扎层14’的结构及成分之细节。尤其是，磁性元件10’可受到δαout的显著和有害的影响，该影响可追溯到发生在自由层10’的顶部(外部)界面的“自旋激励”。自旋激励阻尼源于角动量的损耗，常规自由层18’通过与可离开自由层而进入到顶部电极20’的自由电子进行交换耦合而产生时间依赖性磁化，从而造成所述角动量的损耗。该些效应详细地描述于“Y.Tserkovnyak et al等人的“″Dynamic stiffness of spin valves″，Phys.Rev.B67，140404(R)(2003)”。对于现有技术中已知的具有自由层的典型厚度在1到5纳米之间内的磁致电阻效应薄膜结构，该些自旋激励感应阻尼是将IC降低到期望水平的制约因素。
由此，尽管自旋转移作为转换常规磁性元件10/10’/10”的机制，该领域的一般技术人员会容易认识到典型地需要高的电流密度来感应转换常规磁性元件10/10’/10”。特别地，转换电流密度是在几个107A/cm2数量级或更高。因此，使用高的写电流来获得高的转换电流密度。对于高密度磁致电阻随机存取存储器(MRAM)，高的工作电流导致设计上的问题，例如发热、高功耗、大晶体管尺寸及其它问题。
本领域技术人员可容易认识到降低转换电流的一种机制是使用双磁致电阻元件。图2描述了常规双磁致电阻元件50。双磁致电阻元件50包括AFM层52、第一常规被钉扎层54、第一常规间隔层56、常规自由层58、第二常规间隔层60、第二常规被钉扎层62及第二AFM层64。也可使用诸如接种层或覆盖层的其它层(未示)。亦示出了底部电极66及顶部电极68。常规被钉扎层54及62与常规自由层58为铁磁性的。从而，常规自由层18被描述为具有可变的磁化19。常规间隔层56及60为非磁性的。常规间隔层52及60可为导电的隧道势垒层或电流限制层。这样，常规间隔层52及60对应与图1A-1C中描述的层16、16’及/或16”。再参见图2，AFM层52及64用于沿特定方向固定或钉扎被钉扎层54的磁化。典型地当响应一外部磁场时，自由层58的磁化是自由旋转的。
自旋极化电流穿过常规磁性元件50时，可使用自旋转移转换自由层58的磁化59。角动量由第一常规被钉扎层54与常规自由层58之间的电流所携带。该电流生成作用于常规自由层58的第一自旋转移扭矩T1。角动量也可由第二常规被钉扎层62与常规自由层58之间的电流携带。该电流生成也作用于常规自由层58的第二自旋转移扭矩T2。准确地选择被钉扎层54及62的层厚度、成分及磁化定向，可制造出扭矩T1及T2以所需形式加入的常规磁性元件50，因此，该临界电流Ic可显著减少。
尽管可减少该临界电流Ic，本领域技术人员可容易认识到这种常规磁性元件50会受到恶化常规磁性元件50及最终构建的磁性存储器之性能的缺点的影响。
首先，假设第二常规间隔层60为导体。如前所述，该临界电流Ic与该常规自由层58的吉尔伯特阻尼参数α成比例。如前所示，α可分为α0、δαout及δαin。使用金属性第二常规间隔层60的常规磁性元件50可受到δαout的明显和有害的附加影响，该影响可追溯到发生在自由层58结合第二磁性被钉扎层的顶部界面的“自旋激励”。该“自旋激励”与该上文所述的自旋激励类似。
若第二常规间隔层60为隧道势垒，自由层58与第二非常规间隔层60之间界面的“自旋激励”不会不利地影响该临界电流。然而，本领域技术人员可容易地认识到为了使包含自由层58、第一常规间隔层56、及第一常规被钉扎层54的子结构(sub-structure)最大化常规磁性元件50的磁致电阻效应，该第一常规间隔层也为隧道势垒，并且第二间隔层60的面电阻显著地小于第一隧道势垒56的面电阻。在这种常规双自旋隧道结50内，第二常规间隔层60的面电阻典型的十倍地小于第一常规间隔层56的面电阻。此外，为了使常规磁性元件50能够使用自旋转移写入，甚至第一常规间隔层56有相对小的面电阻，典型地，小于20Ω.μm2。制造该种包括两个具有这样低的面电阻的隧道势垒56及60的常规磁性元件50是很困难的。因此，亟需一种双磁致电阻效应薄膜结构的代替设计，其允许不要求两个低面电阻磁性隧道结的堆叠而抑制δαout的自旋激励贡献量。
最后，若第二常规间隔层60为电流限制层，并且若常规自由层58与第二常规间隔层60之间界面的面电阻大于0.1Ω.μm2，可发现有效地抑制了该常规自由层58的动态阻尼的自旋激励贡献量。然而，对于构成该种常规磁性元件50的多种材料与几何参数的常规值，可使用磁-电电路原理(magneto-electronic circuit theory)来判断给定电流I的生成于常规自由层58的总自旋转移扭矩相较于如图1A-1C所示的简单磁致电阻效应膜结构仅增大到三至四倍，所述给定电流I在两接触电极66与68间流动。下列公开中揭露了该磁-电电路原理德详细描述，及一些其在自旋转移德应用：“A.Brataas，Y.V.Nazarov，and G.E.W.Bauer的″Finite-Element Theory ofTransport in Ferromagnet-Normal Metal Systems″，in Phys.Rev.Lett.84，2481(2000)”。因此，需要这样一种双磁致电阻效应薄膜结构，其呈现在常规自由层58上对于相同电流有甚至更大的自旋转移扭矩
因此，需要一种提供双磁致电阻元件的系统及方法，所述双磁致电阻元件可以较低电流密度使用自旋转移来转换，且功耗更低。本发明正是针对这种需要提出的。
发明内容
本发明提出了一种提供可用于磁性存储器的磁性元件之方法及系统。该磁性元件包括第一被钉扎层、间隔层、自由层、自旋势垒层及第二被钉扎层。该间隔层为非磁性且驻留该被钉扎层与该自由层之间。当写电流通过该磁性元件时，该自由层可使用自旋转移来转换。该自由层驻留该间隔层与自旋势垒层之间。该自旋势垒层在该自由层与第二被钉扎层之间。该自旋势垒层设置成以减少该自由层阻尼常数的外表面贡献量。一方面，该自旋势垒具有高面电阻且基本消除了自旋激励感应阻尼。另一方面，该磁性元件亦包括该自旋势垒层与自由层之间的自旋累积层。该自旋累积层为金属性，且具有长的自旋扩散长度。
根据在此揭露的该系统及方法，本发明提供一种由自旋转移而可被转换的磁性元件，该自旋转移使用较低电流密度的以及随之而来的较低转换电流密度这一优点。
附图说明
图1A为常规磁性元件、常规自旋阀的图示；
图1B为另一种常规磁性元件、常规自旋阀的图示；
图1C为第三种常规磁性元件、常规电流限制磁致电阻效应薄膜结构的图示；
图2为常规双磁致电阻磁性元件的图示；
图3A描述了根据本发明的、具有用于自旋转移转换的降低的写电流密度的磁性元件之一部分的第一实施例；
图3B描述了根据本发明的、具有用于自旋转移转换的降低的写电流密度的磁性元件之一部分的第一实施例的另一种形式；
图3C描述了根据本发明的、具有用于自旋转移转换的降低的写电流密度的磁性元件之一部分的第一实施例的第三种形式；
图4A描述了根据本发明的、具有用于自旋转移转换的降低的写电流密度的磁性元件之一部分的第二实施例；
图4B描述了该根据本发明的、具有用于自旋转移转换的降低的写电流密度的磁性元件之一部分的第二实施例的另一种形式；
图4C描述了该根据本发明的、具有用于自旋转移转换的降低的写电流密度的磁性元件之一部分的第二实施例的第三种形式；
图5描述了本发明之方法的一种实施例的流程图，所述方法用于提供根据本发明的、具有用于自旋转移转换的降低的写电流密度的磁性元件。
具体实施例
本发明涉及磁性元件及诸如MRAM磁性存储器的改良。下文的论述可使本技术领域的一般技术人员制造和使用本发明并且为专利申请及其必要文件而提供。较佳实施例的多种修改对本领域的技术人员是显而易见的并且其中的上位原理可用于其它实施例。因此，本发明并不意欲限制为所示的实施例，而是为与在此描述的原理和特征相容的最大范围。
本发明提供了一种可用于磁性存储器的磁性元件之方法及系统。该磁性元件包括第一被钉扎层、间隔层、自由层、自旋势垒层及第二被钉扎层。该间隔层为非磁性且驻留该被钉扎层与该自由层之间。当写电流通过该磁性元件时，该自由层可使用自旋转移来转换。该自由层驻留于该间隔层与自旋势垒层之间。该自旋势垒层在该自由层与第二被钉扎层之间。该自旋势垒层设置成以减少该自由层阻尼常数的外表面贡献量。一方面，该自旋势垒具有高的面电阻且基本消除了自旋激励感应阻尼。另一方面，该磁性元件亦包括该自旋势垒层与自由层之间的自旋累积层。该自旋累积层为金属性(如具有高导电性)且具有长的自旋扩散长度。
本发明根据特定磁性储存器及具有一定组件的特定磁性元件进行描述。然而，本领域的技术人员可容易地认识到该方法及系统可有效用于其它具有不同及/或附加组件的磁性存储元件及/或其它具有不与本发明相矛盾的不同及/或其它特征的磁性存储器。本发明亦描述于该自旋转移现象的现有理解的背景下。因此，本领域的一般技术人员可轻易地认识到该方法及系统之表现的理论解释是根据该自旋转移的现有理解而作出的。本领域的一般技术人员亦可轻易地认识到该方法及系统是在与该基底有特定关系之结构的背景下描述。例如，如图所述，该些结构的底部典型地比该些结构的顶部更接近下层基底。然而，本领域的一般技术人员可轻易地认识到该方法及系统相容于与该基底有不同关系的结构。此外，该方法及系统在一定的合成层及/或单一层的背景下描述。然而，本领域的一般技术人员可容易地认识到该些层可为不同结构。例如，虽然该方法及系统在单一自由层的背景下描述，然而并不妨碍本发明使用合成自由层。此外，本发明在具有特定层的磁性元件的背景下描述。然而，本领域的一般技术人员可容易地认识到亦可使用具有不与本发明相矛盾的附加及/或不同层的磁性元件。此外，某些组件描述为铁磁性的。然而，本文使用的术语“铁磁性的”可以包括亚铁磁性的或类似结构。因此，本文使用的术语“铁磁性的”包括但不限于铁磁和亚铁磁。本发明亦在单元件的背景下描述。但是，本领域的一般技术人员可容易地认识到本发明与具有多个元件、位线及字线的磁性存储器相容。本发明亦在用于提供较低开关电流密度的特定机制(降低的该自由层阻尼常数)的背景下描述。但本领域的一般技术人员可容易地认识到在此描述的该方法及系统可与其它用于降低开关电流密度的机制结合，如低饱和磁化自由层。
为了更具体地说明根据本发明的该方法及系统，现参考图3A，该图描述了根据本发明的、具有用于自旋转移转换的降低的写电流密度的磁性元件100之一部分的第一实施例。磁性元件100最好以CPP形式用于如MRAM的磁性储存器中的。因此，磁性元件100可用于包括隔离晶体管(未示)的储存单元及其它磁性储存器形式。此外，磁性元件100最好利用各自靠近磁性元件100的顶部和底部的两个接线端102和104。然而，不排除使用其它编号的末端，例如靠近该磁性元件中部的第三接线端。磁性元件100包括第一被钉扎层120、间隔层130、自由层140及第二被钉扎层160。磁性元件100通常亦包括用来各自将被钉扎层120及160的各自磁化122及162钉扎的第一钉扎层110及第二钉扎层170，以及接种层(未示)与覆盖层(未示)。此外，磁性元件100设置成以使自由层140可利用自旋转移被写入。较佳实施例中，如宽度W的自由层140侧向尺寸因此很小且最好为小于200纳米。此外，在侧向尺寸之间最好有一些差异以保证自由层140在自由层140平面内具有特定的易轴。
钉扎层110及170各自最好为各自通过交换耦合将被钉扎层120及160各自的磁化122及162钉扎的AFM层110及170。应注意尽管被钉扎层的磁化122及162描述为是反平行的，但并不排除磁化122及162各自具有其它定向。例如，AFM层170可将被钉扎层160的磁化162钉扎为与被钉扎层120的磁化122平行、反平行或垂直。被钉扎层120及160为铁磁性的。一个实施例中，该被钉扎层120及/或被钉扎层160为合成的。该实施例中，被钉扎层120及/或被钉扎层160包括被非磁性层隔开的铁磁层并且设置成以使该些铁磁层排列为反向平行。该被钉扎层120及/或被钉扎层160可有其它用来改进磁性元件100性能的特征。间隔层130是非磁性的。一实施例中，间隔层130可为导电的，例如包括铜(Cu)。另一实施例中，间隔层130为包括如氧化铝的绝缘体的势垒层。该实施例中，势垒层130设置成以使载流子(charge carrier)可在自由层140与被钉扎层120之间隧穿。另一实施例中，间隔层130为电流限制层。因此，间隔层130对应于图1A、1B或1C各自的间隔层16/16’或16”。因此，再参见图3A，磁性元件100可为电流限制磁致电阻结构。
自由层140为铁磁性的。如上所述，自由层140最好有一些形状各向异性，以使当自由层140的磁化142与被钉扎层120的磁化122平行或反向平行时，该磁化是稳定的。此外，自由层140可为如图3A所描述的单一的或合成的。
磁性元件100亦包括自由层140与第二被钉扎层160之间的自旋势垒层150。因此，自旋势垒层150亦可视为作第二间隔层。自旋势垒层150设置成以减少该自由层的阻尼常数α的外表面贡献量。自旋势垒层150最好具有大的面电阻rb。较佳实施例中，该大的面电阻至少为0.1Ω.μm2。该所示的实施例中，自旋势垒层150基本为包括绝缘基体154中导电通道150的电流限制层。由于存在减少该阻尼常数之外表面贡献量的自旋势垒层150，降低了自由层140的磁化142转换的该临界电流。
利用上文所述的普遍的自旋转移自旋扭矩模型，可理解自旋势垒层150的效果。特别地，自旋势垒层150用来改变自由层140的外界面并且由此减少该阻尼参数的外表面贡献量δαout对总阻尼参数的贡献量。因此，降低了该临界电流。
为了更具体地描述由自旋势垒层150引起的临界电流降低，请参见Slonczewski模型。根据该模型，自旋转移组体的该自由层临界电流Ic与自由层140的现象Gilbert阻尼参数α成比例。如上所述，对于嵌入多层结构的薄的磁性自由层140，已示出了总阻尼系数α可大致分为三个贡献量：α＝αo+(δαout+δαin)t0/tf。
由于该本征阻尼参数αo取决于用来制造自由层140的材料，该本征阻尼参数通常不可用于工程上降低临界电流。该阻尼参数的表面贡献量δαin取决于自由层140与第一间隔层130之间的界面、第一间隔层130本身、可能的第一间隔层130与第一被钉扎层120之间的界面以及第一被钉扎层120的结构及成分之细节。一般根据各种其它制约条件可最优化这些不同的部分120、130及140的成分及结构。特别地，自由层140、第一间隔层130、及第一被钉扎层120通常设置成最优化磁性元件100的那部分电阻以及将磁性元件100的面电阻调整在理想的适当范围内以，及其它制约条件。因此，一般不需要改变得到的δαin。
另一方面，改变自由层140的外界面是可能的。特别地，使用自旋势垒层150来改变自由层140的外界面并且由此减少该阻尼参数的外表面贡献量δαout对于总阻尼参数的贡献量。在本应用中，该阻尼参数的外表面贡献量的减少保证了该贡献量δαout比单独自由层140时的δαout小。
在本发明的一个较佳实施例中，自旋势垒层150具有至少为0.1Ω.μm2的大的面电阻rb。这样大的面电阻降低了自由层140的时间依赖性磁化与外电极104内的导电电子之间穿越自旋势垒层150的耦合。结果是，这种耦合可不再显著影响自由层150的磁化阻尼。换言之，自旋势垒层150的大的面电阻使得有效消除自旋激励感应附加阻尼，并因此减少阻尼参数的表面贡献量δαout。因此，实现了有益降低转换自由层磁化142所需的临界电流大小IC。
图3A中所描述的磁性元件100中，自旋势垒层150为电流限制自旋势垒层。自旋势垒层150为穿过该层150平面的薄的异质层。自旋势垒层150因此具有称为导电通道152的金属(欧姆)导电区域以及称为绝缘基体154的高电阻区域。绝缘基体154实际可为绝缘区域，或可以是仅具有相对于导电通道154高的电阻率。结果是，通过自旋势垒层150的电流导电主要限制在导电通道154。在磁性元件100内，可通过改变导电通道154的尺寸和密度，调整自旋势垒层150的面电阻，从而相对容易达到rb的目标值。
在磁性元件100的一个较佳实施例中，电流限制自旋势垒层150的厚度最好在0.2～5纳米之间。另一较佳实施例中，自旋势垒层150主要由选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)和镍(Ni)组成之群组的一或多种材料之氧化物来制造。导电通道152可对应氧原子含量较低的区域。在一个较佳实施例中，氧原子含量低于30％的区域被认为是导电通道152。高电阻率区域，即绝缘基体154，可对应氧原子含量较高的区域。在一个较佳实施例中，绝缘基体154可对应氧原子含量高于40％的区域。此外，最好通过向自旋势垒层150添加不容易氧化的金属元素或氧分离剂，引起整个自旋势垒层150的氧原子含量的侧向波动。例如，导电通道152可包括选自由铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和锇(Os)组成之组群的组份。
在电流限制自旋势垒层150的另一实施例中，电流限制自旋势垒层150的厚度最好在0.2～5纳米之间。同样在该较佳实施例中，自旋势垒层150主要由选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成之组群的组份(该基体组份)的氮化物制造。导电通道152对应氮原子含量较低的区域。在一较佳实施例中，导电通道152对应氮原子含量低于30％的区域。绝缘基体154对应高电阻率区域，最好是氮原子含量高于40％的区域。此外，最好通过向自旋势垒层150添加不容易与氮反应的金属元素或氮分离剂，引起整个自旋势垒层150的氮原子含量的侧向波动。例如，选自由铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和锇(Os)组成之组群的组份。
在工作中使用不同的读电流和写电流。在读的出过程中使用较低的读电流。例如，可使用1～500微安的电流作为读电流。这样的读电流使得可确定磁性元件100的状态，但不会引起自由层140的自旋转移感应转换。在写过程中，在适当的方向(即图3A中向上或向下)向磁性元件100施加至少与临界电流IC相等的写电流。由此，自由层140的磁化142可转换成与被钉扎层120的磁化122平行或反向平行。这样的写电流可在10～2000微安之间。
因此，自旋势垒层150减少了该自由层阻尼参数α的外表面贡献量。结果，降低了自由层140的磁化142转换的该临界电流。从而可改良磁性元件100的性能。
图3B描述了根据本发明的、具有用于自旋转移转换的降低的写电流密度的磁性元件100′之一部分的第一实施例的另一种形式。磁性元件100’的组件与磁性元件100的组件类似。因此，部分磁性元件100’的参考数字与磁性元件100类似。因此，磁性元件100’包括最好为AFM层的第一钉扎层110’、被钉扎层120’、间隔层130’、自由层140’、自旋势垒层150’、第二被钉扎层160’以及最好为AFM层的第二钉扎层170’。最好以CPP形式使用电极102’和104’来驱动电流。间隔层130’可采用各种形式，包括导电层、隧道势垒层或电流限制层。因此，磁性元件100’的各层与磁性元件100的各层大致相同，且作用方式类似。
虽然自旋势垒层150’与自旋势垒层150作用方式类似，自旋势垒层150的结构却不同。具体地，自旋势垒层150’为包括薄的绝缘层、半导体层或其它类似层的隧道势垒。因此，通过电子隧穿(electronic tunneling)、电子跳越(eletron hoping)及/或热活化导电(thermally activated conduction)可实现经过自旋势垒层150’的电流导电。该磁性元件100’中，可通过改变自旋势垒层150’的厚度和成分来调整自旋势垒层150’的面电阻。由此可达到rb的目标值。
磁性元件100’的较佳实施例中，自旋势垒层150’的厚度最好在0.5～5纳米纳米之间。仍在该较佳实施例中，自旋势垒层150’主要由选自由(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、  铬(Cr)、铁(Fe)、钴(Co)及镍(Ni)组成之组群的组份的氧化物组成。该磁性元件100’的另一实施例中，自旋势垒层150’的厚度最好在0.5～5纳米5纳米之间，并且主要由选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成之组群的组份的氮化物制造。另一实施例中，自旋势垒层150’主要由半导体材料制造。该磁性元件100’中，自旋势垒层150’的厚度最好在0.2和5纳米之间。该实施例中使用的半导体材料最好由选自由硅(Si)、锗(Ge)、镓(Ga)、镉(Cd)、碲(Te)、锑(Sb)、铟(In)、铝(Al)、砷(As)、汞(Hg)及碳(C)组成之组群的组份制成。
自旋势垒层150’降低了该自由层阻尼常数α的外表面贡献量。由于自旋势垒层150’以类似上述的方式降低了该阻尼常数的外表面贡献量，降低了自由层140的磁化142转换的该临界电流。从而可改良磁性元件100’的性能。
图3C描述了根据本发明的、具有用于自旋转移转换的降低了的写电流密度的磁性元件100″之一部分的第一实施例的第三种形式。磁性元件100”的组件与磁性元件100的组件类似。因此，部分磁性元件100”的参考数字与磁性元件100类似。因此，磁性元件100”包括最好为AFM层的第一钉扎层110”、第一被钉扎层120”、间隔层130”、自由层140”、自旋势垒层150”、第二被钉扎层160”以及最好为AFM层的第二钉扎层170”。最好以CPP形式使用电极102”和104”来驱动电流。间隔层130”可采用各种形式，包括导电层、隧道势垒层或电流限制层。因此，磁性元件100”的各层与磁性元件100和100’的各层大致相同，且作用方式类似。
自旋势垒层150”可以是诸如自旋势垒层150的电流限制自旋势垒层或诸如自旋势垒层150’的隧道自旋势垒层。因而，自旋势垒层150”与自旋势垒层150及150’作用方式类似。然而，在所示的磁性元件100”中，第一被钉扎层120”及自由层140”是合成的。因此，第一被钉扎层120”包括最好是被钌(Ru)的非磁性间隔层126隔开的铁磁层124及128。非磁性间隔层126设置成以使铁磁层124的磁化125与铁磁层128的磁化127各自被反铁磁性耦合。第二被钉扎层160”包括被最好是钌(Ru)的非磁性间隔层166隔开的铁磁层164及168。非磁性间隔层166设置成以使铁磁层164的磁化165与铁磁层168的磁化167各自被反铁磁性耦合。类似地，自由层140”包括被最好是钌(Ru)的非磁性间隔层146隔开的铁磁性层144和148。非磁性间隔层146设置成使铁磁性层144的磁化145和铁磁性层148的磁化147分别被反磁性的耦合。
由此，与上述方式类似，自旋势垒层150’降低了自由层阻尼常数α的外表面贡献量。结果是，降低了自由层140”的磁化142”转换的临界电流。从而可改良磁性元件100”的性能。
图4A描述了根据本发明的、具有用于自旋转移转换的降低了的写电流密度的磁性元件200之一部分的第二实施例。磁性元件200最好以CPP形式用于诸如MRAM的磁性储存器中。因此，磁性元件200可用于包括隔离晶体管(未示)的储存单元及其它磁性储存器形式。此外，磁性元件200最好利用各自靠近磁性元件200的顶部和底部的两个接线端202和204。然而，不排除使用其它编号的接线端，例如靠近该磁性元件中部的第三接线端。磁性元件200包括第一被钉扎层220、间隔层230、自由层240、自旋累积层250、自旋势垒层260及第二被钉扎层270。磁性元件100通常亦包括用来将第一被钉扎层220的磁化222钉扎的第一钉扎层210、用来将第二被钉扎层270的磁化272钉扎的第二钉扎层280、以及接种层(未示)与覆盖层(未示)。此外，磁性元件200设置成以使自由层240可利用自旋转移被写入。较佳实施例中，自由层140的如宽度W的侧向尺寸因此为小且最好为小于200纳米。此外，在侧向尺寸之间最好有一些差异以保证自由层140在自由层140平面内具有特定的易轴。
被钉扎层220及280为铁磁性的。一个实施例中，第一被钉扎层220及/或第二被钉扎层280为合成的。该实施例中，第一被钉扎层220及/或第二被钉扎层280包括被非磁性层隔开的铁磁层并设置成以使该些铁磁层反向平行排列。第一被钉扎层220及/或第二被钉扎层280可具有其它用来改良磁性元件200性能的特征。间隔层230是非磁性的。一个实施例中，间隔层230可为导电的，例如包括铜(Cu)。另一实施例中，间隔层230为包括如氧化铝之绝缘体的势垒层。该实施例中，势垒层230设置成以使载流子可在自由层240与被钉扎层220之间隧穿。另一实施例中，间隔层230为电流限制层。因此，间隔层230对应于图1A、1B或1C各自的间隔层16/16’或16”。再参见图4A，因此磁性元件200可为电流限制磁致电阻结构。
自由层240为铁磁性的。如上所述，自由层240最好有一些形状各向异性，以使当自由层240的磁性242与被钉扎层220的磁性222平行或反向平行时，该磁性是稳定的。此外，自由层240可为如图4A所述的单一的或合成的。
磁性元件200亦包括自由层240与自旋势垒层260之间的自旋累积层250。使用自旋累积层250与自旋势垒层260的组合来改变自由层240的外表面，由此减少该阻尼参数的外表面贡献量δαout对于总阻尼参数的贡献量。因此，自旋累积层250与自旋势垒层260组合减少了该自由层阻尼常数α的外表面贡献量。结果是，降低了自由层240”的磁化242”转换的临界电流。从而可改良磁性元件200”的性能。
自旋累积层250及自旋势垒层260的作用说明如下。自旋累积层250为金属性的(例如具有高的导电性)。同样在一个较佳实施例中，自旋累积层250具有很长的自旋反转散射时间(spin flip scattering time)，或对等长的自旋扩散长度。因此在本发明的较佳实施例中，自旋累积层250由很纯的、原子量相对小的及高导电性的金属制成，如已知具有很长自旋扩散长度的铝(Al)、铜(Cu)或银(Ag)。室温下，该金属层“长”的自旋扩散长度的典型值大于40纳米。此外，本发明的较佳实施例中，该自旋累积层的厚度在0.5～5纳米之间，其远小于该自旋累积层中的该自旋扩散长度。由于该自旋累积层250的非常长的自旋扩散长度，通过由自由层240的时间依赖性磁化引发的自旋激励而迁入自旋累积层250的角动量长时间存在，并可累积。结果是，对于这一累积角动量向外输送到自旋势垒层260，存在某种非零概率。类似地，对于这一累积角动量向内输送回自由层240，存在某种非零概率。
自旋势垒层260类似于自旋势垒层150、150’及150”，并因此作用类似。较佳实施例中，自旋势垒层260最好具有大的面电阻rb。具体地，自旋势垒层260的以Ω.μm2为单位的面电阻足够大，使得无量纲乘积gr ↑↓rb大于10。量gr ↑是自由层240与自旋累积层250之间界面的以Ω-1.μm-2为单位的自旋混合电导。该自旋混合电导以磁致电阻效应薄膜结构的磁电原理为背景来定义，其详细解释于“K.Xia等人的″Spin torques in ferromagnetic/metal structures″，，Phys.Rev.B65，220401(R)(2002)。金属/金属界面的该自旋混合电导的典型值为100到1000Ω-1.μm-2。因此，本发明的较佳实施例中，自旋势垒层260具有大于0.01Ω.μm2且可能大于0.1Ω.μm2的面电阻以获得接近10的无量纲乘积。
当自旋势垒层260达到与自旋累积层250联合使用所要求的大的面电阻时，在自旋累积层250内累积的角动量向内输送回磁性自由层240的概率变得远大于穿越自旋势垒层260向外输送的概率。换言之，在自旋累积层250中累积的角动量愈发可能返回至自由层240。这导致了自旋激励感应附加阻尼的有效消除，并因此减少了该阻尼参数的外表面贡献量δαout。因此，实现转换自由层240磁化的临界电流大小IC的有益降低。
所示的实施例中，自旋势垒层260基本为电流限制层。因此，自旋势垒层206与图3A所示的自旋势垒层150类似。再参考图4A，自旋势垒层260为穿越层260平面的薄的异质层。自旋势垒层260因此具有称为导电通道262的金属(欧姆的)导电区域以及称为绝缘基体264的高电阻率区域。绝缘基体264可实际为绝缘区域，或仅具有比该导电通道264高的电阻率。因此，通过自旋势垒层260的电流传导主要限制在导电通道264。磁性元件200中，自旋势垒层260的面电阻可通过改变该导电通道264的尺寸及密度来调整，从而相对容易达到rb的目标值。
磁性元件200的较佳实施例中，电流限制自旋势垒层2600的厚度最好为0.2～5纳米之间。另一较佳实施例中，自旋势垒层260主要由选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)和镍(Ni)组成之群组的一或多种材料的氧化物来制造。导电通道262可对应于氧原子含量较低的区域。较佳实施例中，氧原子含量低于30％的区域被认为是导电通道262。高电阻区域，即绝缘基体264，可对应氧原子含量更高的区域。较佳实施例中，绝缘基体264对应于氧原子含量大于40％的区域。此外，最好通过向自旋势垒层260添加不容易氧化的金属元素或氧分离剂，引起整个自旋势垒层260的氧原子含量的侧向波动。例如导电通道262可包括选自由铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和锇(Os)组成之组群的组份。
电流限制自旋势垒层260的另一个实施例中，电流限制自旋势垒层260的厚度最好在0.2～5纳米之间。同样在该较佳实施例中，自旋势垒层260主要由选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成之组群的组份(该基体组份)的氮化物制造。导电通道262对应氮原子含量较低的区域。在一个较佳实施例中，导电通道262对应氮原子含量低于30％的区域。绝缘基体264对应高电阻率区域，最好是氮原子含量大于40％的区域。此外，最好通过向自旋势垒层260添加不容易与氮反应的金属元素或氮分离剂，引起整个自旋势垒层260的氮原子含量的侧向波动。例如，选自由铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)和锇(Os)组成之组群的组份。
工作中，使用不同的读电流和写电流。读出过程中，使用较低的读电流。例如，可使用1至500微安的电流作为读电流。该读电流可确定磁性元件200的状态，但不会导致自由层240发生自旋转移感应转换。在写入过程中，在合适方向(如图4A中的向上或向下)向磁性元件200施加至少等于临界电流IC的写电流。由此，自由层240的磁化242可转换为与被钉扎层220的磁化222平行或反向平行。该写电流可在10到2000微安之间。
因此，累积自旋角动量的自旋累积层250与使累积自旋角动量返回自由层240具有更高概率的自旋势垒层260的组合，有助于减少该自由层阻尼常数α的外表面贡献量。结果，降低了自由层240的磁化242转换的临界电流。因此，可改良磁性元件200的性能。
图4B描述了根据本发明的、具有用于自旋转移转换的降低了的写电流密度的磁性元件200’之一部分的第二实施例的另一种形式。磁性元件200’的组件与磁性元件200的组件类似。因此，部分磁性元件200’的参考数字与磁性元件200类似。因此，磁性元件200’包括最好为AFM层的第一钉扎层210’、第一被钉扎层220’、间隔层230’、自由层240’、自旋累积层250’、自旋势垒层260’、第二被钉扎层270’以及最好为AFM层的第二钉扎层280’。电流最好以CPP形式使用电极202’和204’来驱动。间隔层230’可有多种形式，包括导电层、隧道势垒层或电流限制层。因此，磁性元件200’的各层与磁性元件200的各层基本相同，且作用方式类似。
尽管自旋累积层250’和自旋势垒层260’的组合与自旋累积层250和自旋势垒层260的组合作用类似，但自旋势垒层260’的结构不同。具体地，自旋势垒层260’为包括薄绝缘层、半导层或其它类似层的隧道势垒。通过电子隧穿、电子跳越及/或热活化导电，可实现经过自旋势垒层260’的电流传导。该磁性元件200’中，可通过改变自旋势垒层260’的厚度与成分来调整自旋势垒层260’的面电阻。由此可达到rb的目标值。
在磁性元件200’的较佳实施例中，自旋势垒层260’的厚度最好在0.2～5纳米之间。同样在该较佳实施例中，自旋势垒层260’主要由选自由(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)及镍(Ni)组成之组群的组份的氧化物组成。该磁性元件200’的另一个实施例中，自旋势垒层260’的厚度最好在0.2～5纳米之间，并且主要由选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成之组群的组份的氮化物制造。另一个实施例中，自旋势垒层260’主要由半导体材料制造。该磁性元件200’中，自旋势垒层260’的厚度最好在0.2～5纳米之间。该实施例中使用的半导体材料最好由选自由硅(Si)、锗(Ge)、镓(Ga)、镉(Cd)、碲(Te)、锑(Sb)、铟(In)、铝(Al)、砷(As)、汞(Hg)及碳(C)组成之组群的组份制成。
与上述图4A的方式类似，自旋累积层250’与自旋势垒层260’的组合降低了自由层240’的该阻尼常数α的外表面贡献量。由于自旋累积层250’与自旋势垒层260’以与上述方式类似的方式降低了该阻尼常数的外表面贡献量，自由层240’的磁化242’转换的临界电流被降低。从而可改良磁性元件200’的性能。
图4C描述了根据本发明的、具有用于自旋转移转换的降低了的写电流密度的磁性元件200”之一部分的第二实施例的第三种形式。磁性元件200”的组件与磁性元件200的组件类似。因此，部分磁性元件200”的参考数字与磁性元件200类似。因此，磁性元件200”包括最好为AFM层的第一钉扎层210”、第一被钉扎层220’、间隔层230’、自由层240’、自旋累积层250’、自旋势垒层260’、第二被钉扎层270’以及最好为AFM层的第二钉扎层280’。电流最好以CPP形式使用电极202”和204”来驱动。间隔层230”可有多种形式，包括导电层、隧道势垒层或电流限制层。因此，磁性元件200”的各层与磁性元件200及200’的各层基本相同，并且作用方式相似。
自旋势垒层260”可为诸如自旋势垒层250的电流限制自旋势垒层或诸如自旋势垒层250’的隧道自旋势垒层。因而，自旋势垒层260”与自旋累积层250”的组合以与自旋势垒层250及250’类似的方式作用。然而，在所示的磁性元件200”中，第一被钉扎层220”、自由层240”及第二被钉扎层270”是合成的。因此，第一被钉扎层220”包括被最好是钌(Ru)的非磁性间隔层226隔开的铁磁层224及228。非磁性间隔层226设置成以使铁磁层224的磁化225与铁磁层228的磁化227被反铁磁性耦合。被钉扎层270”包括被最好是钌(Ru)的非磁性间隔层276隔开的铁磁层274及278。非磁性间隔层276设置成以使铁磁层274的磁化275与铁磁层278的磁化277被反铁磁性耦合。类似地，自由层240”包括被最好是钌(Ru)的非磁性间隔层246隔开的铁磁性层244和248。非磁性间隔层246设置成以使铁磁性层244的磁化245和铁磁性层248的磁化247分别被反磁性的耦合。
因此，以与如上所述磁性元件200类似的方式，自旋势垒层260”与自旋累积层250”的组合降低了自由层240的该阻尼常数α的外表面贡献量。结果，降低了自由层240”的磁化242”转换的临界电流。从而，可改良磁性元件200”的性能。
由此，使用磁性元件100、100’、100”、200、200’及200”，降低了转换自由层130、130’、130”、230、230’及230”相应的磁化方向的临界电流。因此，获得了改良的功耗以及较低IC带来的其它益处。
图5描述了本发明方法的一种实施例的流程图，所述方法用于提供根据本发明的、具有用于自旋转移翻转的降低的写入电流密度的磁性元件。方法600以磁性元件100、100’、100”、200、200’及200”为背景来描述。通过步骤302设置诸如被钉扎层120、120’、120”、220、220’及/或220”的第一钉扎层。在一个实施例中，步骤302包括设置合成的被钉扎层。通过步骤304设置间隔层130、130’、130”、230、230’及/或230”。步骤304可包括设置势垒层、导电层或电流限制层。通过步骤306设置自由层140、140’、140”、240、240’及/或240”。根据被制作的实施例，通过步骤308视需要设置自旋势垒层240、240’或240”。一个实施例中，步骤308包括在高真空沉积室内从高纯度金属靶中溅射出自旋累积层250、250’或250”。通过步骤310设置自旋势垒层150、150’、150”、260、260’及/或260”。由此，步骤310可用来形成自旋扩散层150或250。在一个实施例中，步骤310包括在亚单层(sub-monolayer)的高真空沉积室内从该所选基体组份的高纯度靶以及所选氧分离剂的高纯度靶中交替共溅射出所选基体组份。调变该共溅射以获得选择的比例及总厚度。该实施例中，沉积后进行自然氧化。另一实施例中，步骤310包括在亚单层的高真空沉积室内从该所选基体组份的高纯度靶以及所选氮分离剂的高纯度靶中进行交替反应共溅射。调变该共溅射以获得选择的比例及总厚度。应注意，氮化该基体中可使用氩和氮的混合物作为溅射气体。该些实施例导致电流限制层作为自旋势垒层150或260。另一个实施例中，步骤310在高真空沉积室从所选基体组份的高纯度靶溅射而设置隧道层150’或260’，之后在纯氧气构成的稀薄大气内进行自然氧化。为提供另一隧道自旋势垒层，可使用以氩和氮的混合物作溅射气体、在高真空沉积室内从所选基体组份的高纯度靶的反应溅射。然而，可通过在高真空沉积室内选用的半导体材料的高纯度靶溅射来设置另一隧道自旋势垒层150’或160’。通过步骤312设置诸如被钉扎层160、160’、160”、270、270’及/或270”的第二被钉扎层。该磁性元件的其它部分及相应磁性存储器(未明确示出)。由此，可提供磁性元件100、100’、100”、200、200’和200”。
揭露了一种提供可以较低转换电流密度使用自旋转移来写入的磁性单元的方法及系统。尽管本发明根据所示的实施例来描述，本领域一般技术人员可容易地认识到可对该些实施例作多种在本发明的精神及范围之内的变化。因此，在不超出所述附加权利要求的精神和范围的情况下，本领域的一般技术人员可进行许多修改。

Claims (43)

1、一种磁性元件，包括：
第一被钉扎层；
间隔层，所述间隔层为非磁性；及
具有自由层磁化的自由层，所述间隔层驻留于所述被钉扎层与所述自由层之间；
自旋势垒层，所述自由层驻留于所述自旋势垒层与所述间隔层之间，所述自旋势垒层设置成以减少所述自由层的阻尼常数的外表面贡献量；及
第二被钉扎层，所述自旋势垒层驻留于所述自由层与所述第二被钉扎层之间；
其中所述磁性元件设置成，当写电流通过所述磁性元件时，允许由于自旋转移而使所述自由层的磁化发生转换。
2、如权利要求1所述的磁性元件，其特征在于所述自旋势垒层具有高的面电阻。
3、如权利要求2所述的磁性元件，其特征在于所述高的面电阻大于或等于0.1Ω.μm2。
4、如权利要求1所述的磁性元件，其特征在于所述自旋势垒层设置成以使自旋激励感应阻尼基本消除。
5、如权利要求1所述的磁性元件，其特征在于所述自旋势垒层为包括绝缘基体内的导电通道的电流限制层。
6、如权利要求5所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、  铬(Cr)、铁(Fe)、钴(Co)及/或镍(Ni)组成之组群的材料的氧化物。
7、如权利要求6所述的磁性元件，其特征在于所述导电通道包括所述氧化物的氧原子百分量低于30％的区域。
8、如权利要求6所述的磁性元件，其特征在于所述自旋势垒层进一步包括铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)及/或锇(Os)。
9、如权利要求5所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成之组群的材料的氮化物。
10、如权利要求9所述的磁性元件，其特征在于所述导电通道包括所述氮化物的氮原子百分量低于30％的区域。
11、如权利要求9所述的磁性元件，其特征在于所述自旋势垒层进一步包括铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)及/或锇(Os)。
12、如权利要求1所述的磁性元件，其特征在于所述自旋势垒层为隧道势垒，以使通过所述自旋势垒层的导电包括隧道跳跃及/或热活化导电。
13、如权利要求12所述的磁性元件，其特征在于所述自旋势垒层为绝缘体。
14、如权利要求12所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、  铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)组成之组群的材料的氧化物。
15、如权利要求12所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成之组群的材料的氮化物。
16、如权利要求12所述的磁性元件，其特征在于所述自旋势垒层为半导体性的。
17、如权利要求16所述的磁性元件，其特征在于所述自旋势垒层包括选自由硅(Si)、锗(Ge)、镓(Ga)、镉(Cd)、碲(Te)、锑(Sb)、铟(In)、铝(Al)、砷(As)、汞(Hg)及碳(C)组成之组群的材料。
18、如权利要求1所述的磁性元件，其特征在于所述间隔层为导体、绝缘势垒层或电流限制层。
19、如权利要求1所述的磁性元件，其特征在于所述自由层为合成自由层，所述合成自由层包括第一铁磁层、第二铁磁层及所述第一铁磁层与所述第二铁磁层之间的非磁性间隔层，所述非磁性间隔层设置成以使所述第一铁磁层及所述第二铁磁层为反铁磁性耦合。
20、如权利要求1所述的磁性元件，其特征在于所述被钉扎层为合成被钉扎层，所述合成被钉扎层包括第一铁磁层、第二铁磁层及所述第一铁磁层与所述第二铁磁层之间的非磁性间隔层，所述非磁性间隔层设置成以使所述第一铁磁层及所述第二铁磁层为反铁磁性耦合。
21、如权利要求1所述的磁性元件，其特征在于进一步包括：
驻留于所述自旋势垒层与所述自由层的自旋累积层，所述自旋累积层具有高的导电性。
22、如权利要求21所述的磁性元件，其特征在于所述自旋累积层具有长的自旋扩散长度。
23、如权利要求21所述的磁性元件，其特征在于所述自旋累积层包括(Al)、铜(Cu)或银(Ag)。
24、如权利要求21所述的磁性元件，其特征在于所述自旋势垒层具有大于或等于0.01Ω.μm2的高的面电阻。
25、如权利要求21所述的磁性元件，其特征在于所述自旋势垒层设置成以使自旋激励感应阻尼基本消除。
26、如权利要求21所述的磁性元件，其特征在于所述自旋势垒层为包括绝缘基体内的导电通道的电流限制层。
27、如权利要求26所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、  铬(Cr)、铁(Fe)、钴(Co)及/或镍(Ni)组成之组群的材料的氧化物。
28、如权利要求27所述的磁性元件，其特征在于所述导电通道包括所述氧化物的氧原子的百分含量低于30％的区域。
29、如权利要求27所述的磁性元件，其特征在于所述自旋势垒层进一步包括铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)及/或锇(Os)。
30、如权利要求26所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成之组群的材料的氮化物。
31、如权利要求30所述的磁性元件，其特征在于所述导电通道包括所述氮化物的氮原子的百分含量低于30％的区域。
32、如权利要求30所述的磁性元件，其特征在于所述自旋势垒层进一步包括铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)、铱(Ir)及/或锇(Os)。
33、如权利要求21所述的磁性元件，其特征在于所述自旋势垒层为隧道势垒，以使通过所述自旋势垒层的导电包括隧道跳跃及/或热活化导电。
34、如权利要求33所述的磁性元件，其特征在于所述自旋势垒层为绝缘体。
35、如权利要求33所述的磁性元件，其特征在于所述自旋势垒层包括选自包括铝(Al)、硼(B)、硅(Si)、锗(Ge)、钨(W)、铌(Nb)、钼(Mo)、钽(Ta)、钒(V)、钛(Ti)、铬(Cr)、铁(Fe)、钴(Co)、镍(Ni)之组群的材料的氧化物。
36、如权利要求33所述的磁性元件，其特征在于所述自旋势垒层包括选自由铝(Al)、硼(B)、硅(Si)、锗(Ge)、钛(Ti)组成之组群的材料的氮化物。
37、如权利要求33所述的磁性元件，其特征在于所述自旋势垒层为半导体性的。
38、如权利要求37所述的磁性元件，其特征在于所述自旋势垒层包括选自由硅(Si)、锗(Ge)、镓(Ga)、镉(Cd)、碲(Te)、锑(Sb)、铟(In)、铝(Al)、砷(As)、汞(Hg)及碳(C)组成之组群的组份的至少之一。
39、如权利要求21所述的磁性元件，其特征在于所述间隔层为导体、绝缘势垒层或电流限制层。
40、如权利要求21所述的磁性元件，其特征在于所述自由层为合成自由层，所述合成自由层包括第一铁磁层、第二铁磁层及所述第一铁磁层与所述第二铁磁层之间的非磁性间隔层，所述非磁性间隔层设置成以使所述第一铁磁层及所述第二铁磁层为反铁磁性耦合。
41、如权利要求21所述的磁性元件，其特征在于所述被钉扎层为合成被钉扎层，所述合成被钉扎层包括第一铁磁层、第二铁磁层及所述第一铁磁层与所述第二铁磁层之间的非磁性间隔层，所述非磁性间隔层设置成以使所述第一铁磁层及所述第二铁磁层为反铁磁性耦合。
42、一种用于设置磁性元件的方法，包括
(a)设置第一被钉扎层；
(b)设置间隔层，所述间隔层为非磁性；及
(c)设置具有自由层磁化的自由层，所述间隔层驻留所述被钉扎层与所述自由层之间；及
(d)设置自旋势垒层，所述自由层驻留于所述自旋势垒层与所述间隔层之间，所述自旋势垒层形成为减少所述自由层的阻尼常数的外表面贡献量；
(e)设置第二被钉扎层；
其中所述磁性元件设置成，当写电流通过所述磁性元件时，允许由于自旋转移而使所述自由层的磁化发生转换。
43、如权利要求42所述的方法，进一步包括：
(f)设置驻留于所述自旋势垒层与所述自由层的自旋累积层，所述自旋累积层具有高的导电性。
CNA2005800148741A 2004-05-11 2005-05-11 自旋势垒增强的双磁致电阻效应元件及使用该元件的磁性存储器 Pending CN101019190A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/842,973 2004-05-11
US10/842,973 US7057921B2 (en) 2004-05-11 2004-05-11 Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same

Publications (1)

Publication Number Publication Date
CN101019190A true CN101019190A (zh) 2007-08-15

Family

ID=35309234

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800148741A Pending CN101019190A (zh) 2004-05-11 2005-05-11 自旋势垒增强的双磁致电阻效应元件及使用该元件的磁性存储器

Country Status (6)

Country Link
US (1) US7057921B2 (zh)
EP (1) EP1751764B1 (zh)
JP (1) JP2007537607A (zh)
KR (1) KR100851689B1 (zh)
CN (1) CN101019190A (zh)
WO (1) WO2005112033A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102282620A (zh) * 2008-12-12 2011-12-14 艾沃思宾技术公司 磁隧道结叠层
CN103675094A (zh) * 2013-12-16 2014-03-26 无锡乐尔科技有限公司 一种无损探伤装置
CN106783809A (zh) * 2016-11-23 2017-05-31 华东师范大学 一种同轴自旋电容及制备方法
CN107689418A (zh) * 2016-08-04 2018-02-13 三星电子株式会社 磁存储器件以及用于制造其的方法
CN110190182A (zh) * 2019-05-28 2019-08-30 衢州学院 一种超薄自旋阀器件的设计方法
CN110224062A (zh) * 2018-03-01 2019-09-10 三星电子株式会社 磁性结、提供磁性结的方法以及磁存储器
CN111542489A (zh) * 2018-12-06 2020-08-14 桑迪士克科技有限责任公司 具有辅助层的自旋转移矩mram及其操作方法

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4144563B2 (ja) * 2003-07-11 2008-09-03 ティアック株式会社 ディスク装置
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US20110140217A1 (en) * 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7672086B1 (en) * 2004-04-28 2010-03-02 Western Digital (Fremont), Llc Method and system for providing a magnetic element having a current confined layer
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP4504273B2 (ja) * 2005-07-06 2010-07-14 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
WO2007040189A1 (ja) * 2005-10-03 2007-04-12 Nec Corporation 磁気ランダムアクセスメモリ及びその動作方法
US20070085068A1 (en) * 2005-10-14 2007-04-19 Dmytro Apalkov Spin transfer based magnetic storage cells utilizing granular free layers and magnetic memories using such cells
US7286395B2 (en) * 2005-10-27 2007-10-23 Grandis, Inc. Current driven switched magnetic storage cells having improved read and write margins and magnetic memories using such cells
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8063459B2 (en) 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP4764294B2 (ja) * 2006-09-08 2011-08-31 株式会社東芝 磁気抵抗効果素子、及び磁気ヘッド
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
JP4496189B2 (ja) * 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
JP4380693B2 (ja) * 2006-12-12 2009-12-09 ソニー株式会社 記憶素子、メモリ
JP2008252008A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子、およびその製造方法
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
US8013406B2 (en) * 2008-01-02 2011-09-06 The Hong Kong University Of Science And Technology Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
KR101586271B1 (ko) * 2008-04-03 2016-01-20 삼성전자주식회사 자기 메모리 소자 및 그 정보 쓰기 및 읽기 방법
US7948044B2 (en) * 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
KR101446334B1 (ko) * 2008-05-07 2014-10-01 삼성전자주식회사 자기 저항 소자
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7855911B2 (en) * 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
JP4634489B2 (ja) * 2008-06-19 2011-02-16 株式会社日立製作所 磁気ヘッド
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8223532B2 (en) * 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7935435B2 (en) 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
WO2010024126A1 (ja) * 2008-08-25 2010-03-04 日本電気株式会社 磁気抵抗素子、論理ゲート、及び論理ゲートの動作方法
US7881098B2 (en) * 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7826256B2 (en) 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US7746687B2 (en) * 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US8217478B2 (en) * 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US20100102405A1 (en) * 2008-10-27 2010-04-29 Seagate Technology Llc St-ram employing a spin filter
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US8045366B2 (en) * 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) * 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7940600B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8053255B2 (en) 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US7834410B2 (en) * 2009-04-13 2010-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Spin torque transfer magnetic tunnel junction structure
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US20100315869A1 (en) * 2009-06-15 2010-12-16 Magic Technologies, Inc. Spin torque transfer MRAM design with low switching current
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8183653B2 (en) * 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8779538B2 (en) * 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
KR101676809B1 (ko) 2010-08-13 2016-11-16 삼성전자주식회사 발진기 및 그 동작방법
KR101676808B1 (ko) 2010-08-25 2016-11-17 삼성전자 주식회사 발진기 및 그 동작방법
KR101701979B1 (ko) 2010-09-02 2017-02-03 삼성전자 주식회사 발진기 및 그 동작방법
JP5209011B2 (ja) 2010-09-16 2013-06-12 株式会社東芝 磁気抵抗素子
KR101740485B1 (ko) 2010-09-16 2017-05-29 삼성전자 주식회사 발진기와 그 제조 및 동작방법
US8399941B2 (en) 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
KR101777264B1 (ko) 2010-11-09 2017-09-12 삼성전자 주식회사 발진기 및 상기 발진기의 동작 방법
US8405171B2 (en) 2010-11-16 2013-03-26 Seagate Technology Llc Memory cell with phonon-blocking insulating layer
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
JP2013048210A (ja) 2011-07-22 2013-03-07 Toshiba Corp 磁気抵抗素子
US10312433B2 (en) * 2012-04-06 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of capping layer resistance area product for magnetic device applications
US8576519B1 (en) * 2012-10-11 2013-11-05 HGST Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive (MR) sensor with magnetic damping material at the sensor edges
JP5814898B2 (ja) * 2012-10-17 2015-11-17 株式会社東芝 磁気抵抗効果素子、およびその製造方法
US9099641B2 (en) 2012-11-06 2015-08-04 The Regents Of The University Of California Systems and methods for implementing magnetoelectric junctions having improved read-write characteristics
KR20160073778A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치
US10103317B2 (en) 2015-01-05 2018-10-16 Inston, Inc. Systems and methods for implementing efficient magnetoelectric junctions
US10217798B2 (en) 2015-01-13 2019-02-26 Inston, Inc. Systems and methods for implementing select devices constructed from 2D materials
US9978931B2 (en) 2015-02-13 2018-05-22 Inston Inc. Systems and methods for implementing robust magnetoelectric junctions
JP6054479B2 (ja) * 2015-06-30 2016-12-27 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置、磁気メモリ、磁界センサ
CN109690675B (zh) 2016-06-28 2022-11-04 赢世通股份有限公司 一种可应用于磁电隧道结的新型字线脉冲写入方法
US10861527B2 (en) 2017-06-27 2020-12-08 Inston, Inc. Systems and methods for optimizing magnetic torque and pulse shaping for reducing write error rate in magnetoelectric random access memory
WO2019006037A1 (en) 2017-06-27 2019-01-03 Inston, Inc. REDUCTION OF WRITE ERROR RATE IN MAGNETOELECTRIC RAM
KR102274831B1 (ko) 2019-05-30 2021-07-08 한국과학기술연구원 전기장 제어 마그네틱램
CN112864307A (zh) * 2019-11-28 2021-05-28 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6418048B1 (en) * 2001-08-15 2002-07-09 Read-Rite Corporation Spin-dependent tunneling sensor suitable for a magnetic memory
JP2003101098A (ja) * 2001-09-20 2003-04-04 Ken Takahashi トンネル型磁気抵抗素子とそれを用いた磁気式デバイス及びその製造方法並びに製造装置
JP3897348B2 (ja) * 2002-03-29 2007-03-22 株式会社東芝 固体磁気素子及び固体磁気素子アレイ
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
JP4371781B2 (ja) * 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7538987B2 (en) * 2003-07-03 2009-05-26 University Of Alabama CPP spin-valve element
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US7161829B2 (en) * 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
US7282755B2 (en) * 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102282620A (zh) * 2008-12-12 2011-12-14 艾沃思宾技术公司 磁隧道结叠层
CN103675094A (zh) * 2013-12-16 2014-03-26 无锡乐尔科技有限公司 一种无损探伤装置
CN107689418A (zh) * 2016-08-04 2018-02-13 三星电子株式会社 磁存储器件以及用于制造其的方法
CN107689418B (zh) * 2016-08-04 2022-10-04 三星电子株式会社 磁存储器件以及用于制造其的方法
CN106783809A (zh) * 2016-11-23 2017-05-31 华东师范大学 一种同轴自旋电容及制备方法
CN106783809B (zh) * 2016-11-23 2019-03-01 华东师范大学 一种同轴自旋电容及制备方法
CN110224062A (zh) * 2018-03-01 2019-09-10 三星电子株式会社 磁性结、提供磁性结的方法以及磁存储器
CN111542489A (zh) * 2018-12-06 2020-08-14 桑迪士克科技有限责任公司 具有辅助层的自旋转移矩mram及其操作方法
CN111542489B (zh) * 2018-12-06 2023-09-19 桑迪士克科技有限责任公司 具有辅助层的自旋转移矩mram及其操作方法
CN110190182A (zh) * 2019-05-28 2019-08-30 衢州学院 一种超薄自旋阀器件的设计方法
CN110190182B (zh) * 2019-05-28 2023-07-25 衢州学院 一种超薄自旋阀器件的设计方法

Also Published As

Publication number Publication date
JP2007537607A (ja) 2007-12-20
WO2005112033A1 (en) 2005-11-24
EP1751764B1 (en) 2012-11-21
KR20070024525A (ko) 2007-03-02
EP1751764A4 (en) 2009-07-01
US7057921B2 (en) 2006-06-06
US20050254286A1 (en) 2005-11-17
EP1751764A1 (en) 2007-02-14
KR100851689B1 (ko) 2008-08-11

Similar Documents

Publication Publication Date Title
CN101019190A (zh) 自旋势垒增强的双磁致电阻效应元件及使用该元件的磁性存储器
US7088609B2 (en) Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
US7772630B2 (en) Magnetic switching element of a magnetic memory cell having a ferromagnetic layer formed between a gate insulating film and a magnetic semiconductor layer
US8592927B2 (en) Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US7679155B2 (en) Multiple magneto-resistance devices based on doped magnesium oxide
US7577021B2 (en) Spin transfer MRAM device with separated CPP assisted writing
US7430135B2 (en) Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US7777261B2 (en) Magnetic device having stabilized free ferromagnetic layer
US10522746B1 (en) Dual magnetic tunnel junction devices for magnetic random access memory (MRAM)
JP2006501650A (ja) スピントランスファを利用する熱安定性磁性素子およびその磁性素子を用いるｍｒａｍデバイス
KR20060069879A (ko) 스핀 전달을 이용하는 자성 부재용 전류 제한 통과층 및 이러한 자성 부재를 사용하는 ｍｒａｍ 장치
CN1938780A (zh) 利用自旋转移的垂直磁化磁性元件
KR20080070812A (ko) 안정화 강자성 자유층 또는 다층 강자성 자유층을 지닌자기 장치
US11683994B2 (en) Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
JP6483829B2 (ja) 磁気トンネル接合
Huai et al. Structure, materials and shape optimization of magnetic tunnel junction devices: Spin-transfer switching current reduction for future magnetoresistive random access memory application
US11968907B2 (en) Magnetoresistive memory device including a magnetoresistance amplification layer
US20240016065A1 (en) Magnetoresistive memory device including a magnetoresistance amplification layer
JP2023131598A (ja) 磁性素子及び集積装置
Schneider et al. 4.18. 3. Magnetic Random Access Memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication