KR101777264B1 - 발진기 및 상기 발진기의 동작 방법 - Google Patents

발진기 및 상기 발진기의 동작 방법 Download PDF

Info

Publication number
KR101777264B1
KR101777264B1 KR1020100111000A KR20100111000A KR101777264B1 KR 101777264 B1 KR101777264 B1 KR 101777264B1 KR 1020100111000 A KR1020100111000 A KR 1020100111000A KR 20100111000 A KR20100111000 A KR 20100111000A KR 101777264 B1 KR101777264 B1 KR 101777264B1
Authority
KR
South Korea
Prior art keywords
signal
bias
oscillation
output node
output
Prior art date
Application number
KR1020100111000A
Other languages
English (en)
Other versions
KR20120049641A (ko
Inventor
최현식
김호정
신재광
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100111000A priority Critical patent/KR101777264B1/ko
Priority to US13/064,627 priority patent/US8471640B2/en
Priority to JP2011154678A priority patent/JP5944119B2/ja
Publication of KR20120049641A publication Critical patent/KR20120049641A/ko
Application granted granted Critical
Publication of KR101777264B1 publication Critical patent/KR101777264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B15/00—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects
    • H03B15/006—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects using spin transfer effects or giant magnetoresistance

Abstract

본 발명은 발진기 및 그 동작 방법에 관한 것으로, 발진기는 인가 전류, 인가 전압 및 인가 자기장 중 적어도 하나에 따라 가변적인 자화 방향을 가지는 적어도 하나의 자성층을 포함하고, 소정의 주파수를 가진 발진 신호를 생성하는 발진부, 및 발진부와 동일한 기판 상에 집적되고, 발진 신호를 차동 증폭하여 출력 신호를 제공하는 출력단을 포함한다.

Description

발진기 및 상기 발진기의 동작 방법{Oscillator and method of operating the same}
본 발명은 발진기에 관한 것으로서, 더욱 상세하게는 주파수 가변성을 가지는 발진기 및 상기 발진기의 동작 방법에 관한 것이다.
발진기는 일정한 주파수를 가진 신호를 생성하는 장치로서, 이동통신 단말기, 위성 및 레이더 통신 기기, 무선 네트워크 기기, 자동차용 통시 기기 등과 같은 무선 통신 시스템 또는 아날로그 음향 합성 장치 등에 이용될 수 있다. 발진기를 구현하는 과정에서 고려해야 할 요소는 품질 계수(quality factor), 출력 전력(output power) 및 위상 노이즈(phase noise) 등이 있다.
본 발명이 해결하고자 하는 과제는 출력 신호의 이득을 향상시킬 수 있고, 신호 대 잡음비(signal-to-noise ratio)를 증가시켜 고주파수 영역에서 동작 가능한 발진기 및 그 동작 방법을 제공하는데 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 발진기는, 인가 전류, 인가 전압 및 인가 자기장 중 적어도 하나에 따라 가변적인 자화 방향을 가지는 적어도 하나의 자성층을 포함하고, 소정의 주파수를 가진 발진 신호를 생성하는 발진부; 및 상기 발진부와 동일한 기판 상에 집적되고, 상기 발진 신호를 차동 증폭하여 출력 신호를 제공하는 출력단을 포함한다.
일부 실시예들에 있어서, 상기 출력단은, 상기 발진 신호에 대해 동일 위상을 가지는 비반전 증폭 신호를 생성하는 비반전 증폭부 및 상기 발진 신호에 대해 반전 위상을 가지는 반전 증폭 신호를 생성하는 반전 증폭부를 포함하는 제1 증폭부; 및 상기 비반전 증폭 신호 및 상기 반전 증폭 신호를 차동 증폭하여 제1 및 제2 출력 신호들을 생성하고, 상기 제1 및 제2 출력 신호들을 상기 출력 신호로써 제공하는 제2 증폭부를 포함할 수 있다.
일부 실시예들에 있어서, 상기 출력단은, 상기 비반전 증폭 신호 및 상기 증폭 신호가 동일한 전압 레벨을 기준으로 발진하도록 상기 비반전 증폭 신호 및 상기 증폭 신호의 전압 레벨을 조절하여 제1 및 제2 바이어스 신호를 제공하는 바이어스 회로를 더 포함하고, 상기 차동 증폭부는, 상기 제1 및 제2 바이어스 신호를 차동 증폭하여 상기 제1 및 제2 출력 신호들을 생성할 수 있다.
일부 실시예들에 있어서, 상기 비반전 증폭부는, 상기 발진 신호가 인가되는 게이트, 제1 전압 단자에 연결되는 드레인 및 상기 비반전 증폭 신호를 출력하는 비반전 출력 노드에 연결되는 소스를 가지는 제1 트랜지스터; 및 상기 비반전 출력 노드를 통해 상기 제1 트랜지스터와 직렬 연결되는 제2 트랜지스터를 포함하고, 상기 반전 증폭부는, 상기 발진 신호가 인가되는 게이트, 제2 전압 단자에 연결되는 소스 및 상기 반전 증폭 신호를 출력하는 반전 출력 노드에 연결되는 드레인을 가지는 제3 트랜지스터; 및 상기 반전 출력 노드를 통해 상기 제3 트랜지스터와 직렬 연결되는 제4 트랜지스터를 포함할 수 있다.
일부 실시예들에 있어서, 상기 바이어스 회로는, 상기 비반전 출력 노드와 제1 바이어스 출력 노드 사이에 연결된 제1 커패시터 및 상기 제1 바이어스 출력 노드에 연결된 제1 저항을 포함하고, 상기 제1 바이어스 출력 노드에서 상기 제1 바이어스 신호를 제공하는 제1 바이어스 회로; 및 상기 반전 출력 노드와 제2 바이어스 출력 노드 사이에 연결된 제2 커패시터 및 상기 제2 바이어스 출력 노드에 연결된 제2 저항을 포함하고, 상기 제2 바이어스 출력 노드에서 상기 제2 바이어스 신호를 제공하는 제2 바이어스 회로를 포함할 수 있다.
일부 실시예들에 있어서, 상기 차동 증폭부는, 상기 제1 바이어스 신호가 인가되는 게이트 및 제1 출력 노드에 연결되는 드레인을 가지는 제1 트랜지스터; 상기 제2 바이어스 신호가 인가되는 게이트 및 제2 출력 노드에 연결되는 드레인을 가지는 제2 트랜지스터; 전원 전압 단자와 상기 제1 출력 노드 사이에 연결되는 제1 부하; 상기 전원 전압 단자와 상기 제2 출력 노드 사이에 연결되는 제2 부하; 및 상기 제1 트랜지스터의 소스 및 제2 트랜지스터의 소스에 공통으로 연결되는 드레인을 가지고, 상기 제1 및 제2 트랜지스터들에 전류를 제공하는 제3 트랜지스터를 포함할 수 있다.
일부 실시예들에 있어서, 상기 발진부는, 상기 인가 전류를 제공하는 전류원; 및 상기 인가 전류를 기초로 하여 상기 발진 신호를 생성하는 적어도 하나의 발진 소자를 포함할 수 있다.
일부 실시예들에 있어서, 상기 적어도 하나의 발진 소자는, 상기 인가 전류, 상기 인가 전압 및 상기 인가 자기장 중 적어도 하나에 따라 가변적인 자화 방향을 가지는 제1 자성층; 고정된 자화 방향을 가지는 제2 자성층; 및 상기 제1 자성층과 상기 제2 자성층의 사이에 배치된 비자성층을 포함할 수 있다.
일부 실시예들에 있어서, 상기 제1 자성층의 자기 모멘트는 상기 인가 전류, 상기 인가 전압 및 상기 인가 자기장 중 적어도 하나에 따라 세차 운동을 하고, 이에 따라, 상기 적어도 하나의 발진 소자의 저항이 주기적으로 변경됨으로써 상기 적어도 하나의 발진 소자는 상기 발진 신호를 생성할 수 있다.
일부 실시예들에 있어서, 상기 제2 자성층은, 상기 비자성층에 인접하게 배치되고 제1 자화 방향을 가지는 제1 고정층; 상기 제1 고정층에 인접하게 배치된 분리층; 및 상기 분리층에 인접하게 배치되고 상기 제1 자화 방향과 반대되는 제2 자화 방향을 가지는 제2 고정층을 포함할 수 있다.
일부 실시예들에 있어서, 상기 제2 자성층은, 상기 비자성층에 인접하게 배치된 고정층; 및 상기 고정층에 인접하게 배치되는 반강자성층을 포함하고, 상기 고정층의 자화 방향은 상기 반강자성층의 최상부 자기 모멘트의 방향으로 고정될 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 발진기는, 인가 전류, 인가 전압 및 인가 자기장 중 적어도 하나에 따라 가변적인 자화 방향을 가지는 적어도 하나의 자성층을 포함하고, 소정의 주파수를 가진 발진 신호를 생성하는 발진부; 및 상기 발진부와 동일한 기판 상에 집적되고, 상기 발진 신호를 증폭하여 출력 신호를 제공하는 출력단을 포함하고, 상기 출력단은, 상기 발진 신호를 증폭하여 증폭 신호를 제공하는 제1 증폭부; 및 상기 증폭 발진 신호를 증폭하여 상기 출력 신호를 제공하는 제2 증폭부를 포함한다.
일부 실시예들에 있어서, 상기 출력단은, 상기 증폭 신호의 전압 레벨을 조절하여 바이어스 신호를 제공하는 바이어스 회로를 더 포함하고, 상기 제2 증폭부는, 상기 바이어스 신호를 증폭하여 상기 출력 신호를 제공할 수 있다.
일부 실시예들에 있어서, 상기 제2 증폭부는, 상기 바이어스 신호가 인가되는 게이트 및 상기 출력 신호가 제공되는 출력 노드에 연결되는 드레인을 가지는 제1 엔모스 트랜지스터; 상기 제1 엔모스 트랜지스터의 소스와 연결되는 드레인 및 접지 전압 단자에 연결되는 소스를 가지는 제2 엔모스 트랜지스터; 및 전원 전압 단자와 상기 출력 노드 사이에 연결되는 저항을 포함할 수 있다.
일부 실시예들에 있어서, 상기 제1 증폭부는, 상기 발진 신호에 대해 동일 위상을 가지는 비반전 증폭 신호를 상기 증폭 신호로써 제공할 수 있다. 다른 실시예들에 있어서, 상기 제1 증폭부는, 상기 발진 신호에 대해 반전 위상으로 반전 증폭 신호를 상기 증폭 신호로써 제공할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 발진기의 동작 방법은 인가 전류, 인가 전압 및 인가 자기장 중 적어도 하나에 따라 가변적인 자화 방향을 가지는 적어도 하나의 자성층을 포함하는 발진 소자 및 상기 발진 소자와 동일한 기판 상에 집적되는 출력단을 포함하는 발진기의 동작 방법으로서, 상기 발진 소자에 소정 방향을 가진 전류를 인가하는 단계; 상기 전류의 방향을 기초로 하여 수행되는 상기 자성층의 자기 모멘트의 세차 운동을 이용하여 소정의 주파수를 가진 발진 신호를 생성하는 단계; 및 상기 발진 신호를 차동 증폭하여 출력 신호를 제공하는 단계를 포함한다.
일부 실시예들에 있어서, 상기 출력 신호를 제공하는 단계는, 상기 발진 신호에 대해 동일 위상을 가지는 비반전 증폭 신호 및 상기 발진 신호에 대해 반전 위상을 가지는 반전 증폭 신호를 생성하는 단계; 및 상기 비반전 증폭 신호 및 상기 반전 증폭 신호를 차동 증폭하여 제1 및 제2 출력 신호들을 생성하고, 상기 제1 및 제2 출력 신호들을 상기 출력 신호로써 제공하는 단계를 포함할 수 있다.
일부 실시예들에 있어서, 상기 출력 신호를 제공하는 단계는, 상기 비반전 증폭 신호 및 상기 증폭 신호가 동일한 전압 레벨을 기준으로 발진하도록 상기 비반전 증폭 신호 및 상기 증폭 신호의 전압 레벨을 조절하여 제1 및 제2 바이어스 신호를 제공하는 단계를 더 포함하고, 상기 제1 및 제2 출력 신호들을 상기 출력 신호로써 제공하는 단계는, 상기 제1 및 제2 바이어스 신호를 차동 증폭하여 상기 제1 및 제2 출력 신호들을 생성할 수 있다.
일부 실시예들에 있어서, 상기 발진 신호에 대한 상기 비반전 증폭 신호 및 상기 반전 증폭 신호의 이득은 1이고, 상기 발진 신호에 대한 상기 제1 및 제2 출력 신호들의 이득은 1보다 클 수 있다.
본 발명에 따르면, 발진부와 출력단을 포함하는 발진기를 동일한 기판 상에 집적함으로써, 발진부와 출력단을 CMOS 제조 공정을 이용하여 형성할 수 있으므로 발진기의 제조 공정을 단순화시킬 수 있다. 나아가, 발진부와 출력단 사이의 배선을 짧게 구현할 수 있으므로, 발진부와 출력단 사이의 신호 간섭을 최소화할 수 있다.
또한, 본 발명에 따르면, 발진부에서 생성된 발진 신호를 차동 증폭하여 출력 신호를 제공함으로써, 출력 신호의 이득을 향상시킬 수 있고, 신호 대 잡음비를 증가시켜 고주파수 영역에서 동작 가능하도록 발진기를 구현할 수 있다. 나아가, 발진부에서 생성된 발진 신호를 차동 증폭함으로써, 싱글 엔디드 출력(single ended output)을 이용하는 경우보다 측정 오차를 감소시킬 수 있고, 공통 모드 제거비(common-mode rejection ratio, CMRR)를 증가시킬 수 있다.
또한, 본 발명에 따르면, 발진부에서 생성된 발진 신호를 싱글 엔디드 출력을 이용하여 출력하는 경우 엔모스 트랜지스터들로 증폭부를 구현함으로써, 고속으로 동작 가능하도록 발진기를 구현할 수 있다.
도 1은 본 발명의 일 실시예에 따른 발진기를 개략적으로 나타내는 블록도이다.
도 2는 도 1의 발진기에 포함된 발진부의 일 예를 나타낸다.
도 3은 도 1의 발진기에 포함된 발진부의 다른 예를 나타낸다.
도 4는 도 1의 발진기의 일 실시예를 상세하게 나타내는 블록도이다.
도 5는 도 4의 발진기의 일 예를 나타내는 회로도이다.
도 6은 도 5의 발진기에 포함된 발진부에서 출력되는 발진 신호를 나타내는 타이밍도이다.
도 7a 및 7b는 도 5의 발진기에 포함된 비반전 증폭부 및 반전 증폭부에서 각각 출력되는 비반전 증폭 신호 및 반전 증폭 신호 나타내는 타이밍도들이다.
도 8a 및 8b는 도 5의 발진기에 포함된 제1 및 제2 바이어스 회로에서 출력되는 제1 및 제2 바이어스 신호들을 나타내는 타이밍도들이다.
도 9a 및 9b는 도 5의 발진기에 포함된 제2 증폭부에서 출력되는 제1 및 제2 출력 신호들을 나타내는 타이밍도들이다.
도 10은 도 5의 발진기에 포함된 제2 증폭부에서 출력되는 제1 출력 신호와 제2 출력 신호 간의 차이를 나타내는 타이밍도이다.
도 11은 도 1의 발진기의 다른 실시예를 상세하게 나타내는 블록도이다.
도 12는 도 11의 발진기의 일 예를 나타내는 회로도이다.
도 13은 도 11의 발진기에 포함된 발진부에서 출력되는 발진 신호를 나타내는 타이밍도이다.
도 14는 도 11의 발진기에 포함된 제1 증폭부에서 출력되는 증폭 신호를 나타내는 타이밍도이다.
도 15는 도 11의 발진기에 포함된 바이어스 회로에서 출력되는 바이어스 신호를 나타내는 타이밍도이다.
도 16은 도 11의 발진기에 포함된 제2 증폭부에서 출력되는 출력 신호를 나타내는 타이밍도이다.
도 17은 도 11의 발진기의 다른 예를 나타내는 회로도이다.
도 18은 도 17의 발진기에 포함된 발진부에서 출력되는 발진 신호를 나타내는 타이밍도이다.
도 19는 도 17의 발진기에 포함된 제1 증폭부에서 출력되는 증폭 신호를 나타내는 타이밍도이다.
도 20은 도 17의 발진기에 포함된 바이어스 회로에서 출력되는 바이어스 신호를 나타내는 타이밍도이다.
도 21은 도 17의 발진기에 포함된 제2 증폭부에서 출력되는 출력 신호를 나타내는 타이밍도이다.
도 22는 본 발명의 일 실시예에 따른 발진기의 동작 방법을 나타내는 흐름도이다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 발진기를 개략적으로 나타내는 블록도이다.
도 1을 참조하면, 발진기(oscillator)(1)는 발진부(oscillating unit)(10) 및 출력단(output stage)(20)을 포함할 수 있다. 본 실시예에서, 발진부(10) 및 출력단(20)은 동일한 기판 상에 집적될 수 있다. 이에 따라, 발진부(10) 및 출력단(20)은 동일한 기판 상에서 CMOS 제조 공정을 이용하여 형성할 수 있으므로, 발진기(1)의 제조 공정을 단순화시킬 수 있다. 또한, 발진부(10)와 출력단(20) 사이의 배선을 짧게 구현할 수 있으므로, 발진부(10)와 출력단(20) 사이의 신호 간섭을 최소화할 수 있고, 이로써, 출력단(20)에서 출력되는 출력 신호에서 노이즈를 감소시킬 수 있다.
발진부(10)는 적어도 하나의 발진 소자(11) 및 전류원(current source)(12)을 포함할 수 있다. 구체적으로, 발진부(10)는 인가 전류, 인가 전압 및 인가 자기장 중 적어도 하나에 따라 가변적인 자화 방향을 가지는 적어도 하나의 자성층을 포함하고, 소정의 주파수를 가진 발진 신호(OSC)를 생성할 수 있다. 발진부(10)의 구성 및 동작에 대한 설명은 이하에서 도 2 및 도 3을 참조하여 상술하기로 한다.
출력단(20)은 발진부(10)에서 생성된 발진 신호(OSC)를 소정의 레벨로 증폭하여 출력 신호(OUT)를 생성할 수 있다. 이로써, 발진 신호(OSC)에 대한 출력 신호(OUT)의 이득은 1보다 큰 값을 가질 수 있다. 일 실시예에서, 출력단(20)은 차동 신호(differential signaling) 방법을 이용하여 발진 신호(OSC)를 차동 증폭할 수 있다. 다른 실시예에서, 출력단(20)은 싱글 엔디드 방법을 이용하여 발진 신호(OSC)를 증폭할 수도 있다.
도 2는 도 1의 발진기에 포함된 발진부의 일 예를 나타낸다.
도 2를 참조하면, 발진부(10A)는 적어도 하나의 발진 소자(11) 및 전류원(12)를 포함할 수 있다. 본 실시예에서, 발진부(10A)는 하나의 발진 소자(11)를 포함하는 것으로 도시되었으나, 본 발명은 이에 한정되지 않고, 발진부(10A)는 복수의 발진 소자들을 포함할 수 있고, 이때, 복수의 발진 소자들은 서로 직렬 연결, 병렬 연결 또는 직/병렬 연결될 수 있다.
적어도 하나의 발진 소자(11)는 제1 자성층(111), 비자성층(112) 및 제2 자성층(113)을 포함하는 스핀 밸브(spin valve)의 형태로 구현될 수 있다. 발진 소자(11)에서 제1 자성층(111)은 제2 자성층(113)의 상부에 배치될 수 있고, 이로써, 발진 소자(11)는 제2 자성층(113), 비자성층(112) 및 제1 자성층(111)이 순차적으로 적층된 구조를 가질 수 있다.
도시되지는 않았지만, 제1 자성층(111)의 상부 및 제2 자성층(113)의 하부에는 전극층이 배치될 수 있다. 그러나, 제1 또는 제2 자성층(111, 113)의 전기 저항이 충분히 낮은 경우에는 제1 또는 제2 자성층(111, 113) 자체를 전극으로 사용할 수 있으므로 제1 또는 제2 자성층(111, 113) 상에 별도의 전극층을 배치하지 않을 수도 있다.
제1 자성층(111)은 인가 전류, 인가 전압 및 인가 자기장 중 적어도 하나에 따라 자화 방향이 가변적인 자유층(free layer)일 수 있다. 본 실시예에서 발진 소자(11)는 하나의 제1 자성층(111)을 포함하지만, 본 발명은 이에 한정되지 않는다. 다른 실시예에서 발진 소자(11)는 적어도 두 개 이상의 제1 자성층들(111)을 포함할 수 있고, 이때, 적어도 두 개의 제1 자성층들(111) 각각의 사이에는 절연층 또는 도전층과 같은 분리층이 배치될 수 있다.
제1 자성층(111)은 수직 자기 이방성(perpendicular magnetic anisotropy) 또는 수평 자기 이방성(in-plane magnetic anisotropy)을 가질 수 있다. 제1 자성층(111)이 수직 자기 이방성을 갖는 경우, 제1 자성층(111)은 예를 들어, CoPt 또는 CoCrPt 등과 같이 코발트(Co)를 포함하는 합금으로 형성된 합금층이거나, 코발트(Co) 또는 코발트(Co) 합금 중 적어도 하나를 포함하는 층과 백금(Pt), 니켈(Ni) 및 팔라듐(Pd) 중 적어도 하나를 포함하는 층이 교대로 적층된 다층 구조일 수 있다. 한편, 제1 자성층(111)이 수평 자기 이방성을 갖는 경우, 제1 자성층(111)은 예를 들어, CoFeB 또는 NiFe 등과 같이 코발트(Co), 니켈(Ni) 및 철(Fe) 중 적어도 하나를 포함하는 물질층일 수 있다. 그러나, 제1 자성층(111)의 구성은 상술한 예시에 한정되지 않고, 일반적으로 자성 소자에 적용되는 자유층 물질은 제1 자성층(111)의 물질로 적용될 수 있다.
비자성층(112)은 제1 자성층(111)과 제2 자성층(113)의 사이에 배치될 수 있고, 도전층 또는 절연층으로 구현될 수 있다. 비자성층(112)이 도전층으로 구현되는 경우, 예를 들어, 비자성층(112)은 구리(Cu), 알루마늄(Al), 금(Au), 은(Ag) 및 이들의 혼합물 중 적어도 하나를 포함하는 층일 수 있고, 이때, 발진 소자(11)는 GMR(Giant Magnetroresistance) 구조를 가질 수 있다. 한편, 비자성층(112)이 절연층으로 구현되는 경우, 예를 들어, 비자성층(112)은 마그네슘 산화물(MgO) 또는 알루마늄 산화물(AlOx)와 같은 산화물을 포함하는 층일 수 있고, 이때, 발진 소자(11)는 TMR(Tunneling Magnetroresistance) 구조를 가질 수 있다.
제2 자성층(113)은 고정된 자화 방향을 가지는 고정층(pinned layer)일 수 있다. 본 실시예에서, 제2 자성층(113)은 제1 고정층(113a), 분리층(113b) 및 제2 고정층(113c)의 적층 구조를 가질 수 있다. 이때, 제1 고정층(113a)과 제2 고정층(113c)은 교환 결합(exchange coupling)을 이룰 수 있고, 이로써, 제1 고정층(113a)과 제2 고정층(113c)은 서로 반대 방향으로 고정된 자화 방향을 가질 수 있다. 본 실시예에서, 제2 고정층(113c)은 X축의 반대 방향으로 고정된 자화 방향을 가질 수 있고, 이에 따라, 제1 고정층(113a)은 X축 방향으로 고정된 자화 방향을 가질 수 있다.
예를 들어, 제1 및 제2 고정층들(113a, 113c)은 코발트(Co), 철(Fe) 및 니켈(Ni) 중 적어도 하나를 포함하는 강자성(ferromagnetic) 물질로 형성될 수 있고, 분리층(113b)은 루테늄(Ru) 또는 크롬(Cr) 등과 같은 도전 물질로 형성될 수 있다. 본 실시예에서, 제1 및 제2 고정층들(113a, 113c)은 코발트(Co)를 포함하고, 분리층(113b)은 루테늄(Ru)을 포함함으로써, 제2 자성층(113)은 Co/Ru/Co의 적층 구조를 가질 수 있다.
전류원(12)은 적어도 하나의 구동 트랜지스터(12a)를 포함할 수 있다. 이때, 적어도 하나의 구동 트랜지스터(12a)는 발진 소자(11)에 연결되는 드레인, 발진 소자(11)의 구동을 제어하는 제어 신호(CON1)가 인가되는 게이트 및 접지 단자에 연결된 소스를 가지는 엔모스(NMOS) 트랜지스터일 수 있다. 제어 신호(CON1)가 활성화되면, 구동 트랜지스터(12a)는 턴온될 수 있고, 이로써, 구동 트랜지스터(12a)는 발진 소자(11)에 전류를 제공할 수 있다. 본 실시예에서, 구동 트랜지스터(12a)의 드레인은 발진 소자(11)의 발진 출력 노드(N1), 즉, 제2 자성층(113)에 연결될 수 있다.
이하에서는, 적어도 하나의 발진 소자(11)의 동작에 대해 상술하기로 한다. 본 실시예에서, 적어도 하나의 발진 소자(11)는 전원 전압 단자와 발진 출력 노드(N1) 사이에 연결될 수 있다. 구체적으로, 제1 자성층(111)은 전원 전압 단자에 연결되어, 제1 자성층(111)에는 전원 전압이 인가되고, 제2 자성층(113)의 제2 고정층(113c)은 발진 출력 노드(N1)에 연결될 수 있다. 이에 따라, 전류(I)는 Y축의 반대 방향, 즉, 제1 자성층(111)에서 제2 자성층(113)의 방향으로 인가되고, 전자(e-)는 Y축 방향, 즉, 제2 자성층(113)에서 제1 자성층(111)의 방향으로 이동할 수 있다.
제2 자성층(113)을 통과한 전자(e-)는 제1 고정층(113a)과 동일한 스핀 방향, 즉, X축 방향의 스핀 방향을 가질 수 있고, 이에 따라, 제1 자성층(111)에 X축 방향의 스핀 토크(spin torque)를 인가할 수 있다. 이러한 스핀 토크에 의해 제1 자성층(111)의 자기 모멘트는 섭동(perturbation)할 수 있다. 한편, 발진 소자(11)에 별도의 외부 자기장을 인가하지 않더라도, 제1 고정층(113a)에 의해 제1 자성층(111)에는 X축의 반대 방향의 누설 자기장(스트레이 필드, stray field)이 인가될 수 있다. 이러한 스트레이 필드에 의해 제1 자성층(111)의 자기 모멘트에 복원력(restoring force)이 인가될 수 있다.
이와 같이, 제1 자성층(111)에는 X축 방향의 스핀 토크와 X축의 반대 방향의 스트레이 필드가 인가될 수 있고, 스핀 토크에 의해 제1 자성층(111)의 자기 모멘트가 섭동하려는 힘과 스트레이 필드에 의해 제1 자성층(111)의 자기 모멘트가 복원하려는 힘이 균형을 이루면서 제1 자성층(111)의 자기 모멘트의 축(axis)은 특정 궤도를 그리면서 회전할 수 있다. 이때, 자기 모멘트의 축 방향은 자화 방향과 동일한 것으로 볼 수 있고, 자기 모멘트의 세차 운동(precession)은 자화 방향의 회전으로 볼 수 있다.
이와 같은 자기 모멘트의 세차 운동에 따라, 제1 자성층(111)의 자화 방향과 제2 자성층(113)의 자화 방향이 이루는 각도는 주기적으로 변경될 수 있고, 이에 따라, 발진 소자(11)의 전기 저항은 주기적으로 변경될 수 있다. 결과적으로, 발진 소자(11)는 소정의 주파수를 가진 발진 신호(OSC)를 생성할 수 있다. 이와 같은 발진 소자(11)는 기존의 LC 발진기 및 FBAR(film bulk acoustic resonator) 발진기에 비해 소형으로 제조될 수 있고, 높은 품질 계수를 가지며, 주파수 가변성을 가지는 장점이 있다.
도 3은 도 1의 발진기에 포함된 발진부의 다른 예를 나타낸다.
도 3을 참조하면, 발진부(10B)는 적어도 하나의 발진 소자(11') 및 전류원(12)을 포함할 수 있다. 본 실시예에 따른 발진부(10B)는 도 2에 도시된 발진부(10A)의 변형 실시예로서, 이하에서는, 도 2에 도시된 발진부(10A)와의 차이점을 중심으로 설명하기로 한다. 구체적으로, 본 실시예에 따른 발진부(10A)와 도 2에 도시된 발진부(10A)의 차이점은 발진 소자(11')의 구성에 있다. 따라서, 전류원(12)에 대한 상세한 설명은 생략하기로 한다.
발진 소자(11')는 제1 자성층(111), 비자성층(112) 및 제2 자성층(113')을 포함할 수 있고, 제2 자성층(113')은 강자성층(113a) 및 반강자성(anti-ferromagnetism)층 (113d)을 포함할 수 있다. 여기서, 강자성층(113a)은 도 2에 도시된 제1 자성층(113a)과 실질적으로 동일하게 구현될 수 있다. 반강자성층(113d)은 예를 들어, InMn, FeMn 등과 같은 망간(Mn) 계열의 물질을 포함할 수 있다. 그러나, 반강자성층(113d)의 구성은 망간(Mn) 계열의 물질에 한정되지 않고, 반강자성 특성을 가지는 물질이면 어느 것이든지 반강자성층(113d)의 물질로 적용될 수 있다.
반강자성층(113d)에서 원자의 자기 모멘트는 규칙적으로 정방향 및 반대 방향으로 배열되는 특성을 갖는데, 강자성층(113a)의 자화 방향은 인접한 반강자성층(113d)의 최상부 자기 모멘트 방향으로 고정될 수 있다. 본 실시예에서, 반강자성층(113d)의 최상부 자기 모멘트 방향은 X축의 반대 방향이고, 이에 따라, 강자성층(113a)의 자화 방향은 X축 방향으로 고정될 수 있다.
도 4는 도 1의 발진기의 일 실시예를 상세하게 나타내는 블록도이다.
도 4를 참조하면, 발진기(1A)는 발진부(10) 및 출력단(20A)을 포함할 수 있고, 출력단(20A)은 제1 증폭부(21a), 바이어스 회로(22a) 및 제2 증폭부(23a)를 포함할 수 있다. 여기서, 발진부(10)는 도 1 내지 도 3을 참조하여 상술한 바와 같이 구현될 수 있는바, 이에 대한 상세한 설명은 생략하기로 한다.
제1 증폭부(21a)는 비반전 증폭부(211) 및 반전 증폭부(212)를 포함할 수 있고, 발진부(10)에서 생성된 발진 신호(OSC)를 수신하여 서로 반대되는 극성을 가지는 차동 입력을 생성할 수 있다. 구체적으로, 비반전 증폭부(211)는 발진 신호(OSC)에 대해 동일 위상을 가지는 비반전 증폭 신호(nINV)를 생성할 수 있고, 반전 증폭부(212)는 발진 신호(OSC)에 대해 반전 위상을 가지는 반전 증폭 신호(INV)를 생성할 수 있다. 이때, 비반전 증폭부(211) 및 반전 증폭부(212)는 소스 팔로워(source follower)로 동작할 수 있고, 비반전 증폭부(211) 및 반전 증폭부(212)의 이득은 1에 가까운 값을 가질 수 있다.
바이어스 회로(22a)는 제1 바이어스 회로(221) 및 제2 바이어스 회로(222)를 포함할 수 있고, 비반전 증폭 신호(nINV) 및 반전 증폭 신호(INV)가 동일한 전압 레벨을 기준으로 발진하도록 비반전 증폭 신호(nINV) 및 반전 증폭 신호(INV)의 전압 레벨을 조절할 수 있다. 구체적으로, 제1 바이어스 회로(221)는 비반전 증폭 신호(nINV)의 전압 레벨을 조절하여 제1 바이어스 신호(BIAS1)를 생성할 수 있고, 제2 바이어스 회로(222)는 반전 증폭 신호(INV)의 전압 레벨을 조절하여 제2 바이어스 신호(BIAS2)를 생성할 수 있다.
제2 증폭부(23a)는 제1 및 제2 바이어스 신호(BIAS1, BIAS2)를 수신하고, 수신된 제1 및 제2 바이어스 신호(BIAS1, BIAS2)를 소정의 레벨로 차동 증폭하여 제1 및 제2 출력 신호(OUT1, OUT2)를 생성할 수 있다. 이와 같이, 제2 증폭부(23a)는 제1 및 제2 바이어스 신호(BIAS1, BIAS2)를 차동 증폭함으로써, 제1 및 제2 출력 신호(OUT1, OUT2)의 이득을 향상시킬 수 있고, 신호 대 잡음비를 증가시켜 발진기(1A)가 고주파수 영역에서 동작 가능하도록 구현할 수 있다. 또한, 제2 증폭부(23a)는 제1 및 제2 바이어스 신호(BIAS1, BIAS2)를 차동 증폭함으로써, 싱글 엔디드 출력을 이용하는 경우와 비교할 때, 측정 오차를 감소시킬 수 있고, 공통 모드 제거비를 증가시킬 수 있다.
도 5는 도 4의 발진기의 일 예를 나타내는 회로도이다. 도 6은 도 5의 발진기에 포함된 발진부에서 출력되는 발진 신호를 나타내는 타이밍도이다. 도 7a 및 7b는 도 5의 발진기에 포함된 비반전 증폭부 및 반전 증폭부에서 출력되는 비반전 증폭 신호 및 반전 증폭 신호를 각각 나타내는 타이밍도들이다. 도 8a 및 8b는 도 5의 발진기에 포함된 제1 및 제2 바이어스 회로에서 출력되는 제1 및 제2 바이어스 신호들을 각각 나타내는 타이밍도들이다. 도 9a 및 9b는 도 5의 발진기에 포함된 제2 증폭부에서 출력되는 제1 및 제2 출력 신호들을 각각 나타내는 타이밍도이다. 도 10은 도 5의 발진기에 포함된 제2 증폭부에서 출력되는 제1 및 제2 출력 신호들 간의 차이를 나타내는 타이밍도이다.
도 5 내지 도 10을 참조하면, 발진부(10)는 적어도 하나의 발진 소자(11) 및 전류원(12)을 포함할 수 있다. 적어도 하나의 발진 소자(11)는 전원 전압 단자와 발진 출력 노드(N1) 사이에 연결될 수 있고, 전류원(12)은 발진 출력 노드(N1)와 접지 전압 단자 사이에 연결될 수 있다. 예를 들어, 전원 전압 단자의 전압 레벨은 약 1.2 V일 수 있고, 전류원(12)에 인가되는 제어 신호(CON1)의 전압 레벨은 약 0.55 V일 수 있다. 이때, 발진 출력 노드(N1)에서의 발진 신호(OSC)는 도 6에 도시된 바와 같이 발진할 수 있으며, 예를 들어, 약 0.48 V를 기준으로 발진할 수 있다.
출력단(20A)은 비반전 증폭부(211), 반전 증폭부(212), 제1 바이어스 회로(221), 제2 바이어스 회로(222) 및 제2 증폭부(23a)를 포함할 수 있다. 이하에서는, 출력단(20A)에 포함된 각 구성 요소에 대하여 상술하기로 한다.
비반전 증폭부(211)는 서로 직렬 연결된 제1 및 제2 엔모스 트랜지스터들(NM1, NM2)을 포함할 수 있다. 제1 엔모스 트랜지스터(NM1)는 발진부(10)의 출력 노드(N1)에 연결되는 게이트, 제1 전압 단자에 연결되는 드레인 및 비반전 출력 노드(N2)에 연결되는 소스를 가질 수 있다. 예를 들어, 제1 전압 단자의 전압 레벨은 약 1.0 V일 수 있다. 제2 엔모스 트랜지스터(NM2)는 제어 신호(CON2)가 인가되는 게이트, 비반전 출력 노드(N2)에 연결되는 드레인 및 제2 전압 단자에 연결되는 소스를 가질 수 있다. 예를 들어, 제2 전압 단자의 전압 레벨은 약 -1.0 V일 수 있고, 제어 신호(CON2)의 전압 레벨은 약 0.0 V일 수 있다.
비반전 증폭부(211)는 발진부(10)의 발진 출력 노드(N1)로부터 발진 신호(OSC)를 수신하고, 발진 신호(OSC)에 대해 동일 위상을 가지는 비반전 증폭 신호(nINV)를 비반전 출력 노드(N2)에서 출력할 수 있다. 이때, 비반전 증폭 신호(nINV)는 도 7a에 도시된 바와 같이 발진할 수 있으며, 예를 들어, 약 -0.47 V를 기준으로 발진할 수 있다.
반전 증폭부(212)는 서로 직렬 연결된 피모스 트랜지스터(PM) 및 제3 엔모스 트랜지스터(NM3)를 포함할 수 있다. 피모스 트랜지스터(PM)는 발진부(10)의 발진 출력 노드(N1)에 연결되는 게이트, 제3 전압 단자에 연결되는 소스 및 반전 출력 노드(N3)에 연결되는 드레인을 가질 수 있다. 예를 들어, 제3 전압 단자의 전압 레벨은 약 1.8 V일 수 있다. 제3 엔모스 트랜지스터(NM3)는 제어 신호(CON3)가 인가되는 게이트, 반전 출력 노드(N3)에 연결되는 드레인 및 제4 전압 단자에 연결되는 소스를 가질 수 있다. 예를 들어, 제4 전압 단자는 접지 단자일 수 있고, 제어 신호(CON3)의 전압 레벨은 약 1.0 V일 수 있다.
반전 증폭부(212)는 발진부(10)의 발진 출력 노드(N1)로부터 발진 신호(OSC)를 수신하고, 발진 신호(OCS)에 대해 반전 위상을 가지는 반전 증폭 신호(INV)를 반전 출력 노드(N3)에서 출력할 수 있다. 이때, 반전 증폭 신호(INV)는 도 7b에 도시된 바와 같이 발진할 수 있으며, 예를 들어, 약 0.86 V를 기준으로 발진할 수 있다.
제1 바이어스 회로(221)는 제1 커패시터(C1) 및 제1 저항(R1)을 포함할 수 있고, 제1 커패시터(C1) 및 제1 저항(R1)은 제1 바이어스 출력 노드(N4)에 공통으로 연결될 수 있다. 구체적으로, 제1 커패시터(C1)는 비반전 출력 노드(N2)와 제1 바이어스 출력 노드(N4) 사이에 연결되어, 비반전 증폭 신호(nINV)에서 직류 성분을 제거할 수 있다. 제1 저항(R1)은 제5 전압 단자와 제1 바이어스 출력 노드(N4) 사이에 연결되어, 소정의 전압 레벨을 기준으로 발진하는 제1 바이어스 신호(BIAS1)를 제공할 수 있다.
제1 바이어스 회로(221)는 비반전 출력 노드(N2)로부터 비반전 증폭 신호(nINV)를 수신하고, 비반전 증폭 신호(nINV)에서 기준 전압 레벨이 조절된 제1 바이어스 신호(BIAS1)를 제1 바이어스 출력 노드(N4)에서 출력할 수 있다. 이때, 제1 바이어스 신호(BIAS1)는 도 8a에 도시된 바와 같이 발진할 수 있다.
제2 바이어스 회로(222)는 제2 커패시터(C2) 및 제2 저항(R2)을 포함할 수 있고, 제2 커패시터(C2) 및 제2 저항(R2)은 제2 바이어스 출력 노드(N5)에 공통으로 연결될 수 있다. 구체적으로, 제2 커패시터(C2)는 반전 출력 노드(N3)와 제2 바이어스 출력 노드(N5) 사이에 연결되어, 반전 증폭 신호(INV)에서 직류 성분을 제거할 수 있다. 제2 저항(R2)은 제6 전압 단자와 제2 바이어스 출력 노드(N5) 사이에 연결되어, 소정의 전압 레벨을 기준으로 발진하는 제2 바이어스 신호(BIAS2)를 제공할 수 있다. 이때, 제1 및 제2 저항(R1, R2)은 동일한 저항 값을 가질 수 있고, 제5 및 제6 전압 단자는 동일한 전압 레벨을 가질 수 있다.
제2 바이어스 회로(222)는 반전 출력 노드(N3)로부터 반전 증폭 신호(INV)를 수신하고, 반전 증폭 신호(INV)에서 기준 전압 레벨이 조절된 제2 바이어스 신호(BIAS2)를 제2 바이어스 출력 노드(N5)에서 출력할 수 있다. 이때, 제2 바이어스 신호(BIAS2)는 도 8b에 도시된 바와 같이 발진할 수 있다.
제2 증폭부(23a)는 제3 및 제4 저항들(R3, R4), 제4 내지 제6 엔모스 트랜지스터들(NM4, NM5, NM6)을 포함할 수 있고, 제1 및 제2 바이어스 신호들(BIAS1, BIAS2)을 차동 증폭하여 제1 및 제2 출력 신호들(OUT1, OUT2)을 제공할 수 있다. 구체적으로, 제4 엔모스 트랜지스터(NM4)는 제1 바이어스 출력 노드(N4)에 연결되어 제1 바이어스 신호(BIAS1)가 인가되는 게이트 및 제1 출력 노드(N6)에 연결되는 드레인을 가질 수 있다. 제5 엔모스 트랜지스터(NM5)는 제2 바이어스 출력 노드(N5)에 연결되어 제2 바이어스 신호(BIAS2)가 인가되는 게이트 및 제2 출력 노드(N7)에 연결되는 드레인을 가질 수 있다. 제6 엔모스 트랜지스터(NM6)는 제4 엔모스 트랜지스터(NM4)의 소스 및 제5 엔모스 트랜지스터(NM5)의 소스에 공통으로 연결되는 드레인, 제어 신호(CON4)가 인가되는 게이트 및 접지 단자에 연결되는 소스를 가질 수 있고, 제4 및 제5 엔모스 트랜지스터들(NM5, NM6)에 전류를 제공할 수 있다. 제3 저항(R3)은 제7 전압 단자와 제1 출력 노드(N6) 사이에 연결되고, 제4 저항(R4)은 제8 전압 단자와 제2 출력 노드(N7) 사이에 연결될 수 있다. 이때, 제7 및 제8 전압 단자의 전압 레벨은 전원 전압 레벨과 동일할 수 있다.
제2 증폭부(23a)는 제1 바이어스 신호(BIAS1)를 소정의 레벨로 증폭하여 제1 바이어스 신호(BIAS1)에 대해 반전 위상을 가지는 제1 출력 신호(OUT1)를 제1 출력 노드(N6)에서 출력할 수 있다. 이때, 제1 출력 신호(OUT1)는 도 9a에 도시된 바와 같이 발진할 수 있다. 또한, 제2 증폭부(23a)는 제2 바이어스 신호(BIAS2)를 소정의 레벨로 증폭하여 제2 바이어스 신호(BIAS2)에 대해 반전 위상을 가지는 제2 출력 신호(OUT2)를 제2 출력 노드(N7)에서 출력할 수 있다. 이때, 제2 출력 신호(OUT2)는 도 9b에 도시된 바와 같이 발진할 수 있다.
제1 출력 신호(OUT1)와 제2 출력 신호(OUT2)의 차이에 해당하는 출력 전압은 도 10에 도시된 바와 같다. 발진부(10)에서 출력되는 발진 신호(OSC)와 상기 출력 전압을 비교할 때, 상기 출력 전압에서 이득이 크게 향상한 것을 알 수 있다.
도 11은 도 1의 발진기의 다른 실시예를 상세하게 나타내는 블록도이다.
도 11을 참조하면, 발진기(1B)는 발진부(10) 및 출력단(20b)을 포함할 수 있고, 출력단(20b)은 제1 증폭부(21b), 바이어스 회로(22b) 및 제2 증폭부(23b)를 포함할 수 있다. 여기서, 발진부(10)는 도 1 내지 3을 참조하여 상술한 바와 같이 구현될 수 있는바, 이에 대한 상세한 설명은 생략하기로 한다.
제1 증폭부(21b)는 발진부(10)에서 생성된 발진 신호(OSC)를 수신하여 증폭 신호를 생성할 수 있다. 일 실시예에서, 증폭 신호는 발진 신호(OCS)에 대해 반전 위상을 가질 수 있고, 다른 실시예에서, 증폭 신호는 발진 신호(OSC)에 대해 비반전 위상을 가질 수도 있다. 이때, 제1 증폭부(21b)는 소스 팔로워로 동작할 수 있고, 제1 증폭부(21b)의 이득은 1에 가까운 값을 가질 수 있다. 한편, 다른 실시예에서, 출력단(20b)은 제1 증폭부(21b)만을 포함할 수도 있다.
바이어스 회로(22b)는 증폭 신호의 전압 레벨을 조절할 수 있다. 구체적으로, 바이어스 회로(22b)는 증폭 신호의 전압 레벨을 조절하여 바이어스 신호를 생성할 수 있다.
제2 증폭부(23b)는 바이어스 신호를 수신하고, 수신된 바이어스 신호를 소정의 레벨로 증폭하여 출력 신호(OUT)를 생성할 수 있다. 본 실시예에서, 제2 증폭부(23b)는 엔모스 트랜지스터들을 이용하여 구현될 수 있고, 이로써, 제2 증폭부(23b)는 고속으로 동작할 수 있으며, 이에 따라, 발진기(1B)의 동작 속도를 향상시킬 수 있다.
도 12는 도 11의 발진기의 일 예를 나타내는 회로도이다. 도 13은 도 11의 발진기에 포함된 발진부에서 출력되는 발진 신호를 나타내는 타이밍도이다. 도 14는 도 11의 발진기에 포함된 제1 증폭부에서 출력되는 증폭 신호를 나타내는 타이밍도이다. 도 15는 도 11의 발진기에 포함된 바이어스 회로에서 출력되는 바이어스 신호를 나타내는 타이밍도이다. 도 16은 도 11의 발진기에 포함된 제2 증폭부에서 출력되는 출력 신호를 나타내는 타이밍도이다.
도 12 내지 도 16을 참조하면, 발진부(10)는 적어도 하나의 발진 소자(11) 및 전류원(12)을 포함할 수 있다. 적어도 하나의 발진 소자(11)는 전원 전압 단자와 발진 출력 노드(N1) 사이에 연결될 수 있고, 전류원(12)은 발진 출력 노드(N1)와 접지 전압 단자 사이에 연결될 수 있다. 이때, 발진 출력 노드(N1)에서의 발진 신호(OSC)는 도 13에 도시된 바와 같이 발진할 수 있다.
제1 증폭부(21b)는 서로 직렬 연결된 제1 및 제2 엔모스 트랜지스터들(NM1, NM2)을 포함할 수 있다. 제1 엔모스 트랜지스터(NM1)는 발진부(10)의 발진 출력 노드(N1)에 연결되어 발진 신호(OSC)가 인가되는 게이트, 제1 전압 단자에 연결되는 드레인 및 증폭 노드(N2)에 연결되는 소스를 가질 수 있다. 예를 들어, 제1 전압 단자의 전압 레벨은 약 1.0 V일 수 있다. 제2 엔모스 트랜지스터(NM2)는 제어 신호(CON2)가 인가되는 게이트, 증폭 노드(N2)에 연결되는 드레인 및 제2 전압 단자에 연결되는 소스를 가질 수 있다. 예를 들어, 제2 전압 단자의 전압 레벨은 약 -1.0 V일 수 있고, 제어 신호(CON2)의 전압 레벨은 약 0.0 V일 수 있다.
제1 증폭부(21b)는 발진부(10)의 발진 출력 노드(N1)로부터 발진 신호(OSC)를 수신하고, 발진 신호(OSC)에 대해 동일 위상을 가지는 비반전 증폭 신호(nINV)를 증폭 노드(N2)에서 출력할 수 있다. 이때, 비반전 증폭 신호(nINV)는 도 13에 도시된 바와 같이 발진할 수 있으며, 예를 들어, 약 -0.47 V를 기준으로 발진할 수 있다.
바이어스 회로(22b)는 커패시터(C) 및 제1 저항(R1)을 포함할 수 있고, 커패시터(C) 및 제1 저항(R1)은 바이어스 출력 노드(N3)에 공통으로 연결될 수 있다. 구체적으로, 커패시터(C)는 증폭 노드(N2)와 바이어스 출력 노드(N3) 사이에 연결되어, 비반전 증폭 신호(nINV)에서 직류 성분을 제거할 수 있다. 제1 저항(R1)은 제3 전압 단자와 바이어스 출력 노드(N3) 사이에 연결되어, 소정의 전압 레벨을 기준으로 발진하는 바이어스 신호(BIAS)를 제공할 수 있다.
바이어스 회로(22b)는 비반전 출력 노드(N2)로부터 비반전 증폭 신호(nINV)를 수신하고, 비반전 증폭 신호(nINV)에서 기준 전압 레벨이 조절된 바이어스 신호(BIAS)를 바이어스 출력 노드(N3)에서 출력할 수 있다. 이때, 바이어스 신호(BIAS)는 도 14에 도시된 바와 같이 발진할 수 있다.
제2 증폭부(23b)는 제2 저항(R2), 제3 및 제4 엔모스 트랜지스터들(NM3, NM4)을 포함할 수 있고, 바이어스 신호(BIAS)를 소정의 레벨로 증폭하여 출력 신호(OUT)를 제공할 수 있다. 구체적으로, 제3 엔모스 트랜지스터(NM3)는 바이어스 출력 노드(N3)에 연결되어 바이어스 신호(BIAS)가 인가되는 게이트 및 출력 노드(N4)에 연결되는 드레인을 가질 수 있다. 제4 엔모스 트랜지스터(NM4)는 제3 엔모스 트랜지스터(NM3)의 소스에 연결되는 드레인, 제어 신호(CON3)가 인가되는 게이트 및 접지 단자에 연결되는 소스를 가질 수 있고, 제3 엔모스 트랜지스터(NM3)에 전류를 제공할 수 있다. 제2 저항은 제4 전압 단자와 출력 노드(N4) 사이에 연결될 수 있는데, 이때, 제4 전압 단자의 전압 레벨은 전원 전압 레벨과 동일할 수 있다.
제2 증폭부(23b)는 바이어스 신호(BIAS)를 소정의 레벨로 증폭하여 바이어스 신호(BIAS)에 대해 반전 위상을 가지는 출력 신호(OUT)를 출력 노드(N4)에서 출력할 수 있다. 이때, 출력 신호(OUT)는 도 15에 도시된 바와 같이 발진할 수 있다.
도 17은 도 11의 발진기의 다른 예를 나타내는 회로도이다. 도 18은 도 17의 발진기에 포함된 발진부에서 출력되는 발진 신호를 나타내는 타이밍도이다. 도 19는 도 17의 발진기에 포함된 제1 증폭부에서 출력되는 증폭 신호를 나타내는 타이밍도이다. 도 20은 도 17의 발진기에 포함된 바이어스 회로에서 출력되는 바이어스 신호를 나타내는 타이밍도이다. 도 21은 도 17의 발진기에 포함된 제2 증폭부에서 출력되는 출력 신호를 나타내는 타이밍도이다.
도 17 내지 도 21을 참조하면, 본 실시예에 따른 발진기(1B')는 도 12에 도시된 발진기(1B)의 변형 실시예로서, 구체적으로, 본 실시예에 따른 발진기(1B')에 포함된 제1 증폭부(21b')의 구성은 도 12에 도시된 발진기(1B)에 포함된 제1 증폭부(21b)와 다르게 구현될 수 있다. 따라서, 이하에서는, 제1 증폭부(21b')의 구성에 대해 상술하기로 하고, 발진기(1B')에 포함된 다른 구성 요소에 대한 상세한 설명은 생략하기로 한다.
제1 증폭부(21b')는 서로 직렬 연결된 피모스 트랜지스터(PM) 및 제2 엔모스 트랜지스터(NM2)를 포함할 수 있다. 피모스 트랜지스터(PM)는 발진부(10)의 발진 출력 노드(N1)에 연결되어 발진 신호(OCS)가 인가되는 게이트, 제1 전압 단자에 연결되는 소스 및 증폭 노드(N2)에 연결되는 드레인을 가질 수 있다. 예를 들어, 제1 전압 단자의 전압 레벨은 약 1.8 V일 수 있다. 제2 엔모스 트랜지스터(NM2)는 제어 신호(CON2)가 인가되는 게이트, 증폭 노드(N2)에 연결되는 드레인 및 제2 전압 단자에 연결되는 소스를 가질 수 있다. 예를 들어, 제2 전압 단자의 전압 레벨은 접지 전압일 수 있고, 제어 신호(CON2)의 전압 레벨은 약 1.0 V일 수 있다.
제1 증폭부(21b')는 발진부(10)의 발진 출력 노드(N1)로부터 발진 신호(OSC)를 수신하고, 발진 신호(OSC)에 대해 반전 위상을 가지는 반전 증폭 신호(INV)를 증폭 노드(N2)에서 출력할 수 있다. 이때, 반전 증폭 신호(INV)는 도 19에 도시된 바와 같이 발진할 수 있으며, 예를 들어, 약 0.86 V를 기준으로 발진할 수 있다.
바이어스 회로(22b)는 커패시터(C) 및 제1 저항(R1)을 포함할 수 있고, 커패시터(C) 및 제1 저항(R1)은 바이어스 출력 노드(N3)에 공통으로 연결될 수 있다. 구체적으로, 커패시터(C)는 증폭 노드(N2)와 바이어스 출력 노드(N3) 사이에 연결되어, 반전 증폭 신호(INV)에서 직류 성분을 제거할 수 있다. 제1 저항(R1)은 제3 전압 단자와 바이어스 출력 노드(N3) 사이에 연결되어, 소정의 전압 레벨을 기준으로 발진하는 바이어스 신호(BIAS)를 제공할 수 있다.
바이어스 회로(22b)는 반전 출력 노드(N2)로부터 반전 증폭 신호(INV)를 수신하고, 반전 증폭 신호(INV)에서 기준 전압 레벨이 조절된 바이어스 신호(BIAS)를 바이어스 출력 노드(N3)에서 출력할 수 있다. 이때, 바이어스 신호(BIAS)는 도 20에 도시된 바와 같이 발진할 수 있다.
제2 증폭부(23b)는 제2 저항(R2), 제3 및 제4 엔모스 트랜지스터들(NM3, NM4)을 포함할 수 있고, 바이어스 신호(BIAS)를 소정의 레벨로 증폭하여 출력 신호(OUT)를 제공할 수 있다. 구체적으로, 제3 엔모스 트랜지스터(NM3)는 바이어스 출력 노드(N3)에 연결되어 바이어스 신호(BIAS)가 인가되는 게이트 및 출력 노드(N4)에 연결되는 드레인을 가질 수 있다. 제4 엔모스 트랜지스터(NM4)는 제3 엔모스 트랜지스터(NM3)의 소스에 연결되는 드레인, 제어 신호(CON3)가 인가되는 게이트 및 접지 단자에 연결되는 소스를 가질 수 있고, 제3 엔모스 트랜지스터(NM3)에 전류를 제공할 수 있다. 제2 저항은 제4 전압 단자와 출력 노드(N4) 사이에 연결될 수 있는데, 이때, 제4 전압 단자의 전압 레벨은 전원 전압 레벨과 동일할 수 있다.
제2 증폭부(23b)는 바이어스 신호(BIAS)를 소정의 레벨로 증폭하여 바이어스 신호(BIAS)에 대해 반전 위상을 가지는 출력 신호(OUT)를 출력 노드(N4)에서 출력할 수 있다. 이때, 출력 신호(OUT)는 도 21에 도시된 바와 같이 발진할 수 있다.
도 22는 본 발명의 일 실시예에 따른 발진기의 동작 방법을 나타내는 흐름도이다.
도 22를 참조하면, 본 실시예에 따른 발진기의 동작 방법은 도 1 내지 도 21에 도시된 발진기에서의 동작 방법을 나타낸다. 따라서, 도 1 내지 도 21을 참조하여 상술한 내용은 본 실시예에 따른 발진기의 동작 방법에 적용될 수 있다.
S10 단계에서 발진 소자에 소정 방향을 가진 전류를 인가한다. 여기서, 발진 소자는 인가 전류, 인가 전압 및 인가 자기장 중 적어도 하나에 따라 가변적인 자화 방향을 가지는 적어도 하나의 자성층을 포함할 수 있다.
S20 단계에서 인가된 전류의 방향을 기초로 하여 수행되는 자성층의 자기 모멘트의 세차 운동을 이용하여 소정의 주파수를 가진 발진 신호를 생성한다.
S30 단계에서 발진 신호를 차동 증폭하여 출력 신호를 제공한다. 여기서, 발진 신호를 차동 증폭하여 출력 신호를 제공하는 출력단은 발진 소자와 동일한 기판 상에 집적될 수 있다.
구체적으로, 발진 신호에 대해 동일 위상을 가지는 비반전 증폭 신호 및 상기 발진 신호에 대해 반전 위상을 가지는 반전 증폭 신호를 생성하고, 상기 비반전 증폭 신호 및 상기 반전 증폭 신호를 차동 증폭하여 제1 및 제2 출력 신호들을 생성하며, 상기 제1 및 제2 출력 신호들을 상기 출력 신호로써 제공할 수 있다. 이때, 발진 신호에 대한 비반전 증폭 신호 및 반전 증폭 신호의 이득은 실질적으로 1에 가까울 수 있고, 발진 신호에 대한 제1 및 제2 출력 신호들의 이득은 1보다 클 수 있다.
나아가, 상기 비반전 증폭 신호 및 상기 증폭 신호가 동일한 전압 레벨을 기준으로 발진하도록 상기 비반전 증폭 신호 및 상기 증폭 신호의 전압 레벨을 조절하여 제1 및 제2 바이어스 신호를 제공할 수도 있다. 이때, 상기 제1 및 제2 바이어스 신호를 차동 증폭하여 상기 제1 및 제2 출력 신호들을 생성할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (20)

  1. 인가 전류, 인가 전압 및 인가 자기장 중 적어도 하나에 따라 가변적인 자화 방향을 가지는 적어도 하나의 자성층을 포함하고, 소정의 주파수를 가진 발진 신호를 생성하는 발진부; 및
    상기 발진부와 동일한 기판 상에 집적되고, 상기 발진 신호를 차동 증폭하여 출력 신호를 제공하는 출력단을 포함하고,
    상기 출력단은,
    상기 발진 신호에 대해 동일 위상을 가지는 비반전 증폭 신호를 생성하는 비반전 증폭부 및 상기 발진 신호에 대해 반전 위상을 가지는 반전 증폭 신호를 생성하는 반전 증폭부를 포함하는 제1 증폭부를 포함하고,
    상기 비반전 증폭부는,
    상기 발진 신호가 인가되는 게이트, 제1 전압 단자에 연결되는 드레인 및 상기 비반전 증폭 신호를 출력하는 비반전 출력 노드에 연결되는 소스를 가지는 제1 엔모스 트랜지스터; 및
    상기 비반전 출력 노드를 통해 상기 제1 엔모스 트랜지스터와 직렬 연결되는 제2 엔모스 트랜지스터를 포함하고,
    상기 반전 증폭부는,
    상기 발진 신호가 인가되는 게이트, 제2 전압 단자에 연결되는 소스 및 상기 반전 증폭 신호를 출력하는 반전 출력 노드에 연결되는 드레인을 가지는 피모스 트랜지스터; 및
    상기 반전 출력 노드를 통해 상기 피모스 트랜지스터와 직렬 연결되는 제3 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 발진기.
  2. 제1항에 있어서,
    상기 출력단은,
    상기 비반전 증폭 신호 및 상기 반전 증폭 신호를 차동 증폭하여 제1 및 제2 출력 신호들을 생성하고, 상기 제1 및 제2 출력 신호들을 상기 출력 신호로써 제공하는 제2 증폭부를 더 포함하는 것을 특징으로 하는 발진기.
  3. 제2항에 있어서,
    상기 출력단은,
    상기 비반전 증폭 신호 및 상기 증폭 신호가 동일한 전압 레벨을 기준으로 발진하도록 상기 비반전 증폭 신호 및 상기 증폭 신호의 전압 레벨을 조절하여 제1 및 제2 바이어스 신호를 제공하는 바이어스 회로를 더 포함하고,
    상기 제2 증폭부는, 상기 제1 및 제2 바이어스 신호를 차동 증폭하여 상기 제1 및 제2 출력 신호들을 생성하는 것을 특징으로 하는 발진기.
  4. 삭제
  5. 제3항에 있어서,
    상기 바이어스 회로는,
    상기 비반전 출력 노드와 제1 바이어스 출력 노드 사이에 연결된 제1 커패시터 및 상기 제1 바이어스 출력 노드에 연결된 제1 저항을 포함하고, 상기 제1 바이어스 출력 노드에서 상기 제1 바이어스 신호를 제공하는 제1 바이어스 회로; 및
    상기 반전 출력 노드와 제2 바이어스 출력 노드 사이에 연결된 제2 커패시터 및 상기 제2 바이어스 출력 노드에 연결된 제2 저항을 포함하고, 상기 제2 바이어스 출력 노드에서 상기 제2 바이어스 신호를 제공하는 제2 바이어스 회로를 포함하는 것을 특징으로 하는 발진기.
  6. 제3항에 있어서,
    상기 제2 증폭부는,
    상기 제1 바이어스 신호가 인가되는 게이트 및 제1 출력 노드에 연결되는 드레인을 가지는 제4 엔모스 트랜지스터;
    상기 제2 바이어스 신호가 인가되는 게이트 및 제2 출력 노드에 연결되는 드레인을 가지는 제5 엔모스 트랜지스터;
    전원 전압 단자와 상기 제1 출력 노드 사이에 연결되는 제1 부하;
    상기 전원 전압 단자와 상기 제2 출력 노드 사이에 연결되는 제2 부하; 및
    상기 제4 엔모스 트랜지스터의 소스 및 상기 제5 엔모스 트랜지스터의 소스에 공통으로 연결되는 드레인을 가지고, 상기 제4 및 제5 엔모스 트랜지스터들에 전류를 제공하는 제6 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 발진기.
  7. 제1항에 있어서,
    상기 발진부는,
    상기 인가 전류를 제공하는 전류원; 및
    상기 인가 전류를 기초로 하여 상기 발진 신호를 생성하는 적어도 하나의 발진 소자를 포함하는 것을 특징으로 하는 발진기.
  8. 제7항에 있어서,
    상기 적어도 하나의 발진 소자는,
    상기 인가 전류, 상기 인가 전압 및 상기 인가 자기장 중 적어도 하나에 따라 가변적인 자화 방향을 가지는 제1 자성층;
    고정된 자화 방향을 가지는 제2 자성층; 및
    상기 제1 자성층과 상기 제2 자성층의 사이에 배치된 비자성층을 포함하는 것을 특징으로 하는 발진기.
  9. 제8항에 있어서,
    상기 제1 자성층의 자기 모멘트는 상기 인가 전류, 상기 인가 전압 및 상기 인가 자기장 중 적어도 하나에 따라 세차 운동을 하고, 이에 따라, 상기 적어도 하나의 발진 소자의 저항이 주기적으로 변경됨으로써 상기 적어도 하나의 발진 소자는 상기 발진 신호를 생성하는 것을 특징으로 하는 발진기.
  10. 제8항에 있어서,
    상기 제2 자성층은,
    상기 비자성층에 인접하게 배치되고 제1 자화 방향을 가지는 제1 고정층;
    상기 제1 고정층에 인접하게 배치된 분리층; 및
    상기 분리층에 인접하게 배치되고 상기 제1 자화 방향과 반대되는 제2 자화 방향을 가지는 제2 고정층을 포함하는 것을 특징으로 하는 발진기.
  11. 제8항에 있어서,
    상기 제2 자성층은,
    상기 비자성층에 인접하게 배치된 고정층; 및
    상기 고정층에 인접하게 배치되는 반강자성층을 포함하고,
    상기 고정층의 자화 방향은 상기 반강자성층의 최상부 자기 모멘트의 방향으로 고정되는 것을 특징으로 하는 발진기.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020100111000A 2010-11-09 2010-11-09 발진기 및 상기 발진기의 동작 방법 KR101777264B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100111000A KR101777264B1 (ko) 2010-11-09 2010-11-09 발진기 및 상기 발진기의 동작 방법
US13/064,627 US8471640B2 (en) 2010-11-09 2011-04-05 Oscillators and methods of operating the same
JP2011154678A JP5944119B2 (ja) 2010-11-09 2011-07-13 発振器及び該発振器の動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111000A KR101777264B1 (ko) 2010-11-09 2010-11-09 발진기 및 상기 발진기의 동작 방법

Publications (2)

Publication Number Publication Date
KR20120049641A KR20120049641A (ko) 2012-05-17
KR101777264B1 true KR101777264B1 (ko) 2017-09-12

Family

ID=46019042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111000A KR101777264B1 (ko) 2010-11-09 2010-11-09 발진기 및 상기 발진기의 동작 방법

Country Status (3)

Country Link
US (1) US8471640B2 (ko)
JP (1) JP5944119B2 (ko)
KR (1) KR101777264B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2957209B1 (fr) * 2010-03-03 2012-04-13 Commissariat Energie Atomique Oscillateur radiofrequence et procede de generation d'un signal oscillant
JP6267871B2 (ja) * 2013-04-18 2018-01-24 Tdk株式会社 発振器、整流器および送受信装置
KR101695468B1 (ko) * 2014-07-09 2017-01-13 한국과학기술원 트랜지스터와 결합하여 직접화한 고출력 스핀발진기
US10110165B2 (en) 2016-05-19 2018-10-23 Seagate Technology Llc Solid state microwave generator
US10601368B2 (en) * 2016-05-19 2020-03-24 Seagate Technology Llc Solid state microwave generator
WO2018101437A1 (ja) * 2016-12-02 2018-06-07 国立研究開発法人産業技術総合研究所 位相可変型逓倍器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070236105A1 (en) * 2005-09-13 2007-10-11 Freescale Semiconductor, Inc. Oscillator and method of manufacture
JP2008311373A (ja) * 2007-06-13 2008-12-25 Toshiba Corp 磁性多層膜通電素子

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560077B2 (en) 2000-01-10 2003-05-06 The University Of Alabama CPP spin-valve device
KR100506064B1 (ko) 2002-12-21 2005-08-03 주식회사 하이닉스반도체 자기저항 센서 및 이를 이용한 센싱 셀 어레이
US7054119B2 (en) 2003-06-18 2006-05-30 Hewlett-Packard Development Company, L.P. Coupled ferromagnetic systems having modified interfaces
US7161829B2 (en) 2003-09-19 2007-01-09 Grandis, Inc. Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements
JP4737437B2 (ja) 2004-03-05 2011-08-03 日本電気株式会社 トグル型磁気ランダムアクセスメモリ
US7471491B2 (en) * 2004-03-30 2008-12-30 Kabushiki Kaisha Toshiba Magnetic sensor having a frequency filter coupled to an output of a magnetoresistance element
US7057921B2 (en) 2004-05-11 2006-06-06 Grandis, Inc. Spin barrier enhanced dual magnetoresistance effect element and magnetic memory using the same
US7088609B2 (en) 2004-05-11 2006-08-08 Grandis, Inc. Spin barrier enhanced magnetoresistance effect element and magnetic memory using the same
KR100697779B1 (ko) 2005-03-05 2007-03-20 한국과학기술연구원 Ｓｏｉ기판을 이용한 하이브리드형 자성체/반도체 스핀소자및 그 제조방법
JP4677589B2 (ja) 2005-03-18 2011-04-27 独立行政法人科学技術振興機構 伝送回路一体型マイクロ波発生素子並びにマイクロ波検出方法、マイクロ波検出回路、マイクロ波検出素子及び伝送回路一体型マイクロ波検出素子
JP2006319259A (ja) 2005-05-16 2006-11-24 Fujitsu Ltd 強磁性トンネル接合素子、これを用いた磁気ヘッド、磁気記録装置、および磁気メモリ装置
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP4886268B2 (ja) 2005-10-28 2012-02-29 株式会社東芝 高周波発振素子、ならびにそれを用いた車載レーダー装置、車間通信装置および情報端末間通信装置
FR2892871B1 (fr) 2005-11-02 2007-11-23 Commissariat Energie Atomique Oscillateur radio frequence a courant elelctrique polarise en spin
JP2007221764A (ja) * 2006-01-20 2007-08-30 Sharp Corp 可変周波数発振回路、およびそれを備えた高周波回路
US7610674B2 (en) 2006-02-13 2009-11-03 Headway Technologies, Inc. Method to form a current confining path of a CPP GMR device
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US7678475B2 (en) 2006-05-05 2010-03-16 Slavin Andrei N Spin-torque devices
JP2007305629A (ja) 2006-05-08 2007-11-22 Fuji Electric Holdings Co Ltd スピン注入型磁化反転素子
US7616412B2 (en) 2006-07-21 2009-11-10 Carnegie Melon University Perpendicular spin-torque-driven magnetic oscillator
JP4633689B2 (ja) 2006-08-23 2011-02-16 シャープ株式会社 マイクロ波発振素子及びその製造方法、並びに該マイクロ波発振素子を備えたマイクロ波発振装置
JP4996187B2 (ja) 2006-09-25 2012-08-08 株式会社東芝 磁性発振素子
US7589600B2 (en) 2006-10-31 2009-09-15 Seagate Technology Llc Spin oscillator device
WO2008101545A1 (en) 2007-02-21 2008-08-28 Commissariat A L'energie Atomique Spin-transfer torque oscillator
US7994865B1 (en) * 2007-06-27 2011-08-09 Marvell International Ltd. Even order distortion cancellation in single-ended input, differential output amplifiers using feedback
KR100866973B1 (ko) 2007-07-13 2008-11-05 이화여자대학교 산학협력단 자기 메모리 셀
KR20090011247A (ko) 2007-07-25 2009-02-02 삼성전자주식회사 디스크 디펙트 목록 생성 방법, 디스크 디펙트 목록 저장매체, 및 하드디스크 드라이브 제어 방법
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
JP2009080875A (ja) 2007-09-25 2009-04-16 Toshiba Corp 磁気ヘッド及び磁気記録装置
JP5233234B2 (ja) 2007-10-05 2013-07-10 富士通株式会社 半導体装置およびその製造方法
JP2009099741A (ja) 2007-10-16 2009-05-07 Fujitsu Ltd 強磁性トンネル接合素子、強磁性トンネル接合素子の製造方法、磁気ヘッド、磁気記憶装置、及び磁気メモリ装置
JP5278876B2 (ja) 2007-10-31 2013-09-04 独立行政法人産業技術総合研究所 マイクロ波発振素子および検出素子
KR100929315B1 (ko) 2007-10-31 2009-11-27 주식회사 하이닉스반도체 수직형 스핀 트랜지스터 및 그 제조 방법
JP5224803B2 (ja) 2007-12-26 2013-07-03 株式会社日立製作所 磁気メモリ及び磁気メモリの書き込み方法
JP5036585B2 (ja) * 2008-02-13 2012-09-26 株式会社東芝 磁性発振素子、この磁性発振素子を有する磁気ヘッド、および磁気記録再生装置
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP4978553B2 (ja) 2008-05-12 2012-07-18 ソニー株式会社 発振デバイス、通信装置、及び磁性素子による発振方法
KR101114281B1 (ko) 2008-05-15 2012-03-05 고려대학교 산학협력단 스핀전달토크현상을 이용한 고주파 마이크로 웨이브 및고주파 자기장 생성 소자
US7795984B2 (en) 2008-06-04 2010-09-14 Seagate Technology, Llc Magnetic oscillator with multiple coherent phase output
US20090303779A1 (en) 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
US8053244B2 (en) 2008-08-13 2011-11-08 Seagate Technology Llc Magnetic oscillator based biosensor
US20100308923A1 (en) * 2009-06-04 2010-12-09 Seagate Technology Llc Magnetic voltage controlled oscillator
US8692343B2 (en) 2010-04-26 2014-04-08 Headway Technologies, Inc. MR enhancing layer (MREL) for spintronic devices
US8581672B2 (en) 2010-05-14 2013-11-12 Nokia Corporation Frequency synthesis
KR20120015943A (ko) * 2010-08-13 2012-02-22 삼성전자주식회사 발진기 및 상기 발진기의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070236105A1 (en) * 2005-09-13 2007-10-11 Freescale Semiconductor, Inc. Oscillator and method of manufacture
JP2008311373A (ja) * 2007-06-13 2008-12-25 Toshiba Corp 磁性多層膜通電素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A GHz Spintronic-Based RF Oscillator(2010. 1. 공개)

Also Published As

Publication number Publication date
KR20120049641A (ko) 2012-05-17
JP5944119B2 (ja) 2016-07-05
JP2012105248A (ja) 2012-05-31
US8471640B2 (en) 2013-06-25
US20120112796A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
KR101777264B1 (ko) 발진기 및 상기 발진기의 동작 방법
KR101701145B1 (ko) 네거티브 커패시턴스 로직 디바이스, 이를 포함하는 클럭 생성기 및 클럭 생성기의 동작 방법
JP5878311B2 (ja) 発振器及びその動作方法
JP5051726B2 (ja) スピン偏極電流を利用する無線周波数発振器
JP4905402B2 (ja) 混合器および周波数変換装置
JP4633689B2 (ja) マイクロ波発振素子及びその製造方法、並びに該マイクロ波発振素子を備えたマイクロ波発振装置
CN107578791B (zh) 具有高输出功率的自旋转矩振荡器及其应用
US20120038428A1 (en) Oscillators and method of operating the same
CN107660304A (zh) 用于逻辑器件和存储器件的金属自旋超晶格
Mincey et al. Low-power ${G} _ {{m}}{-} C $ filter employing current-reuse differential difference amplifiers
US20100308923A1 (en) Magnetic voltage controlled oscillator
JP4904359B2 (ja) 磁気検出装置
JP5066524B2 (ja) 磁気検出装置
JP6865598B2 (ja) 磁気センサ回路
CN104007400B (zh) 磁性传感器装置
WO2018084007A1 (ja) 磁気抵抗効果デバイス
Minotti et al. A Sub-400-nT/$\sqrt {\text {Hz}} $, 775-$\mu\text {W} $, Multi-Loop MEMS Magnetometer With Integrated Readout Electronics
US8427247B2 (en) Oscillators and methods of operating the same
JP2011102730A (ja) 磁気センサ
KR20030080994A (ko) 반도체 기억장치
Luong et al. A novel CMOS transducer for giant magnetoresistance sensors
WO2009122598A1 (ja) 論理回路
JP5125287B2 (ja) 磁気デバイス及び周波数アナライザ
TW201349758A (zh) 訊號增益電路以及訊號增益方法
JP2009260419A (ja) プッシュプル増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant