JP2007221764A - 可変周波数発振回路、およびそれを備えた高周波回路 - Google Patents

Abstract

【課題】小型化を図ると共に、広い周波数帯域での連続的な発振が可能な可変周波数発振回路を提供する。
【解決手段】電圧の可変制御が可能な少なくとも２つの電源を有する電源部１と、電源部１に接続され交流信号を発振する周波数可変部２と、電源部１および周波数可変部２に接続され入力信号を増幅して外部に出力する信号増幅部３とを備える可変周波数発振回路１０であって、電源部１における少なくとも１つの電源Ｖ１は、電源Ｖ１から周波数可変部２に供給される電流を制御して、周波数可変部２から発振される交流信号２０の周波数を制御すると共に、周波数制御された交流信号２０は、電源部１における少なくとも１つの電源Ｖ４に接続される信号増幅部３により増幅されて交流信号２１として外部に出力される。
【選択図】図１

Description

本発明は、周波数発振回路に関するものであって、特に、電圧制御によって周波数を可変することが可能な周波数発振回路、およびそれを備えた高周波回路に関するものである。

近年、携帯電話、ＰＨＳ、およびワイヤレスＬＡＮ（ＷＬＡＮ）等の個別の移動体および無線ネットワーク通信システム用携帯端末が、それぞれの規格を基に、実用的に持ち運びが容易な重量や容積レベルで開発されている。

しかしながら、利用周波数帯、基地局および端末等がそれぞれの通信システムに応じて別々に開発されているため、利用者は複数の電話端末、ＰＤＡ、ＰＣ用ＷＬＡＮカードおよびノートＰＣなどを常時携帯し、それぞれ携帯電話、メールまたはＷＬＡＮ等の個別の端末装置を使い別々に利用しなければならず、不便が生じている。また、携帯電話機は今後さらに多くの通信規格、すなわち複数の周波数に対応できるものが要求されると予想される。そして、このような複数の通信規格に対応するためには、携帯電話機に使用される電圧制御発振（ＶＣＯ）回路において、発振周波数帯域を広くする必要がある。

図１０にＶＣＯ回路の一例を示す。例えば、電源１００および接地電位配線ＧＮＤに接続されスイッチング素子１１０および１１３、またはスイッチング素子１１１および１１２の組み合わせを同時にＯＮにし、ＬＣ回路部１０１に設けられたコンデンサに十分電荷を蓄えた後、同時にＯＦＦにすると、ＬＣ回路部１０１が共振周波数ｆ＝１／（２×π×√（Ｌ×Ｃ））で発振する。このとき、出力端子１０２および１０３から出力される信号は相補信号である。ただし、ＬＣ回路部１０１のみでは、寄生抵抗による損失が生じるため発振はいずれ止まってしまう。

そこで、電源１００に正の電源電位を印加し、接地電位配線ＧＮＤに接地電位を印加し、電流を供給すると共に、負性抵抗部１０４および１０５を設けることによって、ＬＣ回路部１０１に恒久的に共振波を発振させることができる。すなわち、出力端子１０２および１０３の電圧は時間と共に変化し、例えば出力端子１０２がロウ（ＬＯＷ）になり、出力端子１０３がハイ（ＨＩＧＨ）になると、Ｐチャネルトランジスタ１１０がオフになり、Ｎチャネルトランジスタ１１２がオンになる。

この結果、出力端子１０２には接地電位が印加される。また、Ｐチャネルトランジスタ１１１がオンになり、Ｎチャネルトランジスタ１１３がオフになるため、出力端子１０３には電源電位が印加される。同様に、出力端子１０２がハイになり、出力端子１０３がロウになると、出力端子１０２には電源電位が印加され、出力端子１０３に接地電位が印加される。これにより、出力端子１０２および１０３からの発振が減衰することなく持続する。

ここで、１つのＶＣＯ回路で全ての周波数に対応しようとすると、ＶＣＯ回路の制御電圧に対する発振周波数の感度が高くなり、外来ノイズや電源電圧変動に弱くなるという不具合が生じる。

そこで、並列ＬＣ回路の共振現象を利用したＶＣＯ回路において、容量スイッチを備えることによって発振周波数を段階的に変化させるＶＣＯ回路や、可変インダクタもしくは可変キャパシタを備えることによって発振周波数を変化させるＶＣＯ回路が提案されている。その一例として、例えば、特許文献１には、容量スイッチおよび可変キャパシタを備えたＶＣＯ回路が開示されている。

図１１は、特許文献１のＶＣＯ回路の概略構成を示す回路図である。ＶＣＯ回路２００はＬＣ共振型発振回路であり、ソースが共通接続され、かつ互いにゲートとドレインとが交差結合された一対のＮチャネルＭＯＳトランジスタＭ１およびＭ２と、該トランジスタＭ１およびＭ２の共通ソースと接地点ＧＮＤとの間に接続された定電流源ＩＯと、各トランジスタＭ１およびＭ２のドレインと電源電圧端子Ｖ_ｃｃとの間にそれぞれ接続されたインダクタＬ１およびＬ２と、上記トランジスタＭ１およびＭ２のドレイン端子間に直列に接続されたバラクタ・ダイオードなどからなる可変容量素子（キャパシタ）Ｃ_ｖ１、Ｃ_ｖ２と、トランジスタＭ１およびＭ２のドレイン端子間に直列に接続された容量素子Ｃ１１−スイッチＳＷ１−容量素子Ｃ１２と、これらと並列に接続されたＣ２１−ＳＷ２−Ｃ２２、Ｃ３１―ＳＷ３−Ｃ３２、…、Ｃ８１−ＳＷ８−Ｃ８２とから構成されている。

そして、可変容量素子Ｃ_ｖ１およびＣ_ｖ２の接続ノードＮＯにループフィルタからの制御電圧Ｖ_ｔが印加されることによって、発振周波数が連続的に変化する。一方、スイッチＳＷ１〜ＳＷ８に自動バンド切替回路からのバンド切替制御信号ＶＢ０〜ＶＢ７が供給され、ＶＢ０〜ＶＢ７がそれぞれハイレベルかロウレベルのいずれかに切り替えられることによって、発振周波数が段階的に変化すように構成されている。

そして、ＬＣ共振回路を構成する容量素子を複数個並列に設けて、バンド切替制御信号ＶＢ０〜ＶＢ７で接続する容量素子を段階的に切り替えてＣの値を変化させることによって、Ｖ_ｔ−Ｖ_ｖｃｏ特性に従った発振制御を行なうことができ、使用する周波数に応じていずれかの特性を選択して動作させるように構成されている。このようにして、ＶＣＯ回路２００がカバーすべき周波数帯域を広くすることができる。

また、特許文献２には、ＭＥＭＳを用いた可変インダクタが開示されている。図１２は、特許文献２の可変インダクタの概略構成を示す図である。図１２（ａ）は導体板を挿入する前の可変インダクタの概略構成を示す平面図であり、図１２（ｂ）は図１２（ａ）のａ−ａ断面図であり、図１２（ｃ）は導体板を挿入した後の可変インダクタの概略構成を示す平面図であり、図１２（ｄ）は図１２（ｃ）のｂ−ｂ断面図である。

図１２に示すように、可変インダクタ３００は、半導体基板３０１上に、一般的な製造工程によりスパイラルインダクタ３０２が形成されてなるものである。そして、スパイラルインダクタ３０２の近傍には、導体板３０３が移動可能に設けられている。導体板３０３は、アクチュエータ（図示せず）等により移動される。なお、スパイラルインダクタ３０２の近傍とは、スパイラルインダクタ３０２により発生する磁束３０４を変化させることが可能な位置を意味する。

導体板３０３が図１２（ａ）に示す状態にある場合には、図１２（ｂ）に示すように、磁束３０４はほとんど変化を受けず、スパイラルインダクタ３０２のインダクタンスは、形状と巻数で決まるインダクタンスとなる。そして、図１２（ｃ）に示すように、導体板３０３をスパイラルインダクタ３０２上に水平移動させていくと、導体板３０３の表面ではスパイラルインダクタ３０２による磁束３０４を受けて渦電流が発生し、スパイラルインダクタ３０２からの磁束３０４の磁路が狭まることになる。すなわち、図１２（ｄ）に示すように、導体板３０３によって、結果的に磁束３０４を遮断するような作用が生じる。これにより、スパイラルインダクタ３０２における単位電流当たりの磁束数の変化量が減少し、インダクタンスが減少する。したがって、導体板３０３の移動距離が大きくなればなるほど、すなわち、インダクタを覆う導体板３０３の面積が大きくなればなるほど、インダクタンスは減少していく。

上記の可変インダクタ３００をＶＣＯ回路のＬＣ回路部に備えて、インダクタンスの変化を利用することによってＶＣＯ回路から発振される周波数の帯域を広くする方法も検討されている。
特開２００５−１０９６１８号 特開２００５−６４３０８号

ところが、上記従来の構成では、以下の問題点がある。

すなわち、特許文献１に開示されている容量スイッチおよび可変キャパシタを備えたＶＣＯ回路では、部品数が増大するため回路サイズが増大するという問題点がある。また、現在の可変キャパシタの変化量が小さいため、連続的に、かつ、数ＧＨｚから数十ＧＨｚまでおよぶ広い周波数帯域での発振を行なうことも困難である。

また、特許文献２に記載されているＭＥＭＳを用いた可変インダクタを備えたＶＣＯ回路では、インダクタ上に導体板が必要なため、回路部の厚さが増大してしまう。また、駆動部を有するため、モバイル機器として使用する際に、インダクタと導体板の相対的な位置ずれが生じ、モバイル機器としての性能が悪化してしまう。また、インダクタンスの変化量が小さいため、連続的に、かつ、数ＧＨｚから数十ＧＨｚまでおよぶ広い周波数帯域での発振を行なうことも困難である。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、回路を構成する部品数の低減および回路の小型化を図ると共に、広い周波数帯域での連続的な発振が可能な可変周波数発振回路、およびそれを備えた高周波回路を提供することである。

本発明の可変周波数発振回路は、上記の課題を解決するために、電圧の可変制御が可能な少なくとも２つの電源を有する電源部と、該電源部に接続され交流信号を発振する周波数可変部と、該電源部および該周波数可変部に接続され入力信号を増幅して外部に出力する信号増幅部とを備える可変周波数発振回路であって、前記電源部における少なくとも１つの電源は、該電源から前記周波数可変部に供給される電流を制御して、前記周波数可変部から発振される交流の第１出力信号の周波数を制御すると共に、前記周波数制御された第１出力信号は、前記電源部における少なくとも１つの電源に接続される前記信号増幅部により増幅されて第２出力信号として外部に出力されることを特徴としている。

上記の構成によれば、電源部における少なくとも１つの電源は、周波数可変部に対する供給電流を可変制御することによって、周波数可変部から発振される交流信号の周波数を制御している。そして、周波数可変部から発振される交流信号は、電源部における少なくとも１つの電源に接続される信号増幅部により増幅されて第２出力信号として外部に出力される。

すなわち、上記電源は上記電流を可変制御しているため、周波数可変部から発振される交流信号の周波数は、上記電流の変化に依存することになる。このようにして電源により周波数制御された交流信号が、信号増幅部によって増幅されて外部に出力されるため、高周波数帯の出力信号が得られると共に、広い周波数帯域の出力信号を得ることができる。

また、周波数可変部から発振される周波数を制御することができるため、周期的に変化する連続的な周波数の発振が可能となる。さらに、従来用いられているコイルやコンデンサ等が不要なため、回路を構成する部品数を低減でき、回路の小型化が可能となる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記周波数可変部は、交流信号を発振する発振素子を含み、前記電源部における少なくとも１つの電源は、前記発振素子に供給する電流の大きさを可変制御することが好ましい。

上記の構成によれば、電源は発振素子に対する供給電流の大きさを可変制御することによって、発振素子から発振される交流信号の周波数を制御している。すなわち、発振素子から発振される交流信号の周波数は、上記電流の大きさに依存することになる。したがって、電源により発振素子に対する供給電流の大きさを制御することによって、高周波数帯の出力信号が得られると共に、広い周波数帯域の出力信号を得ることができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記周波数可変部は、磁性材料と非磁性材料とを積層してなる、交流信号を発振する磁気素子を含み、前記電源部における少なくとも１つの電源は、前記磁気素子に供給する電流の大きさを可変制御することが好ましい。

これにより、電源から磁気素子に電流が入力されると、スピン偏極により該磁気素子から交流信号が発振される。そして、発振された交流信号の周波数を電源により制御することによって、広い周波数帯域での連続的な発振が可能となる。

このように、電圧（電流）制御によって周波数を可変することが可能な磁気素子を発振回路に用いることによって、発振回路の部品数の削減、小型化を図ると共に、広い周波数帯域での連続的な発振が可能となる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記周波数可変部は、前記電源部における少なくとも１つの電源に接続される外部磁場発生部をさらに含み、上記電源は、上記外部磁場発生部から前記磁気素子に印加される磁場の大きさを可変制御することが好ましい。

上記の構成によれば、磁気素子には、外部磁場発生部から磁場が印加される。そして、前記磁場の大きさは電源により可変制御されている。

これにより、磁気素子には印加される磁場の大きさに応じた電流が流れ、磁気素子からは、該磁場の大きさに応じた交流信号が発振される。このように、磁気素子に印加する磁場の大きさを電源が制御することによって、磁気素子から発振される周波数を制御することができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記周波数可変部は、前記電源部における少なくとも１つの電源に接続される外部磁場発生部をさらに含み、上記電源は、上記外部磁場発生部から前記磁気素子に印加される磁場の方向を可変制御することが好ましい。

上記の構成によれば、磁気素子には、外部磁場発生部から磁場が印加される。そして、前記磁場の方向は電源により可変制御されている。

これにより、磁場の方向を可変制御して磁気素子に流れる電流の大きさを制御することができるため、磁気素子からは磁場の方向の変化に応じて交流信号が発振される。このように、磁気素子に印加する磁場の方向を電源が制御することによって、磁気素子から発振される周波数を制御することができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記周波数可変部は、前記磁気素子に対して、可変ではない一定の磁場を供給可能な磁場供給装置をさらに含むことが好ましい。

これにより、可変ではない一定の磁場を磁気素子に供給することができるため、磁気素子から発振される周波数を安定させることができる。また、電源部からの供給電流を用いることなく、磁気素子に磁場を供給することができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記周波数可変部は、前記磁気素子に対して、可変ではない一定の磁場を供給可能な磁場供給装置を含み、かつ、電気的に可変制御した磁場を供給可能であることが好ましい。

これにより、可変ではない一定の磁場および電気的に可変制御した磁場を、磁気素子に供給することができるため、磁気素子から発振される周波数を可変および安定させることができる。また、電源部からの供給電流を用いることなく、磁気素子に磁場を供給することができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記第１出力信号の周波数が所望の値になるように、前記周波数可変部に電流を供給する電源を制御する制御回路を備えていることが好ましい。

これにより、発振素子から発振される周波数を所望の値に制御することができるため、携帯電話等の外部から受信する外部交流信号に対応するように、発振周波数を制御することができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記信号増幅部は、ＭＯＳＦＥＴと第１抵抗部とを備え、前記ＭＯＳＦＥＴのゲート部に前記第１出力信号が入力されると共に、前記ＭＯＳＦＥＴのドレイン部に、前記第１抵抗部を介して前記電源部における少なくとも１つの電源が接続されていることが好ましい。

これにより、発振素子から発振された交流信号（第１出力信号）を、信号増幅部において、第１出力信号に起因した交流信号つまり第１抵抗部の抵抗値に略比例した大きさの交流信号に増幅することができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記信号増幅部は、ＭＯＳＦＥＴと第１抵抗部とを備え、前記ＭＯＳＦＥＴのゲート部に、前記電源部における少なくとも１つの電源が接続され、かつ前記第１出力信号が入力されると共に、前記ＭＯＳＦＥＴのドレイン部に、前記第１抵抗部を介して前記電源部における少なくとも１つの電源が接続されていることが好ましい。

これにより、発振素子から発振された交流信号（第１出力信号）を、信号増幅部において、第１出力信号に起因した交流信号つまり第１抵抗部の抵抗値に略比例した大きさの交流信号に増幅することができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記第１出力信号の電圧を増幅する第２抵抗部と、該第２抵抗部により増幅された信号の直流信号成分を除去するフィルタとをさらに備え、前記フィルタから出力される信号と、前記電源部における少なくとも１つの電源から出力される出力信号とが加算された信号が、前記ＭＯＳＦＥＴのゲート部に入力されることが好ましい。

これにより、第１出力信号が第２抵抗部により増幅された信号の直流信号成分がフィルタにより除去される。そして、前記フィルタにより除去された信号と電源から出力された信号とが加算されて、ＭＯＳＦＥＴのゲート部に入力されるため、ゲート部の電圧制御を行なうことができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記第１出力信号の電圧を増幅する第２抵抗部、または前記第１出力信号の直流信号成分を除去するフィルタをさらに備え、前記第２抵抗部から出力される信号または前記フィルタから出力される信号と、前記電源部における少なくとも１つの電源から出力される出力信号とが加算された信号が、前記ＭＯＳＦＥＴのゲート部に入力されることが好ましい。

これにより、第１出力信号が第２抵抗部により増幅された信号または第１出力信号がフィルタにより直流成分が除去された信号と、電源から出力される信号とが加算されて、ＭＯＳＦＥＴのゲート部に入力されるため、ゲート部の電圧制御を行なうことができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記第１出力信号および前記第２出力信号のうちの少なくとも一方は、直流成分を含んだ交流信号であることが好ましい。

これにより、第１出力信号および第２出力信号のうちの少なくとも一方は、直流成分を含んだ交流信号であるので、ＭＯＳＦＥＴのゲート部の電圧を制御することが可能となる。したがって、携帯電話等の外部から受信する外部交流信号と第２出力信号とを組み合わせることにより、外部交流信号のデータを取り出すことができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記電源部における少なくとも１つの電源から前記信号増幅部に供給される電圧を制御して、前記ＭＯＳＦＥＴの特性を制御する制御回路を備えることが好ましい。

ここで、ＭＯＳＦＥＴの特性とは、具体的には、ゲート電圧およびドレイン電圧を変化させることによって、増幅度が変化する特性を言う。

上記の構成によれば、電源部における少なくとも１つ電源から信号増幅部へ供給される電圧を制御して、ＭＯＳＦＥＴの特性を制御することができるので、外部に出力される交流信号の大きさを制御することができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記周波数可変部は、前記電源部のそれぞれの電源に接続される、磁性材料と非磁性材料とを積層してなる、交流信号を発振する磁気素子と、前記電源から供給される電流に応じた磁場を発生すると共に該磁場を前記磁気素子に印加する外部磁場発生部とを含み、前記制御回路は、前記磁気素子から出力される前記第１出力信号の周波数を所望の値にすべく、前記電源から前記磁気素子に供給される電流の大きさと、前記外部磁場発生部から前記磁気素子に印加される磁場の大きさおよび方向とが可変するように、前記各電源から前記磁気素子および前記外部磁場発生部に供給される電流を制御することが好ましい。

前記磁気素子から出力される第１信号の振幅および周波数は、電源から供給される電流の大きさと外部磁場発生部から印加される磁場の強度とに依存する。

上記の構成によれば、前記各電源から前記磁気素子および前記外部磁場発生部に供給される電流を制御することによって、前記電源から前記磁気素子に供給される電流の大きさと、前記外部磁場発生部から前記磁気素子に印加される磁場の大きさおよび方向とを可変制御している。これにより、スピン偏極により磁気素子から出力される第１信号の振幅と周波数とを所望の値に変調することができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記制御回路は、前記第１出力信号の周波数が、前記電源部に入力される複数の値を有する信号の各値に対応して段階的に変調するように、前記各電源から前記磁気素子および前記外部磁場発生部に供給される電流を制御することが好ましい。

これにより、磁気素子から出力される第１信号の発振周波数を段階的に変調させることができるため、複数の値を入力信号として処理すると共に、各値に応じて周波数変調された信号を得ることができる。

また、本発明の可変周波数発振回路は、上記記載の可変周波数発振回路において、前記磁気素子は、前記電源部の電源から供給される電流の大きさと、前記外部磁場発生部から印加される磁場の大きさおよび方向とに応じて、前記電源部に入力される複数の値を有する信号の各値に対応するように段階的に変調された周波数を有する交流信号を前記第１出力信号として出力することが好ましい。

上記の構成によれば、磁気素子においてスピン偏極が生じ、該磁気素子から、前記電源部に入力される複数の値を有する信号の各値に対応するように段階的に変調された周波数を有する交流信号を得ることができる。

また、本発明の高周波回路は、上記記載の可変周波数発振回路を備えている構成である。

これにより、回路構成を簡素化および縮小化した高周波回路を得ることができる。また、この高周波回路によれば、情報を含んだ信号から直接的に出力信号を生成することが可能となる。

本発明の可変周波数発振回路は、以上のように、電源から前記周波数可変部に供給される電流を制御して、前記周波数可変部から発振される交流の第１出力信号の周波数を制御する構成である。

これにより、周波数可変部から発振される交流信号の周波数は、電流の変化に依存することになるため、電流の変化に応じた広い周波数帯域の出力信号を得ることができる。したがって、回路を構成する部品数の低減および回路の小型化を図ると共に、小型化を図ると共に、広い周波数帯域での連続的な発振が可能な可変周波数発振回路を提供することができるという効果を奏する。

本発明の一実施形態における、電圧を制御することによって周波数を可変することが可能な発振素子を備えた可変周波数発振回路について以下に説明する。

図１は、本発明の一実施形態を示すものであり、可変周波数発振回路１０の概略構成を示すブロック図である。同図に示すように、可変周波数発振回路１０は、電源部１と周波数可変部２と信号増幅部３とを備えている。

電源部１は、電圧（電流）を任意に制御可能な４つの電源Ｖ１、Ｖ２、Ｖ３およびＶ４を備えている。電源Ｖ１、Ｖ２およびＶ３は後述の周波数可変部２に接続され、電源Ｖ４は後述の信号増幅部３に接続されている。

周波数可変部２は、電源部１から入力される信号の周波数を可変して出力するものであり、磁気素子（発振素子）４と外部磁場発生部５とを備えている。磁気素子４の詳細については後述する。

信号増幅部３は、周波数可変部２から出力された信号を増幅して外部に出力するものであり、ＭＯＳＦＥＴと第１抵抗部６とを備えている。信号増幅部３の詳細については後述する。

このように、可変周波数発振回路１０は、電源部１の電源Ｖ１、Ｖ２およびＶ３が周波数可変部２に接続され、電源Ｖ４が信号増幅部３に接続され、周波数可変部２と信号増幅部３とが接続されている構成である。

ここで、各部の構成について以下に詳細に説明する。

まず、電源部１の詳細について説明する。電源部１の電源Ｖ１は、周波数可変部２の磁気素子４に接続されており、印加電圧の大きさ、すなわち磁気素子４に対する電流を制御することができるものである。また、電源Ｖ２およびＶ３は、周波数可変部２の外部磁場発生部５、具体的には例えばＣｕ細線、またはＣｕ細線で形成されたコイル、に接続されており、外部磁場発生部５から磁気素子４に印加される外部磁場の大きさおよび印加方向を制御することができるものである。そして、電源Ｖ１、Ｖ２およびＶ３の少なくとも１つの電源を制御することによって、磁気素子４からは図３に示すような交流信号（第１出力信号）２０が発振される。この発振方法については後述する。

また、電源Ｖ１、Ｖ２およびＶ３の電圧を可変することによって、図３のＡで示す周波数可変部２から発振される交流信号２０の周波数や、同図のＢで示す交流信号２０の振幅を制御することができる。交流信号２０および電源Ｖ４は信号増幅部３に接続されている。

次に、周波数可変部２の構成について図２を用いて詳細に説明する。図２は、周波数可変部２の概略構成を示すブロック図である。

周波数可変部２は、上述のように磁気素子４と外部磁場発生部５とを備えている。磁気素子４は、例えば、Ａｐｐｌ. Ｐｈｙｓ. Ｌｅｔｔ. ８６, ０８２５０６ （２００５）等に記載されている。磁気素子４は、複数の磁性材料と非磁性材料とが積層して形成され、交流信号を発振するものである。すなわち、表面側から電極４１、絶縁層４２、自由層４３、中間層４４、固定層４５、基板４６が順に積層されており、高ＭＲ比（１３８％）を得られる構造となっている。上記構成部材の具体的材料としては、電極４１、絶縁層４２、自由層４３、中間層４４、固定層４５、基板４６は、それぞれ例えば、Ａｕ、ＳｉＯ２、Ｎｉ８０Ｆｅ２０、Ｃｕ、Ｃｏ９０Ｆｅ１０、Ｓｉ等により構成されている。そして、電源部１の電源Ｖ１が固定層４５に接続されている。

ここで、磁気素子４における動作について説明する。

電源Ｖ１から入力された直流電流を固定層４５側から導入すると、スピン偏極した電流によって自由層４３のスピンが才差運動を起こす。これにより、自由層４３と固定層４５との磁化の相対角度が周期的に変化するため、磁気抵抗効果によって、素子抵抗も周期的に変化する。つまり、磁気素子４から出力される電圧は、周期的に変化する電圧として出力される。

また、磁気素子４には、外部磁場発生部５から外部磁場が印加される。外部磁場の大きさおよび方向は、例えば図２に示すような配線５１および５２から発生する磁場の重ね合わせによって制御されている。配線５１および５２は、それぞれ電源部１の電源Ｖ２およびＶ３に接続されており、配線５１および５２に流れる電流は、図２の紙面において、配線５１については上方から下向きに、また配線５２については紙面に対して垂直方向に流れるように構成されている。そして、配線５１および５２の電流方向と電流量によって、合成磁場の大きさと向きが制御されている。

上記のように磁場の大きさは電源部１により可変制御されているため、磁気素子４からは、印加される磁場の大きさに応じた交流信号２０が発振される。このように、磁気素子４に印加する磁場の大きさを電源部１が制御することによって、磁気素子４から発振される周波数を制御することができる。

また、電源部１は磁場の方向を可変制御しているため、磁気素子４に流れる電流の大きさを制御することができる。そのため、磁気素子からは、印加される磁場の方向の変化に応じて可変制御された交流信号が発振される。このように、磁気素子に印加する磁場の方向を電源が制御することによって、磁気素子から発振される周波数を制御することができる。

上記のような磁気素子４を用いることによって、連続的に、かつ、数ＧＨｚから数十ＧＨｚまでおよぶ広い周波数帯域での発振が可能となる。具体的には、磁気素子４からの発振周波数は３０ＧＨｚまで可能となる。なお、本実施形態では磁気素子４には、ＧＭＲ素子（Giant Magnetic Resistance）を用いたが、素子抵抗を十分取れるものであればよく、例えば、磁気抵抗比のさらに大きいＴＭＲ素子（Tunneling Magnetic Resistance）を用いてもよい。また、各種ＲＦ部品としての使用を前提とするならば、素子抵抗が問題となる。すなわち、磁気素子４における発振周波数は、電流量、素子電流によって可変している。ＲＦ部品としては、１〜５Ｖ程度の駆動で発振する事が望ましい。

なお、本実施形態では、磁気素子４に電源部１からの電圧と外部磁場発生部５からの外部磁場とが印加される構成であるが、これに限定されるものではなく、磁気素子４には電源部１からの電圧のみが印加される構成であってもよい。この場合には、電源部１は、電源Ｖ２およびＶ３を省略した構成とすることができる。

また、本実施形態では、磁気素子４に対して外部の電源を利用して電圧を印加する構成としているが、これに限定されるものではなく、例えば、電源Ｖ２、Ｖ３および外部磁場発生部５に代わって、可変ではない一定の磁場が供給される磁場供給装置を備える構成であってもよい。具体的には例えば、周波数可変部２内に、永久磁石を配置する構成が挙げられる。そして、永久磁石を磁気素子４近辺に配置する構成の場合には、超小型磁石の作製方法として用いられるエアロゾル法によって配置することができる。なお、電源Ｖ２および３と、上記磁場供給装置の両方を備える構成としてもよい。

また、周波数可変部２は、磁気素子４に対して、可変ではない一定の磁場を供給可能な上記磁場供給装置を含み、かつ、電気的に可変制御した磁場を供給可能である構成であってもよい。これにより、可変ではない一定の磁場および電気的に可変制御した磁場を、磁気素子に供給することができるため、磁気素子から発振される周波数を可変および安定させることができる。また、電源部からの供給電流を用いることなく、磁気素子に磁場を供給することができる。

次に、信号増幅部３の詳細について説明する。図４は、信号増幅部３の概略構成を示すブロック図である。

信号増幅部３は、上述のようにＭＯＳＦＥＴと第１抵抗部６とを備えている。信号増幅部３では、周波数可変部２から出力された交流信号２０が上記ＭＯＳＦＥＴのゲート部に入力され、電源Ｖ４がＭＯＳＦＥＴのドレイン部に接続されている構成である。これにより、周波数可変部２から出力された交流信号２０を、信号増幅部３で増幅し、この増幅された交流信号（第２出力信号）２１を外部に出力することができる。このとき、外部に出力される交流信号２１の大きさは、第１抵抗部６の抵抗値に略比例する。また、電源Ｖ１、Ｖ２、Ｖ３およびＶ４のうち、少なくとも１つの電源は、制御回路３６（図７参照）によって電圧（電流）を任意に制御可能に構成されている。

以上のように、本実施形態における可変周波数発振回路１０においては、磁気素子４に電源Ｖ１から直流電流が入力されると、スピン偏極により交流信号２０が出力される。なお、磁気素子４から出力される交流信号２０の周波数は、上記直流信号の大きさと外部磁場発生部５からの磁場強度に依存することになる。そして、交流信号２０に同期した交流信号２０が信号増幅部３のＭＯＳＦＥＴのゲート部に入力されることによって、増幅された高周波の交流信号２１が外部に出力される。

上述した構成を備える可変周波数発振回路１０は、電圧（電流）を制御することによって周波数を変化させる発振器であり、信号増幅部３により所望の出力パワーを得ることができるため、ＶＣＯ回路に適用可能である。そして、従来用いられているコイルやコンデンサ等が不要なため、回路を構成する部品数を低減することができ、小型のＶＣＯ回路を実現することができる。

なお、本実施形態における可変周波数発振回路１０において、上記第１出力信号および上記第２出力信号のうちの少なくとも一方は、直流成分を含んだ交流信号であることが好ましい。これにより、第１出力信号および第２出力信号のうちの少なくとも一方は、直流成分を含んだ交流信号であるので、ＭＯＳＦＥＴのゲート部の電圧を制御することが可能となる。

昨今の携帯電話は、外部交流信号と、携帯電話内部に備えた発振信号とを混合することによりデータ化している。したがって、携帯電話等の外部から受信する外部交流信号と上記第２出力信号とを組み合わせることにより、外部交流信号のデータを取り出すことができる。

ここで、本実施形態における可変周波数発振回路１０の別の形態について以下に説明する。図５は、図１に示す可変周波数発振回路１０において、周波数可変部２と信号増幅部３との間に、さらにフィルタ７および／または第２抵抗部８を備える構成である。

電源部１は、電圧（電流）を任意に制御可能な５つの電源Ｖ１、Ｖ２、Ｖ３、Ｖ４およびＶ５を備えている。電源Ｖ１、Ｖ２およびＶ３は周波数可変部２に接続されており、その構成は図１と同様である。

図５（ａ）は、図１に示す可変周波数発振回路１０にさらにフィルタ７を備えた場合の可変周波数発振回路１０の概略構成を示すブロック図である。同図に示すように、周波数可変部２から出力される交流信号２０は、フィルタ７を介して信号増幅部３に入力される。電源Ｖ４およびＶ５は信号増幅部３に接続されている。なお、信号増幅部３に入力される交流信号２０は、フィルタ７により直流成分がカットされた信号である。この交流信号２０および電源Ｖ５は、信号増幅部３のＭＯＳＦＥＴのゲート部に接続されている。なお、電源Ｖ５は直流成分の電圧である。そして、ゲート部に入力される電圧を直流成分と交流成分とに分けることによって、電圧制御時に、少なくともどちらか一方を制御することができる。そして、ゲート電圧は電源Ｖ５によって制御されているため、ＭＯＳＦＥＴの動作を安定化させることができる。

なお、電源Ｖ４を、図４で示したように、ＭＯＳＦＥＴのドレイン部に接続することによって、交流信号２０を信号増幅部３で増幅し、この増幅された交流信号２１を外部に出力することができる。なお、外部に出力される交流信号２１の大きさは、第１抵抗部６の抵抗値に略比例する。

図５（ｂ）は、図１に示す可変周波数発振回路１０にさらに第２抵抗部８を備えた場合の可変周波数発振回路１０の概略構成を示すブロック図である。同図に示すように、周波数可変部２から出力される交流信号２０は、第２抵抗部８を介して信号増幅部３に入力される。電源Ｖ４およびＶ５は信号増幅部３に接続されている。なお、交流信号２０および電源Ｖ５は、信号増幅部３のＭＯＳＦＥＴのゲート部に接続されている。電源Ｖ５は直流成分の電圧であり、ゲート電圧を制御することが可能である。なお、電源Ｖ５を省略した構成であってもよい。そして、第２抵抗部８は、磁気素子４の抵抗値に対してより大きい抵抗値を持つため、交流信号２０は第２抵抗部８によって増幅される。増幅された交流信号２０は信号増幅部３で増幅され交流信号２１が外部に出力される。

図５（ｃ）は、図１に示す可変周波数発振回路１０にさらにフィルタ７および第２抵抗部８を備えた場合の可変周波数発振回路１０の概略構成を示すブロック図である。上述のように、第２抵抗部８は、磁気素子４の抵抗値に対してより大きい抵抗値を持つため、交流信号２０は第２抵抗部８で増幅される。また、フィルタ７を介した交流信号２０は直流成分がカットされている。この交流信号２０と電源Ｖ４およびＶ５とは信号増幅部３に接続されており、交流信号２０および電源Ｖ５は信号増幅部３のＭＯＳＦＥＴのゲート部に接続されている。そして、電源Ｖ５は直流成分の電圧でありゲート部に接続する電圧を直流成分と交流成分とに分けることによって、電圧制御時に、少なくともどちらか一方を制御することができる。また、ゲート電圧は電源Ｖ５によって制御されているため、ＭＯＳＦＥＴの動作を安定化させることができる。

なお、電源Ｖ１〜Ｖ５のうち、少なくとも１つの電源は、制御回路３６（図７参照）によって電圧（電流）が制御されている。

また、制御回路３６は、電源Ｖ１〜Ｖ５のうち少なくとも１つの電源から信号増幅部３に供給される電圧を制御して、ＭＯＳＦＥＴの特性を制御する構成であることが好ましい。ここで、ＭＯＳＦＥＴの特性とは、具体的には、ゲート電圧およびドレイン電圧を変化させることによって、増幅度が変化する特性を言う。

上記の構成によれば、電源部における少なくとも１つ電源から信号増幅部へ供給される電圧を制御して、ＭＯＳＦＥＴの特性を制御することができるので、外部に出力される交流信号の大きさを制御することができる。

なお、図５の構成においても上述のように、例えば、永久磁石を用いて可変ではない一定の磁場が供給される構成としてもよい。

次に、図５（ｃ）の構成を例にとって周波数の発振条件について具体的に示す。

電源Ｖ１は、例えば、第２抵抗部８が５０００Ωのとき、３．１４４Ｖである。このとき、磁気抗効果素子の単位面積当たりの抵抗をＲＡ＝２．４Ωμｍ^２とし、図２に示したような電極４１と自由層４３とのコンタクト部Ｎのサイズを１００ｎｍ×１００ｎｍとすると、磁化が平行な場合の磁気素子４の抵抗は２４０Ωとなる。スピン注入による磁化反転電流密度を６×１０^６Ａ／ｃｍ^２とすれば、磁気素子４が発振するために必要な電流は、最大０．６ｍＡとなり、このとき、磁気素子４への印加電圧は０．１４４Ｖとなる。これをＲＦデバイスとして使用する場合には、電源電圧として、１〜５Ｖ程度であることが望ましい。磁気素子４は、複数の積層された磁性層と非磁性層からなるため、各層の断面積および膜厚を制御して素子抵抗を最適化しておく必要がある。

次に、磁気素子４における出力パワーを求める。まず、磁気素子４に流れる電流変化量Ｉは次式で表される。

上式（１）において、Ｉ_ｐは磁化が平行な場合の素子電流、Ｉ_ａｐは磁化が反平行な場合の素子電流、Ｒ_ｐは磁化が平行の場合の素子抵抗、Ｒ_ａｐは磁化が反平行の場合の素子抵抗、ΔＲは素子抵抗変化量、Ｒは第２抵抗部８の抵抗、γは固定層の磁化と才差運動の回転軸との角度、βは自由層の磁化と才差運動の回転軸との角度である。ここで、ＭＲ比＝１３８％より、Ｒ_ａｐ＝５７０Ω、ΔＲ＝３３０Ωとなる。そして、Ｒ＝５０００Ω、ｓｉｎ（γ）・ｓｉｎ（β）＝０．１とし、上記条件を含めると、電流変化量Ｉ_ｏｕｔの振幅の大きさは±３．９μＡとなる。

これらより、フィルタ７によって直流成分をカットした交流信号２０における電圧の振幅の大きさは±８．９ｍＶとなる。次に、電源Ｖ５＝０．６８Ｖ、電源Ｖ４＝３Ｖ、第１抵抗部６をＲ_ｌｏａｄ＝１０Ωとすると、ＭＯＳＦＥＴで増幅して外部出力される交流信号２１の振幅の大きさは±７０ｍＶとなる。

また、交流信号２１の出力パワーＷは次式で表される。

上式（２）において、チャネルの奥行き長さＺ＝１００μｍ、チャネル長Ｌ＝０．３μｍ、チャネル酸化膜厚さｄ＝２ｎｍとすると、出力パワーＷ＝−３．３ｄＢｍ（０．４７ｍＷ）となる。この値は、一般的なＶＣＯ回路に必要な出力が−１０ｄＢｍ（０．１ｍＷ）であるため、本実施形態における可変周波数発振回路１０がＶＣＯ回路として使用できることを示している。

次に、ＭＯＳＦＥＴの周波数応答について具体的に示す。

入力電流Ｉ_ｉｎに対する出力電流Ｉ_ｏｕｔの比が１になる周波数、つまり、デバイスの出力端が短絡されている場合にデバイスがもはや入力信号を増幅できないような周波数ｆ_ＴをＭＯＳＦＥＴの最大動作周波数とし、Ｉ_ｏｕｔ/Ｉ_ｉｎ＝１とおくと、ｆ_Ｔは次式で表される。

上式（３）において、Ｃ_ｍｉｎはチャネル酸化膜の容量、Ｚはチャネルの奥行き長さ、Ｌはチャネル長さ、ｄはチャネル酸化膜の厚さ、ε_ｓはシリコンの誘電率、ε_ｏｘはチャネル酸化膜の誘電率、Ｖ_ｇはゲート電圧、Ｖ_ｔは閾値電圧、Ｎ_Ａはシリコン基板の不純物濃度、Ψ_ｂは表面ポテンシャル、ｇ_ｍは伝達コンダクタンスである。ここで例えば、Ｚ＝１００μｍ、Ｌ＝０．３μｍ、ｄ＝２ｎｍとすると、ｆ_Ｔは７００ＧＨｚとなり、本実施形態における可変周波数発振回路１０での高周波数応答は十分である。これにより、一定の増幅度を持たせたＭＯＳＦＥＴに適用可能である事が確認できた。

以上より、数十ＧＨｚものミリ波領域まで、発振周波数を可変することが可能な素子を用いて発振を行なうにあたり、十分な出力パワーを有する発振回路を構成することができる。

次に、可変周波数発振回路１０から発振される周波数の制御方法について具体的に説明する。

図６は、位相ロックループ（ＰＬＬ、Phase Lock Loop）を用いた発振回路の概略構成を示すブロック図である。

ＰＬＬは、周波数安定性を実現するための基準発振器３１および周波数制御の対象であるＶＣＯ回路３２の２つの発振器により発振される周波数の位相を比較して、周波数制御などを行なうものである。同図に示す発振回路は、本実施形態における可変周波数発振回路１０からなる発振器ＶＣＯ回路３２を制御するために、分周器３３、位相比較器３４、ループフィルタ３５を備えている。

ここで、ＰＬＬの動作について簡単に説明する。まず、基準発振器３１から出力される基準信号と、ＶＣＯ回路３２から出力される出力信号を分周器３３により分周した信号とが、位相比較器３４に入力され、位相比較器３４において両信号の位相差が検出され出力される。位相比較器３４から出力された信号は、ループフィルタ３５により交流成分のない直流信号に変換され、ＶＣＯ回路３２に補正信号として入力される。そして、ＶＣＯ回路３２に入力された直流信号（補正信号）によって基準信号に近づくように周波数が制御される。

このように、ＰＬＬは、基準発振器３１の出力信号とＶＣＯ回路３２の出力信号とを比較して、ＶＣＯ回路３２の出力信号が変動したときは変動分を打ち消すようにＶＣＯ回路３２を制御する。この制御方法としては、ループフィルタ３５からの変動信号に基づいて、制御回路３６によって電源部１への電圧制御が行なわれる。例えば、磁気素子４への印加電圧を制御する電源Ｖ１、または、ＶＣＯ回路３２の外部磁場発生部５への印加電圧を制御する電源Ｖ２およびＶ３、または、ドレイン電圧を制御する電源Ｖ４、または、ゲート電圧を制御する電源Ｖ５、を制御することができる。

これにより、外部に出力される交流信号の大きさを制御して、安定した周波数制御を実現することができる。なお、ここでは、ドレイン電圧Ｖ４等をも制御して、ＶＣＯ回路３２からの出力電圧も制御しているが、これは、ＶＣＯ回路３２で制御している周波数によって、出力電圧（振幅）が変動するためである。

次に、本実施形態における可変周波数発振回路１０からなるＶＣＯ回路３２と従来のＶＣＯ回路との回路サイズの比較結果を具体的に示す。

本実施形態を示すＶＣＯ回路（ａ）と比較する対象となる回路は、図７に示した一般的なＶＣＯ回路（ｂ）と、容量スイッチを備えた従来のＶＣＯ回路（ｃ）と、ＭＥＭＳを用いた可変インダクタおよびバラクタなどを用いた可変キャパシタを備えた従来のＶＣＯ回路（ｄ）とである。このとき、送受信を行なう周波数は９種類、具体的には、ＤＴＶ：４４０〜７７０ＭＨｚ、２Ｇ携帯：８００ＭＨｚ、３Ｇ携帯：２ＧＨｚ、４Ｇ携帯：３．４〜４．２/４．４〜４．９ＧＨｚ、ＧＰＳ：１．２/１．５ＧＨｚ、Ｂｌｕｅｔｏｏｔｈ：２．４５Ｇｈｚ、ＷＬＡＮ：２．４/５．２ＧＨｚ、ＵＷＢ：数十ＧＨｚ、ＲＦＩＤ、に対応したものであるとする。

上記比較の結果、体積比では、（ａ）：（ｂ）：（ｃ）：（ｄ）＝０．１３（０．２８×０．３４×０．３５ｍｍ^３）：１．０（０．９５×０．８×０．３５ｍｍ^３）：２．２（１．４５×１．１５×０．３５ｍｍ^３）：２．８（１．０×０．７５×１．０ｍｍ^３）となった。これは、磁気素子４の面積サイズ（０．１×０．２ｍｍ^２）がコイル（〜０．４×〜０．４ｍｍ^２）やコンデンサ（〜０．２５×〜０．２５ｍｍ^２）やＭＥＭＳを用いた可変インダクタの体積（〜０．４×〜０．４×１．０ｍｍ^３）に比べて小さいからである。

また、図１、２、４および５に示すように、スイッチ、コイル、コンデンサおよびＭＯＳＦＥＴをはじめとする発振回路の部品数の低減によって、発振回路の小型化を実現している。

次に、制御回路３６を用いて電源部１を制御することによって、周波数可変部２から出力される交流信号（第１出力信号）２０を生成する構成について以下に説明する。

図７は、制御回路３６を備えた可変周波数発振回路１０の概略構成を示すブロック図である。図８（ａ）は、電源部１に入力される信号２２の波形を示す図であり、図８（ｂ）は、磁気素子４に印加される、外部磁場発生部５から発生される磁場の変化を示す図であり、図８（ｃ）は、磁気素子４から出力される信号の波形を示す図である。ここで、信号２２は、図８（ａ）に示すように、複数の値、例えばＶｓｉｇ、２Ｖｓｉｇおよび３Ｖｓｉｇを一定の周期で切り替えることによって情報を形成しているデジタル信号であるとする。

制御回路３６は、周波数可変部２から発振される交流信号２０の周波数が、電源部１に入力される複数の値を有する信号の各値に対応して段階的に変調するように、電源部１における少なくとも１つの電源、例えば電源Ｖ１から周波数可変部２に供給される電流の大きさを制御する構成である。以下では、図７に示すように、図１に示す構成と同様、電源Ｖ１に磁気素子４を接続し、電源Ｖ２および電源Ｖ３に外部磁場発生部５を接続した構成として説明する。

まず、信号２２が、制御回路３６を介して電源部１に入力される。その後、電源部１の電源Ｖ１、電源Ｖ２および電源Ｖ３から、制御回路３６により電流値すなわち電流の大きさおよび方向が制御された信号が出力される。そして、電源Ｖ２および電源Ｖ３から出力された信号が、図２に示すように外部磁場発生部５に入力されると、外部磁場発生部５から該信号に応じた磁場が発生する。ここで、外部磁場発生部５が、例えば金属細線によるコイルによって形成されている場合、コイル中に発生する磁場Ｈの大きさは次式で表される。

上式（４）において、ｃは光速、ｎはコイルの巻き数、Ｉはコイルに対して印加される電流の大きさである。なお、永久磁石などの一定の磁場を供給する磁場供給装置を同じ位置に配置して併用する構成とした場合には、磁場供給装置の一定磁場とコイルの可変磁場とのベクトル和が試料に対して印加されることになる。

これにより、外部磁場発生部５から発生される磁場の値は、図８（ｂ）に示すように、信号２２の値の変化に対応したものとなる。具体的には、信号２２のＶｓｉｇ、２Ｖｓｉｇおよび３Ｖｓｉｇの値は、それぞれ、Ｈ、Ｈ＋ΔＨ、Ｈ＋２ΔＨに対応する。そして、この外部磁場発生部５から発生した磁場が、周波数可変部２内の磁気素子４に印加され、磁気素子４から交流信号２０が出力される。磁気素子４を構成する材料に、上述した磁性材料を用いた場合、磁気素子４から出力される交流信号２０の発振周波数ｆは、次式（５）で表される。なお、この式（５）は、Ｎａｔｕｒｅ ４２５，３８０（２００３）において、式（１）として記載されているものである。

上式（５）において、γは磁気回転比、Ｈは印加磁場、Ｈ_ａｎは異方性磁場、Ｈ_ｄは磁化固定相によるカップリングを表したものである。ここで、４πＭ_ｅｆｆは４πＭ_ｅｆｆ＝４πＭ_ｓ−２Ｋ_ｕ／Ｍ_ｓで表されるものであり、Ｍ_ｓは飽和磁化、Ｋ_ｕは垂直方向の異方性定数を表している。

したがって、周波数可変部２から発振される周波数の値は、入力信号２２の値（Ｖｓｉｇ、２Ｖｓｉｇ、３Ｖｓｉｇ）の変化に応じて、図８（ｃ）に示す値（ｆ、ｆ′、ｆ″）に変化する。

以上のように、図７に示す構成によれば、外部磁場発生部５から発生した磁場を印加している状態の磁気素子４に対して、電源Ｖ１から直流信号が供給されると、スピン偏極により磁気素子４から交流信号２０が出力される。このとき、交流信号２０の振幅および周波数は、電源Ｖ１から供給される直流信号の大きさと外部磁場発生部５から発生する磁場の強度とに依存する。そのため、電源Ｖ１において、磁気素子４に印加する直流信号を変調することによって振幅の変調が可能となる。また、外部磁場発生部５において、電源Ｖ２および電源Ｖ３から供給される信号に対応して磁場強度を変調させることによって周波数の変調が可能となる。したがって、回路の構成を複雑にすることなく、所望の振幅と周波数とを同時に制御した信号を得ることができる。

なお、制御回路３６の具体的な構成例としては、ダイオード、ＦＥＴまたはトランジスタのような非線形な電子素子あるいは電子回路を用いて、信号応答によって直接出力する構成や、マトリックスをメモリに格納して読み込み・出力のための回路と組み合わせる構成などが挙げられる。後者の構成の場合には、周波数可変部２における磁気素子４の構造を変えることによりその特性が変わったとしても、それに応じてメモリの部分を替えることで対応できるので、回路構成の点からいえば有利である。

また、電源Ｖ２および電源Ｖ３から外部磁場発生部５に印加される電圧を、直流成分を含んだ交流電圧とすることにより、磁気素子４に印加される磁場の大きさおよび方向を連続的に変化させることが可能となるため、周波数可変部２における発振周波数も連続的な値を持つことが可能となる。したがって、入力信号２２は、図７に示す構成ではデジタル信号として説明したが、これに限定されるものではなく、アナログ信号であってもよい。この場合でも、同様な操作を行なうことができる。

また、図７に示す構成では、入力信号２２が取る値は３つであるが、これに限定されるものではなく、４つ以上であってもよい。この場合には、電源部１の出力値、外部磁場発生部５における発生磁場の値、磁気素子４における発振周波数の値の数が、入力信号２２が取る値の数に応じて増加するのみであり、別の構造を設ける必要は無い。

ここで、上述の可変周波数発振回路１０を高周波回路１１に適用することによって、高周波回路１１の出力側における回路構成は、従来用いられている図９（ａ）に示す構成から、図９（ｂ）に示す構成となる。

図９（ａ）に示す従来の高周波回路では、入力信号と、ＰＬＬ回路１３４によって発生させた特定の周波数の搬送波とを混合器１３２により混合させた後、変調器１３３により発振周波数の変調を行っている。このように、従来の構成では、混合器１３２を用いた発振回路が必要となるため、回路の部品数の増大化および回路サイズの増大化という問題が生じる。

これに対して、本実施形態における高周波回路１１によれば、従来の混合器１３２、変調器１３３およびＰＬＬ回路１３４が不要となり、構成素子および回路の数が少なくなるため全体の回路構成が簡素になる。したがって、低コスト性に優れた高周波回路を提供することが可能になる。

以上より、電圧制御によって周波数を可変することが可能な磁気素子４を備えた可変周波数発振回路は、インダクタ、キャパシタ等を用いた従来の発振回路と比較して、ＭＯＳＦＥＴをはじめとする発振回路の部品数を低減して小型・薄型化が可能となると共に、連続的、かつ、数十ＧＨｚまでおよぶ広いＲＦ信号を出力することが可能となる。なお、本実施形態では、発振回路の応用として、ＶＣＯ回路を例に上げて説明したが、周波数可変の発振回路の応用であれば、これに限定されるものではない。

本実施の形態における可変周波数発振回路は、電圧の可変を可能とした少なくとも２つの電源を有する電源部と、周波数可変部と、信号増幅部からなる可変周波数発振回路において、少なくとも１つの電源は前記周波数可変部に供給され、前記電源からの供給電流を制御することによって前記周波数可変部から発振される第１信号の周波数制御を行ない、少なくとも１つの電源は前記信号増幅部に供給され、前記第１信号を、前記信号増幅部で増幅し、この増幅された第２信号を外部出力とする構成であってもよい。

また、前記第１信号および前記第２信号の少なくとも１つは、直流成分を含んだ交流信号であってもよい。

また、前記周波数可変部は、複数の磁性材料と非磁性材料を積層した、交流信号を発振する磁気素子を有する構成であってもよい。

また、前記電源部の少なくとも１つの電源は、前記磁気素子に供給される電流の大きさを可変とする構成であってもよい。

また、前記電源部の少なくとも１つの電源は、前記磁気素子に印加する印加磁場の大きさを可変とする構成であってもよい。

また、前記電源部の少なくとも１つの電源は、前記磁気素子に印加する印加磁場の方向を可変とする構成であってもよい。

また、前記外部磁場発生部が、前記電源部を用いることなく、可変ではない一定の磁場を供給可能な磁場供給装置を有する構成であってもよい。

また、前記供給装置と、さらに電気的に可変される印加磁場を供給する装置が、搭載されていてもよい。

また、前記供給電流を可変とする電源を制御して、前記第１信号の周波数を所望の値に制御する回路を有する構成であってもよい。

また、前記信号増幅部はＭＯＳＦＥＴと第１抵抗部を有し、前記第１信号を前記ＭＯＳＦＥＴのゲート部に、前記電源部の少なくとも１つの電源を、前記第１抵抗部を介して前記ＭＯＳＦＥＴのドレイン部に接続する構成であってもよい。

また、前記信号増幅部はＭＯＳＦＥＴと第１抵抗部を有し、前記電源部の少なくとも１つの電源および前記第１信号を前記ＭＯＳＦＥＴのゲート部に、前記電源部の少なくとも１つの電源を、前記第１抵抗部を介して前記ＭＯＳＦＥＴのドレイン部に接続する構成であってもよい。

また、前記第１信号に対して、第２抵抗部、あるいは/および、フィルタを設け、前記第２抵抗部によって、信号電圧を増幅し、前記フィルタによって直流信号成分を除去した信号と、前記電源部の少なくとも１つの電源からの出力を足し合わせて、前記ＭＯＳＦＥＴのゲート部に接続する構成であってもよい。

また、前記電源部の少なくとも１つの電源から前記信号増幅部へ供給される供給電圧を制御して、前記ＭＯＳＦＥＴの特性を制御する回路を有する構成であってもよい。

また、前記制御回路は、前記周波数可変部に対して印加される電流値を制御することによって前記周波数可変部において発振される信号の発振周波数を多段階的に変調し、複数の値を有する信号を入力信号として処理し、各値に対応した周波数に変調された第１信号として出力する構成であってもよい。

また、本実施形態における高周波回路は、電圧を可変可能とした少なくとも２つの電源を有する電源部と、周波数可変部と、信号増幅部と、前記電源部における電圧値・電流値を制御できる制御回路からなる可変周波数発振回路であって、少なくとも１つの電源は前記周波数可変部に供給され、前記制御回路を用いて前記電源からの供給電流を制御することによって前記周波数可変部から発振される第１信号の周波数制御を行ない、前記第１信号を前記信号増幅部で増幅し、この増幅された第２信号を外部出力とする可変周波数発振回路を備える構成であってもよい。

可変電源、磁性材料を用いた磁気素子および前記磁気素子に対して磁場を印加する外部磁場発生部を備える可変周波数発振回路において、入力信号を前記磁気素子に印加する磁場の変調に用いることにより発振周波数の制御を行ない、前記可変電源から前記磁気素子に印加する直流信号によって振幅の制御を行ない、周波数と振幅とが同時に変調された信号を外部出力とする構成であってもよい。

広周波数数帯域の周波数を連続的に発振する小型の発振回路を実現できるため、複数の周波数に対応可能な携帯情報端末等に適用することができる。

本発明の一実施形態を示すものであり、可変周波数発振回路の概略構成を示すブロック図である。 上記可変周波数発振回路に備えられる周波数可変部の概略構成を示すブロック図である。 上記可変周波数発振回路から出力される交流信号の波形を示す図である。 上記可変周波数発振回路に備えられる信号増幅部の概略構成を示すブロック図である。 （ａ）は上記可変周波数発振回路にさらにフィルタを備えた場合の可変周波数発振回路の概略構成を示すブロック図であり、（ｂ）は上記可変周波数発振回路にさらに第２抵抗部を備えた場合の可変周波数発振回路の概略構成を示すブロック図であり、（ｃ）は上記可変周波数発振回路にさらにフィルタおよび第２抵抗部を備えた場合の可変周波数発振回路の概略構成を示すブロック図である。 ＰＬＬを用いた可変周波数発振回路の概略構成を示すブロック図である。 制御回路を備えた可変周波数発振回路の概略構成を示すブロック図である。 （ａ）は電源部に入力される信号の波形を示す図であり、（ｂ）は磁気素子に印加される、外部磁場発生部から発生される磁場の変化を示す図であり、（ｃ）は磁気素子から出力される信号の波形を示す図である。 （ａ）は従来の高周波回路の概略構成を示すブロック図であり、（ｂ）は図７に示す可変周波数発振回路を備えた高周波回路の概略構成を示すブロック図である。 従来のＶＣＯ回路の概略構成を示す図である。 従来の、容量スイッチおよび可変キャパシタを備えたＶＣＯ回路の概略構成を示す図である。 （ａ）は従来の、ＭＥＭＳを用いた可変インダクタにおける導体板を挿入する前の可変インダクタの概略構成を示す平面図であり、（ｂ）は（ａ）のａ−ａ断面図であり、（ｃ）は上記導体板を挿入した後の可変インダクタの概略構成を示す平面図であり、（ｄ）は（ｃ）のｂ−ｂ断面図である。

符号の説明

１ 電源部
２ 周波数可変部
３ 信号増幅部
４ 磁気素子（発振素子）
５ 外部磁場発生部
６ 第１抵抗部
７ フィルタ
８ 第２抵抗部
１０ 可変周波数発振回路
１１ 高周波回路
２０、２１ 交流信号
３６ 制御回路
Ｖ１〜Ｖ５ 電源

Claims (18)

1. 電圧の可変制御が可能な少なくとも２つの電源を有する電源部と、該電源部に接続され交流信号を発振する周波数可変部と、該電源部および該周波数可変部に接続され入力信号を増幅して外部に出力する信号増幅部とを備える可変周波数発振回路であって、
   前記電源部における少なくとも１つの電源は、該電源から前記周波数可変部に供給される電流を制御して、前記周波数可変部から発振される交流の第１出力信号の周波数を制御すると共に、
   前記周波数制御された第１出力信号は、前記電源部における少なくとも１つの電源に接続される前記信号増幅部により増幅されて第２出力信号として外部に出力されることを特徴とする可変周波数発振回路。
2. 前記周波数可変部は、交流信号を発振する発振素子を含み、
   前記電源部における少なくとも１つの電源は、前記発振素子に供給する電流の大きさを可変制御することを特徴とする請求項１に記載の可変周波数発振回路。
3. 前記周波数可変部は、磁性材料と非磁性材料とを積層してなる、交流信号を発振する磁気素子を含み、
   前記電源部における少なくとも１つの電源は、前記磁気素子に供給する電流の大きさを可変制御することを特徴とする請求項１に記載の可変周波数発振回路。
4. 前記周波数可変部は、前記電源部における少なくとも１つの電源に接続される外部磁場発生部をさらに含み、
   上記電源は、上記外部磁場発生部から前記磁気素子に印加される磁場の大きさを可変制御することを特徴とする請求項３に記載の可変周波数発振回路。
5. 前記周波数可変部は、前記電源部における少なくとも１つの電源に接続される外部磁場発生部をさらに含み、
   上記電源は、上記外部磁場発生部から前記磁気素子に印加される磁場の方向を可変制御することを特徴とする請求項３に記載の可変周波数発振回路。
6. 前記周波数可変部は、前記磁気素子に対して、可変ではない一定の磁場を供給可能な磁場供給装置をさらに含むことを特徴とする請求項３に記載の可変周波数発振回路。
7. 前記周波数可変部は、前記磁気素子に対して、可変ではない一定の磁場を供給可能な磁場供給装置を含み、かつ、電気的に可変制御した磁場を供給可能であることを特徴とする請求項３に記載の可変周波数発振回路。
8. 前記第１出力信号の周波数が所望の値になるように、前記周波数可変部に電流を供給する電源を制御する制御回路を備えていることを特徴とする請求項１に記載の可変周波数発振回路。
9. 前記信号増幅部は、ＭＯＳＦＥＴと第１抵抗部とを備え、
   前記ＭＯＳＦＥＴのゲート部に前記第１出力信号が入力されると共に、前記ＭＯＳＦＥＴのドレイン部に、前記第１抵抗部を介して前記電源部における少なくとも１つの電源が接続されていることを特徴とする請求項１に記載の可変周波数発振回路。
10. 前記信号増幅部は、ＭＯＳＦＥＴと第１抵抗部とを備え、
    前記ＭＯＳＦＥＴのゲート部に、前記電源部における少なくとも１つの電源が接続され、かつ前記第１出力信号が入力されると共に、
    前記ＭＯＳＦＥＴのドレイン部に、前記第１抵抗部を介して前記電源部における少なくとも１つの電源が接続されていることを特徴とする請求項１に記載の可変周波数発振回路。
11. 前記第１出力信号の電圧を増幅する第２抵抗部と、該第２抵抗部により増幅された信号の直流信号成分を除去するフィルタとをさらに備え、
    前記フィルタから出力される信号と、前記電源部における少なくとも１つの電源から出力される出力信号とが加算された信号が、前記ＭＯＳＦＥＴのゲート部に入力されることを特徴とする請求項９または１０に記載の可変周波数発振回路。
12. 前記第１出力信号の電圧を増幅する第２抵抗部、または前記第１出力信号の直流信号成分を除去するフィルタをさらに備え、
    前記第２抵抗部から出力される信号または前記フィルタから出力される信号と、前記電源部における少なくとも１つの電源から出力される出力信号とが加算された信号が、前記ＭＯＳＦＥＴのゲート部に入力されることを特徴とする請求項９または１０に記載の可変周波数発振回路。
13. 前記第１出力信号および前記第２出力信号のうちの少なくとも一方は、直流成分を含んだ交流信号であることを特徴とする請求項９または１０に記載の可変周波数発振回路。
14. 前記電源部における少なくとも１つの電源から前記信号増幅部に供給される電圧を制御して、前記ＭＯＳＦＥＴの特性を制御する制御回路を備えることを特徴とする請求項９〜１３のいずれか１項に記載の可変周波数発振回路。
15. 前記周波数可変部は、前記電源部のそれぞれの電源に接続される、磁性材料と非磁性材料とを積層してなる、交流信号を発振する磁気素子と、前記電源から供給される電流に応じた磁場を発生すると共に該磁場を前記磁気素子に印加する外部磁場発生部とを含み、
    前記制御回路は、前記磁気素子から出力される前記第１出力信号の周波数を所望の値にすべく、前記電源から前記磁気素子に供給される電流の大きさと、前記外部磁場発生部から前記磁気素子に印加される磁場の大きさおよび方向とが可変するように、前記各電源から前記磁気素子および前記外部磁場発生部に供給される電流を制御することを特徴とする請求項８に記載の可変周波数発振回路。
16. 前記制御回路は、前記第１出力信号の周波数が、前記電源部に入力される複数の値を有する信号の各値に対応して段階的に変調するように、前記各電源から前記磁気素子および前記外部磁場発生部に供給される電流を制御することを特徴とする請求項１５に記載の可変周波数発振回路。
17. 前記磁気素子は、前記電源部の電源から供給される電流の大きさと、前記外部磁場発生部から印加される磁場の大きさおよび方向とに応じて、前記電源部に入力される複数の値を有する信号の各値に対応するように段階的に変調された周波数を有する交流信号を前記第１出力信号として出力することを特徴とする請求項１６に記載の可変周波数発振回路。
18. 請求項１〜１７のいずれか１項に記載の可変周波数発振回路を備えた高周波回路。

Images