JP2006135829A - 可変インダクタ並びにそれを用いた発振器及び情報機器 - Google Patents

Abstract

【課題】クオリティファクタの低下が少ない可変インダクタ並びにそれを用いた発振器及び情報機器を提供すること。
【解決手段】主インダクタＬ１に対して相互インダクタンスＭを介して磁気的に結合している副インダクタＬ２に、素子値が可変のリアクタンス素子例えば可変容量かからなるインダクタンス制御回路４１を接続する。可変容量の容量値を変化させるための制御信号を入力するインダクタンス制御端子ＶＬＣをインダクタンス制御回路に設ける。制御信号によって容量値を変化させることによって主インダクタのインダクタンスを変える。
【選択図】図３

Description

本発明は、インダクタのインダクタンスを可変にする技術に係り、特に半導体装置に集積化するのに好適な可変インダクタ、並びにそれを用いた発振器及び情報機器に関する。

無線通信装置や記憶装置などの情報機器において発振周波数が可変の発振器は必須の回路である。情報機器の進展と共に、最近は、発振周波数がＧＨｚ近辺に及ぶ発振器が用いられるようになってきている。発振器をインダクタＬと容量ＣによるＬＣ共振器を用いて構成する場合、このような高い周波数では、インダクタンスや容量の値が小さくなるので、半導体基板上にトランジスタと共に集積化して形成することが容易となる。この場合、インダクタとして、細い線路を四角又は円状に、或いはスパイラル状に形成したものなどが用いられ、容量として、ｐｎ接合容量（ダイオード容量）、ＭＯＳ（Metal Oxide Transistor）トランジスタのゲート−ソース・ドレイン間容量（以下「ＭＯＳ容量」という）、半導体装置中の金属層間で形成されるＭＩＭ（Metal Insulator Metal）容量などが用いられる。ＭＯＳ容量の構造と動作については、例えば非特許文献１に開示されている。

周波数の可変は、ダイオード容量やＭＯＳ容量に印加する制御電圧を変化させることや、複数のＭＩＭ容量の接続を切り替えること等によって行なわれるが、広い周波数可変範囲を得る目的では、更にインダクタンスを変化させることも行なわれている。

集積化したインダクタのインダクタンスを可変にする技術として、例えば、非特許文献１に、インダクタの全長をＭＯＳトランジスタの線形領域を用いたスイッチで切り替えることでインダクタンスを切り替える技術が開示されている。また、特許文献１には、インダクタを主インダクタと磁気結合された副インダクタから構成し、副インダクタをスイッチで開／閉することで主インダクタに加わる相互インダクタンスの有／無を制御し、主インダクタのインダクタンスを制御する技術が開示されている。特許文献１の技術では、副インダクタの開／閉のみの制御であるため、インダクタンスは２値しか選択できないが、特許文献２には、複数の単一ループ巻線の開回路を選択的に閉じることで、複数のインダクタンスを選択することができる可変インダクタが開示されている。更に、特許文献３には、特許文献１，２と同様に、インダクタは第１のインダクタとそれと相互インダクタンスを持つように形成された第２のインダクタとから構成され、第２のインダクタに直列に接続された可変抵抗を変化させることでインダクタンスを可変にする技術が開示されている。また、集積化に関する記載はないが、特許文献４には、発振器用インダクタの近傍に制御用インダクタを配置し、制御用インダクタに制御電流を流すことで両インダクタの間の相互インダクタンスを変える技術が開示されている。

特開２００２−１５１９５３号公報 特開２００２−２８０２２２号公報 特開２００４−１４０１６５号公報 特開２００２−９５４４号公報 ２０００年オックスフォード大学出版局（Oxford University Press）発行、シーマ・ディミトリエフ（Sima Dimitrijev）著「アンダースタンディング・セミコンダクタ・デバイセス（Understanding Semiconductor Devices）」、第１２１頁〜第１２９頁

ＬＣ共振器を用いた発振器の例を対象に本発明の課題を説明する。図２８は一般的な差動ＬＣ共振型電圧制御発振器の一例を示す回路図である。差動ＬＣ共振型電圧制御発振器は、ＬＣ共振器１０と負性コンダクタンス生成回路１からなる。ＬＣ共振器１０は、インダクタＬ１１，Ｌ１２と、可変のダイオード容量ＣＶ１，ＣＶ２と、周波数を段階的に変化させるトリミングに用いるＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎ，ＣＭ２１〜ＣＭ２Ｎと、図示していないが配線等による寄生容量とを有している。このような差動ＬＣ共振型電圧制御発振器の発振周波数ｆ_ＯＳＣは、インダクタＬ１１，Ｌ１２によるインダクタンスＬ、ダイオード容量ＣＶ１，ＣＶ２による容量値Ｃ_Ｖ、ＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎ，ＣＭ２１〜ＣＭ２Ｎによる容量値Ｃ_Ｍ、配線寄生容量の容量値Ｃ_Ｐを用いて、次の式(１)と表される。

周波数制御は、周波数制御端子ＶＣＯＮＴに印加される電圧によって、可変容量ＣＶの容量値を制御することにより行なわれる。トリミング容量Ｃ_Ｍは、周波数を段階的に変化させる目的で用いられる容量であり、端子ＶＴＲＭ１１〜ＶＴＲＭ１Ｎに与えられる制御電圧により、トリミング容量Ｃ_Ｍを構成するＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎ，ＣＭ２１〜ＣＭ２Ｎのそれぞれは、大きな容量値と小さな容量値の２値を採ることができる。このトリミング用の容量をＮ個用いることにより、周波数の設定を２Ｎ個の状態にすることができる。また、トリミング容量Ｃ_Ｍは大きな容量変化率を持ち、通常、容量の変化率の小さいダイオードだけでは得られない周波数可変範囲を実現することができる。なお、図２８では、ＭＯＳ容量のゲートが端子ＶＢ２に入力される固定のバイアス電圧でバイアスされ、ソース・ドレインが端子ＶＴＲＭ１１〜ＶＴＲＭ１Ｎに与えられる制御電圧によって制御される。

トリミング容量Ｃ_Ｍとしては、上記のように、ＭＯＳトランジスタのゲート−ソース・ドレイン間容量のゲート−ソース・ドレイン間電圧を制御することで空乏層の厚さを制御して容量値を切り替えるＭＯＳ容量の他、半導体装置中の金属層間で形成されるＭＩＭ容量などの固定容量をスイッチで切り替えるスイッチングＭＩＭ容量が挙げられる。ＭＯＳ容量は、通常アキュミュレーション状態で用いられ、ゲートとソース・ドレイン間電圧の高低により、大小２値の容量値を選択することができる。

図２８の構成により広い周波数可変範囲を実現できるが、変化させることのできる容量値は、ＬＣ共振器を構成する全容量、即ちＣ_Ｖ＋Ｃ_Ｍ＋Ｃ_Ｐの全容量ではなく、以下の理由から制限される。全容量には固定容量Ｃ_Ｐが含まれるため、可変な容量値はＣ_Ｐ〜Ｃ_Ｐ＋Ｃ_Ｖ＋Ｃ_Ｍとなる。更に、通常のシリコン・プロセスで用いられるＣ_Ｖの変化量は全体の１／３程度であるので、残りの２／３の容量値は固定値とみなせる。従って共振器を構成する容量値の変化幅は、Ｃ_Ｐ＋２／３Ｃ_Ｖ〜Ｃ_Ｐ＋Ｃ_Ｖ＋Ｃ_Ｍ＝１／３Ｃ_Ｖ＋Ｃ_Ｍである。特に数ＧＨｚ以上の高周波では、配線寄生容量の全容量に占める割合が大きいため、可変容量の割合は高周波になるほど小さくなる。

動作周波数が数ＧＨｚで動作する複数のアプリケーションや複数の通信方式に対応可能な発振器を提供することができれば、半導体チップのコストを低減することができるが、そのためには広い周波数可変範囲が必要であり、容量を変えるだけではその可変範囲が配線寄生容量により制限されるため、インダクタンスを可変にする技術が必要になる。なお、以下では、インダクタンスが可変のインダクタを「可変インダクタ」ということとする。

非特許文献１の上記技術は、スイッチとしてＭＯＳトランジスタを用いることから、ＭＯＳトランジスタのソース−ドレイン間チャネル抵抗がインダクタに直列に加わる。そのため、チャネル抵抗による電力の損失が大きい、即ち共振回路のクオリティファクタ（Ｑ）が低下する。特許文献１の上記技術もまた、インダクタンスを変えるためにスイッチを用いるため、クオリティファクタが低下し、発振器の発振信号の位相雑音が悪化する。特許文献２の上記技術は、複数のインダクタンスを選択できるが、スイッチを用いるため同様にクオリティファクタが低下する。特許文献３の上記技術は、抵抗を連続的に変化させることでインダクタンスを連続的に変化させることができるが、抵抗を用いるためクオリティファクタが低下することが避けられない。特許文献４の上記技術は、制御電流を得るために定電流源が必要になるが、高い周波数で動作する定電流源を備えることは困難である。

本発明の目的は、クオリティファクタの低下が少ない可変インダクタを提供すること、或いはそれを用いた発振器又は情報機器を提供することにある。

上記目的を達成するための本発明の可変インダクタは、第１のインダクタと、上記第１のインダクタに対して相互インダクタンスを介して磁気的に結合している第２のインダクタと、上記第２のインダクタに接続された、リアクタンス素子からなるインダクタンス制御回路とを具備して成り、上記インダクタンス制御回路は、上記リアクタンス素子の値を変化させるための制御信号を入力するインダクタンス制御端子を有し、上記制御信号によって上記リアクタンス素子の値が変化することにより、上記第１のインダクタのインダクタンスが変化することを特徴とする。損失を発生しないリアクタンス素子の変化によってインダクタンスを変化させることが可能になるので、従来に比べて高いクオリティファクタを得ることができる。なお、容量素子は、半導体装置において得やすく、実用性が高い。それ故、素子値を変化させるリアクタンス素子として容量素子を用いることが望ましい。

上記目的を達成するための本発明の発振器は、インダクタと容量とが並列に接続された共振回路と、上記共振回路に接続された、負性コンダクタンスを発生する負性コンダクタンス発生回路とを具備し、上記共振回路の共振周波数でほぼ定まる周波数の信号を出力する発振器であって、上記インダクタは、インダクタンスが変化する可変インダクタであり、上記共振回路の共振周波数がインダクタンスの変化によって変化し、上記可変インダクタは、上記の本発明の可変インダクタであることを特徴とする。クオリティファクタが高い本発明の可変インダクタを用いることによって、位相雑音が低い発振器を得ることができる。更に、上記容量を可変容量にすれば、周波数可変範囲が広い発振器を得ることができる。

上記目的を達成するための本発明の情報機器は、アンテナによって受信された受信信号を増幅する低雑音増幅器と、上記低雑音増幅器の出力信号の周波数を変換するミキサと、周波数変換のための局部発振信号を生成して上記ミキサに出力する発振器と、上記ミキサの出力信号から受信のベースバンド信号を取り出す復調回路と、送信するベースバンド信号を変調して互いに直交する２個の信号を出力する変調器と、上記変調器が出力する直交する２個の信号を、上記発振器が出力する上記局部発振信号を用いて直交変調して直交変調信号を出力する直交変調器と、上記直交変調信号を増幅する電力増幅器と、受信時に上記アンテナからの上記受信信号を上記低雑音増幅器に供給し、送信時に上記電力増幅器が出力する上記直交変調信号を上記アンテナに供給するスイッチを具備して成り、上記発振器は、上記の本発明の可変インダクタを用いた本発明の発振器であることを特徴とする。本発明の情報機器は、位相雑音が低く、しかも周波数可変範囲が広い発振器を用いることにより、複数の通信方式や、アプリケーションに対応可能となる。

本発明によれば、相互インダクタンスを介して主インダクタに結合する副インダクタに素子値が変化するリアクタンス素子例えば可変容量が接続されるので、クオリティファクタの低下が少ない可変インダクタの実現が期待される。

以下、本発明に係る可変インダクタ並びにそれを用いた発振器及び情報機器を図面に示した幾つかの実施形態を参照して更に詳細に説明する。なお、図１，２，４〜８，１０〜２７，２９における同一の符号は、同一物又は類似物を表示するものとする。

図１及び図２を用いて本発明のインダクタンス可変のインダクタ（可変インダクタ）の第１の実施形態を説明する。先ず、図１に本発明の可変インダクタの基本構成を示す。本発明の可変インダクタは、主となるインダクタ（第１のインダクタ）Ｌ１と、インダクタＬ１と相互インダクタンスＭを介して磁気的に結合している副インダクタ（第２のインダクタ）Ｌ２と、インダクタＬ１のインダクタンスを制御するインダクタンス制御端子ＶＬＣを備えたインダクタンス制御回路（ＬＣＣ）４０とを含んで構成される。

インダクタＬ１に流れる交流電流Ｉ１の振幅と位相をＩ_Ａ１，θ_１、インダクタＬ２に流れる交流電流Ｉ２の振幅と位相をＩ_Ａ２，θ_２とすると、交流電流Ｉ１，Ｉ２は、それぞれ次の式(２)、式(３)で表される。

インダクタＬ１の両端に印加される交流電圧Ｖ１１の電圧振幅をＶ_Ａ１、インダクタＬ２の両端に印加される交流電圧Ｖ２１の電圧振幅をＶ_Ａ２、インダクタＬ１、インダクタＬ２の自己インダクタンスをそれぞれＬ_ｉ１，Ｌ_ｉ２とし、各周波数をωとすると、Ｖ_Ａ１は次の式(４)で表される。

従って、端子ａと端子ｂの間の実効的なインダクタンスＬ_ｅｆｆは、次の式(５)となる。

従って、インダクタンス制御回路４０によって交流電流Ｉ２の振幅であるＩ_Ａ２又は位相であるθ１−θ２を制御することができれば、実効的なインダクタンスＬ_ｅｆｆを可変にすることが可能である。そして、インダクタンス制御回路４０にリアクタンス素子を用い、その素子値を変化させることにより、Ｉ_Ａ２又はθ１−θ２を制御することが可能である。リアクタンス素子は損失を持たないので、クオリティファクタの低下を少なく抑えてインダクタンスを可変にすることができ、従来に比べて高いクオリティファクタを得ることができる。インダクタンス制御回路４０は、インダクタンス制御端子ＶＬＣに電圧又は電流又はパルスによる制御信号を入力して、リアクタンス素子の値を変化させ、上記のＩ_Ａ２又はθ１−θ２を制御する。なお、θ１−θ２は、位相の違いを表すので遅延時間として表すことができる。素子値を変化させるリアクタンス素子として、容量素子は、半導体装置において得やすく、実用性が高い。

図２に示す本発明の可変インダクタの第１の実施形態において、インダクタンス制御回路４１に可変容量（ＣＬＶ）が用いられる。インダクタンス制御回路４１は、上記可変容量の容量値Ｃ_ＬＶを制御するためのインダクタンス制御端子ＶＬＣを有している。インダクタンス制御端子ＶＬＣには、容量値Ｃ_ＬＶを変化させるための電圧、電流又はパルスによる制御信号が与えられる。

上記の構成の可変インダクタの動作を説明する。

インダクタＬ１の両端にかかる交流電圧Ｖ１１は、以下の式(６)で表される。

また、Ｌ２とＣＬＶはループ回路を構成するため、ループを一周する電位は０になる。即ち、次の式(７)が成立する。

従って、式(７)から、インダクタＬ２に流れる交流電流Ｉ２は、次の式(８)と表される。

式(８)から、インダクタンス制御端子ＶＬＣに与える電圧、電流又はパルスを変化させて容量値Ｃ_ＬＶを変化させることによって交流電流Ｉ２の振幅が変化することとなる。式(８)を式(６)に代入すると、次の式(９)が得られる。

ここでＺ_ｅｆｆは端子ａ，ｂ間の実効的なインピーダンスである。従って、Ｌ_ｅｆｆは、次の式(１０)となる。

式(１０)に示されるように、Ｌ_ｅｆｆは、可変容量ＣＬＶの容量値Ｃ_ＬＶを変化させることで、即ち交流電流Ｉ２の振幅を変化させることで可変にすることができる。図３の点線は、Ｌ_ｉ１＝１ｎＨ，Ｌ_ｉ２＝１ｎＨ，Ｍ＝０．５ｎＨのときの周波数５ＧＨｚにおける実効的なインダクタンスＬ_ｅｆｆのＣ_ＬＶ依存性を示している。Ｃ_ＬＶを大きくしていくと式(１０)に従いインダクタンスＬ_ｅｆｆが増大する。Ｃ_ＬＶが１／ω^２Ｌ_ｉ２に達すると、式(１０)第２項の分母が０になるため、インダクタンスＬ_ｅｆｆは発散し、Ｌ_ｅｆｆ＝１ｎＨを軸に反転し、−∞となる。更にＣ_ＬＶを増大させると、インダクタンスＬ_ｅｆｆは増大し、Ｃ_ＬＶが∞でＬ_ｅｆｆ＝０．７５ｎＨ（＝Ｌ_ｉ１−Ｍ^２／Ｌ_ｉ２）に収束する。図３の点線は、抵抗成分がなく損失のない理想的なインダクタと容量を用いているため、Ｃ_ＬＶ＝1／ω^２Ｌ_ｉ２でＬ_ｅｆｆは発散するが、実際の回路では、インダクタを形成する金属配線の抵抗などの抵抗成分（寄生抵抗）が存在するため、Ｃ_ＬＶ＝1／ω^２Ｌ_ｉ２近辺のＬ_ｅｆｆの変化は緩やかになる。

図４に示すように、インダクタＬ１の抵抗値、インダクタＬ２の抵抗値、容量ＣＬＶにそれぞれ直列に寄生抵抗Ｒ１，Ｒ２，ＲＣが接続され、その抵抗値をそれぞれＲ_１，Ｒ_２，Ｒ_Ｃとすると、実効的なインダクタンスＬ_ｅｆｆと実効的な抵抗Ｒ_ｅｆｆはそれぞれ式(１１)及び式(１２)で表される。

図３中に実線で示した曲線は、図４のように図２の回路のインダクタＬ１、インダクタＬ２、可変容量ＣＬＶにそれぞれ直列に寄生抵抗が挿入されたときのＬ_ｅｆｆのＣ_ＬＶ依存性を示している。Ｒ_１＝１．５Ω、Ｒ_２＝１．５Ω、Ｒ_Ｃ＝１．５Ωである。このとき、Ｃ_ＬＶ＝１／ω^２Ｌ_ｉ２近辺でのＬ_ｅｆｆの変化は緩やかになる。図３のＡ点からＢ点で容量値Ｃ_ＬＶを連続的に変化させることにより、Ｌ_ｅｆｆを連続的に可変にすることができる。同様のことは図３のＤ点・Ｅ点間でも行なうことができる。

容量の寄生抵抗は比較的低い値とすることが可能であり、Ａ点からＢ点及びＤ点からＥ点の間で、本実施形態の可変インダクタは、従来に比べて高いクオリティファクタを得ることができる。但し、図３のＣ点近辺では、インダクタンスは大きく変化するものの、クオリティファクタが低下する。これは、インダクタＬ２及び可変容量ＣＬＶの両寄生抵抗によるものである。従って、クオリティファクタが問題になる場合は、図３のＣ点近辺は採用されない。

図５は、本実施形態のインダクタＬ１，Ｌ２の半導体装置上の構成図である。インダクタＬ１は半導体基板２１上に形成した絶縁層２２の中に２巻きのスパイラルインダクタで構成され、インダクタＬ２は同絶縁層の中に１巻きのインダクタで構成される。インダクタＬ１，Ｌ２は、図５に示すように隣接して配置される。これにより、インダクタＬ１，Ｌ２に交流電流を通電することにより誘起される交流磁束が鎖交し、インダクタＬ１とインダクタＬ２の間に相互インダクタンスＭが働く。図５中のａ，ｂ点は図２のａ，ｂ点に相当し、ｃ点とｄ点の間にインダクタンス制御端子を備えた可変容量が接続される。図５のｂ点に近いインダクタＬ１の一部は、断面を図示していないが、交差部で接触が起きないように高さの異なる絶縁層に形成される。

なお、ｃ点又はｄ点のどちらかが交流的に接地されていても同等の効果が得られる。また、図５の形状は、インダクタＬ１が１巻きのインダクタ、又は２巻き以上のスパイラルインダクタでも良い。１巻きの場合は配線を太くすることで金属で構成されるインダクタの抵抗を下げ、クオリティファクタを高めることができる。２巻き以上のスパイラルインダクタを用いる場合は、スパイラルインダクタを構成する複数巻きのインダクタ間に相互インダクタンスが加わることでインダクタンスを大きくすることができ、クオリティファクタを高めることができる。インダクタＬ２もまた、２巻き以上のスパイラルインダクタとしても良く、その場合はインダクタＬ１とインダクタＬ２の間に働く相互インダクタンスＭを増大することができ、実効的なインダクタンスＬ_ｅｆｆの変化量を大きくすることができる。また、可変インダクタを差動で用いる場合は、インダクタＬ１，Ｌ２を公知のセンタタップ型インダクタとすることができ、インダクタの占有面積を低減することができる。

図６に本発明の可変インダクタの第２の実施形態を示す。本実施形態におけるインダクタンス制御回路は、Ｋ個（Ｋは正の整数）の可変容量４２１〜４２Ｋを含んで構成される。可変容量４２１〜４２Ｋは、それぞれの可変容量に備えられた制御端子ＶＬＣ１〜ＶＬＣＫに入力される電圧又は電流又はパルスにより、大小の容量値を切り替え可能な容量である。Ｋ個の容量の切り替えにより、容量値を段階的に（２^Ｋ個の状態で）切り替えることができる。

その容量値を図３のＡ点からＢ点の間で細分化できるように設定すれば、インダクタンスを段階的に図３のＡ点からＢ点の間で切り替えることが可能である。同様のことは図３のＤ点・Ｅ点間でも行なうことができる。更に、Ａ点からＥ点で容量値を切り替えることで、更に広い範囲のインダクタンスの切り替えが可能であるが、上述したように図３のＣ点近辺では、クオリティファクタが低下するため、クオリティファクタの低下が問題になる場合は、図３のＣ点近辺の使用を避けることになる。

なお、本実施形態のインダクタＬ１，Ｌ２の半導体装置上の構成は、第１の実施形態において図５に示した構成と同様である。

図７に本発明の可変インダクタの第３の実施形態を示す。第１及び第２の実施形態における可変容量が半導体のｐｎ接合容量４１１で構成される。ｐｎ接合容量４１１の両端に掛かる電圧を制御することによって容量値が制御され、インダクタンスが制御される。容量値を制御することにより、図３中のＡ・Ｂ間又はＤ・Ｅ間でインダクタンスを連続的に変化させることができる。図７において、５１，５２は直流を阻止するための容量であり、６１，６２は、高周波の漏洩を阻止するための抵抗である。端子ＶＢ３に固定のバイアス電圧が与えられ、制御電圧が端子ＶＬＣに与えられる。なお、インダクタＬ１，Ｌ２とｐｎ接合容量４１１及びその周辺素子とは、同一半導体装置に集積して形成することができる。

図８に本発明の可変インダクタの第４の実施形態を示す。第１及び第２の実施形態における可変容量がＭＯＳトランジスタ４１２によるＭＯＳ容量（ゲート容量）で形成される。ゲートとソース・ドレイン間電圧を制御することによって容量値が制御され、インダクタンスが制御される。端子ＶＢ３に固定のバイアス電圧を与え、制御電圧を端子ＶＬＣに与えて容量値を制御することにより、図４中のＡ・Ｂ間又はＣ・Ｄ間でインダクタンスを連続的に変化させることができる。

この場合、ＭＯＳ容量はアキュミュレーション状態で動作させることが望ましい。そのような動作のＭＯＳトランジスタのゲート容量、即ちＭＯＳ容量を用いることで、図７のｐｎ接合容量を用いる場合よりも大きな容量値の変化が得られる。そのため、インダクタンスの可変範囲を拡大することができる。

ＭＯＳ容量（Ｃ）及びそのクオリティファクタ（Ｑ）の電圧依存性を図９に示す。図９において、横軸に制御電圧端子ＶＬＣの電圧をとり、実線で容量Ｃ、破線でクオリティファクタＱを示す。図９に示すように、ＭＯＳ容量の電圧依存性におけるＭＣ点、即ち容量値が大きく変化する遷移領域では、クオリティファクタが下がる。一方、ＭＡ、ＭＢ点のような容量値の変化が小さい領域は、クオリティファクタが比較的良好であり、第２の実施形態における可変容量として用いるのに好適である。従って、図１０に示すように第２の実施形態における可変容量をＭＯＳ容量４３１〜４３Ｋで構成することにより、好ましい可変インダクタを実現することができる。

図８及び図１０において、ＭＯＳ容量のゲート電圧をバイアス電圧端子ＶＢ３に入力されるバイアス電圧でバイアスし、ソース・ドレインを制御電圧端子ＶＬＣ，ＶＬＣ１〜ＶＬＣＫとしているが、逆にソース・ドレイン電圧をバイアス電圧端子ＶＢ３に入力されるバイアス電圧でバイアスし、ゲートを制御電圧端子としても得られる効果は変わらない。

なお、インダクタＬ１，Ｌ２とＭＯＳトランジスタ４１２及びその周辺素子とは、同一半導体装置に集積して形成することができる。

図１１に本発明の可変インダクタの第５の実施形態を示す。第２の実施形態における可変容量が、半導体装置において絶縁膜を挟んで金属層間に形成されるＭＩＭ容量によるＫ個の固定容量４４１−４４Ｋと、それらの固定容量にそれぞれ直列に接続されたスイッチＳＷ１〜ＳＷＫとで構成される。スイッチを開閉することで容量値を大小に切り替えることができる。スイッチとして、低い寄生抵抗が得られるようにＭＯＳトランジスタを用い、そのゲート・ソース間電圧を閾値電圧を境に切り替えることで可変容量を達成することができる。但しこの場合、ＭＯＳトランジスタのゲート・基板間容量やＭＩＭ容量の金属層と基板間などに寄生容量が存在するため、スイッチが開いている場合でも容量値はゼロにはならず、小さい容量が残る。ゲート・ソース間電圧の切替は、閾値電圧を境にした高低の電圧をゲートに与えることによって行なわれる。なお、継続的にインダクタンスを変化させる場合には、パルスを用い、パルス振幅の高低の変化を利用することになる。また、スイッチが電流を入力して開閉を行なう場合には、電流の有無によってインダクタンスの変化が行なわれる。

続いて、以上の本発明の可変インダクタを用いたＬＣ共振型の発振器について説明する。

図１２に本発明の発振器による第６の実施形態を示す。本実施形態の発振器は、負性コンダクタンスを生成する負性コンダクタンス生成回路（ＮＣＧ）１と、ＬＣ共振回路１０を含んで成る。共振回路１０は、固定容量Ｃ１０と、第１〜第５の実施形態に記載したいずれかの可変インダクタＬＶ１とで構成される。インダクタンス制御端子ＶＬＣに入力される電圧又は電流又はパルスによる制御信号により、可変インダクタＬＶ１のインダクタンスが制御され、発振周波数が制御される。半導体装置において、共振回路１０を構成する固定容量Ｃ１０は、可変容量に比べてクオリティファクタが高くなるように構成することが可能であり、位相雑音を低くすることができる。

図１３に本発明の発振器による第７の実施形態を示す。本実施形態の発振器は、負性コンダクタンスを生成する負性コンダクタンス生成回路１と、ＬＣ共振回路１０とを含んで成る。共振回路１０は、可変容量Ｃ２０と第１〜第５の実施形態に記載したいずれかの可変インダクタＬＶ１で構成される。インダクタンス制御端子ＶＬＣに入力される電圧又は電流又はパルスによる制御信号により、可変インダクタＬＶ１のインダクタンスが制御され、発振周波数が制御される。また、可変容量Ｃ２０の容量値を制御することでも発振周波数を制御することができる。一般に可変容量は、固定容量よりもクオリティファクタが低いため、図１２の発振器に比べて位相雑音は悪化するものの、周波数可変範囲を大幅に拡大することが可能である。

図１４に本発明の発振器による第８の実施形態を示す。本実施形態の発振器は、良く知られているコルピッツ発振器として構成される。本実施形態は、コレクタが第１の定電圧端子Ｖ１に接続されエミッタが定電流源Ｉ１１を介して第２の定電圧端子Ｖ２に接続されたバイポーラトランジスタＱ３と、一端がトランジスタＱ３のベースに接続され他端がトランジスタＱ３のエミッタに接続された容量Ｃ１１と、一端がトランジスタＱ３のエミッタに接続され他端が第２の定電圧端子Ｖ２に接続された容量Ｃ１２と、一端がトランジスタＱ３のベースに接続され他端が第１の定電圧端子Ｖ１に接続された第１〜第５の実施形態の可変インダクタＬＶ１とを含んで成る。

本実施形態では、発振周波数は、可変インダクタＬＶ１と、容量Ｃ１１及び容量Ｃ１２の直列接続による容量とによる共振回路の共振周波数でほぼ定められる。また、負性コンダクタンス生成回路１がこの共振回路に対するトランジスタの作用によって形成される。

可変インダクタＬＶ１のインダクタンスを制御することにより、発振周波数を制御することができる。また、容量Ｃ１１，Ｃ１２のいずれか又はその両方を可変容量とすれば、更に広い周波数可変範囲が得られる。本実施形態の発振器は単相であるため、消費電流が小さくて済む利点がある。

図１５に本発明の発振器による第９の実施形態を示す。本実施形態の発振器は、良く知られている差動型コルピッツ発振器として構成される。本実施形態は、差動型の一方が、コレクタが第１の定電圧端子Ｖ１に接続されエミッタが第１の定電流源Ｉ２１を介して第２の定電圧端子Ｖ２に接続されたバイポーラトランジスタＱ３１と、一端がＱ１１のベースに接続され他端がトランジスタＱ３１のエミッタに接続された容量Ｃ２１と、一端がトランジスタＱ３１のエミッタに接続され他端がトランジスタＱ３１の第２の定電圧端子Ｖ２に接続された容量Ｃ２２と、トランジスタＱ３１のベースに接続された第１〜第５の実施形態に記載した可変インダクタＬＶ１１とを含んで成る。差動型の他方が、コレクタが第１の定電圧端子Ｖ１に接続されエミッタが第２の定電流源Ｉ２２を介して第２の定電圧端子Ｖ２に接続された、トランジスタＱ３１とサイズの等しいバイポーラトランジスタＱ３２と、一端がトランジスタＱ３２のベースに接続され他端がトランジスタＱ３２のエミッタに接続された容量Ｃ２１と容量値の等しい容量Ｃ３１と、一端がトランジスタＱ３２のエミッタに接続され他端が第２の定電圧端子Ｖ２に接続された、容量Ｃ２２と容量値の等しい容量Ｃ３２と、トランジスタＱ３２のベースに接続された第１〜第５の実施形態に記載したインダクタンスがＬＶ１１と等しい可変インダクタＬＶ１２とを含んで成る。一端がそれぞれトランジスタＱ３１，Ｑ３２のベースに接続された可変インダクタＬＶ１１，ＬＶ１２の他端は共通に接続され、その共通点が抵抗ＲＢ１を介して固定のバイアス電圧を入力する端子ＶＢ４に接続される。

この構成において、可変インダクタＬＶ１１，ＬＶ１２のインダクタンスを制御することにより、発振周波数を制御することができる。また、容量Ｃ２１と容量Ｃ３１又は容量Ｃ２２と容量Ｃ３２或いはその両方を可変容量とすれば、更に広い周波数可変範囲が得られる。図１５の発振器は、差動型であるため、図１４の単相型コルピッツ発振器と比べて消費電流は大きくなるが、電源電圧に対して安定な発振周波数を得ることができる。

図１６に本発明の発振器による第１０の実施形態を示す。本実施形態の発振器は、ＬＣ共振回路１０と負性コンダクタンス生成回路１とを含んで構成される。ＬＣ共振回路１０は、可変インダクタ１１と可変容量１２とから成る。

可変インダクタ１１は、インダクタＬ１１及びＬ１２と、これらインダクタにそれぞれ相互インダクタンスＭを介して磁気的に結合したインダクタＬ２１及びインダクタＬ２２と、インダクタＬ２１及びインダクタＬ２２にそれぞれ並列に接続されたＭＯＳ容量ＣＬＶ１１〜ＣＬＶ１Ｋ，ＣＬＶ２１〜ＣＬＶ２Ｋ（Ｋは正の整数）とから構成される。端子ＶＢ３に固定のバイアス電圧が与えられ、端子ＶＬＣ１１〜ＶＬＣ１Ｋに制御電圧が与えられる。

可変容量１２は、可変容量ダイオード等の可変容量素子ＣＶ１及びＣＶ２と、結合容量ＣＡＣ３及びＣＡＣ４を介して接続されたＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎ及びＣＭ２１〜ＣＭ２Ｎ（Ｎは正の整数）とからなる。端子ＶＢ２に固定のバイアス電圧が与えられ、端子ＶＴＲＭ１１〜ＶＴＲＭ１Ｎに制御電圧が与えられる。

負性コンダクタンス生成回路１は、エミッタが共通であり定電流源ＩＣＳを介して第２の定電圧端子Ｖ２に接続された差動対のバイポーラトランジスタＱ１、Ｑ２と、一端がトランジスタＱ１のコレクタに接続され他端がトランジスタＱ２のベースに接続された容量ＣＡＣ１と、一端がトランジスタＱ２のコレクタに接続され他端がトランジスタＱ１のベースに接続された容量ＣＡＣ２とからなる。トランジスタＱ１及びトランジスタＱ２のコレクタは、共振回路１０に接続され、回路１に、定電圧端子Ｖ１，Ｖ２から電源が供給され、端子ＶＢ１から固定のバイアス電圧が供給される。

可変容量素子ＣＶ１、ＣＶ２の周波数制御端子ＶＣＯＮＴは周波数制御電圧が印加されるもので、これによって発振周波数が制御される。ＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎ及びＣＭ２１〜ＣＭ２Ｎの周波数制御用の端子ＶＴＲＭ１１〜ＶＴＲＭ１Ｎには、それぞれ２値の周波数制御電圧が印加される。それによって発振周波数が段階的に制御される。ＭＯＳ容量ＣＬＶ１１〜ＣＬＶ１Ｋ，ＣＬＶ２１〜ＣＬＶ２Ｋのインダクタンス制御用の端子ＶＬＣ１１〜ＶＬＣ１Ｋには、それぞれ２値のインダクタンス制御電圧が印加される。それによってインダクタンスが段階的に制御され、その結果、発振周波数が段階的に制御される。このように本実施形態の発振器は、電圧によって周波数が制御される電圧制御発振器となる。

以上のように構成された図１６の回路の動作を説明する。

図１６の発振器の発振周波数は、以下の式(１３)で表される。

ここで、Ｃ_Ｖ，Ｃ_Ｍ，Ｃ_Ｐ，Ｌ_ｅｆｆは、それぞれ可変容量ダイオードＣＶ１，ＣＶ２の容量値、ＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎ、ＣＭ２１〜ＣＭ２Ｎの容量値、配線寄生容量値、実効的なインダクタンスである。例えば、ＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎを２個のＭＯＳ容量で構成し（Ｎ＝２）、２個のＭＯＳ容量の容量値をＣ_Ｍ１，Ｃ_Ｍ２とする。また、Ｃ_Ｍ１，Ｃ_Ｍ２の最大値Ｃ_{Ｍ１／ＭＡＸ}，Ｃ_{Ｍ２／ＭＡＸ}について、Ｃ_{Ｍ２／ＭＡＸ}＝２×Ｃ_{Ｍ１／ＭＡＸ}とすると、２個のＭＯＳ容量の容量値を切り替えることで、４値の容量値を採ることが可能になる。このときの発振周波数の制御電圧ＶＣＯＮＴ依存性を図１７に実線で示す。

更に、インダクタンスを可変するためのＭＯＳ容量ＣＬＶ１〜ＣＬＶ１Ｎを２個のＭＯＳ容量で構成し（Ｋ＝２）、２個のＭＯＳ容量の容量値をＣ_ＬＶ１，Ｃ_ＬＶ２とする。それぞれの容量値をＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎと同様にＣ_{ＬＶ２／ＭＡＸ}＝２×Ｃ_{ＬＶ１／ＭＡＸ}とすると、２個のＭＯＳ容量の容量値を切り替えることで、４値の容量値を採ることが可能になる。その結果、図１７に実線で示したＭＯＳ容量ＣＭにより切り替えられる４つの発振周波数の状態に対して、それぞれ４つの発振周波数の状態を設定することができる。このときの発振周波数の制御電圧ＶＣＯＮＴ依存性を図１７に点線で示す。

ここで、従来の可変容量ダイオードＣＶ１、ＣＶ２とＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎによる周波数の制御で得られる周波数可変範囲は、図１７の４本の実線の間に限られる。ＣＭ１１〜ＣＭ１Ｎをさらに細分化しても（Ｎを大きくしても）周波数は実線の間で細分化されるに過ぎない。

これに対して、本実施形態では、可変インダクタによる周波数の切替を加えることにより、従来の周波数可変範囲に比べて、図１７に示すように周波数可変範囲を拡大することが可能である。拡大率は、１．３倍から２倍となる。

また、図１７は、ＭＯＳ容量ＣＭによる４状態の切替とＭＯＳ容量ＣＬＶによる４状態の切替を組み合わせた合計１６状態の切替が行なわれる場合である。いま、ＭＯＳ容量ＣＭによる状態、ＭＯＳ容量ＣＬＶによる状態の切替を以下に（ＣＭ，ＣＬＶ）と表記し、上記合計１６状態の発振周波数の切替を（ＣＭ，ＣＬＶ）＝（４，４）と表記する。発振周波数の切替は、上記１６状態の他に、例えば、（ＣＭ，ＣＬＶ）＝（２，２）による４状態の切替や、（ＣＭ，ＣＬＶ）＝（２，４）、（４，２）の８状態、（ＣＭ，ＣＬＶ）＝（２，８）、（４，４）、（８，２）の１６状態、（ＣＭ，ＣＬＶ）＝（２，１６）、（４，８）、（８，４）、（１６，２）の３２状態、（ＣＭ，ＣＬＶ）＝（２，３２）、（４，１６）、（８，８）、（１６，４）、（３２，２）の６４状態、（ＣＭ，ＣＬＶ）＝（２，６４）、（４，３２）、（８，１６）、（１６，８）、（３２，４）、（６４，２）の１２８状態、（ＣＭ，ＣＬＶ）＝（２，１２８）、（４，６４）、（８，３２）、（１６，１６）、（３２，８）、（６４，４）、（１２８，２）の２５６状態を採用可能であることは言うまでもない。切替を１６状態を超える切替とすることにより、周波数の切替を更に細かい切替とすることが可能である。

以上はインダクタンスを図３のＡからＢの間で細分化した場合の実施形態であるが、図３のＡからＥで細分化すれば、さらに広い範囲で周波数を切り替えることが可能である。また、図３のＡとＥで２値で切り替えることも可能である。この場合は、例えばＫ＝１とし、容量値をＡからＥで切り替えると、周波数は図１８に実線で示すように切り替えられる。更に、Ｎ＝３とし、３個のＭＯＳ容量の容量値をＣ_Ｍ１，Ｃ_Ｍ２，Ｃ_Ｍ３とする。また、Ｃ_{Ｍ２／ＭＡＸ}＝２×Ｃ_{Ｍ１／ＭＡＸ}、Ｃ_{Ｍ３／ＭＡＸ}＝４×Ｃ_{Ｍ１／ＭＡＸ}とすると、３個のＭＯＳ容量の容量値を切り替えることで、８値の容量値を採ることが可能になる。従って、図１８の可変インダクタにより切り替えられた２つの周波数状態に対して、それぞれ８つの周波数状態を設定することができる。このときの発振周波数の制御電圧ＶＣＯＮＴ依存性を図１８に点線で示す。この周波数の切り替えは、図３のＥではインダクタンスが減少しているためクオリティファクタが低下するが、図３のＡとＥ近辺のインダクタンスの容量値依存性が小さいため、素子ばらつきなどによる容量値の変動に対して安定な周波数の切替が可能である。図１８はＭＯＳ容量ＣＭを３個で構成し、合計１６状態の切替を行なう図であるが、ＭＯＳ容量ＣＭを更に細かく設定し、３２，６４，１２８，２５６状態としても良い。

図１９に本発明の発振器による第１１の実施形態を示す。本実施形態は、図１４に示した第８の実施形態と同様にコルピッツ発振器の一例であるが、バイポーラトランジスタに代わってＭＯＳトランジスタが用いられる。本実施形態は、ドレインが第１の定電圧端子Ｖ１に接続され、ソースが定電流源Ｉ１１を介して第２の定電圧端子Ｖ２に接続されたＮＭＯＳトランジスタＮＭ３と、一端がトランジスタＮＭ３のゲートに接続され他端がトランジスタＮＭ３のソースに接続された容量Ｃ１１と、一端がトランジスタＮＭ３のソースに接続され他端が第２の定電圧端子Ｖ２に接続された容量Ｃ１２と、一端がトランジスタＮＭ３のゲートに接続され他端が第１の定電圧端子Ｖ１に接続された第１〜第５の実施形態に記載された可変インダクタＬＶ１とを含んで成る。

可変インダクタＬＶ１のインダクタンスを制御することにより、発振周波数を制御することができる。また、容量Ｃ１１又は容量Ｃ１２又はその両方を可変容量とすれば、更に広い周波数可変範囲が得られる。図１９の発振器は単相であるため消費電流が小さくて済む利点がある。また、図１４のバイポーラトランジスタを用いた発振器に比べ、ＭＯＳトランジスタを用いたことにより、例えば図１４の発振器の動作に必要な電源電圧が３Ｖであったのに対し、ＭＯＳトランジスタのしきい値電圧Ｖｔｈが、０．４Ｖの場合には、電源電圧を約２．５Ｖまで低減することができる。

ここで、先のバイポーラトランジスタと本実施形態のＭＯＳトランジスタとは総称して単にトランジスタと称することができる。この場合、ベース及びゲートを入力電極、コレクタ及びドレインを出力電極、エミッタ及びソースを接地電極ということとする。

図２０に本発明の発振器による第１２の実施形態を示す。本実施形態は、図１５に示した第９の実施形態と同様に差動型コルピッツ発振器の一例であるが、バイポーラトランジスタに代わってＭＯＳトランジスタが用いられる。本実施形態は、差動型の一方が、ドレインが第１の定電圧端子Ｖ１に接続されソースが第１の定電流源Ｉ２１を介して第２の定電圧端子Ｖ２に接続されたＮＭＯＳトランジスタＮＭ３１と、一端がトランジスタＮＭ１１のゲートに接続され他端がトランジスタＮＭ３１のソースに接続された容量Ｃ２１と、一端がトランジスタＮＭ３１のソースに接続され他端がＮＭ３１の第２の定電圧端子Ｖ２に接続された容量Ｃ２２と、トランジスタＱ３１のゲートに接続された第１〜第５の実施形態に記載した可変インダクタＬＶ１１とを含んで成る。差動型の他方が、ドレインが第１の定電圧端子Ｖ１に接続されソースが第２の定電流源Ｉ２２を介して第２の定電圧端子Ｖ２に接続された、トランジスタＮＭ３１とサイズの等しいＮＭＯＳトランジスタＮＭ３２と、一端がトランジスタＮＭ３２のゲートに接続され他端がトランジスタＮＭ３２のソースに接続された、容量Ｃ２１と容量値の等しい容量Ｃ３１と、一端がトランジスタＮＭ３２のソースに接続され他端が第２の定電圧端子Ｖ２に接続された容量Ｃ２２と容量値の等しい容量Ｃ３２と、トランジスタＱ３２のベースに接続された第１〜第５の実施形態に記載した可変インダクタＬＶ１２とを含んで成る。一端がそれぞれトランジスタＮＭ３１，ＮＭ３２のゲートに接続された可変インダクタＬＶ１１，ＬＶ１２の他端は共通に接続され、その共通点が抵抗ＲＢ１を介して固定のバイアス電圧を入力する端子ＶＢ４に接続される。

可変インダクタＬＶ１１，ＬＶ１２のインダクタンスを制御することにより、発振周波数を制御することができる。また、容量Ｃ２１と容量Ｃ３１の組合せ又は容量Ｃ２２と容量Ｃ３２の組合せ或いはその両方の組合せを可変容量とすれば、更に広い周波数可変範囲が得られる。図２０の発振器は、差動型であるため、図１９の単相型コルピッツ発振器と比べて消費電流は大きくなるが、電源電圧に対して安定な発振周波数を得ることができる。また、図１５のバイポーラトランジスタを用いた発振器に比べ、ＭＯＳトランジスタを用いたことにより、例えば図１５の発振器の動作に必要な電源電圧が３Ｖであったのに対し、ＭＯＳトランジスタのしきい値電圧Ｖｔｈが０．４Ｖの場合には、電源電圧を約２．５Ｖまで低減することができる。

図２１に本発明の発振器による第１３の実施形態を示す。本実施形態は、図１６に示した第１０の実施形態と同様にＬＣ共振回路１０と負性コンダクタンス生成回路１を用いた発振器の一例であるが、バイポーラトランジスタに代わってＭＯＳトランジスタが用いられる。ＬＣ共振回路１０は、可変インダクタ１１と可変容量１２とから成る。

可変インダクタ１１は、インダクタＬ１１及びＬ１２と、これらインダクタにそれぞれ相互インダクタンスＭを介して磁気的に結合したインダクタＬ２１及びインダクタＬ２２と、インダクタＬ２１及びインダクタＬ２２にそれぞれ並列に接続されたＭＯＳ容量ＣＬＶ１１〜ＣＬＶ１Ｋ，ＣＬＶ２１〜ＣＬＶ２Ｋ（Ｋは正の整数）とから構成される。端子ＶＢ３に固定のバイアス電圧が与えられ、端子ＶＬＣ１１〜ＶＬＣ１Ｋに制御電圧が与えられる。

可変容量１２は、可変容量ダイオード等の可変容量素子ＣＶ１及びＣＶ２と、結合容量ＣＡＣ３及びＣＡＣ４を介して接続されたＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎ及びＣＭ２１〜ＣＭ２Ｎ（Ｎは正の整数）とからなる。端子ＶＢ２に固定のバイアス電圧が与えられ、端子ＶＴＲＭ１１〜ＶＴＲＭ１Ｎに制御電圧が与えられる。

負性コンダクタンス生成回路１は、ソースが共通であり定電流源ＩＣＳＭを介して第２の定電圧端子Ｖ２に接続された差動対のＮＭＯＳトランジスタＮＭ１，ＮＭ２を有する。トランジスタＮＭ１のゲートはトランジスタＮＭ２のドレインに接続され、トランジスタＮＭ２のゲートにトランジスタＮＭ１のドレインに接続される。トランジスタＮＭ１及びトランジスタＮＭ２のドレインは、共振回路１０に接続され、回路１に、定電圧端子Ｖ１，Ｖ２から電源が供給される。

可変容量素子ＣＶ１、ＣＶ２の周波数制御端子ＶＣＯＮＴは周波数制御電圧が印加されるもので、これによって発振周波数が制御される。ＭＯＳ容量ＣＭ１１〜ＣＭ１Ｎ及びＣＭ２１〜ＣＭ２Ｎの周波数制御用の端子ＶＴＲＭ１１〜ＶＴＲＭ１Ｎには、それぞれ２値の周波数制御電圧が印加される。それによって発振周波数が段階的に制御される。ＭＯＳ容量ＣＬＶ１１〜ＣＬＶ１Ｋ，ＣＬＶ２１〜ＣＬＶ２Ｋのインダクタンス制御用の端子ＶＬＣ１１〜ＶＬＣ１Ｋには、それぞれ２値のインダクタンス制御電圧が印加される。それによってインダクタンスが段階的に制御され、その結果、発振周波数が段階的に制御される。

図２１の発振器は、図１６のバイポーラトランジスタを用いた発振器に比べ、ＭＯＳトランジスタを用いたことにより、例えば図１６の発振器の動作に必要な電源電圧が３Ｖであったのに対し、ＭＯＳトランジスタのしきい値電圧Ｖｔｈが、０．４Ｖの場合には、電源電圧を約２．５Ｖまで低減することができる。

図２２に、本発明の発振器を含んで成る情報機器による第１４の実施形態を示す。本実施形態の情報機器は、高速シリアル伝送システムである。同システムは、複数の低速の信号を多重化してシリアルの高速信号を出力する送信機と、送信されたシリアルの高速信号を受信して分離し、分離によって得た複数の低速信号を出力する受信機とから成る。

送信機は、複数の低速信号を入力してシリアルの高速信号を出力する多重化部（ＭＵＸ）２０２と、シリアルの高速信号を増幅して伝送線路２０８を駆動する駆動装置（ＤＲＶ）２０７によって構成される。受信機は、伝送線路２０８を経て送られる高速信号を増幅する増幅器２１２と、高速信号を複数の低速信号に分離して出力する分離化部（ＤＥＭＵＸ）２１５によって構成される。

多重化部２０２は、端子２０１に入力される複数の低速信号をシリアルの高速信号へ多重化するＭＵＸ（Multiplexer）コア（ＭＵＸ ＣＲ）２０３と、クロック制御回路（ＣＬＫ ＣＯＮＴ）２０６と、ＭＵＸコア２０３の基準信号を生成する本発明の発振器２０５で構成される。

分離化部２１５は、シリアルの高速信号を複数の低速信号に分離して端子２１７に出力するＤＥＭＵＸ（Demultiplexer）コア（ＤＥＭＵＸ ＣＲ）２１６と、クロック制御回路２１４と、ＤＥＭＵＸコア２１６の基準信号を生成する本発明の発振器２１３とで構成される。

第６〜第１３の実施形態のいずれかの発振器を発振器２０５，２１３に用いることで、発振器２０５，２１３の発振周波数可変範囲を広くとることができる。そのため、許容できる素子ばらつきの範囲が広がるため歩留りが向上し、高速シリアル伝送システムの製作コストを低くすることができる。

図２３に、本発明の発振器を含んで成る情報機器による第１５の実施形態を示す。本実施形態の情報機器は、ヘテロダイン形式の無線受信機である。図２３において、アンテナ３０１で受信された受信信号は、増幅回路３０２で増幅されてミキサ３０３に入力される。発振器制御回路（ＳＶＮＣ＿ＣＯＮＴ）３０４によって制御される本発明の発振器３０５が出力する局部発振信号をミキサ３０３の一方の入力信号とすることで、ミキサ３０３の出力において、受信信号の搬送波周波数が下げられ、中間周波数（ＩＦ：Intermediate Frequency）の受信信号が得られる。ＩＦ受信信号は、帯域通過フィルタ３０６により不要周波数成分が減衰されて後、ＩＦ増幅回路３０７で増幅され、復調回路（ＤＥＭＯＤ）３０８にてベースバンド信号として取り出される。ベースバンド信号は外部のベースバンド回路（図示せず）へ送られる。なお、ベースバンド回路から、発振器制御回路３０４へ制御信号が与えられる。

第６〜第１３のいずれかの発振器を発振器３０５に用いることで、発振器３０５の発振周波数可変範囲を広くとることができるため、許容できる素子ばらつきの範囲が広がるため歩留りが向上し、また、複数のアプリケーションや通信方式に対応可能になるため、ヘテロダイン形式の無線受信機の製作コストを低くすることができる。

図２４に、本発明の発振器を含んで成る情報機器による第１６の実施形態を示す。本実施形態の情報機器は、ダイレクトコンバーション形式の無線受信機である。アンテナ３０１で受信された受信信号は、増幅回路３０２で増幅され、二個のミキサ３０３ａ，３０３ｂに入力される。発振器制御回路３０４によって制御される本発明の発振器３０５が出力する局部発振信号は二つに分岐され、９０°（π／２）の位相差を付けてそれぞれミキサ３０３ａ，３０３ｂに入力される。増幅回路３０２で増幅された受信信号は、二個のミキサ３０３ａ，３０３ｂの出力において搬送波周波数が零周波数に下げられ、帯域通過フィルタ３０６ａ，３０６ｂにより不要周波数成分が減衰された後、増幅回路３０７ａ，３０７ｂで増幅される。復調回路３０８によって、二個の増幅回路３０７ａ，３０７ｂの出力信号からベースバンド信号が取り出される。ベースバンド信号は外部のベースバンド回路（図示せず）へ送られる。なお、ベースバンド回路から、発振器制御回路３０４へ制御信号が与えられる。

第６〜第１３の実施形態のいずれかの発振器を発振器３０５に用いることで、発振器３０５の発振周波数可変範囲を広くとることができるため、許容できる素子ばらつきの範囲が広がるため歩留りが向上し、また、複数のアプリケーションや通信方式に対応可能になるため、ダイレクトコンバーション形式の無線受信機の製作コストを低くすることができる。

図２５に、本発明の発振器を含んで成る情報機器による第１７の実施形態を示す。本実施形態の情報機器は、ダイレクトコンバーション形式の無線送受信機である。受信時、アンテナ３０１で受信され、スイッチ３０９を通った受信信号は、帯域通過フィルタ３３０により不要周波数成分を減衰された後、低雑音増幅回路３０２で増幅され、二個のミキサ３０３ａ，３０３ｂに入力される。発振器制御回路３０４によって制御される本発明の発振器３０５が出力するＲＦ（Radio Frequency）局部発振信号は二つに分岐され、９０°（π／２）の位相差を付けてそれぞれミキサ３０３ａ，３０３ｂに入力される。二個のミキサ３０３ａ，３０３ｂの出力において搬送波周波数が零周波数に下げられ、低周波通過フィルタ３５１ａ，３５１ｂにより不要周波数成分が減衰された後、自動利得制御増幅回路３１４ａ，３１４ｂで増幅される。自動利得制御増幅回路３１４ａ，３１４ｂの出力は、ベースバンド回路（ＢＢＬＫ）３１６に伝送され、復調回路３０８で受信ベースバンド信号として取り出される。

送信時、ベースバンド回路３１６が出力する送信ベースバンド信号は、変調回路（ＭＯＤ）３１５によって変調され、９０°位相の異なる２つの信号に分離される。分離された２つの信号は、自動利得制御増幅回路３１４ｃ，３１４ｄで増幅され、低周波通過フィルタ３５１ｃ，３５１ｄにより不要周波数成分を減衰された後、それぞれミキサ３０３ｃ，３０３ｄに入力される。発振器制御回路３０４によって制御される本発明の発振器３０５が出力するＲＦ局部発振信号は二つに分岐され、９０°（π／２）の位相差を付けてそれぞれミキサ３０３ｃ，３０３ｄに入力される。二個のミキサ３０３ｃ，３０３ｄの出力は、加算回路３５２で足し合わされてＲＦ直交変調信号となる。ＲＦ直交変調信号は、自動利得制御増幅回路３１４ｅで増幅され、帯域通過フィルタ３３３により不要周波数成分を減衰された後、高出力増幅器３１０で増幅され、スイッチ３０９を介してアンテナへ送られ、送信される。

第６〜第１３の実施形態のいずれかの発振器を発振器３０５に用いることで、発振器の発振周波数可変範囲を広くとることができるため、許容できる素子ばらつきの範囲が広がるため歩留りが向上し、また、複数のアプリケーションや通信方式に対応可能になるため、ダイレクトコンバーション形式の無線送受信機の製作コストを低くすることができる。

また、発振器３０５には、集積化に適した本発明の可変インダクタが採用されている。従って、図２５において、低雑音増幅回路３０２から自動利得制御増幅回路３１４ａ、３１４ｂに至る受信側、自動利得制御増幅回路３１４ｃ、３１４ｄから自動利得制御増幅回路３１４ｅに至る送信側、並びに発振器制御回路３０４及び発振器３０５による送受信回路は、同一半導体基板に形成した半導体装置即ちＲＦ−ＩＣ（Radio Frequency - Integrated Circuit）として容易に構成することができる。更に、発振器３０５は、発振周波数可変範囲が広く、しかも位相雑音が少ない。従って、上記ＲＦ−ＩＣは、例えば、複数の周波数帯域を使用する複数の通信方式に一台で対応するマルチバンド・マルチモード無線送受信機に適用して好適である。

図２６に、本発明の発振器を含んで成る情報機器による第１８の実施形態を示す。本実施形態の情報機器は、ダイレクトコンバーション形式の第１７の実施形態とは別の構成の無線送受信機である。受信時、アンテナ３０１で受信され、スイッチ３０９を通った受信信号は、帯域通過フィルタ３３０により不要周波数成分を減衰された後、低雑音増幅回路３０２で増幅されてから、２個のミキサ３０３ａ，３０３ｂに入力される。発振器制御回路３０４によって制御される本発明の発振器３０５が出力する局部発振信号は二つに分岐され、９０°（π／２）の位相差を付けてそれぞれミキサ３０３ａ，３０３ｂに入力される。二個のミキサ３０３ａ，３０３ｂの出力において搬送波周波数が零周波数に下げられ、低周波通過フィルタ３５１ａ，３５１ｂにより不要周波数成分が減衰された後、自動利得制御増幅回路３１４ａ，３１４ｂで増幅される。自動利得制御増幅回路３１４ａ，３１４ｂの出力は、ベースバンド回路（ＢＢＬＫ）３１６に伝送され、復調回路３０８で受信ベースバンド信号として取り出される。

送信時、送信ベースバンド回路の出力するベースバンド信号は、変調回路３１５を用いて変調され、９０°位相の異なる２つの信号に分離される。分離された２つの信号は、それぞれミキサ３０３ｇ，３０３ｈに入力される。発振器制御回路３０４によって制御される本発明の発振器３１７が出力するＩＦ局部発振信号は二つに分岐され、９０°（π／２）の位相差を付けてそれぞれミキサ３０３ｇ，３０３ｈに入力される。二個のミキサ３０３ｇ，３０３ｈの出力は、加算回路３５２で足し合わされＩＦ直交変調信号となる。ＩＦ直交変調信号は、位相比較器（ＰＤ）３２０でミキサ３３５の出力信号と位相が比較される。位相比較器３２０の出力信号は、ループフィルタ３１９を通して、本発明の送信用発振器３１８の周波数制御端子に入力される。ミキサ３３５には、発振器３１８の出力信号と発振器３０５のＲＦ局部発振信号とが入力され、ミキサ３３５の出力信号が上記のように位相比較器３２０に入力される。その結果、発振器３１８からＲＦ直交変調信号が出力される。ＲＦ直交変調信号は、高出力増幅器３１０で増幅され、帯域通過フィルタ３３４により不要周波数成分が減衰された後、スイッチ３０９を介してアンテナへ送られ、送信される。

第６〜第１３の実施形態のいずれかの発振器を発振器３０５，３１７，３１８に用いることで、発振器の発振周波数可変範囲を広くとることができるため、許容できる素子ばらつきの範囲が広がるため歩留りが向上し、また、複数のアプリケーションや通信方式に対応可能になるため、ダイレクトコンバージョン形式の無線送受信機の製作コストを低くすることができる。

また、発振器３０５，３１７，３１８には、集積化に適した本発明の可変インダクタが採用されている。従って、図２６において、低雑音増幅回路３０２から自動利得制御増幅回路３１４ａ、３１４ｂに至る受信側、ミキサ３０３ｇ、３０３ｈから発振器３１８に至るループフィルタ３１９を除いた送信側、並びに発振器制御回路３０４及び発振器３０５，３１７，３１８による送受信回路は、同一半導体基板に形成した半導体装置即ちＲＦ−ＩＣとして容易に構成することができる。更に、発振器３０５，３１７，３１８は、発振周波数可変範囲が広く、しかも位相雑音が少ない。従って、上記ＲＦ−ＩＣは、例えば、複数の周波数帯域を使用する複数の通信規格に一台で対応するマルチバンド・マルチモード無線送受信機に適用して好適である。

図２９に、本発明の発振器を含んで成る情報機器による第１９の実施形態を示す。本実施形態の情報機器は、ヘテロダイン形式の無線送受信機である。受信時、アンテナ３０１で受信され、スイッチ３０９を通った受信信号は、帯域通過フィルタ３３０により不要周波数成分を減衰された後、低雑音増幅回路３０２で増幅され、ミキサ３０３ｉに入力される。発振器制御回路３０４によって制御される本発明の発振器３０５が出力するＲＦ局部発振信号はミキサ３０３ｉに入力される。ミキサ３０３ｉの出力において受信信号の搬送波周波数が下げられ、中間周波数の受信信号が得られる。ミキサ３０３ｉの出力信号は、帯域通過フィルタ３３５により不要周波数成分を減衰され、自動利得制御増幅回路３１４で増幅された後２個のミキサ３０３ｅ、３０３ｆに入力される。発振器制御回路３０４によって制御される本発明の発振器３１７が出力するＩＦ局部発振信号は二つに分岐され、９０°（π／２）の位相差を付けてそれぞれミキサ３０３ｅ、３０３ｆに入力される。２個のミキサ３０３ｅ、３０３ｆの出力は、ベースバンド回路（ＢＢＬＫ）３１６に伝送され、復調回路３０８で受信ベースバンド信号として取り出される。

送信時、ベースバンド回路３１６が出力する送信ベースバンド信号は、変調回路（ＭＯＤ）３１５によって変調され、９０°位相の異なる２つの信号に分離される。分離された２つの信号は、それぞれミキサ３０３ｇ，３０３ｈに入力される。発振器制御回路３０４によって制御される本発明の発振器３１７が出力するＩＦ局部発振信号は二つに分岐され、９０°（π／２）の位相差を付けてそれぞれミキサ３０３ｇ，３０３ｈに入力される。二個のミキサ３０３ｇ，３０３ｈの出力は、加算回路３５２で足し合わされてＩＦ直交変調信号となる。ＩＦ直交変調信号は、自動利得制御増幅回路３１４ｃで増幅され、帯域通過フィルタ３３６により不要周波数成分を減衰された後、ミキサ３０３ｊに入力される。発振器制御回路３０４によって制御される本発明の発振器３０５が出力するＲＦ局部発振信号は、ミキサ３０３ｊに入力される。ミキサ３０３ｊの出力は自動利得制御増幅回路３１４ｅで増幅され、帯域通過フィルタ３３３で不要周波数成分が減衰された後、高出力増幅器３１０で増幅され、スイッチ３０９を介してアンテナへ送られ、送信される。

第６〜第１３の実施形態のいずれかの発振器を発振器３０５、３１７に用いることで、発振器の発振周波数可変範囲を広くとることができるため、許容できる素子ばらつきの範囲が広がるため歩留りが向上し、また、複数のアプリケーションや通信方式に対応可能になるため、ヘテロダイン形式の無線送受信機の製作コストを低くすることができる。

また、発振器３０５，３１７には、集積化に適した本発明の可変インダクタが採用されている。従って、図２９において、低雑音増幅回路３０２からミキサ３０３ｅ、３０３ｆに至り帯域通過フィルタ３３５を除く受信側、ミキサ３０３ｇ、３０３ｈから自動利得制御増幅回路３１４ｅに至り帯域通過フィルタ３３６を除く送信側、並びに発振器制御回路３０４及び発振器３０５、３１７による送受信回路は、同一半導体基板に形成した半導体装置即ちＲＦ−ＩＣとして容易に構成することができる。更に、発振器３０５、３１７は、発振周波数可変範囲が広く、しかも位相雑音が少ない。従って、上記ＲＦ−ＩＣは、例えば、複数の周波数帯域を使用する複数の通信方式に一台で対応するマルチバンド・マルチモード無線送受信機に適用して好適である。

図２７に、本発明の発振器を含んで成る情報機器による第２０の実施形態を示す。本実施形態の情報機器は、パルスレーダ形式の無線レーダ送受信機である。送信時、本発明の発振器３１８の出力信号は、鋸歯状波発生器（ＳＬＷＧ）３２４の出力により開閉するオン／オフ変調器（ＯＮ／ＯＦＦ ＭＯＤ）３２１で変調され、スイッチ３０９を介してアンテナ３０１から送信される。

受信時、アンテナ３０１で受信され、スイッチ３０９を通った受信信号は、低雑音増幅回路３０２で増幅され、検波器（ＷＤＴ）３２２で検波される。検波された信号は、ビデオ増幅器３２３で増幅され、表示装置（ＭＮＴ）３２５の画面に表示される。

第６〜第１３の実施形態のいずれかの発振器を発振器３２６に用いることで、発振器の発振周波数可変範囲を広くとることができるため、許容できる素子ばらつきの範囲が広がるため歩留りが向上し、パルスレーダ形式の無線レーダ送受信機の製作コストを低くすることができる。

なお、第３〜第２０の実施形態によって得られる本発明の効果は、その要素回路にバイポーラトランジスタを用いた場合とＭＯＳトランジスタを用いた場合のみに発生するものではなく、電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ、高電子移動度トランジスタに置き換えても同様の効果が得られること、そしてデバイスのＰ型半導体とＮ型半導体を入れ替えても同様の効果が得られることは言うまでもない。

本発明の可変インダクタによる第１の実施形態を説明するための回路構成図。 本発明の可変インダクタによる第１の実施形態を説明するための回路図。 本発明の可変インダクタのインダクタンスの容量値依存性を説明するための曲線図。 本発明の可変インダクタによる第２の実施形態を説明するための別の回路図。 本発明の第２の実施形態における半導体素子上のインダクタを説明するための構造図。 本発明の可変インダクタによる第２の実施形態を説明するための回路図。 本発明の可変インダクタによる第３の実施形態を説明するための回路図。 本発明の可変インダクタによる第４の実施形態を説明するための回路図。 ＭＯＳ容量のゲートとソース・ドレイン間の電圧依存性を説明するための曲線図。 本発明の可変インダクタによる第４の実施形態を説明するための別の回路図。 本発明の可変インダクタによる第５の実施形態を説明するための回路図。 本発明の発振器による第６の実施形態を説明するためのブロック図。 本発明の発振器による第７の実施形態を説明するためのブロック図。 本発明の発振器による第８の実施形態を説明するための回路図。 本発明の発振器による第９の実施形態を説明するための回路図。 本発明の発振器による第１０の実施形態を説明するための回路図。 第１１の実施形態における周波数制御特性を説明するための直線図。 第１１の実施形態における周波数制御特性を説明するための別の直線図。 本発明の発振器による第１１の実施形態を説明するための回路図。 本発明の発振器による第１２の実施形態を説明するための回路図。 本発明の発振器による第１３の実施形態を説明するための回路図。 本発明の情報機器による第１４の実施形態を説明するためのブロック図。 本発明の情報機器による第１５の実施形態を説明するためのブロック図。 本発明の情報機器による第１６の実施形態を説明するためのブロック図。 本発明の情報機器による第１７の実施形態を説明するためのブロック図。 本発明の情報機器による第１８の実施形態を説明するためのブロック図。 本発明の情報機器による第２０の実施形態を説明するためのブロック図。 一般的な発振器を説明するための回路図。 本発明の情報機器による第１９の実施形態を説明するためのブロック図。

符号の説明

１…負性コンダクタンス生成回路、１０…ＬＣ共振回路、１１…可変インダクタ、１２，４１，４２，４２１〜４２Ｋ，Ｃ２０…可変容量、４０…インダクタンス制御回路、４１１…ｐｎ接合容量、４１２，４３１〜４３Ｋ…ＭＯＳ容量、４４１〜４４Ｋ…固定容量、２０２…マルチプレクサ、２０３…ＭＵＸコア回路、２０５，２１３…発振器、２０６…クロック制御回路、２１５…デマルチプレクサ、３０１…アンテナ、３０２…低雑音増幅回路、３０３…ミキサ、３０４…発振器制御回路、３０５，３１７，３１８…発振器、３０８…復調回路、３０９…スイッチ、３１０…高出力増幅器、３１３…直交変調用回路、３１４…自動利得制御増幅回路、３１５…変調回路、３１６…ベースバンド回路部、３２０…位相比較器、３２１…オン／オフ変調器、３２２…検波器、３２３…ビデオ増幅器、３２４…鋸歯状波発生装置、３２５…表示装置、３４６，３４７，３４８…ＲＦ−ＩＣ、ＩＣＳ，ＩＣＳＭ，Ｉ１１，Ｉ２１，Ｉ２２…電流源、Ｉ１，Ｉ２…交流電流、ＶＢ１，ＶＢ２，ＶＢ３，ＶＢ４…バイアス電圧、Ｌ１，Ｌ２，Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２…インダクタ、ＬＶ１，ＬＶ１１，ＬＶ１２…可変インダクタ、Ｍ…相互インダクタンス、Ｃ１０，Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２，Ｃ３１，Ｃ３２…容量、ＣＶ１，ＣＶ２…可変容量素子、ＣＭ１１〜ＣＭ１Ｎ，ＣＭ２１〜ＣＭ２Ｎ，ＣＬＶ１１〜ＣＬＶ１Ｋ，ＣＬＶ２１〜ＣＬＶ２Ｋ…ＭＯＳ容量、Ｑ１〜Ｑ３，Ｑ３１，Ｑ３２…ＮＰＮトランジスタ、ＮＭ１〜ＮＭ３，ＮＭ３１，ＮＭ３２…ＮＭＯＳトランジスタ、ＶＣＯＮＴ…周波数制御端子、ＶＴＲＭ１１〜ＶＴＲＭ１Ｎ…周波数トリミング端子、ＶＬＣ，ＶＬＣ１〜ＶＬＣＫ，ＶＬＣ１１〜ＶＬＣ１Ｋ…インダクタンス制御端子。

Claims (20)

1. 第１のインダクタと、
   上記第１のインダクタに対して相互インダクタンスを介して磁気的に結合している第２のインダクタと、
   上記第２のインダクタに接続された、リアクタンス素子を含んで成るインダクタンス制御回路とを具備して成り、
   上記インダクタンス制御回路は、上記リアクタンス素子の値を変化させるための制御信号を入力するインダクタンス制御端子を有し、
   上記制御信号によって上記リアクタンス素子の値が変化することにより、上記第１のインダクタのインダクタンスが変化することを特徴とする可変インダクタ。
2. 請求項１において、
   上記リアクタンス素子は、上記制御信号によって容量値が変化する可変容量であることを特徴とする可変インダクタ。
3. 請求項１において、
   上記リアクタンス素子は、上記制御信号によって容量値が大小に変化する複数の並列接続された可変容量であることを特徴とする可変インダクタ。
4. 請求項２において、
   上記可変容量は、半導体のｐｎ接合容量であり、上記制御信号が上記ｐｎ接合容量の両端に印加されることを特徴とする可変インダクタ。
5. 請求項３において、
   上記複数の可変容量の各々は、半導体のｐｎ接合容量であり、上記複数の前記可変容量毎に独立して上記制御信号が上記ｐｎ接合容量の両端に印加されることを特徴とする可変インダクタ。
6. 請求項２において、
   上記可変容量は、ＭＯＳトランジスタによるＭＯＳ容量であり、上記制御信号が上記ＭＯＳトランジスタのゲートとソース・ドレインとの間に印加されることを特徴とする可変インダクタ。
7. 請求項３において、
   上記複数の可変容量の各々は、ＭＯＳトランジスタによるＭＯＳ容量であり、上記複数の可変容量毎に独立して上記制御信号が上記ＭＯＳトランジスタのゲートとソース・ドレインとの間に印加されることを特徴とする可変インダクタ。
8. 請求項３記載において、
   上記複数の可変容量の各々は、固定容量と上記固定容量に直列に接続されたスイッチとから構成され、
   上記スイッチは、上記複数の可変容量毎に独立して与えられる上記制御信号によって開閉が制御され、
   上記複数の可変容量の各々は、上記スイッチの開閉によって容量値が大小に変化することを特徴とする可変インダクタ。
9. インダクタと容量とが並列に接続された共振回路と、
   上記共振回路に接続された、負性コンダクタンスを発生する負性コンダクタンス発生回路とを具備し、上記共振回路の共振周波数でほぼ定まる周波数の信号を出力する発振器であって、
   上記インダクタは、インダクタンスが変化する可変インダクタであり、
   上記共振回路の共振周波数がインダクタンスの変化によって変化し、
   上記可変インダクタは、
   第１のインダクタと、
   上記第１のインダクタに対して相互インダクタンスを介して磁気的に結合している第２のインダクタと、
   上記第２のインダクタに接続された、リアクタンス素子を含んで成るインダクタンス制御回路とを具備して成り、
   上記インダクタンス制御回路は、上記リアクタンス素子の値を変化させるための制御信号を入力するインダクタンス制御端子を有し、
   上記制御信号によって上記リアクタンス素子の値が変化することにより、上記第１のインダクタのインダクタンスが変化することを特徴とする発振器。
10. 請求項９において、
    上記リアクタンス素子は、上記制御信号によって容量値が変化する可変容量であることを特徴とする発振器。
11. 請求項９において、
    上記リアクタンス素子は、上記制御信号によって容量値が大小に変化する複数の並列接続された可変容量であることを特徴とする発振器。
12. 請求項９において、
    上記容量は、容量値が変化する可変容量であり、
    上記共振回路の共振周波数が容量値の変化によって変化することを特徴とする発振器。
13. 請求項９において、
    トランジスタの入力電極と接地電極の間に第１の容量が接続され、上記トランジスタの出力電極と上記接地電極の間に第２の容量が接続され、上記出力電極と上記接地電極の間に上記可変インダクタが接続され、
    上記負性コンダクタンス発生回路が上記出力電極と上記接地電極の間に形成されていることを特徴とする発振器。
14. 請求項１３において、
    上記発振器の２個が差動型を成すように相互に接続されていることを特徴とする発振器。
15. 請求項１２において、
    上記負性コンダクタンス発生回路は、２個のトランジスタの一方のトランジスタの入力端子と他方のトランジスタの出力端子とが相互に結合され、上記一方のトランジスタと上記他方のトランジスタの接地端子が相互に接続され、上記接地端子の接続点に定電流源が接続されて成ることを特徴とする発振器。
16. アンテナによって受信された受信信号を増幅する低雑音増幅器と、
    上記低雑音増幅器の出力信号の周波数を変換するミキサと、
    周波数変換のための局部発振信号を生成して上記ミキサに出力する発振器と、
    上記ミキサの出力信号から受信のベースバンド信号を取り出す復調回路と、
    送信するベースバンド信号を変調して互いに直交する２個の信号を出力する変調器と、
    上記変調器が出力する直交する２個の信号を、上記発振器が出力する上記局部発振信号を用いて直交変調して直交変調信号を出力する直交変調器と、
    上記直交変調信号を増幅する電力増幅器と、
    受信時に上記アンテナからの上記受信信号を上記低雑音増幅器に供給し、送信時に上記電力増幅器が出力する上記直交変調信号を上記アンテナに供給するスイッチを具備して成り、
    上記発振器は、
    インダクタと容量とが並列に接続された共振回路と、
    上記共振回路に接続された、負性コンダクタンスを発生する負性コンダクタンス発生回路とを具備し、上記共振回路の共振周波数でほぼ定まる周波数の信号を出力する発振器であって、
    上記インダクタは、インダクタンスが変化する可変インダクタであり、
    上記共振回路の共振周波数がインダクタンスの変化によって変化し、
    上記可変インダクタは、
    第１のインダクタと、
    上記第１のインダクタに対して相互インダクタンスを介して磁気的に結合している第２のインダクタと、
    上記第２のインダクタに接続された、リアクタンス素子を含んで成るインダクタンス制御回路とを具備して成り、
    上記インダクタンス制御回路は、上記リアクタンス素子の値を変化させるための制御信号を入力するインダクタンス制御端子を有し、
    上記制御信号によって上記リアクタンス素子の値が変化することにより、上記第１のインダクタのインダクタンスが変化することを特徴とする情報機器。
17. 請求項１６において、
    上記リアクタンス素子は、上記制御信号によって容量値が変化する可変容量であることを特徴とする情報機器。
18. 請求項１６において、
    上記リアクタンス素子は、上記制御信号によって容量値が大小に変化する複数の並列接続された可変容量であることを特徴とする情報機器。
19. 請求項１６において、
    上記容量は、容量値が変化する可変容量であり、
    上記共振回路の共振周波数が容量値の変化によって変化することを特徴とする情報機器。
20. 請求項１６において、
    上記低雑音増幅器と、上記ミキサと、上記発振器と、上記復調回路と、上記変調器と、上記直交変調器とを含んで成る送受信回路が半導体素子として構成されていることを特徴とする情報機器。

Images