KR101695468B1 - 트랜지스터와 결합하여 직접화한 고출력 스핀발진기 - Google Patents

트랜지스터와 결합하여 직접화한 고출력 스핀발진기 Download PDF

Info

Publication number
KR101695468B1
KR101695468B1 KR1020140086057A KR20140086057A KR101695468B1 KR 101695468 B1 KR101695468 B1 KR 101695468B1 KR 1020140086057 A KR1020140086057 A KR 1020140086057A KR 20140086057 A KR20140086057 A KR 20140086057A KR 101695468 B1 KR101695468 B1 KR 101695468B1
Authority
KR
South Korea
Prior art keywords
spin oscillator
spin
oscillator
magnetic layer
transistor
Prior art date
Application number
KR1020140086057A
Other languages
English (en)
Other versions
KR20160006846A (ko
Inventor
신민철
강두형
이재현
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020140086057A priority Critical patent/KR101695468B1/ko
Priority to US14/554,656 priority patent/US9369086B2/en
Publication of KR20160006846A publication Critical patent/KR20160006846A/ko
Application granted granted Critical
Publication of KR101695468B1 publication Critical patent/KR101695468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B15/00—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B15/00—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects
    • H03B15/006—Generation of oscillations using galvano-magnetic devices, e.g. Hall-effect devices, or using superconductivity effects using spin transfer effects or giant magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/26—Automatic control of frequency or phase; Synchronisation using energy levels of molecules, atoms, or subatomic particles as a frequency reference
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 트랜지스터와 결합하여 직접화한 고출력 스핀발진기에 관한 것으로서, 스핀발진기는 발진 기능을 하고 트랜지스터는 스핀발진기의 발진 신호를 입력받아 증폭하는 기능을 하며, FET 또는 BJT상에 스핀발진기를 집적화하는 것을 특징으로 한다.

Description

트랜지스터와 결합하여 직접화한 고출력 스핀발진기{High power spin torque oscillator integrated on a transistor}
본 발명은 트랜지스터와 결합하여 직접화한 고출력 스핀토크발진기(spin torque oscillator) (이하 "스핀발진기"라 함)에 관한 것으로, 더욱 상세하게는 전계효과 트랜지스터(FET)의 게이트 또는 양극성 접합 트랜지스터(BJT)의 베이스상에 스핀발진기를 일체로 형성하여 집적화시킴으로써 스핀발진기의 출력을 증폭하고 잡음을 감소시킨 고출력 스핀발진기에 관한 것이다.
스핀발진기는 단일 소자를 나노 사이즈 단위로 제작할 수 있어서 어레이화하기 용이하고 초소형 구현이 가능하며, 광대역 발진 신호 특성으로 주파수 융복합 동작이 가능하고, 동작 안정시간이 빨라 고속 통신 시스템에 적용이 가능하다.
그러나 현재까지 발표된 나노 스핀발진기의 출력 레벨은 -40dBm 이하로 출력이 작으며, 위상잡음 특성이 좋지 못해 기존 VCO(voltage controlled oscillator)를 대체한다든가 또는 기타 무선통신 부품에 적용하기에는 문제가 많다. 즉, -40dBm 이하의 출력 레벨로는 이동통신용의 국부 발진기(local oscillator: LO)로 사용할 수 없으며, 나쁜 위상 잡음 특성은 SNR(signal to noise ratio)을 열화 또는 왜곡시켜서 현재의 수준으로는 이동통신 등의 VCO를 대체하여 사용할 수는 없다.
이러한 문제로 전 세계적으로 앞서가는 그룹들은 출력 레벨을 개선하거나, 위성 잡음 특성을 개선하려는 노력을 계속하고 있다. 대부분의 연구는 스핀 발진기의 발진기능에 초점이 맞춰져 있고, 스핀 발진기를 어떻게 하면 반송파의 발진기로 활용할 것인가에 연구가 집중되어 있다.
스핀발진기의 출력을 증폭하는 종래기술은 특허문헌 1에서 보여주는 바와 같이 하이브리드 형태로 증폭기를 연결하여 증폭하기 때문에 정합이 필요하여 정합 네트워크에 의한 잡음이 증가하고, 사이즈의 증가로 나노소자로서의 장점이 없어져 소형화에 한계가 있으며, 증폭 효율의 한계로 전력 소비가 증가하는 문제점이 있다.
1. 한국 공개특허 제10-2012-0015943호 (2012. 2. 22. 공개)
1. Alina Deac, et al., "Bias-driven large power microwave emission from MgO-based tunnel magnetoresistance devices" Nature physics 4, 803-809, 2008. 8. 10.
상기와 같은 문제점을 해결하고자 트랜지스터와 스핀발진기를 결합하여 일체로 직접화한 고출력 스핀발진기를 제공하고자 한다.
또한, 발진과 증폭을 겸한 고출력 스핀발진기를 CMOS 호환 공정을 적용하여 모놀리식(monolithic) 집적회로로 구현할 수 있는 방법을 제공하고자 한다.
상기의 해결하고자 하는 과제를 위한 본 발명에 따른 고출력 스핀발진기는 스핀발진기와 트랜지스터를 결합하여 하나의 기판에 일체로 직접화하여, 스핀발진기는 발진 기능을 하고, 트랜지스터는 스핀발진기의 발진 신호를 입력받아 증폭하는 기능을 하는 것을 특징으로 한다.
본 발명의 바람직한 실시예로서, 상기 스핀발진기는 자유자성층(free layer)/비자성층(spacer)/고정자성층(pinned layer)의 적층구조로 형성된 TMR(tunneling magnetoresistance) 구조 또는 GMR(giant magnetoresistance) 구조이고, 자유자성층은 자구벽(magnetic domain wall) 또는 자기소용돌이(magnetic vortex)를 포함할 수 있으며, 기둥(pillar) 또는 점접촉(point contact) 구조로 제작되는 것을 특징으로 한다.
본 발명의 바람직한 실시예로서, 상기 트랜지스터는 FET 또는 BJT인 것을 특징으로 한다.
본 발명의 바람직한 실시예로서, 스핀발진기에는 전압원 또는 전류원을 인가하는 것을 특징으로 한다.
본 발명의 바람직한 실시예로서, 상기 트랜지스터가 MOSFET이고 전압원을 인가하는 경우, 바이패스 저항을 사용하여 스핀전류를 바이패스시켜 게이트 전압을 생성하는 것을 특징으로 한다.
본 발명의 다른 실시예로서, 고출력 스핀발진기 제조방법은, 실리콘 기판상에 소스, 드레인 및 게이트를 형성하여 MOSFET 구조를 형성하는 단계 및 상기 게이트 절연막상에 게이트 전극으로 자유자성층/비자성층/고정자성층 순으로 또는 그 역순으로 적층하여 스핀발진기를 형성하는 단계를 포함하여, 발진 기능의 스핀발진기와 증폭 기능의 트랜지스터를 일체로 형성하는 것을 특징으로 한다.
본 발명의 바람직한 실시예로서, 상기 스핀발진기에 전압원을 인가하는 경우에, 상기 게이트 절연막상의 자유자성층 또는 고정자성층과 접지 사이에 바이패스 저항을 형성하여 스핀 전류를 바이패스하여 게이트 전압이 생성되도록 하는 것을 특징으로 한다.
본 발명의 바람직한 실시예로서, 상기 스핀발진기에 전류원을 인가하는 경우에, 상기 게이트 절연막상의 자유자성층 또는 고정자성층에 인가할 수 있도록 전극패드를 형성하고, 스핀발진기의 타단은 접지와 연결하여 스핀발진기 자체저항에 의하여 게이트 전압이 생성되도록 하는 것을 특징으로 한다.
본 발명의 또 다른 실시예로서, 상기 스핀 발진기는 상기 게이트의 절연막의 두께를 조절하여 터널 전류가 흐르게 하고, 상기 게이트 절연막상의 자유자성층 또는 고정자성층에 인가할 수 있도록 전극패드를 형성하고, 바이패스 저항이나 공통 게이트를 사용하지 않고 스핀전류가 채널 전류에 합류하는 것을 특징으로 한다.
본 발명의 또 다른 실시예로서, 실리콘 기판상에 에미터, 베이스 및 콜렉터를 형성하여 BJT 구조를 형성하는 단계 및 상기 베이스상에 베이스 전극으로 자유자성층/비자성층/고정자성층 순으로 또는 그 역순으로 적층하여 스핀발진기를 형성하는 단계를 포함하여, 발진 기능의 스핀발진기와 증폭 기능의 트랜지스터를 일체로 형성하는 것을 특징으로 한다.
본 발명의 또 다른 실시예로서, 실리콘 기판상에 자성반도체를 증착하여 에미터, 베이스 및 콜렉터를 형성하여 BJT 구조를 형성하는 단계 및 상기 베이스상에 베이스 전극으로 비자성층/고정자성층 순으로 또는 그 역순으로 적층하여 스핀발진기를 형성하는 단계를 포함하여, 발진 기능의 스핀발진기와 증폭 기능의 트랜지스터를 일체로 형성하는 것을 특징으로 한다.
본 발명은 발진과 증폭기능을 일체로 집적화된 하나의 소자로 구현할 수 있어, 종래의 스핀발진기의 문제점인 저출력과 고잡음 특성을 개선할 수 있다.
또한, 스핀발진소자의 나노사이즈 장점을 그대로 살릴 수 있고 나노 스케일로 하나의 기판에 집적화할 수 있어 초소형화에 유리하다.
또한, 어레이화에 유리하여 출력범위를 조절할 수 있어 진폭 변조 등에 적용할 수 있고, 주파수 변조 또는 위상 변조 통신 모뎀 등에도 활용할 수 있다.
도 1은 본 발명에 따른 전압원을 사용한 MOSFET과 결합한 스핀발진기의 단면도.
도 2는 본 발명에 따른 전류원을 사용한 MOSFET과 결합한 스핀발진기의 단면도.
도 3은 본 발명에 따른 터널 절연막(tunneling oxide)을 이용한 스핀발진기의 단면도.
도 4는 본 발명에 따른 BJT와 결합한 스핀발진기의 단면도.
도 5는 본 발명에 따른 BJT와 결합한 다른 스핀발진기의 단면도.
도 6은 본 발명에 따른 전압원을 사용한 MOSFET과 결합한 스핀발진기의 게이트 전압 계산 흐름도.
도 7은 본 발명에 따른 자화도 및 스핀전류 결과.
도 8은 본 발명에 따른 스핀발진기 저항 및 게이트 전압.
도 9는 본 발명에 따른 스핀발진기의 출력 전압 이득.
도 10은 본 발명에 따른 전류원을 사용한 MOSFET과 결합한 스핀발진기의 출력 전압 이득.
이하 본 발명의 실시를 위한 구체적인 실시예를 도면을 참고하여 설명한다. 예시된 도면은 발명의 명확성을 위하여 핵심적인 내용만 확대 도시하고 부수적인 것은 생략하였으므로 도면에 한정하여 해석하여서는 아니 된다.
본 발명은 스핀발진기와 트랜지스터를 결합하여 일체로 직접화한 고출력 스핀발진기로서, 발진과 증폭을 겸한 고출력 스핀발진기를 CMOS 호환 공정을 적용하여 모놀리식(monolithic) 집적회로로 구현할 수 있다.
스핀발진기는 일반적으로 자유자성층(free layer)/비자성층(spacer)/고정자성층(pinned layer)의 구조로 형성되어, 전류 또는 자계를 인가하여 스핀 전달 토크(spin transfer torque)를 이용하여 자유자성층의 자화방향을 세차운동시킴으로서 발진 신호를 출력할 수 있다.
스핀발진기의 비자성층이 절연층으로 구현되는 경우 터널링 현상을 이용한 TMR(tunneling magnetoresistance) 구조가 되고, 비자성층이 도전층일 경우 거대자기저항 현상을 GMR(giant magnetoresistance) 구조가 된다. 자유자성층은 자구벽(magnetic domain wall) 또는 자기소용돌이(magnetic vortex)를 포함하여 구성될 수 있다. 스핀발진기는 제조방법에 따라 기둥(pillar) 또는 점접촉(point contact) 구조로 형성될 수 있다.
트랜지스터는 증폭작용을 하는 MOSFET, BJT, JFET 또는 MESFET 등 스핀발진기와 집적화할 수 있는 증폭기이면 한정되지 않는다.
도 1은 본 발명의 일 실시예로서, 스핀발진기와 MOSFET을 결합한 고출력 스핀발진기의 단면도로서, MOSFET의 게이트 전극을 스핀발진기를 이용하여 집적화함으로써 발진과 증폭기능을 일체로 동시에 구현한다. 스핀발진기의 발진 신호를 MOSFET의 게이트로 입력받아 증폭을 하게 된다.
구현방법으로는 기판상에 소스, 드레인 및 게이트를 포함하는 MOSFET 구조가 먼저 형성되고, 게이트 전극이 형성되는 자리에 스핀발진기가 형성된다. 스핀발진기는 게이트 절연막(insulator)상에 자유자성층(free layer)/비자성층(spacer)/고정자성층(pinned layer) 순으로 또는 그 역순으로 적층될 수 있다.
MOSFET 구동을 위한 게이트 전압은 스핀전류에 의한 전압 강하를 이용한다. 즉, 스핀발진기에 전류원 또는 전압원을 인가하면 스핀전류가 발생하고 발생된 스핀전류에 의한 전압 강하를 이용하여 동작 게이트 전압으로 사용한다.
도 1에서는 스핀발진기에 전압원을 인가하는 경우에 스핀전류를 위해 바이패스 저항(R)을 사용한다. 바이패스 저항은 게이트 절연막상의 고정자성층 또는 자유자성층과 접지 사이에 위치하여 연결된다. 문턱전압이 0.4V인 MOSFET을 사용하고, 스핀발진기의 사이즈가 70 x 160 nm2 일 때, 스핀발진기는 수 mA에서 발진을 하므로 스핀발진기의 평균 저항(RSTO)은 75Ω 정도가 되어, 50Ω 정도의 바이패스 저항(R)을 접지와 연결할 경우 게이트에 0.8 ~ 0.85V가 걸리게 되므로 증폭이 가능하다.
도 2는 MOSFET과 결합한 스핀발진기의 다른 실시예로서, 스핀발진기에 전류원을 인가하는 경우이다. 이때 스핀발진기의 일단은 접지와 연결되고 게이트 절연막상의 고정자성층 또는 자유자성층에 전류원이 인가되어 스핀발진기 저항(RSTO)의 전압 강하가 게이트 전압으로 걸리게 된다.
도 3은 MOSFET 결합 스핀발진기에서 바이패스 저항이나 공통 게이트를 사용하지 않고 게이트 절연막을 얇게 하여 스핀전류가 채널전류에 합류할 수 있는 구조도 가능하다.
도 4는 증폭기로 BJT를 사용하는 실시예로서, 스핀발진기를 BJT의 베이스 전극으로 형성하여 집적화함으로써 발진과 증폭기능을 일체로 동시에 구현한다. 즉, 스핀발진기의 발진 신호를 BJT의 베이스로 입력받아 증폭을 하게 된다.
구현방법으로는 기판상에 에미터, 베이스 및 콜렉터를 먼저 형성하고, 베이스 전극이 형성되는 자리에 스핀발진기가 형성된다. 스핀발진기는 베이스상에 자유자성층(free layer)/비자성층(spacer)/고정자성층(pinned layer) 순으로 또는 역순으로 적층될 수 있다.
도 5는 BJT를 사용하는 다른 실시예로서, 자성반도체를 이용하여 베이스층을 형성하는 방법이다. 자성반도체는 반도체이면서 자성체 특성을 나타내어 전하와 스핀을 제어할 수 있다. 자성반도체는 ZnMnO, GaMnAs, EuX(X: O, S), CaCr2X4(X: S, Se), Li(Zn,Mn)As, MnGeP₂또는 MnGeAs₂등이 될 수 있다.
구현방법으로는 실리콘 기판상에 자성반도체를 증착하여 에미터, 베이스 및 콜렉터를 포함하는 BJT를 형성한다. 이때 베이스는 고정자성층 또는 자유자성층이 되고, 이 베이스상에 비자성층과 자유자성층 또는 고정자성층을 형성하여 스핀발진기를 형성한다. 즉, 자성층으로 된 베이스는 발진기의 출력이 되면서 동시에 증폭기의 입력이 되어 발진신호를 증폭하게 된다.
이와 같은 자성반도체를 이용하여 BJT 뿐만 아니라 MOSFET, MESFET, BJT 등 다양한 증폭기 트랜지스터를 구현할 수 있다.
도 6은 스핀발진기와 결합한 MOSFET의 증폭 가능성을 시뮬레이션하기 위한 계산 과정으로 스핀발진기에 전압원을 인가하고 바이패스 저항 R을 사용한 계산 예이다. 여기서 스핀발진기에 걸리는 전압(VSTO)과 게이트에 걸리는 전압(Vg)는 수학식 1과 같이 표현된다.
Figure 112014064553259-pat00001
스핀발진기의 자화의 계산은 비특허문헌 1에 사용된 수정된 LLG(Landau-Lifshitz-Gilbert equation)방정식을 이용하여 계산하였고, 수학식 1에서
Figure 112014064553259-pat00002
이 되는 조건과 계산의 용이성을 위해 도 6의 계산 루프를 이용하여
Figure 112014064553259-pat00003
를 구하였다.
도 7은
Figure 112014064553259-pat00004
일 때의 자화도(m)와 스핀전류를 보여준다. 도 7(a)는 스핀에 의한 자화값이 시간에 따라 진동하는 것을 보여주며, 도 7(b)는 스핀전류가 시간에 따라 진동하는 것을 그래프로 나타낸 것이다. 즉, 스핀발진기에 2V의 전압원과 50Ω의 바이패스 저항을 사용하였을 때 스핀발진기가 발진됨을 알 수 있다.
도 8은 도 7의 조건에서 스핀발진기의 자체저항에 의한 전압 강하(VSTO)와 바이패스 저항에 의하여 게이트에 걸리는 전압(Vg)을 계산한 것으로, 0.4V의 문턱전압을 갖는 MOSFET에 0.8 ~ 0.85V의 게이트 전압이 걸리므로 MOSFET의 게이트가 구동이 되어 증폭작용이 가능함을 보여준다.
도 9는 스핀발진기 출력단의 전압이득의 계산결과를 보여주는 것으로서, 스핀발진기의 전압원을 2V(Vdd)로 인가하고 바이패스 저항을 50Ω 사용한 결과이다.
이때 MOSFET 드레인의 출력전압(Vo)은 수학식 2를 사용하여 계산하였다.
Figure 112014064553259-pat00005
여기서 RD는 MOSFET의 출력저항으로 10kΩ을 사용하고, kn은 소자특성값을 사용하고, 문턱전압(Vt)으로 0.4V를 사용하였으며, 바이어스 전압(Vds)은 5V를 인가하였다.
계산된 전압 이득은 kn을 0.0008로 하였을 때 3.5정도이고, kn을 0.0024로 하였을 때 10배 정도 증폭을 하는 것을 보여준다. MOSFET소자의 최적화를 통해 더 큰 전압 이득을 얻을 수 있으며 스핀발진기의 출력을 증폭할 수 있음을 알 수 있다.
도 10은 도 2의 실시예에 따른 전류원을 인가하였을 때 스핀발진기 출력 이득을 계산한 것으로, 계산조건은 수학식 2와 동일하고 전류원 전류(Idc)는 10mA를 인가하였다. 이때 드레인 바이어스(Vds)는 5V이다.
계산된 전압 이득은 kn을 0.0008로 하였을 때 3.09정도이고, kn을 0.0024로 하였을 때 9.09정도로 전압원과 비슷한 정도로 증폭을 하는 것을 보여준다. MOSFET소자의 최적화를 통해 더 큰 전압 이득을 얻을 수 있으며 스핀발진기의 출력을 증폭할 수 있음을 알 수 있다.
MOSFET과 스핀발진기는 CMOS 호환공정(compatible process)에 의하여 제조될 수 있어 하나의 기판에 일체형으로 모놀리식(monolithic)하게 제조하여 사이즈를 나노 스케일로 제조할 수 있어 경박 단소화되는 통신기기에 적용할 수 있다.
또한, 고출력 스핀발진기는 대출력을 위하여 하나의 기판상에 어레이화하여 출력을 결합하여 사용 할 수도 있다.
1: 고정자성층 2: 비자성층
3: 자유자성층 4: 절연막
5: 소스 6: 채널
7: 드레인 8: 바이패스 저항
9: 스핀발진기 10, 11: 등가회로도
12: 전류원 15: 에미터
16: 베이스 17:컬렉터
18: 자성반도체

Claims (18)

  1. 실리콘 기판상에 소스, 드레인 및 게이트를 형성하여 MOSFET 구조를 형성하는 단계 및
    상기 게이트의 절연막상에 게이트 전극으로 자유자성층/비자성층/고정자성층 순으로 또는 그 역순으로 적층하여 스핀발진기를 형성하는 단계를 포함하여,
    발진 기능의 스핀발진기와 증폭 기능의 트랜지스터를 일체로 형성하는 것을 특징으로 하는 고출력 스핀발진기 제조방법.
  2. 제1항에 있어서,
    상기 스핀발진기에 전압원을 인가하는 경우에, 상기 게이트 절연막상의 자유자성층 또는 고정자성층과 접지 사이에 바이패스 저항을 형성하여 스핀 전류를 바이패스하여 게이트 전압이 생성되도록 하는 것을 특징으로 하는 고출력 스핀발진기 제조방법.
  3. 제1항에 있어서,
    상기 스핀발진기에 전류원을 인가하는 경우에, 상기 게이트 절연막상의 자유자성층 또는 고정자성층에 인가할 수 있도록 전극패드를 형성하고, 스핀발진기의 타단은 접지와 연결하여 스핀발진기 자체저항에 의하여 게이트 전압이 생성되도록 하는 것을 특징으로 하는 고출력 스핀발진기 제조방법.
  4. 실리콘 기판상에 에미터, 베이스 및 콜렉터를 형성하여 BJT 구조를 형성하는 단계 및
    상기 베이스상에 베이스 전극으로 자유자성층/비자성층/고정자성층 순으로 또는 그 역순으로 적층하여 스핀발진기를 형성하는 단계를 포함하여,
    발진 기능의 스핀발진기와 증폭 기능의 트랜지스터를 일체로 형성하는 것을 특징으로 하는 고출력 스핀발진기 제조방법.
  5. 실리콘 기판상에 자성반도체를 증착하여 에미터, 베이스 및 콜렉터를 형성하여 BJT 구조를 형성하는 단계 및
    상기 베이스상에 베이스 전극으로 비자성층/고정자성층 순으로 또는 그 역순으로 적층하여 스핀발진기를 형성하는 단계를 포함하여,
    발진 기능의 스핀발진기와 증폭 기능의 트랜지스터를 일체로 형성하는 것을 특징으로 하는 고출력 스핀발진기 제조방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 스핀발진기는 기둥(pillar) 또는 점접촉(point contact) 구조로 형성하는 것을 특징으로 하는 고출력 스핀발진기 제조방법.
  7. 스핀발진기와 트랜지스터를 결합하여 일체로 직접화한 것으로서,
    상기 트랜지스터의 게이트 또는 베이스의 전극과 스핀발진기의 출력 전극을 하나의 전극으로 일체화하여 집적되는 것을 특징으로 하는 고출력 스핀발진기.
  8. 제7항에 있어서,
    상기 스핀발진기는 발진 기능을 하고,
    상기 트랜지스터는 상기 스핀발진기의 발진 신호를 증폭하는 기능을 하는 것을 특징으로 하는 고출력 스핀발진기.
  9. 제7항에 있어서,
    상기 스핀발진기는 자유자성층(free layer)/비자성층(spacer)/고정자성층(pinned layer)의 순서 또는 그 역순으로 적층되어 형성된 것을 특징으로 하는 고출력 스핀발진기.
  10. 제7항에 있어서,
    상기 스핀발진기는 TMR(tunneling magnetoresistance)구조인 것을 특징으로 하는 고출력 스핀발진기.
  11. 제7항에 있어서,
    상기 스핀발진기는 GMR(giant magnetoresistance)구조인 것을 특징으로 하는 고출력 스핀발진기.
  12. 제7항에 있어서,
    상기 스핀발진기는 자구벽(magnetic domain wall)형인 것을 특징으로 하는 고출력 스핀발진기.
  13. 제7항에 있어서,
    상기 스핀발진기는 자기소용돌이(magnetic vortex)형인 것을 특징으로 하는 고출력 스핀발진기.
  14. 청구항 14은(는) 설정등록료 납부시 포기되었습니다.
    제7항에 있어서,
    상기 트랜지스터는 FET인 것을 특징으로 하는 고출력 스핀발진기.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제7항에 있어서,
    상기 트랜지스터는 BJT인 것을 특징으로 하는 고출력 스핀발진기.
  16. 제7항에 있어서,
    상기 스핀발진기에 전압원을 인가하는 것을 특징으로 하는 고출력 스핀발진기.
  17. 제16항에 있어서,
    상기 트랜지스터가 MOSFET일 경우 바이패스 저항을 사용하여 스핀전류를 바이패스시켜 게이트 전압을 생성하는 것을 특징으로 하는 고출력 스핀발진기.
  18. 제7항에 있어서,
    상기 스핀발진기에 전류원을 인가하는 것을 특징으로 하는 고출력 스핀발진기.
KR1020140086057A 2014-07-09 2014-07-09 트랜지스터와 결합하여 직접화한 고출력 스핀발진기 KR101695468B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140086057A KR101695468B1 (ko) 2014-07-09 2014-07-09 트랜지스터와 결합하여 직접화한 고출력 스핀발진기
US14/554,656 US9369086B2 (en) 2014-07-09 2014-11-26 High power spin torque oscillator integrated on a transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140086057A KR101695468B1 (ko) 2014-07-09 2014-07-09 트랜지스터와 결합하여 직접화한 고출력 스핀발진기

Publications (2)

Publication Number Publication Date
KR20160006846A KR20160006846A (ko) 2016-01-20
KR101695468B1 true KR101695468B1 (ko) 2017-01-13

Family

ID=55068345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140086057A KR101695468B1 (ko) 2014-07-09 2014-07-09 트랜지스터와 결합하여 직접화한 고출력 스핀발진기

Country Status (2)

Country Link
US (1) US9369086B2 (ko)
KR (1) KR101695468B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10601371B2 (en) 2016-05-05 2020-03-24 Arizona Board Of Regents On Behalf Of Arizona State University Phase-locked spin torque oscillator array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050219771A1 (en) * 2004-03-30 2005-10-06 Rie Sato Magnetic sensor, magnetic field sensing method, semagnetic recording head, and magnetic memory device
US20070109147A1 (en) * 2005-10-28 2007-05-17 Hideaki Fukuzawa High-frequency oscillator
JP2012212478A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 磁気ヘッド
KR101284687B1 (ko) 2012-04-18 2013-07-16 한국과학기술원 스핀전달토크 나노 발진기에 적합한 피엘엘

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4584551B2 (ja) * 2003-06-20 2010-11-24 株式会社日立製作所 電界効果型磁気抵抗効果素子およびこれを利用した電子素子
JP4568152B2 (ja) * 2004-09-17 2010-10-27 株式会社東芝 磁気記録素子及びそれを用いた磁気記録装置
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US20100308923A1 (en) * 2009-06-04 2010-12-09 Seagate Technology Llc Magnetic voltage controlled oscillator
KR20120015943A (ko) 2010-08-13 2012-02-22 삼성전자주식회사 발진기 및 상기 발진기의 동작 방법
US20120104522A1 (en) * 2010-11-01 2012-05-03 Seagate Technology Llc Magnetic tunnel junction cells having perpendicular anisotropy and enhancement layer
KR101777264B1 (ko) * 2010-11-09 2017-09-12 삼성전자 주식회사 발진기 및 상기 발진기의 동작 방법
US9275713B2 (en) * 2013-01-17 2016-03-01 Yimin Guo Magnetoresistive element and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050219771A1 (en) * 2004-03-30 2005-10-06 Rie Sato Magnetic sensor, magnetic field sensing method, semagnetic recording head, and magnetic memory device
US20070109147A1 (en) * 2005-10-28 2007-05-17 Hideaki Fukuzawa High-frequency oscillator
JP2012212478A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 磁気ヘッド
KR101284687B1 (ko) 2012-04-18 2013-07-16 한국과학기술원 스핀전달토크 나노 발진기에 적합한 피엘엘

Also Published As

Publication number Publication date
US20160013754A1 (en) 2016-01-14
US9369086B2 (en) 2016-06-14
KR20160006846A (ko) 2016-01-20

Similar Documents

Publication Publication Date Title
Radisic et al. A 10-mW submillimeter-wave solid-state power-amplifier module
US7678475B2 (en) Spin-torque devices
Green et al. High-power broad-band AlGaN/GaN HEMT MMICs on SiC substrates
US9503097B2 (en) Analog circuits incorporating magnetic logic units
Gallagher et al. A metal-oxide-semiconductor (MOS) Hall element
JP5856291B2 (ja) トランシーバモジュール
KR101084019B1 (ko) 상보성 스핀 트랜지스터 논리회로
US7991377B2 (en) Mixer and frequency converting apparatus
CN104950172A (zh) 双固支梁开关砷化镓基低漏电流微波相位检测器
US8502478B2 (en) Variable gate field-effect transistor and electrical and electronic apparatus including the same
Pettersson et al. Extending the high-frequency limit of a single-electron transistor by on-chip impedance transformation
CN103765565B (zh) 半导体装置
US10250196B2 (en) Amplifier devices with back-off power optimization
KR101695468B1 (ko) 트랜지스터와 결합하여 직접화한 고출력 스핀발진기
TW201234575A (en) Magnetic phase change logic
KR101632279B1 (ko) Btts 트랜지스터를 활용한 적층-트랜지스터 전력증폭기
US9350359B2 (en) Magnetic logic units configured as analog circuit building blocks
Schaal et al. Conditional dispersive readout of a CMOS quantum dot via an integrated transistor circuit
TW202201898A (zh) 用以改善低雜訊放大器之線性度的可調電容器
Amado-Rey et al. A 280 GHz stacked-FET power amplifier cell using 50 nm metamorphic HEMT technology
JP5283119B2 (ja) 電流増幅素子および電流増幅方法
Kang et al. Spin torque nano-oscillators directly integrated on a MOSFET
CN109818580A (zh) 功率放大器以及化合物半导体装置
CN106033956A (zh) 具有毫瓦级输出的自旋微波振荡器
US11824505B2 (en) Parametric amplifier having a quantum capacitance device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 4