CN103765565B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103765565B
CN103765565B CN201280041237.3A CN201280041237A CN103765565B CN 103765565 B CN103765565 B CN 103765565B CN 201280041237 A CN201280041237 A CN 201280041237A CN 103765565 B CN103765565 B CN 103765565B
Authority
CN
China
Prior art keywords
electrode
field plate
semiconductor device
drain
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280041237.3A
Other languages
English (en)
Other versions
CN103765565A (zh
Inventor
大田树
大田一树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103765565A publication Critical patent/CN103765565A/zh
Application granted granted Critical
Publication of CN103765565B publication Critical patent/CN103765565B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置，能够抑制通过向栅极电极附近的半导体层表面注入载流子而产生的场效应晶体管的沟道狭窄。半导体装置具有：场效应晶体管，具有与半导体层连接的源极电极及漏极电极、栅极电极和场板电极，该栅极电极设置于源极电极和漏极电极之间的半导体层的表面上，该场板电极通过绝缘层设置于栅极电极附近的半导体层的表面上，该场效应晶体管将输入到栅极电极的高频信号放大，并从漏极电极进行输出；以及分压电路，对漏极电极与基准电位GND的电位差进行分压，以使场板电极的各部位达到彼此相等的电位的方式施加偏置电压，根据施加给场板电极的偏置电压抑制沟道狭窄。

Description

半导体装置
技术领域
[关于关联技术的记载]
本发明要求日本专利申请：日本特愿2011－180163号（2011年8月22日申请）的优先权，该申请的全部记载内容以引用的方式引入到本说明书中。
本发明涉及具有场效应晶体管的半导体装置。尤其涉及具有将使用了III族氮化物半导体的微波等高频功率放大的场效应晶体管的半导体装置。
背景技术
关于将微波等高频功率放大的半导体装置，正在广泛进行使用了GaN等III族氮化物半导体的场效应晶体管（FET）的研究开发。在使用了III族氮化物半导体的场效应晶体管中公知有如下现象：在进行大信号动作时，处于根据表面陷阱的响应而在表面蓄积了负电荷的状态，使得最大漏极电流下降的被称为“电流崩塌”的现象；在刚刚使RF功率动作停止后偏置点的漏极电流减少为功率动作前的约1/10，使得恢复需要1分钟以上的较长时间的现象（下面，称为“RF停止后漏极电流变动”），这种过渡响应现象的抑制成为在将使用了III族氮化物半导体的场效应晶体管进行实际应用时的问题。另外，关于“电流崩塌”记载在专利文献1中，关于“RF停止后漏极电流变动”记载在专利文献2中。
关于抑制这种过渡响应现象的方法，在专利文献3中公开了具备在栅极-漏极间区域中具有场板（FP）电极的GaN场效应晶体管的半导体装置。图10是示意地表示专利文献3记载的具有场板电极的现有的半导体装置的剖视图。在该场效应晶体管中，在栅极电极13、漏极电极15之间，半导体层2被绝缘膜16覆盖，在绝缘膜16上设有第1场板电极17和第2场板电极18。第1场板电极17通过外部配线L1与栅极电极13被电气短路，第2场板电极18通过外部配线L2与源极电极14被电气短路。
另外，场板电极在MOSFET等中有时被用来缓解栅极附近、漏极源极间的电场集中，提高晶体管的耐压。具备具有这种场板电极的场效应晶体管的半导体装置被记载于专利文献4和/或专利文献5中，该场板电极是为了缓解电场集中、提高耐压而设置的。
在专利文献4中公开了这样的构造：不将场板电极与栅极电极或者漏极电极电气短路，通过赋予与它们不同的电位，能够增大施加给场板电极的电压。使用图11～图13说明专利文献4公开的半导体装置的结构。图11是将该半导体装置模型化进行表示的俯视图，图12（a）是图11中的一侧的场效应晶体管部分即沿着A-A面的剖视图，图12（b）是图11中的MIM电容器部分即沿着B-B面的剖视图，图13是发明者为了说明在专利文献4中记载的电路而记述的电路图。
在该场效应晶体管中，MIM电容器18a和18b分别通过引出线171a和171b与场板电极17a或者17b连接，中间层的电极183a和183b分别隔着电阻体21a或者21b通过引出线191a和191b与接地用电极19连接。最上层的电极185a和185b分别经由电感器20与漏极电极13连接。该电感器20具有这样的电感，即在漏极电极13的电压波形经由被层压为两层的MIM电容器18被施加给场板电极17时，对通过该MIM电容器18而产生的延迟时间进行补偿。并且，在栅极电极15a及15b与漏极电极13之间形成有距这些栅极电极隔开预定的距离的场板电极17a和17b。
根据专利文献4，通过形成这种结构，在进行RF功率动作时，从栅极电极15输入的电压经由场效应晶体管被放大、且相位被反转后出现于漏极电极13。另外，出现于漏极电极13的电压波形经由这些MIM电容器18a和18b再次被反转后施加给场板电极17a和17b。即，在进行RF功率动作时施加给场板电极17a和17b的电压与漏极电极13的电压是相同相位、相同振幅，并且在负载线上的信号振幅为电流最小且电压最大的点达到最大，在电流最大且电压最小的点达到最小。例如，记载了在以Vdsb（偏置点的漏极-源极间电压）=10V进行动作的情况下，施加给场板电极17的电压在电流最小且电压最大的截止状态下达到最大的20V，在电流最大且电压最小的导通状态下达到最小的0V。
图14是在专利文献5中记载的半导体装置的（a）俯视图、（b）F-F剖视图。图14所示的现有的半导体装置在半导体基板11上通过作为SOI层的第1绝缘层12设有由N-型硅构成的半导体层13，在其上设有具有场板部45b的MOSFET。如图14（a）所示，在MOSFET的中央设有与漏极电极49连接的漏极区域42，在MOSFET的最外周部设有与源极电极48连接的源极区域41。在源极区域41的紧内侧的表面上通过绝缘膜设有栅极电极45a。场板部45b的一端与漏极电极49连接，场板部45b呈漩涡状地围绕漏极区域42的周围，另一端与栅极电极45a连接。场板部45b由多晶硅、半绝缘性多晶硅等阻值较高的材料构成，根据场板部45b自身的阻值，场板部45b自身成为分压电路，在连接源极区域41和漏极区域42的方向观察，场板部45b的电位呈平缓分布。在专利文献5中记载了：根据来自场板部45b的电场，在半导体层13中平缓地形成高电位侧（漏极电极49侧）和低电位侧（源极电极48侧）的电位分布，能够抑制半导体层13的电场集中并提高耐压。并且，在专利文献5中记载了也可以将场板部45b的另一端与源极电极48连接而非栅极电极45a。
【现有技术文献】
【专利文献】
【专利文献1】日本国际公开第2006/132418号小册子
【专利文献2】日本特开2006－147663号公报
【专利文献3】日本特开2005－93864号公报
【专利文献4】日本特开2007－042813号公报
【专利文献5】日本特开2008－227474号公报
发明内容
发明要解决的课题
以下的分析是通过本发明而完成的。在开头部分中说明的“电流崩塌”、“RF停止后漏极电流变动”等过渡响应现象是在栅极电极和漏极电极之间的区域中，由于在位于半导体层与绝缘膜的界面的陷阱（表面陷阱）中对载流子的捕获/释放而产生的。
关于电流崩塌可以理解为这种现象，由于场效应晶体管的导通/截止的反复是在微波区域的高频时进行，来自表面陷阱的电子的释放不能追随动作频率，导致处于电子被表面陷阱捕获的状态，因而漏极电流下降。
另外，关于RF停止后漏极电流变动可以理解为这种现象，根据RF功率动作中的栅极漏极间的反偏置电压，电子被表面陷阱捕获，在刚刚使RF功率动作停止后漏极电流非常小，然而在以后RF停止、而且仅被施加DC偏置电压、晶体管被维持为导通状态时，漏极电流随着来自表面陷阱的电子释放而逐渐恢复。
通过使用场板电极，根据其偏置电压使表面耗尽层缩小，能够发挥抑制漏极电流下降的作用。尤其是在将场板电极尽可能配置在栅极电极的附近而能够得到足够的耐压的范围内，在导通状态下对场板电极施加尽可能大的正电压（载流子为电子的情况）比较有效。
但是，在如专利文献3记载的将场板电极与源极电极或栅极电极连接的结构中，不能完全解决基于电流崩塌的漏极电流下降。并且，RF停止后漏极电流变动的抑制效果是有限的。另外，在如专利文献4或专利文献5记载的为了提高耐压而设置的场板电极的结构中，不能抑制上述过渡响应现象。关于其原因将在实施方式的说明中进一步详细说明。
用于解决课题的技术方案
根据本发明的第一方面提供一种半导体装置，具有：场效应晶体管，具有与半导体层连接的源极电极及漏极电极、栅极电极和场板电极，该栅极电极设置于所述源极电极和漏极电极之间的所述半导体层的表面上，该场板电极在所述栅极电极附近的距所述栅极电极的距离为相等距离的位置，通过绝缘层设置于所述半导体层的表面上，该场效应晶体管将输入所述栅极电极的高频信号放大，并从漏极电极进行输出；以及分压电路，对所述漏极电极与基准电位的电位差进行分压，以使所述场板电极的各部位达到彼此相等的电位的方式施加偏置电压。
发明效果
根据本发明的第一方面，通过分压电路对场板电极施加用于抑制沟道狭窄的偏置电压，能够抑制诸如电流崩塌、RF停止后漏极电流变动那样的过渡响应现象。
附图说明
图1是本发明的第1实施方式的半导体装置的电路框图。
图2是表示图1中的场效应晶体管的构造的剖视图。
图3是第2实施方式的半导体装置的电路框图。
图4是示意地表示在图3中施加给电阻体113和可变电阻体114的两端的电压与电流的关系的说明图。
图5是将在图3中的场效应晶体管50的静特性以及连接预定的负载时的负载线模型化进行表示的说明图。
图6是第3实施方式的半导体装置的电路框图。
图7是示意地表示在图6中施加给电阻体113和二极管115各自的两端的电压与流过的电流的关系的说明图。
图8是第4实施方式的半导体装置的电路框图。
图9是示意地表示图8中的半导体芯片50a的构造的俯视图。
图10是示意地表示在专利文献3记载的具有场板电极的现有的半导体装置的剖视图。
图11是示意地表示在专利文献4记载的现有的半导体装置的俯视图，该半导体装置对场板电极施加具有大于栅极电极的振幅的反转电压波形，并得到电场缓解效果。
图12是图11中的（a）A-A剖视图和（b）B-B剖视图。
图13是发明者分析的图11所示电路的等效电路图。
图14是在专利文献5记载的半导体装置的（a）俯视图和（b）F-F剖视图。
图15是说明RF停止后漏极电流变动的图。
具体实施方式
对本发明的实施方式的概要进行说明。另外，在概要的说明中所引证的附图、附记的附图标号是专门用于帮助理解的示例，不能理解为限定于图示的方式。
如图1、图2、图9所示的一例构成为具有：场效应晶体管（50），具有与半导体层（100）连接的源极电极（102）及漏极电极（103）、栅极电极（105）和场板电极（106），该栅极电极设置于源极电极和漏极电极之间的半导体层的表面上，该场板电极通过绝缘层（104）设置于栅极电极附近的半导体层的表面上，该场效应晶体管将输入栅极电极的高频信号（RFin）放大，并从漏极电极进行输出；以及分压电路（110），对漏极电极与基准电位（GND）的电位差进行分压，以使场板电极的各部位达到彼此相等的电位的方式施加偏置电压，根据施加给场板电极的偏置电压，抑制通过向栅极电极附近的半导体层表面注入载流子而产生的沟道狭窄。
在场效应晶体管的载流子是电子时，在图5中，场效应晶体管在进行RF动作时，以偏置点为中心沿着负载线在A点和B点之间进行动作。在B点晶体管截止，此时在栅极漏极之间，由于较大的反偏置电压而向半导体层的表面陷阱中注入电子，并产生沟道狭窄。通过分压电路对场板电极施加正的电压，由此能够抑制沟道狭窄。因此，能够防止诸如电流崩塌、RF停止后漏极电流变动那样的过渡响应现象。
实施方式的概要如上所述。下面，参照附图更详细地说明具体的实施方式。
[第1实施方式]
使用图1的电路框图和图2的表示场效应晶体管的构造的剖视图，说明第1实施方式的半导体装置的结构。根据图1的电路框图，第1实施方式的半导体装置10具备具有场板（FP）电极的场效应晶体管（FET）50。场效应晶体管50具有源极电极102、漏极电极103、栅极电极105、场板电极106。源极电极102与作为基准电位的大地（GND）连接，栅极电极105通过扼流电感器120与栅极偏置电源（Vgg）连接，漏极电极103通过扼流电感器121与漏极偏置电源（Vdd）连接。并且，在漏极偏置电源（Vdd）与大地（GND）之间设有分压电路110。分压电路110具有被串联连接于漏极偏置电源（Vdd）和大地（GND）之间的第1电阻体111和第2电阻体112，第1电阻体111和第2电阻体112的连接点通过扼流电感器122与场板电极106连接。在图1中，输入栅极电极105的高频信号RFin通过场效应晶体管50被放大，并作为高频输出信号RFout从漏极电极103进行输出。
图2是表示图1中的场效应晶体管50的构造的剖视图。图2所示的场效应晶体管50是使用了氮化物半导体的异质结场效应晶体管。场效应晶体管50在外延（epitaxial）基板100的表面形成有源极电极102、漏极电极103、栅极电极105，外延基板100是在基板1001上依次层压缓冲层1002、GaN沟道层1003、AlGaN电子供给层1004而形成的。基板1001的优选材料是SiC、蓝宝石、Si等。并且，基板1001也可以使用GaN、AlGaN等III族氮化物半导体基板等。并且，作为缓冲层1002的优选的一例，能够使用AlN缓冲层。在GaN沟道层1003的与AlGaN电子供给层1004的界面附近形成有二维电子气体沟道101。
在外延基板100的表面分开设有源极电极102和漏极电极103，源极电极102和漏极电极103分别与AlGaN电子供给层1004欧姆连接。并且，在源极电极102和漏极电极103之间的外延基板100的表面设有栅极电极105，栅极电极105与AlGaN电子供给层1004肖特基连接。并且，源极电极102、漏极电极103、栅极电极105的表面、和外延基板100的形成有各电极的区域以外的表面，被保护膜（绝缘膜）104覆盖，在保护膜104的表面上，以一部分覆盖在栅极电极105上的方式、相比栅极电极105靠近漏极电极103形成有场板电极106。
（第1实施方式的动作）
下面，说明第1实施方式的半导体装置10的动作。第1实施方式的半导体装置10作为所谓RF功率放大器发挥作用，当在对栅极偏置电源（Vgg）和漏极偏置电源（Vdd）分别施加了DC偏置电压的状态下从栅极端子输入RF功率后，能够从漏极端子取出被放大后的RF功率。如果从漏极偏置电源（Vdd）施加DC偏置，在漏极电极103被施加偏置电压的同时，直流电流流过被串联连接的电阻体111和112。由于电阻体111和112被串联连接，因而在设电阻体111的阻值为R1、电阻体112的阻值为R2时，施加给电阻体111的两端的分压V1和施加给电阻体112的两端的分压V2分别用[数学式1]、[数学式2]赋值。
[数学式1]
[数学式2]
其中，电阻体111和电阻体112的连接部分与场板电极106连接，因而在被施加了DC偏置电压Vdd时施加给场板电极106的电压VFP，与用[数学式2]赋值的Vdd的分压V2相等，所以[数学式3]成立。
[数学式3]
即，通过适当选择电阻体111的阻值R1与电阻体112的阻值R2之比，能够在0≤VFP≤Vdd的范围内任意控制施加给场板电极106的电压VFP。
另外，通过从漏极偏置电源（Vdd）向电阻体111及112流过直流电流而形成的功耗，成为无助于RF功率的放大的损失功率，因而期望尽可能小。由于在电阻体111及112流过的直流电流而形成的功耗的大小是Vdd 2/（R1+R2），因而如果增大电阻体111的阻值R1与电阻体112的阻值R2之和，能够减小损失功率。在使用本实施方式的半导体装置1构成RF功率放大器时，优选阻值R1与阻值R2之和为1kΩ以上。
（第1实施方式与现有技术的比较）
在此，为了更详细地说明第1实施方式的工作原理及效果，使用附图对作为发明的课题而说明的过渡现象进行详细说明。在作为现有技术而说明的图10所示的半导体装置中，可以将过渡响应现象解释为是在栅极电极13与漏极电极15之间的区域中，通过在位于半导体层2与绝缘膜16的界面的陷阱（表面陷阱）中对电子的捕获/释放而产生的。即，在晶体管为截止状态时，由于被施加给栅极电极13与漏极电极15之间的较大的反偏置电压，从栅极电极13向表面陷阱中注入电子，表面电势被上拉，由此扩大的表面耗尽层使沟道狭窄。然后，在使场效应晶体管变为导通状态时，在刚刚导通后，在栅极电极13与漏极电极15之间形成的表面耗尽层使沟道狭窄，因而产生如下的过渡响应现象：漏极电流非常小，随着从表面陷阱释放出电子，表面耗尽层缩小、漏极电极逐渐增加。
鉴于这种情况，关于电流崩塌能够理解为这种现象：在微波区域的高频时进行场效应晶体管的导通/截止的反复，使得来自表面陷阱的电子的释放不能追随动作频率，因而处于电子被表面陷阱捕获的状态，进而漏极电流下降。
另外，关于RF停止后漏极电流变动能够理解为这种现象：在进行RF功率动作时，电子被表面陷阱捕获，因而在刚刚使RF功率动作停止后漏极电流非常小，然而以后漏极电流随着来自表面陷阱的电子释放而逐渐恢复。
关于上述过渡响应现象，使用将源极接地时的场效应晶体管的静特性和漏极负载的负载线模型化的图15进行说明。在图15中，在RF信号停止的状态下，在栅极被施加偏置电压Vgg、漏极被施加偏置电压Vdd的情况下，预定的漏极电流Idd1流过。在向栅极输入RF信号时，认为漏极电压Vd和漏极电流Id在A点和B点之间沿着负载线而振动（实际上电流由于沟道狭窄而减小）。在A点，流过场效应晶体管的电流达到最大。另一方面，在B点，漏极电流Id成为零，晶体管截止。此时，栅极漏极之间被施加较大的反偏置电压，电子被栅极附近的表面陷阱捕获。在不久使进行RF动作后，在使从栅极输入的RF信号停止、使RF功率动作停止时，在刚刚停止后，即使是漏极被施加偏置电压Vdd、栅极被施加偏置电压Vgg，此时的漏极电流也达到Idd2，成为与RF功率开始前的Idd1相比非常小的值。然后，如果继续RF功率停止的状态，则从表面陷阱释放出电子，漏极电流逐渐增加并接近RF功率开始前的Idd1。
对发明者研究得到的用于抑制上述过渡现象的优选的场板电极的配置进行说明。在此，假定将具有场板电极的消耗模式（常开）的GaN场效应晶体管进行源极接地来使用的情况进行说明。场板电极具有根据其偏置电压来缩小表面耗尽层、抑制漏极电流下降的功能。因此，为了有效地得到场板电极的这种功能，在能够得到充足的耐压的范围内，以下措施比较有效：（a）与RF功率的开始/停止无关，在晶体管为导通状态时对场板电极106施加正电压，（b）将场板电极106配置在栅极电极105的附近，（c）使绝缘膜104变薄。关于（a）是因为通过对场板电极施加正电压能够进一步缩小表面耗尽层。关于（b）是因为从栅极电极105向停止状态下的表面陷阱注入电子，基于表面耗尽层的沟道狭窄在栅极电极105附近更强势。关于（c）是因为如果施加给场板电极的正电压相同，在绝缘膜104较薄时能够较大程度地下拉表面电势，并缩小表面耗尽层。其中，如果绝缘膜104过薄，则导致隧道电流流过绝缘膜104，有可能在场板电极106和二维电子气体沟道101之间形成泄露通道。为了抑制该隧道电流，优选绝缘膜104的层厚为5nm以上。并且，能够使场板电极106与栅极电极105之间的绝缘膜104的层厚，比场板电极106与外延基板100之间的绝缘膜104的层厚薄。这样，能够使场板电极106更接近栅极电极105侧，能够进一步抑制在栅极电极附近强势产生的沟道狭窄。沟道狭窄产生于栅极电极105的漏极侧，因而特别优选场板电极106形成于栅极电极105的漏极侧。即，在俯视图中，场板电极至少一部分形成于栅极电极105与漏极电极103之间。
针对上述过渡现象可以理解为，在图10所示的专利文献3记载的半导体装置中，通过将第1场板电极13和第2场板电极14控制为分别与栅极电极13、源极电极14相同的电位，在场效应晶体管从截止状态变化为导通状态时，在第1场板电极17和第2场板电极18的正下方表面耗尽层瞬时缩小，因而能够抑制起源于表面耗尽层的漏极电极下降，其结果是相应地能够抑制过渡响应现象。另外，在专利文献3中记载了设有两个场板电极的示例，但是认为即使是仅设置其中任意一方时，也能够得到相应的效果。
但是，在图10所示的具有专利文献3记载的场板电极的场效应晶体管中，不能对场板电极施加较大的正电压，存在漏极电流下降的抑制效果受限制的问题。在该场效应晶体管中，第1场板电极17与栅极电极13被电气短路，始终处于相同电位。因此，例如在得到用于决定电流崩塌的最大漏极电极的偏置条件下，第1场板电极17的电位较小顶多为+1V左右，不能完全解决基于电流崩塌的漏极电流下降。并且，在决定RF停止后漏极电流变动的偏置条件下，第1场板电极的电位是负电压，几乎没有抑制漏极电流下降的效果。另一方面，第2场板电极18与源极电极14被电气短路，始终处于相同电位。在此，由于是在源极接地状态下使用，因而第2场板电极18的电位始终为0V，即使是导通状态下也不能施加较大的正电压，因而漏极电流下降的抑制效果是有限的。在专利文献3中没有具体记载各电极间的距离、绝缘膜16的厚度等，然而我们利用相同的构造反复认真研究的结果是，基于电流崩塌的漏极电流的下降量约为50%，RF停止后漏极电流变动的漏极电流的下降量约为80%，恢复到RF功率动作前的漏极电流的时间约为120秒。
另外，在专利文献4记载的半导体装置中，不能得到抑制RF停止后漏极电流变动的漏极电流下降的效果。其原因在于，在RF停止、而且仅施加DC偏置电压、晶体管处于导通状态时，不能对场板电极施加正电压。如图13所示，在专利文献4中的结构如下，场板电极17a通过被层压两层形成的MIM电容器181a和184a与漏极电极13连接，并且MIM电容器的中间层183a与接地用电极19连接。因此，当在RF停止状态下仅施加DC偏置电压时，漏极电压施加到MIM电容器184a的两端，中间层183a达到与接地用电极19相同的电位即0V。这意味着即使对漏极电极13施加DC偏置电压，对场板电极17a的电位也起不到任何作用。即，如RF停止后漏极电流变动那样，在RF停止、而且仅施加DC偏置电压、晶体管导通的状态下，即使对场板电极17a施加正电压，也不能缩小表面耗尽层，不能得到抑制漏极电流下降的效果。
第二，在该专利文献4记载的结构中，抑制基于电流崩塌的漏极电流下降的效果是有限的。其原因在于，在场效应晶体管为导通状态时施加给场板电极17的正电压较小，因而表面耗尽层缩小，抑制漏极电流下降的效果比较小。如上所述，在该现有技术的结构中，在RF功率动作时施加给场板电极17a及17b的电压，在负载线上的信号振幅为电流最大且电压最小的点达到最小的0V。即，在该点，达到与在专利文献3公开的将场板电极与源极电极电气短路时相同的电位，表面耗尽层缩小，抑制漏极电流下降的效果是有限的。
第三，在该专利文献4记载的结构中，通过场板电极来缩小栅极附近的表面耗尽层是比较困难的，漏极电流下降的抑制效果是有限的。其原因在于，由于施加给场板电极的最大电压比较大，因而需要与栅极电极隔开足够的距离来配置场板电极。如上所述，在基于该现有技术的结构中，在RF功率动作时施加给场板电极17a及17b的电压，在负载线上的信号振幅为电流最小且电压最大的点达到最大。例如，使施加给场板电极17a及17b的电压的最大值为Vdsb的2倍，以便在Vdsb=10V时达到最大20V。这样，如果对场板电极17a及17b施加较大的电压，则与栅极电极15a及15b之间的电位差增大，而容易损坏，因而需要使场板电极17a及17b与栅极电极15a及15b之间的距离足够大。即，不能在表面耗尽层最宽阔的栅极电极15a及15b的边缘附近配置场板电极17a及17b，由于场板电极17a及17b而缩小了表面耗尽层，导致抑制漏极电流下降的效果减小。
在专利文献4中没有具体记载各电极间的距离、绝缘膜14的厚度等，然而我们利用相同的构造反复认真研究的结果是，基于电流崩塌的漏极电流的下降量约为45%，RF停止后漏极电流变动的漏极电流的下降量约为80%，恢复到RF功率动作前的漏极电流的时间约为110秒。
另外，在专利文献5记载的半导体装置中，在实现栅极漏极间的耐压的提高的情况下，将栅极与漏极之间的电压进行分压并施加给场板电极。在这种情况下，在栅极附近配置的场板电极的电位几乎达到与栅极电极相同的电位，对抑制基于过渡响应现象的漏极电流下降没有效果。
针对上述各现有技术，第1实施方式的半导体装置能够得到如下所述的效果。
第一，能够抑制RF停止后漏极电流变动时的漏极电流下降。其理由是，在RF停止、而且仅施加DC偏置电压、晶体管处于导通状态时，能够对场板电极106施加抑制漏极电流下降所需的充分的正电压。如[数学式3]所示，在本实施方式的结构中，即使是没有RF输入而仅施加DC偏置电压Vdd时，也能够对场板电极106施加电压VFP。并且，通过适当选择电阻体111的阻值R1与电阻体112的阻值R2之比，能够在0≤VFP≤Vdd的范围内任意控制施加给场板电极106的电压VFP。由此，即使是在如RF停止后漏极电流变动那样RF停止、而且仅施加DC偏置电压、晶体管导通的状态下，也能够对场板电极106施加必要的足够的正电压，其结果是，即使是在仅施加DC偏置电压的状态下，也能够缩小表面耗尽层，能够得到抑制漏极电流下降的效果。
第二，能够充分提高抑制基于电流崩塌的漏极电流下降的效果。其理由是，能够与RF功率动作时的信号振幅无关地对场板电极106施加比较大的正电压。如图1所示，漏极偏置电源（Vdd）、电阻体111、电阻体112通过扼流电感器121及122与RF信号的路径隔绝，因而能够与RF功率动作时的信号振幅无关地，对场板电极106施加用[数学式3]赋值的电压VFP。因此，通过适当选择电阻体111的阻值R1与电阻体112的阻值R2之比，能够对场板电极106施加期望大小的正电压，其结果是，即使是在RF功率动作时，也能够缩小表面耗尽层，能够得到抑制漏极电流下降的效果。
第三，由于必须增大栅极电极105与场板电极106的距离，因而能够避免抑制漏极电流下降的效果受限制的情况，使基于场板电极106的过渡响应现象的抑制效果最大化。其理由是，能够任意控制施加给场板电极106的电压VFP。如上所述，在本实施方式的结构中，与有无RF输入无关，场板电极106被施加用[数学式3]赋值的电压VFP，因而通过适当选择电阻体111的阻值R1与电阻体112的阻值R2之比，能够在0≤VFP≤Vdd的范围内任意控制施加给场板电极106的电压VFP。即，如图2所示，即使是在场板电极106以一部分覆盖在栅极电极105上的方式相邻配置的情况下，也能够将VFP控制在不会在场板电极106与栅极电极105之间损坏的范围内。这样，能够将场板电极106配置在表面耗尽层最宽阔的栅极电极105的边缘附近，其结果是，通过场板电极106来缩小表面耗尽层，能够使抑制漏极电流下降的效果最大化。
在本实施方式的结构中，我们反复认真研究的结果是，能够将基于电流崩塌的漏极电流的下降量降低到约10%。并且，RF停止后漏极电流变动的漏极电流的下降量也降低到约20%，恢复到RF功率动作前的漏极电流的时间能够缩短为约50秒。
[第2实施方式]
图3是第2实施方式的半导体装置的电路框图。使用图3说明第2实施方式的半导体装置的结构。
第2实施方式的半导体装置10a与第1实施方式相同地具备具有场板电极的场效应晶体管50，源极电极102及栅极电极105与和第1实施方式相同的电路元件连接。漏极电极103通过扼流电感器123与漏极偏置电源（Vdd）连接。并且，分压电路110a连接于漏极电极103和大地（GND）之间。分压电路110a具有被串联连接于漏极电极103和大地（GND）之间的第1电阻体113和第2电阻体114。第2电阻体是可变电阻体114，可变电阻体114使用诸如在施加电压较小时阻值较大、在施加电压增大时阻值减小的非线性元件。即，优选使用具有诸如即使流过电阻的电流值变化时、端子间的电压也达到比较固定的电压的恒压特性的非线性元件。具体地讲，能够举出半导体二极管，更具体地讲，能够举出肖特基屏蔽二极管、pn结二极管、PIN二极管等，通过将阴极电极连接于接地侧、将阳极电极连接于电阻体113侧，即可用作可变电阻体114。并且，能够将稳压二极管的阳极电极连接于接地侧、将阴极电极连接于电阻体113侧进行使用。另外，电阻体113和可变电阻体114的连接部与场板电极106连接。
另外，场效应晶体管50采用与第1实施方式相同地使用了氮化物半导体的异质结场效应晶体管。
（第2实施方式的动作）
第2实施方式的半导体装置10a与第1实施方式的半导体装置10相同地作为RF功率放大器发挥作用。在漏极电极103被施加电压Vd时，电流流过被串联连接的电阻体113和可变电阻体114。在设电阻体113的阻值为R3、电阻体114的阻值为R4时，施加给电阻体113的两端的分压V3和施加给可变电阻体114的两端的分压V4与第1实施方式相同地，分别能够用[数学式4]、[数学式5]表示。
[数学式4]
[数学式5]
并且，施加给场板电极106的电压VFP与第1实施方式相同地，能够用[数学式6]表示。
[数学式6]
在没有RF输入、仅被施加了DC偏置电压的状态下，由于Vd=Vdd，因而根据[数学式6]，施加给场板电极106的电压与[数学式3]完全相同。即，在本实施方式的半导体装置2中，与第1实施方式相同地，通过适当选择电阻体113的阻值R3与可变电阻体114的阻值R4之比，能够在0≤VFP≤Vdd的范围内任意控制施加给场板电极106的电压VFP。另一方面，在本实施方式的半导体装置10a中，在电阻体113和可变电阻体114的连接部与场板电极106之间没有扼流电感器，它们没有与RF信号的路径隔绝，因而输入了RF时的动作与第1实施方式不同。
下面，使用图4、图5说明RF功率动作时的半导体装置10a的动作。图4是示意地表示施加给电阻体113和可变电阻体114各自的两端的电压与流过的电流的关系的说明图。图5是将场效应晶体管50的静特性以及连接预定的负载时的负载线模型化进行表示的说明图。
如图4所示，电阻体113由于其阻值R3是固定的，因而在电压增加的同时，电流也以固定的斜率增加。另一方面，可变电阻体114在施加电压较小时阻值R4比较大，因而流过的电流较小，阻值R4随着施加电压增大而减小，因而流过的电流急剧增加。在本实施方式中，电阻体113和可变电阻体114被串联连接，在两者流过相同的电流，因而在流过的电流为比较小的（IA）时，施加给可变电阻体114的分压V4A大于施加给电阻体113的分压V3A。相反，在流过的电流为比较大的（IB）时，施加给电阻体113的分压V3B大于施加给可变电阻体114的分压V4B。
在进行RF功率动作时，如图5所示，漏极电极103的电压（Vd）根据负载线上的信号振幅而变化，与此相应，在被串联连接的电阻体113和可变电阻体114流过的电流变化。即，在漏极电压（Vd）最小的导通状态下（A点），流过电阻体113和可变电阻体114的电流减小（对应于图4的IA），在漏极电压（Vd）最大的截止状态下（B点），流过电阻体113和可变电阻体114的电流增大（对应于图4的IB）。因此，施加给场板电极106的电压VFP与施加给可变电阻体114的分压V4相等（[数学式6]），因而在进行RF功率动作时，场板电极106在漏极电压（Vd）最小的导通状态下（A点）被施加比较大的分压（VFP=V4A），在漏极电压（Vd）最大的截止状态下（B点）VFP不怎么增大（VFP=V4B）。
另外，在本实施方式的半导体装置10a中，由于电流在被串联连接的电阻体113和可变电阻体114流过，因而产生由此形成的功率的损失。为了减小该损失功率，优选尽可能增大电阻体113的阻值R3和可变电阻体114的阻值R4。可变电阻体114利用了阻值根据偏置条件而减小的特点，因而更优选增大阻值R3，以便降低损失功率。在使用本实施方式的半导体装置10a构成RF功率放大器时，优选阻值R3为1kΩ以上。
（第2实施方式的原理及效果）
在本实施方式中也能够得到与第1实施方式相同的效果。如上所述，在具有RF输入的情况下，动作与第1实施方式不同，施加给场板电极106的电压根据在负载线上的信号振幅而变化，但是在漏极电压（Vd）最小的导通状态下（A点）被施加比较大的分压（VFP=V4A），在漏极电压（Vd）最大的截止状态下（B点）VFP不怎么增大（VFP=V4B）。因此，在具有RF输入的情况下，在导通状态下也能够对场板电极106施加所需要的足够的正电压，因而与第1实施方式相同地能够得到抑制基于电流崩塌的漏极电流下降的效果。并且，由于能够减小在截止状态下施加给场板电极106的电压，因而能够与第1实施方式相同地将场板电极106配置在栅极电极105的边缘附近，使抑制漏极电流下降的效果最大化。
另外，在本实施方式中，相对于第1实施方式减少了扼流电感器，因而能够使半导体装置小型化，降低制造成本。
[第3实施方式]
图6是第3实施方式的半导体装置的电路框图。使用图6说明第3实施方式的半导体装置的结构。
第3实施方式的半导体装置10b是与第2实施方式相同的结构，利用将两个二极管115a和115b串联连接形成的二极管115构成可变电阻体114。两个二极管115a和115b都是阴极电极连接于接地侧、阳极电极连接于电阻体113侧。在图6中示出了利用两个二极管115a和115b构成二极管115的示例，但也可以利用三个以上的二极管构成。并且，在本实施方式中，与第1实施方式相同地，场效应晶体管50采用使用了氮化物半导体的异质结场效应晶体管。
（第3实施方式的动作）
本实施方式的半导体装置10b与第1、第2实施方式的半导体装置10、10a相同地作为RF功率放大器发挥作用。在本实施方式中，二极管115a和二极管115b都是阴极电极连接于接地侧、阳极电极连接于电阻体113侧，因而该二极管115发挥与第2实施方式（图3）的可变电阻体114相同的作用。因此，本实施方式的半导体装置10b动作与第2实施方式的半导体装置10a完全相同，施加给场板电极106的电压VFP与漏极电压Vd中施加给二极管115的两端的分压V5相同。
（第3实施方式的原理及效果）
本实施方式的半导体装置10b的动作与第2实施方式的半导体装置10a完全相同，因而能够得到与第2实施方式相同的效果。与第2实施方式的不同之处在于，通过串联连接多个二极管作为可变电阻体，能够增大施加给场板电极106的电压VFP，进一步提高抑制漏极电流下降的效果。
使用图7说明其理由。图7是示意地表示施加给电阻体113和二极管115各自的两端的电压与流过的电流的关系的说明图。在图7中示出了在二极管115仅使用一个二极管的情况下和采用将两个二极管串联连接的结构的情况下，施加给场板电极106的电压VFP如何变化。根据该图可知，在串联连接两个二极管时，与一个二极管相比，所谓导通电压提高，因而在以相同的电流（IA）进行分析时施加给二极管115的分压V5增大。由于施加给场板电极106的电压VFP与施加给二极管115的分压V5相同，因而分压V5增大意味着施加给场板电极106的电压VFP增大。如果施加给场板电极106的电压VFP增大，则缩小表面耗尽层的效果提高，其结果是，通过将多个二极管串联连接，能够进一步提高抑制漏极电流下降的效果。
[第4实施方式]
第4实施方式是在同一半导体芯片上形成场效应晶体管和分压电路的半导体装置的实施方式。图8是第4实施方式的半导体装置的电路框图，图9是示意地表示图8中的半导体芯片50a的构造的俯视图。另外，图9中的场效应晶体管的a-a截面的构造，与图2所示的第1实施方式的场效应晶体管50的截面构造相同，因而在进行说明时也一并使用图2所示的第1实施方式的剖视图。
第4实施方式的半导体装置10c如图8所示在电路上是与第2实施方式的半导体装置10a基本相同的结构。具体地讲，在第4实施方式中利用二极管117构成第2实施方式（参照图3）的可变电阻体114。
本实施方式的结构的特征在于，用于决定施加给场板电极106的电压VFP的电阻体116和二极管117形成于场效应晶体管芯片50a中。在场效应晶体管芯片50a中，如图9所示，在活性区域中分别呈梳齿状地配置源极电极102、漏极电极103、栅极电极105、场板电极106来构成场效应晶体管。
在图9中的上端设有与栅极电极105连接的栅极焊盘140、和与二极管117的阴极电极1172连接的接地用电极（焊盘）130。并且，在图9中偏离图示区域的附图下侧设有与源极电极102连接的源极焊盘、和与漏极电极103连接的漏极焊盘。
并且，电阻体116和二极管117形成于场效应晶体管芯片50a的非活性区域中。电阻体116包括电阻区域1161、和形成于该电阻区域1161中的两个欧姆电极1162及1163，二极管117包括半导体活性区域1171、和形成于该半导体活性区域1171上的阴极电极1172及阳极电极1173。欧姆电极1162与漏极电极103连接，欧姆电极1163与阳极电极1173及场板电极106连接，阴极电极1172与接地用电极（焊盘）130连接，由此实现图8所示的场效应晶体管芯片50a内的电路结构。
在场效应晶体管芯片50a内构成场效应晶体管的a-a面的截面构造中，形成有与图2所示的第1实施方式的使用了氮化物半导体的异质结场效应晶体管相同构造的场效应晶体管。在此，在构成电阻体116的电阻区域1161中能够广泛采用金属、金属氧化物、金属氮化物、半导体电阻层等在半导体器件中能够大致用作电阻体的材料。另外，在图9的非活性区域和活性区域中，外延基板100（参照图2）的至少一部分的半导体层是共同形成的。
对图9中的场效应晶体管的布局配置进行说明。另外，在该布局配置的说明中，在提及到源极电极102、漏极电极103、栅极电极105时，只要没有特别说明，就是指与半导体层（电子供给层1004）直接接触的部分。
在图9中，以使源极电极102和漏极电极103的距离相等的方式平行地相对配置源极电极102和漏极电极103。并且，以使栅极电极105和源极电极102的距离在各部分相等的方式，在源极电极102和漏极电极103之间与源极电极102及漏极电极103平行地配置栅极电极105。因此，栅极电极105和漏极电极103的距离在各部分都相等。另外，在图9中以使栅极电极105和源极电极102的距离比栅极电极105和漏极电极103的距离短的方式进行配置。
另外，场板电极106以与栅极电极105重叠、而且相比栅极电极105靠近漏极电极103的方式，与栅极电极105平行配置。因此，栅极电极105和场板电极106重叠配置的宽度在各部位都相等。同样，场板电极106相比栅极电极105溢出到漏极电极103侧配置的宽度在各部位都相等。
并且，场板电极106优选利用金属等阻值足够低的材料构成，由于在场板电极106不流过直流电流，因而场板电极106的各部位的电位是相等电位。
第4实施方式的半导体装置10c也与第1～第3实施方式的半导体装置相同地作为RF功率放大器发挥作用。在第4实施方式中，电路上的结构与第2实施方式的半导体装置相同，因而其动作也与第2实施方式完全相同。
第4实施方式的半导体装置10c的动作与第2实施方式的半导体装置基本相同，因而能够得到与第2实施方式的半导体装置相同的效果。此外，在本实施方式中，通过在半导体芯片50a内形成电阻体116和二极管117，能够使半导体装置小型化，降低制造成本。
并且，场板电极106以相比栅极电极105靠近漏极电极103、而且与栅极电极的距离在各部位都相等的方式配置在栅极电极附近。并且，由于在场板电极106不流过直流电流、而且是利用阻值较低的材料形成，因而场板电极106的各部位的电位彼此相等。因此，场板电极106相对于栅极电极和漏极电极的相对配置是相同的，电位也是相等的，因而能够通过场板电极106在所有区域中均等地抑制由于在作为晶体管的沟道的各区域中的过渡响应现象而造成的漏极电流下降。
另外，在上述各实施方式中，对栅极与半导体层肖特基连接的场效应晶体管进行了说明，然而当在将绝缘膜设置于半导体层和栅极电极之间的MIS型场效应晶体管中产生基于过渡响应现象的漏极电流下降的情况下，场效应晶体管也是有效的。
并且，在上述各实施方式中，对场效应晶体管的源极电极直接与基准电位（GND）接地的示例进行了说明，然而也可以是源极电极通过电阻体与基准电位（GND）接地。
另外，通过引用将上述专利文献各自的公开内容引入到本说明书中。在本发明的全部公开（包括权利要求书及附图）的框架范围内，可以根据其基本技术思想进行实施例乃至实施例的变更及调整。并且，可以在本发明的权利要求书的框架范围内实现各种公开要素（包括各项权利要求的各项要素、各实施例的各项要素、各附图的各项要素等）的多种组合及选择。即，本发明当然包括本领域技术人员按照包括权利要求书及附图在内的全部公开及技术思想而能够得到的各种变形及修改。
标号说明
10、10a、10b、10c：半导体装置
50：场效应晶体管
100：外延基板
101：二维电子气体[2DEG(2Dimensional Electron Gas)]沟道
102：源极电极
103：漏极电极
104：保护膜（绝缘膜）
105：栅极电极
106：场板电极（FP电极）
110、110a、110b：分压电路
111、113、116：（第1）电阻体
112：（第2）电阻体（固定电阻体）
114：（第2）电阻体（非线性电阻元件）
115：（第2）电阻体（被串联连接的二极管）
115a、115b：二极管
117：（第2）电阻体（二极管）
120、121、122、123：扼流电感器
130：接地用电极（焊盘）
140：栅极焊盘
1001：基板
1002：缓冲层
1003：（GaN）沟道层
1004：（AlGaN）电子供给层
Vgg：栅极偏置电源
Vdd：漏极偏置电源

Claims (14)

1.一种半导体装置，其特征在于，具有：
场效应晶体管，具有与半导体层连接的源极电极及漏极电极、栅极电极和场板电极，该栅极电极设置于所述源极电极和漏极电极之间的所述半导体层的表面上，该场板电极通过绝缘层设置于所述栅极电极附近的所述半导体层的表面上，其中，该场效应晶体管将在包含所述栅极电极和所述漏极电极的无线电频率(RF)信号路径中发射的无线电频率信号放大，所述无线电频率信号是通过所述栅极电极接收并且从所述漏极电极输出的；以及
分压电路，对所述漏极电极与基准电位的电位差进行分压，以使所述场板电极的各部位达到彼此相等的电位的方式施加偏置电压，
其中，所述漏极电极的偏置电源通过扼流电感器来与所述无线电频率信号路径隔绝。
2.根据权利要求1所述的半导体装置，其特征在于，
所述半导体装置构成为根据施加给所述场板电极的偏置电压，抑制通过在所述栅极电极附近的半导体层表面注入载流子而产生的沟道狭窄。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述源极电极与连接于所述半导体层的表面的所述漏极电极隔开一定的距离，且与所述漏极电极相对地连接于所述半导体层的表面，
所述栅极电极与所述漏极电极及所述源极电极分别隔开一定的距离，配置在所述漏极电极和所述源极电极之间的所述半导体层的表面，
所述场板电极的一部分区域与所述栅极电极重叠，所述场板电极在比所述栅极电极靠近所述漏极电极的位置，通过绝缘膜配置在所述栅极电极及所述半导体层的上层，而且所述场板电极是配置在与所述栅极电极的距离为相等距离的位置。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述场效应晶体管的源极连接于所述基准电位。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述场效应晶体管的源极通过电阻连接于所述基准电位。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述分压电路具有：第1电阻体，连接于所述漏极电极与所述场板电极之间；以及第2电阻体，连接于所述场板电极与所述基准电位之间，
所述第2电阻体包括非线性电阻元件，
所述场板电极通过所述分压电路被施加相对于所述基准电位为正的电压作为DC电压。
7.根据权利要求1或2所述的半导体装置，其特征在于，
所述分压电路具有：第1电阻体，连接于所述漏极电极与所述场板电极之间；以及第2电阻体，连接于所述场板电极与所述基准电位之间，
所述第2电阻体包括具有恒压特性的半导体元件。
8.根据权利要求6所述的半导体装置，其特征在于，
所述第2电阻体包括沿顺时针方向被串联连接的多个二极管元件。
9.根据权利要求6所述的半导体装置，其特征在于，
所述第1电阻体的阻值为1kΩ以上。
10.根据权利要求1或2所述的半导体装置，其特征在于，
所述分压电路的阻值的合计值为1kΩ以上。
11.根据权利要求1或2所述的半导体装置，其特征在于，
所述场效应晶体管和所述分压电路形成于同一半导体区域的上层。
12.根据权利要求1或2所述的半导体装置，其特征在于，
所述栅极电极与半导体层肖特基接合，通过施加给所述场板电极的偏置电压来抑制通过从所述栅极电极向所述半导体层注入载流子而产生的沟道狭窄。
13.根据权利要求1或2所述的半导体装置，其特征在于，
所述栅极电极通过绝缘层设置于所述半导体层的表面上。
14.根据权利要求1或2所述的半导体装置，其特征在于，
所述场效应晶体管是使用了氮化物半导体的异质结场效应晶体管。
CN201280041237.3A 2011-08-22 2012-08-21 半导体装置 Expired - Fee Related CN103765565B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011180163 2011-08-22
JP2011-180163 2011-08-22
PCT/JP2012/071058 WO2013027722A1 (ja) 2011-08-22 2012-08-21 半導体装置

Publications (2)

Publication Number Publication Date
CN103765565A CN103765565A (zh) 2014-04-30
CN103765565B true CN103765565B (zh) 2017-07-18

Family

ID=47746461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280041237.3A Expired - Fee Related CN103765565B (zh) 2011-08-22 2012-08-21 半导体装置

Country Status (4)

Country Link
US (1) US9780738B2 (zh)
JP (1) JP5676766B2 (zh)
CN (1) CN103765565B (zh)
WO (1) WO2013027722A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6075003B2 (ja) * 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
JP2017005139A (ja) * 2015-06-11 2017-01-05 三菱電機株式会社 トランジスタ
JP6978151B2 (ja) * 2017-09-28 2021-12-08 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
US10504884B2 (en) * 2018-05-11 2019-12-10 Semiconductor Components Industries, Llc Electronic device and circuit including a transistor and a variable resistor
CN110690281B (zh) * 2018-07-05 2023-08-08 苏州捷芯威半导体有限公司 半导体器件及制造方法
JP7127693B2 (ja) * 2018-10-03 2022-08-30 三菱電機株式会社 電界効果トランジスタ
US11424356B2 (en) * 2020-03-16 2022-08-23 Raytheon Company Transistor having resistive field plate
US11769768B2 (en) * 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238560A (zh) * 2005-06-10 2008-08-06 日本电气株式会社 场效应晶体管

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826100B2 (en) 2000-03-28 2010-11-02 Mongonet Methods and apparatus for facsimile transmissions to electronic storage destinations including embedded barcode fonts
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
JP4514584B2 (ja) 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
JP4968067B2 (ja) 2005-06-10 2012-07-04 日本電気株式会社 電界効果トランジスタ
JP2006351753A (ja) 2005-06-15 2006-12-28 Mitsubishi Electric Corp 電界効果型トランジスタ
JP2007042813A (ja) 2005-08-02 2007-02-15 Toshiba Corp 半導体装置
JP4821214B2 (ja) 2005-08-26 2011-11-24 三菱電機株式会社 カスコード接続回路
US20080048785A1 (en) * 2006-08-22 2008-02-28 Mokhtar Fuad Bin Haji Low-noise amplifier
KR101033388B1 (ko) 2006-12-07 2011-05-09 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP2008227474A (ja) 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
JP2010118548A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
JP2010199241A (ja) 2009-02-24 2010-09-09 Fujitsu Ltd 半導体装置
US8008977B2 (en) * 2009-04-14 2011-08-30 Triquint Semiconductor, Inc. Field-plated transistor including feedback resistor
JP5499915B2 (ja) * 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
US8624675B2 (en) * 2010-03-25 2014-01-07 Lloyd Lautzenhiser Method and system for providing automatic gate bias and bias sequencing for field effect transistors
US8368121B2 (en) * 2010-06-21 2013-02-05 Power Integrations, Inc. Enhancement-mode HFET circuit arrangement having high power and high threshold voltage
JP5765978B2 (ja) 2011-03-15 2015-08-19 トランスフォーム・ジャパン株式会社 半導体素子およびその駆動方法
JP6075003B2 (ja) * 2012-10-22 2017-02-08 富士通株式会社 トランジスタの制御回路及び電源装置
US9929698B2 (en) * 2013-03-15 2018-03-27 Qualcomm Incorporated Radio frequency integrated circuit (RFIC) charged-device model (CDM) protection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238560A (zh) * 2005-06-10 2008-08-06 日本电气株式会社 场效应晶体管

Also Published As

Publication number Publication date
US9780738B2 (en) 2017-10-03
JPWO2013027722A1 (ja) 2015-03-19
WO2013027722A1 (ja) 2013-02-28
US20140203877A1 (en) 2014-07-24
CN103765565A (zh) 2014-04-30
JP5676766B2 (ja) 2015-02-25

Similar Documents

Publication Publication Date Title
CN103765565B (zh) 半导体装置
TWI485785B (zh) 具源極連接場板之寬能帶隙高電子移動性電晶體
CN1950945B (zh) 具有多个场板的宽能带隙晶体管
CN105283958B (zh) GaN HEMT的共源共栅结构
US11056584B2 (en) Semiconductor device
CN104704637B (zh) 具有分级势垒层的器件
JP5820331B2 (ja) 集積電力段
US12074601B2 (en) Dynamic high voltage (HV) level shifter with temperature compensation for high-side gate driver
US20070102727A1 (en) Field-effect transistor
CN104157691B (zh) 一种半导体器件及其制造方法
JP5285103B2 (ja) 窒化物半導体装置
CN104704616B (zh) 场效应晶体管
US9899507B2 (en) Nitride semiconductor transistor device
CN103456733A (zh) 单片集成hemt和电流保护器件
CN106992212A (zh) 具有增大的栅‑漏电容的晶体管器件
CN104620484A (zh) 功率转换电路的装置与部件
CN101924079B (zh) 一种半导体芯片封装结构
CN201887035U (zh) 一种半导体芯片封装结构
JP2020092193A (ja) 窒化物半導体トランジスタ装置
JP2011192944A (ja) 半導体装置及び半導体装置の動作方法
Cucak et al. Physical modeling and optimization of a GaN HEMT design with a field plate structure for high frequency application
KR101873219B1 (ko) 질화갈륨계 전력 스위칭 장치
CN108695384A (zh) 高电子迁移率晶体管
JP7141046B2 (ja) 窒化物半導体トランジスタ装置
US20230040260A1 (en) Compensation of trapping in field effect transistors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: Renesas Electronics Corp.

Address before: Kanagawa

Applicant before: Renesas Electronics Corp.

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170718