JP5130641B2 - 複合半導体装置 - Google Patents

複合半導体装置 Download PDF

Info

Publication number
JP5130641B2
JP5130641B2 JP2006098514A JP2006098514A JP5130641B2 JP 5130641 B2 JP5130641 B2 JP 5130641B2 JP 2006098514 A JP2006098514 A JP 2006098514A JP 2006098514 A JP2006098514 A JP 2006098514A JP 5130641 B2 JP5130641 B2 JP 5130641B2
Authority
JP
Japan
Prior art keywords
electrode
layer
hemt
semiconductor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006098514A
Other languages
English (en)
Other versions
JP2007273795A5 (ja
JP2007273795A (ja
Inventor
未生 鈴木
昭夫 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2006098514A priority Critical patent/JP5130641B2/ja
Priority to KR1020070019435A priority patent/KR100819996B1/ko
Priority to US11/694,525 priority patent/US20070228477A1/en
Priority to US11/694,673 priority patent/US20070228422A1/en
Priority to US11/894,610 priority patent/US8045203B2/en
Publication of JP2007273795A publication Critical patent/JP2007273795A/ja
Publication of JP2007273795A5 publication Critical patent/JP2007273795A5/ja
Priority to US12/711,846 priority patent/US7999289B2/en
Priority to US13/178,988 priority patent/US8399913B2/en
Application granted granted Critical
Publication of JP5130641B2 publication Critical patent/JP5130641B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、例えばＭＥＳＦＥＴ、ＨＥＭＴ等の電界効果半導体素子とショットキーダイオードとの複合半導体装置に関する。
３−５族化合物半導体の１種である窒化物半導体を用いたメタル・セミコンダクタ電界効果トランジスタ即ちＭＥＳＦＥＴ（Metal Semiconductor Filed Effect Transistor）や高電子移動度トランジスタ即ちHEMT( High Electron Mobility Transistor)等の半導体デバイスは例えば特開２００５−１５８８８９号公報（特許文献１）等で公知である。
上記特許文献１に開示されているＨＥＭＴは、例えば、シリコン基板の上にバッファ層を介して形成されたアンドープＧａＮから成る電子走行層と、ｎ型ＡｌＧａＮから成る電子供給層と、電子供給層の上に形成されたソース電極とドレイン電極とゲート電極とを有している。電子走行層と電子供給層とはバンドギャプの異なる異種材料から成り、ヘテロ接合されている。従って、ヘテロ接合面のピエゾ分極と自発分極とに基づいて周知の２次元電子ガス層即ち２ＤＥＧ層が生じる。２ＤＥＧ層は周知のようにドレイン電極とソース電極との間の電流通路（チャネル）として利用され、この電流通路を流れる電流はゲート電極に印加されるバイアス電圧で制御される。
ところで、HEMT又はＭＥＳＦＥＴ等の電界効果半導体素子に誘導性負荷又は容量性負荷が接続されている時にドレイン電極の電位がソース電極の電位よりも低くなり、電界効果半導体素子に逆方向電圧が印加されることがある。これに対応するために電界効果半導体素子に対して並列に帰還用又は回生用又は保護用ダイオード（以下、付加ダイオードと言う。）が接続される。この付加ダイオードのカソード電極はドレイン電極に接続され、アノード電極はソース電極に接続される。典型的な絶縁ゲート型（ＭＯＳ型）電界効果トランジスタは上記付加ダイオードを内蔵している。即ち、典型的な絶縁ゲート型電界効果トランジスタでは、ソース電極をソース領域に接続すると共にソース領域を囲むボデイ領域にも接続し、ボデイ領域とドレイン領域との間のｐｎ接合（寄生ダイオード）を付加ダイオードとして使用している。
しかし、典型的な絶縁ゲート型電界効果トランジスタの寄生ダイオードの技術を、２次元電子ガス層即ち２ＤＥＧ層を電流通路として使用するHEMT又はＭＥＳＦＥＴ等の電界効果半導体素子に対してそのまま転用することができない。即ち、ソース電極を基準にしてゲート電極と反対側に付加ダイオード（例えばショットキーダイオード）を配置し、且つこの付加ダイオードの電極をソース電極に接続しても、電界効果半導体素子のオフ期間に２ＤＥＧ層がゲート電極からの空乏層の広がりによって遮断状態になり、付加ダイオードとドレイン電極との間に電流を流すことができない。従って、HEMT又はＭＥＳＦＥＴ等の電界効果半導体素子に対して付加ダイオードとして個別ダイオードを接続することが必要になる。しかし、個別ダイオードを追加すると電界効果半導体素子を含む回路のサイズが大きくなり且つコストが必然的に高くなる。
HEMT又はＭＥＳＦＥＴ等の電界効果半導体素子は、上記の問題の他にノーマリオフ特性を得ることが困難であるという問題も有する。例えば、一般的な構成のＨＥＭＴは、ノーマリオン特性を有する。ノーマリオン特性のＨＥＭＴをオフ状態にするためにはゲート電極を負電位にするための負電源が必要になり、電気回路が必然的に高価になる。従って、ノーマリオフ特性のＨＥＭＴが要求されている。
HEMT又はＭＥＳＦＥＴ等の電界効果半導体素子の問題は、２ＤＥＧ層の代わりに２次元ホールガス層を使用して電流通路を構成する場合にも同様にある。
特開２００５−１５８８８９号公報
従って、本発明が解決しようとする課題は、ＨＥＭＴ又はＭＥＳＦＥＴ等の電界効果半導体素子と、帰還用ダイオード又は回生ダイオード又は保護ダイオードとして機能する付加ダイオードとの複合半導体装置の小型化又は低コスト化が要求されていることである。また、本発明の別な課題は、ノーマリオフが可能な電界効果半導体素子と、帰還用ダイオード又は回生ダイオード又は保護ダイオードとして機能する付加ダイオードとの複合半導体装置の小型化又は低コスト化が要求されていることである。
上記課題を解決するための本発明は、
互いに対向する一方及び他方の主面を有する半導体領域と、
前記半導体領域の前記一方の主面上に形成されたソース電極及びドレイン電極と、
前記半導体領域の前記一方の主面上に形成され且つ前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
前記半導体領域の一方の主面の上において前記ゲート電極を基準にして前記ソース電極と反対側に配置され且つ前記半導体領域の一方の主面にショットキー接触しているショットキー電極と、
前記ショットキー電極と前記ソース電極との間を接続している接続導体と
を備え、前記ショットキー電極は、前記ドレイン電極の全周を囲むパターンに形成されていることを特徴とする複合半導体装置に係わるものである。
なお、請求項２に示すように、前記半導体領域は、第１の半導体層と、２次元キャリアガス層を生成するために前記第１の半導体層と異なるバンドギャップを有する半導体材料から成り且つ前記第１の半導体層に隣接配置されている第２の半導体層とを備えていることが望ましい。
また、請求項３に示すように、前記半導体領域は電流通路となることができるように半導体基板上に形成された半導体層から成り、前記ソース電極及びドレイン電極は前記半導体層の上に形成されていることが望ましい。
また、請求項４に示すように、前記ゲート電極は、前記半導体領域の一方の主面にショットキー接触しているショットキー電極であることが望ましい。
また、請求項５に示すように、更に、前記ゲート電極と前記半導体領域との間にゲート絶縁膜を配置することができる。
また、請求項６に示すように、更に、前記半導体領域の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置された第１の絶縁膜と、前記第１の絶縁膜の上に配置され且つ前記ソース電極と前記ドレイン電極との間をノーマリオフにするためのキャリアを有しているキャリア蓄積層と、前記キャリア蓄積層の上に配置された第２の絶縁膜とを設け、前記ゲート電極を前記第２の絶縁膜の上に配置することができる。
本願の各請求項の発明に従う複合半導体装置は、半導体領域の一方の主面の上においてゲート電極を基準にしてソース電極と反対側に配置され且つ半導体領域の一方の主面にショットキー接触しているショットキー電極を有する。このショットキー電極は導体によってソース電極に接続されている。従って、このショットキー電極と半導体領域とで形成されたショットキーダイオードは、帰還用ダイオード又は回生ダイオード又は保護ダイオードとして機能する。従って、ＨＥＭＴ又はＭＥＳＦＥＴ等の電界効果半導体素子と、帰還用ダイオード又は回生ダイオード又は保護ダイオードとして機能する付加ダイオードとの複合半導体装置の小型化又は低コスト化が達成される。
また、請求項６の発明に従う複合半導体装置における、キャリア蓄積層は、電界効果作用によって半導体領域の電流通路（例えば、ＨＥＭＴ型の電界効果半導体素子の２ＤＥＧ層又は２次元ホールガス層、又はＭＥＳＦＥＴ型の電界効果半導体装置の電流通路）を遮断するように機能する。即ち、キャリア蓄積層は、ゲート電極に所定のバイアス電圧を印加した時と同様に機能し、電流通路を遮断する。この結果、ゲート電極にバイアス電圧を印加しない状態でドレイン電極とソース電極との間をオフ状態にすること、即ちノーマリオフが可能になる。ノーマリオフ特性を有する電界効果半導体装置は、電気回路において使い勝手が良い。
次に、本発明の実施形態を図１〜図１０を参照して説明する。
図１に示す実施例１に従う横方向の電流通路を有するＨＥＭＴと付加ダイオードとの複合半導体装置は、単結晶シリコン半導体から成る支持基板１と、この支持基板１の一方の主面１ａの上にバッファ領域２を介して配置された第１の半導体層としての電子走行層３及び第２の半導体層としての電子供給層４とから成る半導体領域５と、半導体領域５の一方の主面６上に形成されたソース電極７及びドレイン電極８と、半導体領域５の一方の主面６上におけるソース電極７とドレイン電極８との間に形成されたゲート電極１２と、支持基板１の他方の主面１ｂに形成された背面電極１３と、本発明に従う付加ダイオードを構成するためのショットキー電極６０とを備えている。本発明に従うショットキー電極６０は半導体領域５の一方の主面６上に形成され、且つゲート電極１２とドレイン電極８との間に配置され、且つ接続導体６０ａによってソース電極７に接続されている。本発明に従うショットキー電極６０に基づく付加ダイオードは、帰還用ダイオード又は回生ダイオード又は保護ダイオードとして機能する。次に、複合半導体装置の各部を詳しく説明する。
支持基板１は、半導体領域５をエピタキシャル成長させるための基板としての機能と、半導体領域５を機械的に支持する機能を有する。本実施例では、コストの低減のために支持基板１がシリコンで形成されている。
支持基板１の一方の主面１ａ上のバッファ領域２は、周知のＭＯＣＶＤ法等の気相成長法で形成されている。図１では、図示を簡略化するためにバッファ領域２が１つの層で示されているが、実際には複数の層で形成されている。即ち、このバッファ領域２は、ＡｌＮ（窒化アルミニウム）から成る第１のサブレイヤ−とＧａＮ（窒化ガリウム）から成る第２のサブレイヤーとが交互に積層された多層構造バッファである。このバッファ領域２はＨＥＭＴの動作に直接に関係していないので、これを省くこともできる。また、バッファ領域２の半導体材料をＡｌＮ、ＧａＮ以外の３−５族化合物半導体に置き換えること、又は単層構造のバッファ層にすることもできる。
バッファ領域２の上に形成された電子走行層（第１の半導体層）３は、半導体領域５の一方の主面６に対して平行に延びる電流通路としての２ＤＥＧ層１４（破線で示す）を得るためのものであって、不純物が添加されていないアンドープＧａＮ（窒化ガリウム）から成り、１〜３μｍの厚さを有する。なお、この電子走行層３をＧａＮ以外の化合物半導体で形成することもできる。
電子走行層３の上に形成された電子供給層（第２の半導体層）４は、好ましくは次式で示される窒化物半導体で形成される。
ＡｌxＧａ1-XＮ，
ここで、ｘは０＜ｘ＜１を満足する数値であり、好ましくは０．２〜０．４であり、より好ましくは０．３である。
この実施例１の電子供給層４はアンドープのＡｌＧａＮから成るが、ｎライク特性即ちｎ型半導体特性を示す。このアンドープのＡｌＧａＮから成る電子供給層４の代わりにｎ型（第１導電型）の不純物を添加したＡｌＧａＮから成る電子供給層を設けることもできる。
電子供給層４は、電子走行層３よりも薄い２０ｎｍ程度の厚みに形成されているので、半導体領域５の一方の主面６に対して垂直方向の抵抗は無視できる程小さく、一方の主面６に平行な方向（横方向）の抵抗は垂直方向（縦方向）よりも大きい。また、この実施例では、電子供給層４の表面即ち半導体領域５の一方の主面６は特別な加工が施されていない平坦面である。なお、電子供給層４をＡｌＧａＮ以外の化合物半導体で形成することもできる。また、電子供給層４の厚みを例えば５〜５０ｎｍの範囲で変更することができる。
電子供給層４は、この下の電子走行層３よりも大きいバンドギャプを有し且つ異なる格子定数を有する窒化物半導体から成る。従って、電子供給層４と電子走行層３とのヘテロ接合面におけるピエゾ分極に基づいて、図１で点線で示す周知の２ＤＥＧ層１４が電子走行層３内に形成される。なお、図１には、ドレイン電極８とソース電極７との間がオン状態の時の２ＤＥＧ層１４が示されている。
ソース電極７及びドレイン電極８は、半導体領域５の一方の主面６上に所定間隔を有して配置され、電子供給層４に低抵抗性接触している。このソース電極７及びドレイン電極４は、例えばチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体で形成することができる。
ゲート電極１２は、電子供給層４にショットキー接触しているショットキー電極から成り、例えばＮｉ（ニッケル）層とＡｕ（金）層との金属積層体、又はロジウム（Rh）層で形成される。この実施例１に従うＨＥＭＴはノーマリオン型であるので、ソース電極７よりも低い電位をゲート電極１２に与えることによってゲート電極１２と半導体領域５との間のショットキー接合が逆方向バイアス状態となり、ゲート電極１２から２ＤＥＧ層１４まで延びる空乏層によって２ＤＥＧ層１４の一部が遮断され、ソース電極７とドレイン電極８との間の電流通路がオフ状態になる。また、ゲート電極１２に印加する逆方向バイアス電圧を低減するか、又は零にすると、空乏層が狭くなるか、又は消滅し、ソース電極７とドレイン電極８との間の電流通路がオン状態になる。
本発明に従う付加ダイオードを構成するためのショットキー電極６０は、ゲート電極１２と同様に例えばＮｉ（ニッケル）層とＡｕ（金）層との金属積層体、又はロジウム（Rh）層で形成され、半導体領域５の一方の主面６即ちｎライクの電子供給層４にショットキー接触している。このショットキー電極６０は半導体領域５の一方の主面６において、ゲート電極１２を基準にしてソース電極７と反対側に配置されている。更に詳細には、このショットキー電極６０はゲート電極１２とドレイン電極８との間に配置されている。従って、ＨＥＭＴのオフ時にゲート電極１２の下に形成され空乏層に妨害されずにショットキー電極６０とドレイン電極８との間の電流通路が形成される。ショットキー電極６０とソース電極７とを接続している接続導体６０ａは、図１では図示を簡略化するために絶縁膜９から離れて示されているが、絶縁膜９の上に設けることが望ましい。勿論、接続導体６０ａを絶縁膜９から離れた金属線等の導電部材とすることもできる。ショットキー電極６０とドレイン電極８との間の電流は、ソース電極７の電位がドレイン電極８よりも高い時に流れる。
半導体領域５の一方の主面６上に保護のための絶縁膜９が形成されている。従って、ソース電極７、ドレイン電極８、ゲート電極１２、及びショットキー電極６０は絶縁膜９の開口の中に形成されている。また、例えば図２に示すように半導体領域５の一方の主面６上にソース電極７、ゲート電極１２、ショットキー電極６０、及びドレイン電極８は互いに平行に配置されている。
図３は、図１に示すＨＥＭＴと付加ダイオードとの複合半導体装置の等価回路を示す。図３の等価回路におけるＨＥＭＴ６１は図１のショットキー電極６０を除いた部分に対応し、ショットキーダイオード６２はショットキー電極６０に対応し、ドレイン端子６３はドレイン電極８に対応し、ソース端子６４はソース電極７に対応し、ゲート端子６５はゲート電極１２に対応している。ショットキーダイオード６２のアノードはソース端子６４に接続され、カソードはドレイン端子６３に接続されている。従って、ショットキーダイオード６２はＨＥＭＴ６１に対して並列に接続され、帰還用ダイオード又は回生ダイオード又は保護ダイオードとして機能する。
例えば、HEMT６１に誘導性負荷又は容量性負荷が接続されている時にドレイン端子６３の電位がソース端子６４の電位よりも低くなり、HEMT６１に逆方向の過電圧が印加されることがある。この時、ショットキーダイオード６２は順方向バイアスされ、導通状態になり、HEMT６１を逆方向の過電圧から保護すること、又は回生電流即ち帰還電流を流すことが可能になる。
図１の実施例１は次の利点を有する。
（１）帰還用ダイオード又は回生ダイオード又は保護ダイオードとして機能するショットキーダイオード６２をHEMT６１と一体的に構成でき、複合半導体装置の小型化又は低コスト化が達成される。
（２）ドレイン電極８とゲート電極１２との間の耐圧を確保するために、ドレイン電極８とゲート電極１２との間隔は比較的広く設定されている。本発明に従うショットキー電極６０は比較的広いドレイン電極８とゲート電極１２との間に配置されているので、ショットキー電極６０のために半導体領域５の一方の主面６の寸法を特別に増大させることが不要である。従って、ショットキー電極６０を設けたにも拘らず、複合半導体装置が大型にならない。
（３）HEMT６１に逆方向の過電圧が印加された時にショットキー電極６０からドレイン電極８に向って流れる電流は、ゲート電極１２の下の空乏層に妨害されずに低抵抗且つ電子移動度の高い２ＤＥＧ層１４を通って良好に流れるので、帰還用ダイオード又は回生ダイオード又は保護ダイオードとして機能する特性の良いショットキーダイオード６２を備えた複合半導体装置を提供することができる。
なお、本実施例では、電子供給層４の表面即ち半導体領域５の一方の主面６は特別な加工が施されていない平坦面とし、ノーマリオン特性のHEMT６１を含む複合半導体装置としたが、この代りに、電子供給層４の表面即ち半導体領域５の一方の主面６にリセス（窪み）を設け、このリセスにゲート電極１２を配置してノーマリオフ特性のHEMTを構成し、このノーマリオフ特性のHEMTに本発明に従うショットキー電極６０を設けることもできる。即ち、本発明をノーマリオン特性のHEMTとノーマリオフ特性のHEMTとのいずれにも適用できる。
HEMT又はＭＥＳＦＥＴ等の電界効果半導体素子は、ノーマリオフ特性を得ることが困難であるという問題も有する。例えば、一般的な構成のＨＥＭＴは、ノーマリオン特性を有する。ノーマリオン特性のＨＥＭＴをオフ状態にするためにはゲート電極を負電位にするための負電源が必要になり、電気回路が必然的に高価になる。従って、ノーマリオン特性のＨＥＭＴは使い勝手がよくない。このため、ノーマリオフ特性のＨＥＭＴが要求されている。図４は、この要求に応えたノーマリオフ特性のＨＥＭＴを備えた複合半導体装置を示す。図４に示す本発明の実施例２に従う複合半導体装置の大部分は図１と実質的に同一に構成されている。また、後述する更に別の実施例を示す図７〜図８、図１０の大部分も図１又は図４と実質的に同一に構成されている。従って、図４及び後述する図７〜図８、図１０において図１と実質的に同一の部分、又は図４及び図７〜図８、図１０において相互に共通する部分には同一の参照符号を付してその説明を省略する。
図４の複合半導体装置は、図１の複合半導体装置の絶縁膜９とゲート電極１２の代りに第１及び第２の絶縁膜９´、１１と、キャリア蓄積層１０と、変形されたゲート電極１２´とを設け、更にキャリア蓄積層１０に対するキャリアの蓄積を制御する手段を設けた他は、図１の複合半導体装置と同一に構成されている。
第１の絶縁膜９´は、半導体領域５の一方の主面６を覆うように形成され、ゲート電極１２´に高い電圧を印加した時に、２ＤＥＧ層１４から飛び出した電子（ホットエレクトロン）を周知のトンネル効果によって通過させることが可能な厚みＴ１（好ましくは１ｎｍ〜１０0ｎｍ、より好ましくは８ｎｍ〜１０0ｎｍ）を有する。この第１の絶縁膜９´は、例えばポリシリコンを酸化したシリコン酸化物から成り、例えば周知のＣＶＤ法によって形成される。なお、第１の絶縁膜９´はキャリア蓄積層１０と半導体領域５とを電気的に分離するためのものであるので、図４に示す半導体領域５の一方の主面６の露出部分の全体に形成する代わりに、キャリア蓄積層１０と半導体領域５との間に限定的に形成することもできる。
キャリア蓄積層１０は、半導体領域５の一方の主面６上のソース電極７とドレイン電極８との間において第１の絶縁膜９´の上に配置されている。このキャリア蓄積層１０は、ＨＥＭＴのノーマリオフ状態を得るためのキャリア（電子）を蓄積することができる導体から成り、好ましく導電性を有するポリシリコンで形成される。このキャリア蓄積層１０は外部回路、ソース電極７、ドレイン電極８及びゲート電極１２´に対して接触していないので、浮遊ゲート電極即ちフローティングゲート電極と呼ぶこともできる。キャリア蓄積層１０に対するキャリアの蓄積動作即ち初期化動作後においては、ソース電極７とドレイン電極８との間をノーマリオフにすることができる量のキャリア（電子）がキャリア蓄積層１０に蓄積されている。なお、キャリア蓄積層１０を金属又は結晶性半導体又は有機半導体等で形成することもできる。
第２の絶縁膜１１は例えば周知のＣＶＤ法で形成されたシリコン酸化物から成り、キャリア蓄積層１０を覆うように形成されている。従って、キャリア蓄積層１０は第１及び第２の絶縁膜９´，１１の中に埋設されている。第２の絶縁膜１１の厚みＴ２は、第１の絶縁膜９´の厚みＴ１よりも厚いことが望ましく、例えば８ｎｍ〜２０0ｎｍに設定される。勿論、第１及び第２の絶縁膜９´、１１の厚みは、ゲート電極１２´によって半導体領域５を制御することが可能な範囲に設定される。なお、図１で第２の絶縁膜１１が第１の絶縁膜９´の全部をキャリア蓄積層１０を介して覆うように形成されているが、この代わりにキャリア蓄積層１０のみを覆うように限定的に設けることもできる。
ゲート電極１２´は、キャリア蓄積層１０の上に第２の絶縁膜１１を介して形成された例えばAlから成る金属層から成る。図１では、キャリア蓄積層１０とゲート電極１２´とが同一の寸法に形成され、完全に対向しているが、この代わりに両者を異なるサイズに形成すること、及び互いに対向する部分と対向しない部分とを有するように形成することもできる。ゲート電極１２´には外部回路が接続されるので、これをコントロールゲート電極と呼ぶこともできる。本発明の実施例２に従う図４のＨＥＭＴのゲート電極１２´は、特許文献１に開示されているような典型的な従来のＨＥＭＴのショットキー接触するゲート電極と異なる。しかし、図４の複合半導体装置、及び後述する図７の複合半導体装置におけるショットキー電極６０を除いた部分は、従来の典型的なＨＥＭＴと同様に２ＤＥＧ層１４を使用した電界効果半導体素子であるので、本願ではこれ等をＨＥＭＴ又はＨＥＭＴ型の電界効果半導体素子と呼ぶことにする。
図９は図４の複合半導体装置、及び後述する図７、図８、図１０の複合半導体装置の等価回路を示す。図９の等価回路におけるＨＥＭＴ６１´は図４、図７、図８、図１０のショットキー電極６０又は６０ａを除いた部分に対応し、ショットキーダイオード６２はショットキー電極６０又は６０ａに対応し、ドレイン端子６３はドレイン電極８に対応し、ソース端子６４はソース電極７に対応し、ゲート端子６５´はゲート電極１２´に対応している。ショットキーダイオード６２のアノードはソース端子６４に接続され、カソードはドレイン端子６３に接続されている。従って、ショットキーダイオード６２はＨＥＭＴ６１に対して並列に接続され、帰還用ダイオード又は回生ダイオード又は保護ダイオードとして機能する。
図４には、本実施例のＨＥＭＴの動作の理解を助けるために、ＨＥＭＴの電源回路、及び初期化回路の一例が示されている。即ち、ソース電極７とドレイン電極８との間には、負荷１５とドレイン電源スイッチ１６とを介して直流電源１７が接続されている。また、ゲート電極１２´とソース電極７との間にゲート制御スイッチ１８を介してゲート駆動電源１９が接続されている。また、ゲート電極１２´とソース電極７との間に初期化回路２０が接続されている。初期化回路２０は、キャリア蓄積層１０に対するキャリア（電子）の蓄積を制御するための信号をゲート電極１２に与えるものである。この初期化回路２０の詳細は追って説明する。初期化回路２０の動作を助けるために電流検出器２１が設けられ、この出力ライン２１ａが初期化回路２０に接続されている。電流検出器２１はソース電極７に接続されたライン２２に電磁結合され、ソース電流の流れ始め即ちＨＥＭＴのオン開始を初期化回路２０に知らせる。また、初期化回路２０は、ゲート制御スイッチ１８をオン・オフ制御するためのライン２３とドレイン電源スイッチ１６をオン・オフ制御するライン２４とを有する。また、初期化の動作及びＨＥＭＴの主動作を安定化させるためにソース電極７がライン２５によって背面電極１３に接続され且つ接地されている。
初期化回路２０は、キャリア蓄積制御回路と呼ぶこともできるものであって、キャリア蓄積層１０にキャリア（電子）を蓄積するための電圧をゲート電極１２´とソース電極７との間に供給する機能と、ＨＥＭＴのしきい値電圧Ｖｔｈを測定する機能と、測定されたしきい値電圧が基準値か否かを判定する機能と、しきい値電圧Ｖｔｈを基準値に調整する機能とを有する。これ等の機能を得るために初期化回路２０は、図５に示すように、制御回路３０と、パルス発生器３１と、第１及び第２のしきい値電圧発生回路３２、３３と、オン検出用比較器３４と、基準電圧源３５と、第１及び第２のサンプルホールド回路３６、３７とを有している。
パルス発生器３１は、制御回路３０に基づく制御に従ってＨＥＭＴの初期化動作時に、ＨＥＭＴの初期化動作後の通常のオン動作時のゲート・ソース間電圧Ｖｎの最大振幅値よりも十分に高い電圧振幅値を有するパルス電圧を発生する。また、このパルス発生器３１は、図６の第１及び第２のパルス電圧Vp１、Vp２のように第１の極性（正極性）を有するパルス電圧を発生する機能の他に、第３のパルス電圧Vp３のように第１の極性（正極性）と逆の第２の極性（負極性）を有するパルス電圧を発生する機能を有し、更に、パルス電圧の電圧振幅値を変える機能を有する。図６のｔ1〜ｔ18期間は初期化動作期間を示し、ｔ19時点よりも後はノーマリオフのＨＥＭＴの初期化動作後の通常動作を示す。図６の例では、図６のｔ1〜ｔ2、ｔ7〜ｔ8、ｔ13〜ｔ14期間にパルス発生器３１から第１のパルス電圧Vp１、第２のパルス電圧Vp２、第３のパルス電圧Vp３が発生している。ドレイン電極８とソース電極７との間に電源１７から所定の振幅値を有する電圧Vdを負荷１５を介して印加すると同時に、図６のｔ１〜ｔ２、ｔ7〜ｔ8期間に示すように、ゲート電極１２´とソース電極７との間にＨＥＭＴの初期化動作後の通常のオン動作時のゲート制御信号Ｖｎの振幅値よりも高い第１及び第２の振幅値を有する第１及び第２のパルス電圧Vp１、Ｖｐ２を印加すると、ソース電極７からドレイン電極８に向って２DEG層１４を流れる電子に対して第１及び第２のパルス電圧Vp１、Ｖｐ２によって運動エネルギーが与えられ、電子が加速される。この電子の加速はゲート電極１２´のソース電極７側の端からドレイン電極８側の端に向って増大する。加速された電子が半導体領域５の中の原子と衝突すると、電子と正孔が発生する。これにより発生した高エネルギーの電子即ちホットエレクトロンは、２DEG層１４から飛び出し、その一部が電子供給層４と第１の絶縁層９´とをトンネル効果によって通過し、キャリア蓄積層１０に至り、ここに蓄積される。観点を変え、このキャリア蓄積層１０に対する電子の蓄積は、２DEG層１４の電子がゲート電極１２の高い電位によってキャリア蓄積層１０の方向に引っ張られ、トンネル効果によって第１の絶縁膜９´を通り抜けてキャリア蓄積層１０に至ることによって生じると考えることもできる。
なお、図６の第２のパルス電圧Ｖｐ２は第１のパルス電圧Vp１よりも高い振幅を有するが、第２のパルス電圧Ｖｐ２の振幅を第１のパルス電圧Vp１の振幅と同一にすることもできる。
ゲート電極１２´とソース電極７との間に通常のオン動作のための比較的低い電圧振幅を有するゲート制御信号Ｖｎが印加されている時には、キャリア蓄積層１０に蓄積された電子（キャリア）がほとんど放出されず、長時間保持される。従って、電子が蓄積されたキャリア蓄積層１０は、ゲート電極１２´に負のバイアス電圧を印加した時と同様な機能を有し、電子走行層３に空乏層を形成する。即ち、ゲート電極１２´にバイアス電圧を印加しないノーマル状態において電子走行層３に空乏層が形成され、ソース電極７とドレイン電極８との間の電子の流れが遮断され、ノーマリオフ動作が得られる。
もし、図６のｔ1〜ｔ2の第１のパルス電圧Vp１の印加で目標とする電子をキャリア蓄積層１０に蓄積することができれば、これによって初期化動作を終了させることができる。しかし、１回又は所定複数回のパルス電圧の印加で目標とする量の電子（キャリア）がキャリア蓄積層１０に蓄積されない場合もある。このため、本実施例では、キャリア蓄積層１０に対する電子の蓄積量をHEMTのしきい値電圧Vthによって判断している。第１のしきい値電圧発生回路３２は、制御回路３０からの指令に従って図６のｔ３〜ｔ4、ｔ9〜ｔ10、ｔ15〜ｔ16において第１及び第２のパルス電圧Vp１、Ｖｐ２よりも十分に低い振幅を有する第１のしきい値電圧Vth１を発生し、これをゲート電極１２´に供給する。第２のしきい値電圧発生回路３３は、制御回路３０の指令に従って図６のt５〜t６、ｔ11〜ｔ12、ｔ17〜ｔ18において第１及び第２のパルス電圧Vp１、Ｖｐ２よりも十分に低く且つ第１のしきい値電圧Vth1よりも高い振幅を有する第２のしきい値電圧Vth2を発生し、これをゲート電極１２に供給する。第１のしきい値電圧Vth1は目標しきい値電圧の下限を示し、第２のしきい値電圧Vth2は目標しきい値電圧の上限を示している。本実施例では、複数のHEMTにおけるしきい値電圧のバラツキを抑えるために、完成したHEMTのしきい値電圧が第１及び第２のしきい値電圧Vth1、Vth2の間になるようにキャリア蓄積層１０のキャリア（電子）の蓄積量が調整される。従って、本実施例のＨＥＭＴの初期化動作後の通常のオン動作時のしきい値電圧の基準値（目標値）は第１及び第２のしきい値電圧Vth1、Vth2の間の値である。
図５のオン検出用比較器３４の一方の入力端子は図４の電流検出器２１の出力ライン２１aに接続され、他方の入力端子は基準電圧源３５に接続されている。基準電圧源３５の基準電圧Vrは、HEMTのオン開始時点のソース電流（又はドレイン電流）に対応する値を有する。従って、HEMTのオン期間には、ライン２１aの電圧で示される電流検出信号Viが基準電圧Vrよりも高くなり、オン検出用比較器３４の出力が高レベル（第１の電圧レベル）になる。逆に、HEMTのオフ期間には、ライン２１aの電圧で示される電流検出信号Viが基準電圧Vrよりも低くなり、オン検出用比較器３４の出力が低レベル（第２の電圧レベル）になる。
第１のサンプルホールド回路３６は、制御回路３０の指令に従って図３のt３〜t４、ｔ9〜ｔ10、ｔ15〜ｔ16期間中の好ましくは後半においてオン検出用比較器３４の出力をサンプリング（抽出）し、このサンプリング時のオン検出用比較器３４の出力をホールド（保持）して制御回路３０に送る。第２のサンプルホールド回路３７は、制御回路３０の指令に従って図３のt５〜t６、ｔ11〜ｔ12、ｔ17〜ｔ18期間中の好ましくは後半においてオン検出用比較器３４の出力をサンプリングし、このサンプリング時のオン検出用比較器３４の出力をホールド（保持）して制御回路３０に送る。なお、第１及び第２のサンプルホールド回路３６，３７にホールドされたデータは、次のサンプリング時点又はホールド時点までに消去される。
制御回路３０は、初期化回路２０の中のパルス発生器３１と第１及び第２のしきい値電圧発生回路３２、３３と第１及び第２のサンプルホールド回路３６、３７とに接続され、且つ図４のスイッチ１６，１８、電流検出器２１、及びゲート電極１２´に接続されており、キャリア蓄積層１０にキャリア（電子）を蓄積するための電圧をゲート電極１２´とソース電極７との間に供給するための機能と、ＨＥＭＴのしきい値電圧Ｖｔｈを測定するための機能と、測定されたしきい値電圧が基準値か否かを判定する機能と、しきい値電圧Ｖｔｈを基準値に調整する機能とを有する。
この制御回路３０は、まず、図示が省略さている初期化指令手段からライン３８に与えられた初期化指令に従って図６（Ａ）に示す電圧Ｖｄを負荷１５を介してドレイン電極８とソース電極７との間に印加するように図４のドレイン電源スイッチ１６をオン制御し、且つ図６（Ｂ）のｔ1〜ｔ2期間に第１のパルス電圧Vp１を発生するようにパルス発生器３１を制御する。これによりパルス発生器３１から発生した第１のパルス電圧Vp１がゲート電極１２´とソース電極７との間に印加され、前述したキャリア蓄積層１０に対するキャリア（電子）の蓄積が生じる。
次に、制御回路３０は、しきい値電圧測定のために図６のｔ1〜ｔ4時点で第１のしきい値電圧発生回路３２から第１のしきい値電圧Vth1を発生させる。図６の例では、t１〜t２の第１のパルス電圧Vp１の印加で所望量のキャリア（電子）をキャリア蓄積層１０に蓄積できないと仮定している。このため、ｔ3〜ｔ4で第１のしきい値電圧Vth1をゲート電極１２´に印加した時にHEMTがオンになる。この結果、オン検出用比較器３４からHEMTがオンであることを示す出力が得られる。制御回路３０は、ｔ3〜ｔ4期間（好ましくはｔ3〜ｔ4期間の後半又はｔ４時点）でオン検出用比較器３４の出力をサンプリングし且つホールドするように第１のサンプルホールド回路３６を制御し、且つ第１のサンプルホールド回路３６の出力（HEMTのオンを示すデータ）を受け取る。
次に、制御回路３０は、図６のｔ5〜ｔ6期間に第２のしきい値電圧発生回路３３から第２のしきい値電圧Vth２を発生させる。これにより、ゲート電極１２´に第２のしきい値電圧Vth2が印加される。図６の例では、ｔ5〜ｔ6期間の第２のしきい値電圧Vth2の印加時においてもｔ3〜ｔ4の第１のしきい値電圧Vth1の印加時と同様にHEMTはオン状態に保たれる。従って、ｔ5〜ｔ6期間にはオン検出用比較器３４からHEMTがオンであること示す出力が得られる。制御回路３０は、ｔ5〜ｔ6期間（好ましくはｔ5〜ｔ6期間の後半又はｔ６時点）でオン検出用比較器３４の出力をサンプリングし且つホールドするように第２のサンプルホールド回路３７を制御し、且つ第２のサンプルホールド回路３７の出力（HEMTのオンを示すデータ）を受け取る。なお、第２のしきい値電圧Vth2を第１のしきい値電圧Vth1よりも先に発生させることもできる。
制御回路３０は、ｔ3〜ｔ4期間の第１のサンプルホールド回路３６の出力とｔ5〜ｔ6期間の第２のサンプルホールド回路３７の出力とに基づいてHEMTのしきい値電圧が基準値か否かを判定する。図６のｔ3〜ｔ4期間、ｔ5〜ｔ6期間に対応する第１及び第２のサンプルホールド回路３６，３７の出力は共にHEMTがオンであることを示しているので、制御回路３０はHEMTのしきい値電圧が基準値よりも低く且つキャリア蓄積層１０のキャリア（電子）の蓄積量が不足していると判定し、t７〜t８期間に第１のパルス電圧Vp１と同一又はこれよりも振幅値の高い第２のパルス電圧Vp２を発生させ、且つt９〜t10期間、t11〜t12期間にｔ3〜ｔ4期間、ｔ5〜ｔ6期間と同様なしきい値電圧測定動作を繰返して生じさせる。もし、ｔ9〜ｔ10期間で第１のしきい値電圧Vth1をゲート電極１２´に印加した時にHEMTがオフであることを示すデータが第１のサンプルホールド回路３６から制御回路３０に送られ、且つｔ11〜ｔ12期間で第２のしきい値電圧Vth2をゲート電極１２´に印加した時にHEMTがオンであることを示すデータが第２のサンプルホールド回路３７から制御回路３０に送られれば、制御回路３０はHEMTのしきい値電圧が基準値であり且つキャリア蓄積層１０に所望量のキャリア（電子）が蓄積されたと判定し、キャリア蓄積層１０に対するキャリア（電子）の蓄積動作即ち初期化動作を終了させる。また、ｔ9〜ｔ10期間で第１のしきい値電圧Vth1をゲート電極１２´に印加した時にHEMTがオンであることを示すデータが第１のサンプルホールド回路３６から制御回路３０に送られ、且つｔ11〜ｔ12期間で第２のしきい値電圧Vth2をゲート電極１２´に印加した時にHEMTがオンであることを示すデータが第２のサンプルホールド回路３７から制御回路３０に送られれば、制御回路３０はHEMTのしきい値電圧が基準値よりも低いと判定し、第２のパルス電圧Vp２と同一又はこれよりも高い振幅値を有する図示されていないパルス電圧をゲート電極１２´に印加するようにパルス発生器３１を制御し、キャリア蓄積層１０にキャリア（電子）を蓄積させ、t９〜t10期間、t11〜t12期間と同様なしきい値電圧測定動作を繰返して生じさせる。
図６のｔ9〜ｔ10、ｔ11〜ｔ12の期間に第１及び第２のサンプルホールド回路３６、３７の両方の出力がHEMTのオフを示している時には、キャリア蓄積層１０にキャリア（電子）が過剰に蓄積され、目標とするしきい値電圧でHEMTをオンにすることができない。そこで、キャリア蓄積層１０の過剰にキャリア（電子）を放出するためにゲート電極１２´とソース電極７との間に図６（B）のｔ13〜ｔ14に示す負極性の第３のパルス電圧Vp３を印加する。第３のパルス電圧Vp３の振幅の絶対値は、第１及び第２のパルス電圧Vp１、Ｖｐ２と同様に初期化動作終了後の通常のオン時のゲート制御信号Vnの振幅値よりも高い。図６では第３のパルス電圧Vp３を印加するｔ13〜ｔ14において、ドレイン電極８とソース電極７との間に電圧Ｖｄが負荷１５を介して印加されている。しかし、この代わりにドレイン電極８の電位をソース電極７の電位と同一にすることもできる。ゲート電極１２´に第３のパルス電圧Vp３を印加すると、キャリア蓄積層１０に蓄積されたキャリア（電子）の一部がトンネル効果によって第１の絶縁膜９´を通って半導体領域５に放出され、キャリア蓄積層１０のキャリア（電子）の量が低減する。次に、ｔ15〜ｔ16、ｔ17〜ｔ18においてｔ3〜ｔ4、ｔ5〜ｔ6と同一の動作を繰返し、目標しきい値電圧が得られたか否かを判定する。もし、ｔ15〜ｔ16でHEMTがオフであることを示す出力が第１のサンプルホールド回路３６から得られ、ｔ13〜ｔ18でHEMTがオンであることを示す出力が第２のサンプルホールド回路３７から得られた時には、目標しきい値電圧が得られたと判断し、制御回路３０によるしきい値電圧の調整が終了する。また、目標しきい値電圧が得られないと時には、ｔ13〜ｔ18又はｔ1〜ｔ18期間と同様なしきい値電圧の調整を実行する。
もし、図６のｔ18時点で目標しきい値電圧が得られたと仮定すれば、初期化動作が終了し、目標とするノーマリオフのＨＥＭＴが得られる。ノーマリオフのＨＥＭＴを使用する時には、例えば図６のｔ18時点以降でゲート電源スイッチ１８をオンにする。また、このノーマリオフのHEMTをオン動作させる時には、例えば図６のｔ19以後に示すゲート制御信号Vnをゲート電極１２に供給する。ゲート制御信号Vnの最大電圧振幅値は、初期化動作終了後のHEMTのしきい値電圧以上であり且つ第１及び第２のパルス電圧Ｖｐ１，Ｖｐ２よりも十分に低い値に設定される。初期化動作終了後のHEMTのしきい値電圧は、既に説明したように第１のしきい値電圧Vth１と第２のしきい値電圧Vth２との間の値を有する。初期化動作終了後のＨＥＭＴのゲート電極１２´にこれをオンにするためのゲート制御信号Vnを印加すると、キャリア蓄積層１０に蓄積された電子に基づく電界が打ち消され、キャリア蓄積層１０の電子に基づいて遮断状態（非導通状態）にされていた２ＤＥＧ層１４が非遮断状態（導通状態）に転換し、ソース電極７、電子供給層４、２ＤＥＧ層１４、電子供給層４、及びドレイン電極８の経路で電子が流れる。
また、初期化動作終了後のHEMTをオフ状態にする時には、ゲート電極１２´の電圧を図３のｔ18〜ｔ19に示すように初期化動作終了後のHEMTのしきい値電圧よりも低い値又は零にする。
なお、HEMTをスイッチング素子として使用する時には、例えばゲート電源スイッチ１８を半導体スイッチで構成し、これをオン・オフ制御することによってHEMTもオン・オフさせる。
また、HEMTのドレイン電流のレベルを変える時にはゲート電源１９の電圧の振幅を変える。
キャリア蓄積層１０に蓄積されたキャリア（電子）は長時間保持されるので、初期化動作終了後に初期化回路２０をHEMTから取り除くことができる。また、再度の初期化が必要な時には、初期化回路２０をＨＥＭＴと一体的に形成することもできる。
本実施例２の複合半導体装置は実施例１の複合半導体装置と同一の効果の他に次の効果も有する。
（１） 電子供給層４を比較的厚く保ち且つ電子供給層４を構成するＡｌＧａＮのＡｌの割合を比較的大きく保ってノーマリオフ特性を得ることができる。従って、ノーマリオフ特性を有しているにも拘わらず電子走行層３に形成される２ＤＥＧ層１４の電子濃度を高く保つことができ、オン抵抗の小さいノーマリオフ型ＨＥＭＴを提供することができる。
（２） ゲート電極１２´に高い電圧を印加することによってキャリア蓄積層１０にキャリア（電子）を蓄積することができるので、キャリアの蓄積を容易に達成することができる。
（３） 第１のパルス電圧Vp１を供給した後にしきい値電圧を測定し、必要に応じて第２のパルス電圧Vp２及び第３のパルス電圧Vp３のいずれか一方又は両方を供給するので、所望のしきい値電圧を有するHEMTを容易に形成することができる。従って、同一半導体基板に複数の複合半導体装置を形成する場合、又は複数の個別の複合半導体装置を形成する場合、又は１枚の半導体ウエハに複数の複合半導体装置を形成し、その後に分離する場合における複数のHEMTのしきい値電圧のバラツキを小さくすることができ、HEMTを含む複合半導体装置の製造上の歩留りを改善することができる。
（４）絶縁ゲート型のHEMTであるので、ショットキーゲート型のHEMTよりもゲート・ドレイン間の耐圧が高い。
図７の本発明の実施例３に従う複合半導体装置は、変形された半導体領域５aを設けた他は図４と同一に形成したものである。変形された半導体領域５aは、図４と同一の電子走行層３と、追加されたアンドープAlGaNから成るスペーサー層５１と、ｎ型不純物が添加された電子供給層４´とから成る。
図７のスペーサー層５１は電子走行層３と電子供給層４´との間に配置され、例えば２〜５nｍの厚さを有し、電子供給層４´の不純物が電子走行層３に拡散することを防ぐ効果を有する。なお、スペーサー層５１をAlGaN以外のAlN等の別の３−５族化合物半導体で形成することもできる。
この図７の複合半導体装置によっても図４の複合半導体装置と同様な効果を得ることができる。
なお、図７の電子供給層４´及びスペーサー層５１を図１の実施例１の複合半導体装置にも設けることができる。
次に、図８を参照して実施例４に従う複合半導体装置を説明する。図８の複合半導体装置は図４の複合半導体装置のＨＥＭＴをMESFET型の電界効果半導体素子に変形し、この他は図４と同一に形成したものである。図８では、図４の半導体領域５の代わりに、ｎ型不純物として例えばＳｉがドープされたｎ型GaN層３aから成る半導体領域５bが設けられている。即ち、図８において支持基板１、バッファ領域２、ソース電極７、ドレイン電極８、第１及び第２の絶縁膜９´，１１、キャリア蓄積層１０、ゲート電極１２´、及びショットキー電極６０は図４で同一符号で示すものと同様に形成されている。電流通路として機能するｎ型GaN層３aはチャネル層又は活性層とも呼ぶことができるものであり、単結晶シリコン半導体から成る支持基板１上にバッファ領域２を介して配置されている。ソース電極７、ドレイン電極８、キャリア蓄積層１０、ゲート電極１２´、及びショットキー電極６０は半導体領域５ｂの一方の主面６上に図４と同様に配置されている。
図８のMESFET型の電界効果半導体素子を含む複合半導体装置において、もし、キャリア蓄積層１０が無い場合には、ノーマリオン動作する。これに対し、電子が蓄積されたキャリア蓄積層１０を設けると、これに基づいてｎ型GaN層３aに空乏層が形成され、ソース電極７とドレイン電極８との間の電流通路が遮断され、ノーマリオフ型の電界効果半導体素子となる。
従来の典型的なMESFETのゲート電極は半導体領域にショットキー接触している。また、従来の典型的な絶縁ゲート型FETのゲート電極は、半導体領域の上のゲート絶縁膜の上に直接に配置されている。従って、図８の電界効果半導体素子はゲート構造において従来の典型的なMESFET及び従来の典型的な絶縁ゲート型FETと相違している。しかし、ゲート構造を除いて図８の電界効果半導体素子は、従来の典型的なMESFETと同様に構成され且つ同様に動作するので、図８の電界効果半導体素子を本願ではMESFET型の電界効果半導体素子又はMESFETと呼ぶことにする。
ノーマリオフ特性を得るための図８のキャリア蓄積層１０に対する電子の蓄積は、図４の実施例２と同一の方法で実行される。
この図８の実施例４によれば、キャリア蓄積層１０の働きによってノーマリオフ特性を有するMESFETを含む複合半導体装置を提供することができ、図４の実施例２と同様な効果を得ることができる。
なお、図１の半導体領域５を図８の半導体領域５ｂに置き換えることができる。即ち、ショットキーゲート電極を有する周知のノーマリオン又はノーマリオフのMESFETに本発明に従うショットキー電極６０を設けることができる。
図１０の本発明の実施例５に従う複合半導体装置を示す。図１０の複合半導体装置は、変形されたショットキー電極６０ａ´を除いて図１及び図２と同一に形成されている。変形されたショットキー電極６０ａ´は、ゲート電極１２を基準にしてソース電極７と反対側に配置され且つドレイン電極８を囲むように形成されている。ショットキー電極６０ａ´のパターンを図１０に示すように変形しても、実施例１と同様な効果を得ることができる。
また、図１０の変形されたショットキー電極６０ａ´のゲート電極１２とドレイン電極８との間の部分を除き、ドレイン電極８を基準にしてゲート電極１２と反対側にショットキー電極を配置することもできる。
また、図１０の変形されたショットキー電極６０ａ´、及びドレイン電極８を基準にしてゲート電極１２と反対側にショットキー電極を配置することを、図４、図７、及び図８の実施例にも適用することができる。
本発明は、上述の実施例に限定されるものでなく、例えば、次の変形が可能なものである。
（１） 図１、図４、図７、図８、図１０の実施例においてソース電極７及びドレイン電極８のオーミック接触を助けるための半導体層（コンタクト層）を半導体領域５，５a、５bに設けることができる。
（２） 半導体領域５、５a、５bの各層３，３a、４を、ＧａＮ、AｌＧａＮ以外のIｎＧａＮ、ＡｌｌｎＧａＮ、ＡｌＮ、ＩｎＡｌＮ、ＡｌＰ、ＧａＰ、ＡｌｌｎＰ、ＧａｌｎＰ、ＡｌＧａＰ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ，ＩｎＮ、ＧａＡｓＰ等の別の３−５族化合物半導体、又はＺｎＯ等の２−６族化合物半導体、又は更に別の化合物半導体で形成することができる。
（３）支持基板１をシリコン以外のＳｉＣ、サファイア、セラミックス等の半導体又は絶縁体で形成することができる。
（４） インバータ回路又はコンバータ回路等をＨＥＭＴ又はMESFETを含む複合半導体装置で形成するために、本発明に従う複合半導体装置を同一支持基板上に複数個設けることができる。
（５） ソース電極７及びドレイン電極８を電子供給層４に接続する代わりに電子走行層３に直接に接続することができる。また、ソース電極７及びドレイン電極８の下の電子供給層４を除去し、ソース電極７及びドレイン電極８と電子走行層３との間にオーミックコンタクト層（例えばｎ型半導体層）を設け、このオーミックコンタクト層にソース電極７及びドレイン電極８を接続することができる。
（６） 図１、図４、図７のＨＥＭＴの電子供給層４をｐ型半導体の正孔供給層に置き換えることができる。また、図８のMESFETの半導体領域５ｂをｐ型半導体に置き換えることができる。これらの場合には、２ＤＥＧ層１４に相当する領域に２次元キャリアガス層として２次元正孔ガス層が生じる。この様に２次元キャリアを正孔とする場合には、キャリア蓄積層１０に正孔を蓄積させる。
（７）キャリア蓄積層１０に所望量のキャリア（例えば電子）が蓄積されたか否かを判定するために、ソース電極７を流れる電流を検出するための第１の電流検出器とドレイン電極８を流れる電流を検出するための第２の電流検出器とを設け、初期化動作中即ちキャリア蓄積動作中において第１の電流検出器で検出された電流量と第２の電流検出器で検出された電流量との差を求め、この差によってキャリア蓄積層１０に所望量のキャリア（例えば電子）が蓄積されたか否かを判定することができる。即ち、ソース電極７から流れ出た電子の内でドレイン電極８に到達しなかったものがキャリア蓄積層１０に蓄積される。従って、ソース電極７から流れ出た電子量からドレイン電極８に到達した電子量を差し引くと、キャリア蓄積層１０におけるキャリア（例えば電子）量が得られる。そこで、初期化動作中即ちキャリア蓄積動作中にキャリア蓄積層１０におけるキャリア（例えば電子）量を監視し、キャリア（例えば電子）量が所望量になった時に、初期化動作を終了させることができる。
（８）ＨＥＭＴのゲート電極１２´にパルス電圧Vp1,Vp2を印加してキャリア蓄積層１０にキャリア（例えば電子）を蓄積させる代わりに、ゲート電極１２´にパルス電圧Vp1,Vp2等の平均値に相当する電圧、即ち直流電圧を連続的に印加してキャリア蓄積層１０にキャリア（例えば電子）を蓄積させることもできる。この場合、直流電圧値を初期化動作終了後の通常のオン時のゲート制御信号Vnよりも高くする。
（９）ＨＥＭＴのゲート電極１２´にパルス電圧Vp1,Vp2を印加してキャリア蓄積層１０にキャリア（例えば電子）を蓄積させる代わりに、周知のイオン注入法によって電子線又はプロトンをキャリア蓄積層１０に投射し、キャリア蓄積層１０に電子又は正孔を蓄積させることができる。
（１０）図１のゲート電極１２と半導体領域５との間にゲート絶縁膜を設けることができる。また、図８のＭＥＳＦＥＴからキャリア蓄積層１０及び第１及び第２の絶縁膜９，１１を省き、ゲート電極１２´を半導体領域５ｂにショットキー接触させることができる。
（１１）図４、図７、図８において、更に、第２の絶縁膜１１の上にフィールドプレート用導電体層を設け、このフィールドプレート用導電体層をゲート電極１２´に接続することができる。また、キャリア蓄積層１０とドレイン電極８との間から第１及び第２の絶縁膜９´、１１を取り除き、この部分にフィールドプレート用絶縁膜を設け、このフィールドプレート用絶縁膜の上にフィールドプレート用導電体層を配置することもできる。
（１２）図１のゲート電極１２と半導体領域５との間にゲート絶縁膜を配置することができる。
本発明の実施例１に従うＨＥＭＴを含む複合半導体装置を示す断面図である。 図１の複合半導体装置の平面図である。 図１の複合半導体装置の等価回路図である。 本発明の実施例２に従うＨＥＭＴを含む複合半導体装置を示す断面図である。 図４の初期化回路を詳しく示すブロック図である。 初期化動作時の図４及び図５の各部の電圧を示す波形図である。 本発明の実施例３に従うＨＥＭＴを含む複合半導体装置を示す断面図である。 本発明の実施例４に従うMESFEＴを含む複合半導体装置を示す断面図である。 図４又は図７又は図８の複合半導体装置の等価回路図である。 本発明の実施例５に従う複合半導体装置の平面図である。
符号の説明
１ 支持基板
２ バッファ領域
３ 電子走行層
３a n型GaN
４ 電子供給層
５，５a,５b 半導体領域
７ ソース電極
８ ドレイン電極
９，１１ 第１及び第２の絶縁膜
１０ キャリア蓄積層
１２、１２´ ゲート電極
２０ 初期化回路
６０ ショットキー電極

Claims (6)

  1. 互いに対向する一方及び他方の主面を有する半導体領域と、
    前記半導体領域の前記一方の主面上に形成されたソース電極及びドレイン電極と、
    前記半導体領域の前記一方の主面上に形成され且つ前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
    前記半導体領域の一方の主面の上において前記ゲート電極を基準にして前記ソース電極と反対側に配置され且つ前記半導体領域の一方の主面にショットキー接触しているショットキー電極と、
    前記ショットキー電極と前記ソース電極との間を接続している接続導体と
    を備え、前記ショットキー電極は、前記ドレイン電極の全周を囲むパターンに形成されていることを特徴とする複合半導体装置。
  2. 前記半導体領域は、第１の半導体層と、２次元キャリアガス層を生成するために前記第１の半導体層と異なるバンドギャップを有する半導体材料から成り且つ前記第１の半導体層に隣接配置されている第２の半導体層とを備えていることを特徴とする請求項１記載の複合半導体装置。
  3. 前記半導体領域は電流通路となることができるように半導体基板上に形成された半導体層から成り、前記ソース電極及びドレイン電極は前記半導体層の上に形成されていることを特徴とする請求項１記載の複合半導体装置。
  4. 前記ゲート電極は、前記半導体領域の一方の主面にショットキー接触しているショットキー電極であることを特徴とする請求項１又は２又は３記載の複合半導体装置。
  5. 更に、前記ゲート電極と前記半導体領域との間に配置されたゲート絶縁膜を有していることを特徴とする請求項１乃至３のいずれか１つに記載の複合半導体装置。
  6. 更に、前記半導体領域の前記一方の主面における前記ソース電極と前記ドレイン電極との間に配置された第１の絶縁膜と、
    前記第１の絶縁膜の上に配置され且つ前記ソース電極と前記ドレイン電極との間をノーマリオフにするためのキャリアを有しているキャリア蓄積層と、
    前記キャリア蓄積層の上に配置された第２の絶縁膜とを有し、
    前記ゲート電極は前記第２の絶縁膜の上に配置されていることを特徴とする請求項１乃至３のいずれか１つに記載の複合半導体装置。
JP2006098514A 2000-03-28 2006-03-31 複合半導体装置 Active JP5130641B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006098514A JP5130641B2 (ja) 2006-03-31 2006-03-31 複合半導体装置
KR1020070019435A KR100819996B1 (ko) 2006-03-31 2007-02-27 복합 반도체장치
US11/694,673 US20070228422A1 (en) 2006-03-31 2007-03-30 Monolithic integrated circuit of a field-effect semiconductor device and a diode
US11/694,525 US20070228477A1 (en) 2006-03-31 2007-03-30 Monolithic integrated circuit of a field-effect semiconductor device and a diode
US11/894,610 US8045203B2 (en) 2000-03-28 2007-08-20 Methods and apparatus for secure facsimile transmissions to electronic storage destinations
US12/711,846 US7999289B2 (en) 2006-03-31 2010-02-24 Monolithic integrated circuit of a field-effect semiconductor device and a diode
US13/178,988 US8399913B2 (en) 2006-03-31 2011-07-08 Monolithic integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006098514A JP5130641B2 (ja) 2006-03-31 2006-03-31 複合半導体装置

Publications (3)

Publication Number Publication Date
JP2007273795A JP2007273795A (ja) 2007-10-18
JP2007273795A5 JP2007273795A5 (ja) 2009-08-20
JP5130641B2 true JP5130641B2 (ja) 2013-01-30

Family

ID=38557513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006098514A Active JP5130641B2 (ja) 2000-03-28 2006-03-31 複合半導体装置

Country Status (3)

Country Link
US (4) US20070228477A1 (ja)
JP (1) JP5130641B2 (ja)
KR (1) KR100819996B1 (ja)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP5036233B2 (ja) * 2006-07-06 2012-09-26 シャープ株式会社 半導体スイッチング素子および半導体回路装置
JP2008124374A (ja) * 2006-11-15 2008-05-29 Sharp Corp 絶縁ゲート電界効果トランジスタ
JP5192175B2 (ja) * 2007-05-01 2013-05-08 シャープ株式会社 ヘテロ接合電界効果トランジスタ
EP2040299A1 (en) * 2007-09-12 2009-03-25 Forschungsverbund Berlin e.V. Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7915643B2 (en) 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
JP2009218528A (ja) * 2008-03-13 2009-09-24 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタ
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
JP5597921B2 (ja) * 2008-12-22 2014-10-01 サンケン電気株式会社 半導体装置
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
JP5589850B2 (ja) * 2009-01-16 2014-09-17 日本電気株式会社 半導体装置及びその製造方法
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
JP2011030110A (ja) * 2009-07-28 2011-02-10 Panasonic Corp 半導体装置およびそれを用いた高周波スイッチ並びに高周波モジュール
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
JP5672756B2 (ja) * 2010-04-16 2015-02-18 サンケン電気株式会社 半導体装置
JP5548909B2 (ja) 2010-04-23 2014-07-16 古河電気工業株式会社 窒化物系半導体装置
CN103109369B (zh) * 2010-06-24 2016-04-06 富士通株式会社 半导体装置
JP5548906B2 (ja) * 2010-09-14 2014-07-16 古河電気工業株式会社 窒化物系半導体装置
US8860120B2 (en) * 2010-09-22 2014-10-14 Nxp, B.V. Field modulating plate and circuit
JP5845568B2 (ja) 2010-11-02 2016-01-20 富士通株式会社 半導体装置及びその製造方法
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8482036B2 (en) * 2011-04-20 2013-07-09 Infineon Technologies Austria Ag Lateral high electron mobility transistor
US8723222B2 (en) 2011-07-19 2014-05-13 Electronics And Telecommunications Research Institute Nitride electronic device and method for manufacturing the same
JP5676766B2 (ja) * 2011-08-22 2015-02-25 ルネサスエレクトロニクス株式会社 半導体装置
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
JP5591776B2 (ja) * 2011-09-21 2014-09-17 株式会社東芝 窒化物半導体装置およびそれを用いた回路
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
CN103930997B (zh) * 2011-10-11 2018-10-02 麻省理工学院 具有凹陷电极结构的半导体器件
JP2013157407A (ja) * 2012-01-27 2013-08-15 Fujitsu Semiconductor Ltd 化合物半導体装置及びその製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US20130240894A1 (en) * 2012-03-13 2013-09-19 Hans Joachim Würfl Overvoltage Protection Device for Compound Semiconductor Field Effect Transistors
JP5659182B2 (ja) 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
JP5696083B2 (ja) 2012-03-26 2015-04-08 株式会社東芝 窒化物半導体素子及びその製造方法
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
KR101927408B1 (ko) * 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
CN102810559A (zh) * 2012-08-21 2012-12-05 中山大学 一种兼具反向导通的异质结构场效应晶体管及其制作方法
WO2014050054A1 (ja) * 2012-09-28 2014-04-03 パナソニック株式会社 半導体装置
JP6134119B2 (ja) * 2012-10-05 2017-05-24 ルネサスエレクトロニクス株式会社 半導体装置
KR101927410B1 (ko) * 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP2014110393A (ja) * 2012-12-04 2014-06-12 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6522521B2 (ja) 2013-02-15 2019-05-29 トランスフォーム インコーポレーテッド 半導体デバイスの電極及びその製造方法
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9773884B2 (en) * 2013-03-15 2017-09-26 Hrl Laboratories, Llc III-nitride transistor with engineered substrate
US9245992B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
WO2014174550A1 (ja) 2013-04-23 2014-10-30 パナソニックＩｐマネジメント株式会社 窒化物半導体装置
KR102065113B1 (ko) * 2013-05-01 2020-01-10 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
US9202888B2 (en) * 2013-06-18 2015-12-01 Stephen P. Barlow Trench high electron mobility transistor device
US10312360B2 (en) * 2013-06-18 2019-06-04 Stephen P. Barlow Method for producing trench high electron mobility devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
KR20150014641A (ko) * 2013-07-30 2015-02-09 서울반도체 주식회사 질화갈륨계 다이오드 및 그 제조 방법
JP5742912B2 (ja) * 2013-10-25 2015-07-01 富士通株式会社 化合物半導体装置及びその製造方法
DE102014203851B4 (de) * 2014-03-03 2021-11-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung
CN105226101B (zh) * 2014-06-30 2018-04-10 无锡华润上华科技有限公司 结型场效应晶体管及其制造方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US9722065B1 (en) 2016-02-03 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
WO2020070831A1 (ja) * 2018-10-03 2020-04-09 三菱電機株式会社 電界効果トランジスタ
CN112242443A (zh) * 2019-07-18 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管及其形成方法
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137071A (ja) * 1983-12-26 1985-07-20 Sumitomo Electric Ind Ltd シヨツトキゲ−ト電界効果トランジスタ
FR2583221B1 (fr) * 1985-06-07 1987-07-31 Labo Electronique Physique Dispositif semiconducteur pour la realisation des capacites de decouplage placees entre l'alimentation et la masse des circuits integres
JPH01132170A (ja) * 1987-11-18 1989-05-24 Toshiba Corp 電界効果トランジスタ
JP2503616B2 (ja) * 1988-12-27 1996-06-05 日本電気株式会社 半導体装置
JPH0645362A (ja) * 1992-07-21 1994-02-18 Mitsubishi Electric Corp 電界効果トランジスタ
US5663584A (en) * 1994-05-31 1997-09-02 Welch; James D. Schottky barrier MOSFET systems and fabrication thereof
US5569943A (en) * 1995-09-01 1996-10-29 The United States Of America As Represented By The Secretary Of The Army Field effect real space transistor
JP2970556B2 (ja) * 1996-11-01 1999-11-02 日本電気株式会社 不揮発性トランジスタ
JPH11191596A (ja) * 1997-04-02 1999-07-13 Sony Corp 半導体メモリセル及びその製造方法
US6274912B1 (en) * 1997-10-29 2001-08-14 Sony Corporation Semiconductor memory cell and method of manufacturing the same
TW461080B (en) * 1999-04-26 2001-10-21 Sony Corp Semiconductor memory cell
US6630382B1 (en) * 1999-06-02 2003-10-07 Arizona State University Current controlled field effect transistor
JP5130641B2 (ja) 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP3744381B2 (ja) * 2001-05-17 2006-02-08 日本電気株式会社 電界効果型トランジスタ
JP4177048B2 (ja) 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるＧａＮ系半導体装置
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
AU2003289448A1 (en) * 2003-01-08 2004-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its fabricating method
US6933544B2 (en) * 2003-01-29 2005-08-23 Kabushiki Kaisha Toshiba Power semiconductor device
JP4525894B2 (ja) 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
KR100703231B1 (ko) * 2005-02-03 2007-11-29 미쓰비시덴키 가부시키가이샤 반도체장치 및 그 제조방법
US7285807B2 (en) * 2005-08-25 2007-10-23 Coldwatt, Inc. Semiconductor device having substrate-driven field-effect transistor and Schottky diode and method of forming the same
US20070120153A1 (en) * 2005-11-29 2007-05-31 Advanced Analogic Technologies, Inc. Rugged MESFET for Power Applications

Also Published As

Publication number Publication date
US20070228477A1 (en) 2007-10-04
US20100155781A1 (en) 2010-06-24
US20110260777A1 (en) 2011-10-27
US8399913B2 (en) 2013-03-19
JP2007273795A (ja) 2007-10-18
KR20070098494A (ko) 2007-10-05
KR100819996B1 (ko) 2008-04-08
US7999289B2 (en) 2011-08-16
US20070228422A1 (en) 2007-10-04

Similar Documents

Publication Publication Date Title
JP5130641B2 (ja) 複合半導体装置
JP5050364B2 (ja) 電界効果半導体装置及びその製造方法
US8188515B2 (en) Semiconductor device
EP2175494B1 (en) Compound semiconductor device and manufacturing method of the same
US8564020B2 (en) Transistors and rectifiers utilizing hybrid electrodes and methods of fabricating the same
US7852137B2 (en) Normally-off electronic switching device for on-off control of electric circuit
JP5589850B2 (ja) 半導体装置及びその製造方法
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
US20130009165A1 (en) Nitride semiconductor device, method for manufacturing the same and nitride semiconductor power device
US20140346570A1 (en) Semiconductor device
JP2009231508A (ja) 半導体装置
JP2008244002A (ja) 電界効果半導体装置
JP5055737B2 (ja) ２次元キャリアガス層を有する電界効果トランジスタ
JP2008244001A (ja) 窒化物半導体装置
JP5549081B2 (ja) 半導体装置及びその製造方法
JP5721782B2 (ja) 半導体装置
JP2013125918A (ja) 半導体装置
WO2022031465A1 (en) Iii-nitride devices including a depleting layer

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121009

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5130641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250