JP2008124374A - 絶縁ゲート電界効果トランジスタ - Google Patents
絶縁ゲート電界効果トランジスタ Download PDFInfo
- Publication number
- JP2008124374A JP2008124374A JP2006309107A JP2006309107A JP2008124374A JP 2008124374 A JP2008124374 A JP 2008124374A JP 2006309107 A JP2006309107 A JP 2006309107A JP 2006309107 A JP2006309107 A JP 2006309107A JP 2008124374 A JP2008124374 A JP 2008124374A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- electrode
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 abstract description 17
- 229910002704 AlGaN Inorganic materials 0.000 abstract description 14
- 229910004205 SiNX Inorganic materials 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 10
- 238000002161 passivation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】ノーマリオフ動作が可能な絶縁ゲート電界効果トランジスタを提供する。
【解決手段】このヘテロ接合電界効果トランジスタ(ＭＩＳＨＦＥＴ)は、ＡｌＧａＮバリア層１０４の上にソースオーミック電極１０５とドレインオーミック電極１０６が形成されている。ＡｌＧａＮバリア層１０４上にＳｉＮｘゲート絶縁膜１０８、ｐ型多結晶ＳｉＣ層１０９、オーミック電極であるＰｔ／Ａｕゲート電極１１０が順次形成されている。ｐ型多結晶ＳｉＣ層１０９は仕事関数が相対的に大きいので、ゼロバイアス状態でもＭＩＳＨＦＥＴのチャネルが空乏化されて、ノーマリオフ動作が生じる。
【選択図】図１
Description
この発明は、絶縁ゲート電界効果トランジスタに関し、一例として、ＭＩＳＨＦＥＴ(Ｍetal Ｉnsulator Ｓemiconductor Ｈeterostructure Ｆield Ｅffect Ｔransistor：メタル・インシュレータ・セミコンダクタ・ヘテロ接合電界効果トランジスタ)に関し、特にＧａＮのＭＩＳＨＦＥＴ等に関する。
従来、図７断面を示すＧａＮパワーＨＦＥＴが知られている。このＧａＮパワーＨＦＥＴは、ＳｉＣ基板２００１の上に、ＡｌＮバッファ層２００２、アンドープＧａＮからなるチャネル層２００３、Ａｌ０.２５Ｇａ０.７５Ｎからなる層２００４が順次形成されている。そして、このＡｌ０.２５Ｇａ０.７５Ｎ層２００４上に、Ｔｉ／Ａｌ／Ａｕの積層からなるソースオーミック電極２００５と、Ｔｉ／Ａｌ／Ａｕの積層からなるドレインオーミック電極２００６が形成されている。ＡｌＧａＮ層２００４上にＳｉ３Ｎ４ゲート絶縁膜２００８が形成され、このゲート絶縁膜２００８上にゲート２０１０が形成されている。
このＧａＮパワーＨＦＥＴは、ｎ−チャネルの「ノーマリオン」型で閾値電圧が約−６.５Ｖである。また、図４に、このＧａＮパワーＨＦＥＴのエネルギバンドを示す。図４は、印加電圧が無い状態でのエネルギバンド図である。このＧａＮパワーＨＦＥＴは、閾値電圧がＡｌＧａＮ層２００４の厚さと組成,Ｓｉ３Ｎ４層２００８の厚さ,ゲート電極２０１０の仕事関数に依存するものである。この従来のＭＩＳＨＦＥＴは、実質的に閾値電圧が０Ｖ以下であり、ノーマリオン動作が生じる。このノーマリオン特性を、図６に示す。図６において、Ｉｄはドレイン電流、Ｖｄｓはドレイン‐ソース間電圧、Ｖｇｓはゲート‐ソース間電圧である。
ところで、上記従来のＭＩＳＨＦＥＴは、閾値電圧が−６.５Ｖであり、ノーマリオン型デバイスであるが、多くの応用例ではノーマリオフ動作が望まれている。
アディバラーンら(Ｖ. Adivarahan，M. Gaevski，W.H. Sun，H.Fatima，A.Koudymov，S.Saygi， G.Simin，J.Yang，M.Afir Khan，A.Tarakji，M.S.Shur，and R.Gaska)著、「サブミクロンゲート(Submicron Gate) Ｓｉ３Ｎ４/ＡｌＧａＮ/ＧａＮ ＭＩＳＨＦＥＴ(−Metal−Insulator−Semiconductor Heterostructure Field−Effect Transistors)」、 アイトリプルイー(ＩＥＥＥ)エレクトロン・デバイス・レターズ(ＥＤＬ)、第２４巻、第９号、２００３年９月、p.５４１−５４３、
アディバラーンら(Ｖ. Adivarahan，M. Gaevski，W.H. Sun，H.Fatima，A.Koudymov，S.Saygi， G.Simin，J.Yang，M.Afir Khan，A.Tarakji，M.S.Shur，and R.Gaska)著、「サブミクロンゲート(Submicron Gate) Ｓｉ３Ｎ４/ＡｌＧａＮ/ＧａＮ ＭＩＳＨＦＥＴ(−Metal−Insulator−Semiconductor Heterostructure Field−Effect Transistors)」、 アイトリプルイー(ＩＥＥＥ)エレクトロン・デバイス・レターズ(ＥＤＬ)、第２４巻、第９号、２００３年９月、p.５４１−５４３、
そこで、この発明の課題は、ノーマリオフ動作が可能な絶縁ゲート電界効果トランジスタを提供することにある。
上記課題を解決するため、この発明の絶縁ゲート電界効果トランジスタは、第１導電型チャネルが形成される半導体チャネル層と、
上記半導体チャネル層上に形成されたソース電極と、
上記半導体チャネル層上に形成されたドレイン電極と、
上記半導体チャネル層上に形成されたゲート絶縁膜と、
上記ゲート絶縁膜上に形成された第２導電型の半導体膜と、
上記第２導電型の半導体膜上に形成された金属製のオーミック電極からなるゲート電極とを備えることを特徴としている。
上記半導体チャネル層上に形成されたソース電極と、
上記半導体チャネル層上に形成されたドレイン電極と、
上記半導体チャネル層上に形成されたゲート絶縁膜と、
上記ゲート絶縁膜上に形成された第２導電型の半導体膜と、
上記第２導電型の半導体膜上に形成された金属製のオーミック電極からなるゲート電極とを備えることを特徴としている。
この発明によれば、ゲート絶縁膜上に形成された第２導電型の半導体膜は、半導体チャネル層に比べて仕事関数が相対的に高いので、ゼロバイアス状態でも半導体チャネル層のチャネルが空乏化されて、ノーマリオフ動作が生じる。
なお、ここで、「第１導電型」とはｎ型とｐ型のうちの一方を指し、「第２導電型」とはｎ型とｐ型のうちの他方を指す。
また、一実施形態の絶縁ゲート電界効果トランジスタでは、上記第２導電型の半導体膜は、多結晶半導体またはアモルファス半導体で作製されている。
この実施形態によれば、上記第２導電型の半導体膜を比較的低い温度で形成できる。
また、一実施形態の絶縁ゲート電界効果トランジスタでは、上記半導体チャネル層は、III‐Ｖ族化合物半導体で作製されている。
この実施形態によれば、上記半導体チャネル層は、III‐Ｖ族化合物半導体で作製されているので、電子移動度を向上できる。
また、一実施形態の絶縁ゲート電界効果トランジスタでは、上記ゲート絶縁膜がＴａ２Ｏ５からなる。
この実施形態によれば、ゲート絶縁膜は比誘電率が高い(εｒ＝２８)Ｔａ２Ｏ５からなるので、絶縁膜として優れていると共に優れたパッシベーション効果が得られる。
また、一実施形態の絶縁ゲート電界効果トランジスタでは、上記ゲート絶縁膜が窒化シリコンからなる。
この実施形態によれば、窒化シリコン(ＳｉＮｘ)からなるゲート絶縁膜は、シリコン酸化膜に比べて誘電率が高くて緻密であるので、絶縁膜として優れていると共に優れたパッシベーション効果が得られる。
また、一実施形態の絶縁ゲート電界効果トランジスタでは、上記金属製のオーミック電極からなるゲート電極を第１のゲート電極とし、上記半導体チャネル層上かつ上記第１のゲート電極と上記ドレイン電極との間に形成されていると共に上記ソース電極に電気的に繋がれたショットキ電極からなる第２のゲート電極を有する。
この実施形態によれば、上記ソース電極に電気的に繋がれたショットキ電極からなる第２のゲート電極は、トランジスタがオフのときにドレイン電極に印加される電圧が高くてインパクトイオン化が生じた場合に半導体層に発生するホールを吸収するので、上記ホールが第１のゲート電極の下に集まってトランジスタがオンすることを防ぐ。さらに、上記第２のゲート電極は、エネルギーの高いホットホールがゲート絶縁膜にトラップされることを防いで閾値電圧が変化することを防止できる。
この発明の絶縁ゲート電界効果トランジスタによれば、ゲート絶縁膜上に形成された第２導電型の半導体膜は、半導体チャネル層に比べて仕事関数が相対的に高いので、ゼロバイアス状態でも半導体チャネル層のチャネルが空乏化される。よって、ノーマリオフ動作が可能となる。
以下、この発明を図示の実施の形態により詳細に説明する。
(第１の実施の形態)
図１に、この発明の絶縁ゲート電界効果トランジスタの第１実施形態であるＭＩＳＨＦＥＴ(メタル・インシュレータ・セミコンダクタ・ヘテロ接合電界効果トランジスタ)の断面を示す。この第１実施形態は、シリコン基板１０１の上に、厚さ５００ÅのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮからなるチャネル層１０３、厚さ２５０ÅのＡｌ０.３Ｇａ０.７Ｎからなるバリア層１０４が順次形成されている。このＡｌ０.３Ｇａ０.７Ｎバリア層１０４の上に、Ｔｉ／Ａｌ／Ａｕの積層からなるソースオーミック電極１０５、およびＴｉ／Ａｌ／Ａｕの積層からなるドレインオーミック電極１０６が形成されている。
図１に、この発明の絶縁ゲート電界効果トランジスタの第１実施形態であるＭＩＳＨＦＥＴ(メタル・インシュレータ・セミコンダクタ・ヘテロ接合電界効果トランジスタ)の断面を示す。この第１実施形態は、シリコン基板１０１の上に、厚さ５００ÅのＡｌＮバッファ層１０２、厚さ２μｍのアンドープＧａＮからなるチャネル層１０３、厚さ２５０ÅのＡｌ０.３Ｇａ０.７Ｎからなるバリア層１０４が順次形成されている。このＡｌ０.３Ｇａ０.７Ｎバリア層１０４の上に、Ｔｉ／Ａｌ／Ａｕの積層からなるソースオーミック電極１０５、およびＴｉ／Ａｌ／Ａｕの積層からなるドレインオーミック電極１０６が形成されている。
上記ＡｌＧａＮバリア層１０４にゲートリセス１０７がエッチングで形成されている。このＡｌＧａＮバリア層１０４上に、厚さ１００ÅのＳｉＮｘゲート絶縁膜１０８、厚さ５００Åのｐ型(ｐ(不純物濃度)＝５×１０１８ｃｍ−３)多結晶ＳｉＣ層１０９、Ｐｔ／Ａｕの積層からなるゲート電極１１０が順次形成されている。
ゲート絶縁膜１０８はＰＥＣＶＤ(プラズマ化学気相成長法)で積層され、パシベーション層の機能も有する。よって、ゲート絶縁膜１０８の材料としては窒化シリコン(ＳｉＮｘ)が特に有効である。また、上記ｐ型多結晶ＳｉＣ層１０９はスパッターで窒化シリコン(ＳｉＮｘ)層１０８の上に堆積され、リフトオフのプロセスでパターニングされる。Ｐｔ／Ａｕ電極１１０は多結晶ＳｉＣ層１０９に対するオーミック電極となる。
図３に、この第１実施形態のエネルギバンドを示す。図３に示すように、この第１実施形態では、ｐ型多結晶ＳｉＣ層１０９の仕事関数が、ＡｌＧａＮバリア層１０４,アンドープＧａＮチャネル層１０３の仕事関数に比べて大きいので、閾値電圧が０Ｖ以上となってノーマリオフ動作が可能となる。つまり、ｐ型多結晶ＳｉＣ層１０９は仕事関数が相対的に大きいので、ゼロバイアス状態でもＭＩＳＨＦＥＴのチャネルが空乏化されて、ノーマリオフ動作が生じる。
図５に、このノーマリオフ特性を示す。図５において、Ｉｄはドレイン電流、Ｖｄｓはドレイン‐ソース間電圧、Ｖｇｓはゲート‐ソース間電圧である。
また、この第１実施形態では、第２導電型の半導体膜としてのｐ型多結晶ＳｉＣ層１０９の材料であるＳｉＣは、ワイドバンドギャップ半導体であり、エネルギバンドギャップが広く、ｐ型ドーピングによる仕事関数の増大が大きい。よって、ゲート材料として特に有効な材料である。また、多結晶ＳｉＣはＰＥＣＶＤやスパッターで比較的低い温度でも堆積できる可能性がある。また、ＳｉＣは、ＡｌまたはＢのドーパントを採用した場合は高濃度ｐ型ドーピングが可能となる材料である。
また、ｐ型多結晶ＳｉＣ層１０９に接触している金属からなるゲート電極１１０によれば、ゲート抵抗を減らすことができる。すなわち、ゲート絶縁層１０８の存在によって、多結晶ＳｉＣ層１０９とＡｌＧａＮバリア層１０４の間の漏れ電流が減る。ゲート印加電圧が０Ｖ以上になった場合はゲート絶縁層１０８が特に重要となる。また、この第１実施形態では、ＡｌＧａＮバリア層１０４にゲートリセス１０７を形成したので、閾値電圧を更に上げるために有効である。
(第２の実施の形態)
次に、図２に、この発明の絶縁ゲート電界効果トランジスタの第２実施形態であるＭＩＳＨＦＥＴの断面を示す。この第２実施形態は、シリコン基板２０１の上に、厚さ５００ÅのＡｌＮバッファ層２０２、厚さ２μｍのアンドープＧａＮからなるチャネル層２０３、厚さ２５０ÅのＡｌ０.３Ｇａ０.７Ｎからなるバリア層２０４が順次形成されている。このＡｌ０.３Ｇａ０.７Ｎバリア層２０４の上に、Ｔｉ／Ａｌ／Ａｕの積層からなるソースオーミック電極２０５およびＴｉ／Ａｌ／Ａｕの積層からなるドレインオーミック電極２０６が形成されている。
次に、図２に、この発明の絶縁ゲート電界効果トランジスタの第２実施形態であるＭＩＳＨＦＥＴの断面を示す。この第２実施形態は、シリコン基板２０１の上に、厚さ５００ÅのＡｌＮバッファ層２０２、厚さ２μｍのアンドープＧａＮからなるチャネル層２０３、厚さ２５０ÅのＡｌ０.３Ｇａ０.７Ｎからなるバリア層２０４が順次形成されている。このＡｌ０.３Ｇａ０.７Ｎバリア層２０４の上に、Ｔｉ／Ａｌ／Ａｕの積層からなるソースオーミック電極２０５およびＴｉ／Ａｌ／Ａｕの積層からなるドレインオーミック電極２０６が形成されている。
上記ＡｌＧａＮバリア層２０４にゲートリセス２０７がエッチングで形成されている。このＡｌＧａＮバリア層２０４上に、厚さ１００ÅのＴａ２Ｏ５ゲート絶縁膜２０８、厚さ５００Åのｐ型(ｐ(ドーピング濃度)＝２×１０１８ｃｍ−３)多結晶ＳｉＣ層２０９、Ｐｔ／Ａｕの積層からなる第１のゲート電極２１０が順次形成されている。この第２実施形態では、ゲート絶縁膜２０８はスパッターで堆積され、パシベーション層の機能も有する。よって、ゲート絶縁膜２０８の材料としてはＴａ２Ｏ５が特に有効である。
また、図２に示すように、この第２実施形態は、デュアルゲートカスコード構造であり、ＡｌＧａＮバリア層２０４上に第２のゲート電極２１２が形成されている。この第２のゲート電極２１２はショットキ電極である。この第２のゲート電極２１２は、ＷＮ／Ａｕの積層からなる電極２１１によってソースオーミック電極２０５に接続されている。
この第２実施形態では、このＦＥＴが「オフ」で、ドレインオーミック電極２０６に印加される電圧が高い状態の場合はインパクトイオン化が発生して、ドレインオーミック電極２０６と第２のゲート電極２１２との間のバリア層２０４にホールが生じる。この第２実施形態では、生じたホールが第２ショットキゲートに吸収される。
仮に、ショットキ電極である第２のゲート電極２１２がなければ、生じたホールが第１のゲート電極２１０の下に集まって、このＦＥＴが「オン」になって電流が流れる問題が発生する可能性がある。しかも、第２のゲート電極２１２が無い場合は、エネルギが高いホール(ホットホール(hot holes))がゲート絶縁層２０８にトラップされて閾値電圧が変化する可能性がある。
また、この第２実施形態のもう一つのメリットは、ドレイン‐ゲート間印加電圧が主に第２のゲート電極２１２にかかるので、第１のゲート電極２１０にかかる電圧が低くて、ｐ型多結晶ＳｉＣ層２０９のドーピング濃度が低くてもパンチスルー現象が発生しない。
また、この第２実施形態では、ゲート絶縁膜２０８の材料としたＴａ２Ｏ５は比誘電率が高くて(εｒ＝２８)、ＡｌＧａＮバリア層２０４の表面のパシベーション効果が強い。よって、Ｔａ２Ｏ５はゲート絶縁膜として特に有効な材料であるが、その他の金属酸化物もゲート絶縁膜として有効な材料となる。このゲート絶縁膜の材料の一例としては、ＨｆＯ２とＮｂ２Ｏ５が特に有効である。
尚、上記第１,第２実施形態では、半導体チャネル層をアンドープＧａＮで作製したが、ＧａＡｓ,ＩｎＰ,ＩｎＧａＡｓＰ等の他のIII‐Ｖ族化合物半導体で作製してもよい。また、上記第１実施形態においてゲート絶縁膜をＴａ２Ｏ５で作製してもよく、第２実施形態においてゲート絶縁膜を窒化シリコン(ＳｉＮｘ)で作製してもよい。
また、上記第１,第２実施形態では、ゲート絶縁膜上に形成する第２導電型の半導体膜をｐ型多結晶ＳｉＣ層としたが、ＳｉＣ以外のｐ型多結晶半導体(例えば、Ｓｉ、ダイヤモンド等)で第２導電型の半導体膜を作製してもよく、アモルファス半導体で第２導電型の半導体膜を作製してもよい。
１０１、２０１ シリコン基板
１０２、２０２ ＡｌＮバッファ層
１０３、２０３ アンドープＧａＮチャネル層
１０４、２０４ ＡｌＧａＮバリア層
１０５、２０５ Ｔｉ／Ａｌ／Ａｕソースオーミック電極
１０６、２０６ Ｔｉ／Ａｌ／Ａｕドレインオーミック電極
１０７、２０７ ゲートリセス
１０８、２０８ ゲート絶縁膜
１０９、２０９ ｐ型多結晶ＳｉＣ層
１１０、２１０ Ｐｔ/Ａｕゲート電極
２１１ 電極
２１２ 第２のゲート電極
１０２、２０２ ＡｌＮバッファ層
１０３、２０３ アンドープＧａＮチャネル層
１０４、２０４ ＡｌＧａＮバリア層
１０５、２０５ Ｔｉ／Ａｌ／Ａｕソースオーミック電極
１０６、２０６ Ｔｉ／Ａｌ／Ａｕドレインオーミック電極
１０７、２０７ ゲートリセス
１０８、２０８ ゲート絶縁膜
１０９、２０９ ｐ型多結晶ＳｉＣ層
１１０、２１０ Ｐｔ/Ａｕゲート電極
２１１ 電極
２１２ 第２のゲート電極
Claims (6)
- 第１導電型チャネルが形成される半導体チャネル層と、
上記半導体チャネル層上に形成されたソース電極と、
上記半導体チャネル層上に形成されたドレイン電極と、
上記半導体チャネル層上に形成されたゲート絶縁膜と、
上記ゲート絶縁膜上に形成された第２導電型の半導体膜と、
上記第２導電型の半導体膜上に形成された金属製のオーミック電極からなるゲート電極とを備えることを特徴とする絶縁ゲート電界効果トランジスタ。 - 請求項１に記載の絶縁ゲート電界効果トランジスタにおいて、
上記第２導電型の半導体膜は、多結晶半導体またはアモルファス半導体で作製されていることを特徴とする絶縁ゲート電界効果トランジスタ。 - 請求項１に記載の絶縁ゲート電界効果トランジスタにおいて、
上記半導体チャネル層は、III‐Ｖ族化合物半導体で作製されていることを特徴とする絶縁ゲート電界効果トランジスタ。 - 請求項３に記載の絶縁ゲート電界効果トランジスタにおいて、
上記ゲート絶縁膜がＴａ２Ｏ５からなることを特徴とする絶縁ゲート電界効果トランジスタ。 - 請求項３に記載の絶縁ゲート電界効果トランジスタにおいて、
上記ゲート絶縁層が窒化シリコンからなることを特徴とする絶縁ゲート電界効果トランジスタ。 - 請求項１に記載の絶縁ゲート電界効果トランジスタにおいて、
上記金属製のオーミック電極からなるゲート電極を第１のゲート電極とし、
上記半導体チャネル層上かつ上記第１のゲート電極と上記ドレイン電極との間に形成されていると共に上記ソース電極に電気的に繋がれたショットキ電極からなる第２のゲート電極を有することを特徴とする絶縁ゲート電界効果トランジスタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006309107A JP2008124374A (ja) | 2006-11-15 | 2006-11-15 | 絶縁ゲート電界効果トランジスタ |
| US11/980,567 US7629632B2 (en) | 2006-11-15 | 2007-10-31 | Insulated-gate field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006309107A JP2008124374A (ja) | 2006-11-15 | 2006-11-15 | 絶縁ゲート電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008124374A true JP2008124374A (ja) | 2008-05-29 |
Family
ID=39508781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006309107A Pending JP2008124374A (ja) | 2006-11-15 | 2006-11-15 | 絶縁ゲート電界効果トランジスタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7629632B2 (ja) |
| JP (1) | JP2008124374A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100967A (ja) * | 2009-07-21 | 2011-05-19 | Rohm Co Ltd | 半導体装置 |
| JP2011129607A (ja) * | 2009-12-16 | 2011-06-30 | Furukawa Electric Co Ltd:The | ＧａＮ系ＭＯＳ型電界効果トランジスタ |
| JP2012231003A (ja) * | 2011-04-26 | 2012-11-22 | Advanced Power Device Research Association | 半導体装置 |
| JP2013502563A (ja) * | 2009-08-18 | 2013-01-24 | ウニヴェルズィテート・ウルム | 半導体装置及び半導体装置の製造方法 |
| CN103022118A (zh) * | 2011-09-21 | 2013-04-03 | 株式会社东芝 | 氮化物半导体装置 |
| KR101311041B1 (ko) * | 2011-09-26 | 2013-09-24 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
| US9252253B2 (en) | 2013-10-17 | 2016-02-02 | Samsung Electronics Co., Ltd. | High electron mobility transistor |
| US10290731B2 (en) | 2016-08-29 | 2019-05-14 | Kabushiki Kaisha Toshiba | Semiconductor device, power supply circuit, and computer |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101632314B1 (ko) * | 2009-09-11 | 2016-06-22 | 삼성전자주식회사 | 전계 효과형 반도체 소자 및 그 제조 방법 |
| WO2011100304A1 (en) | 2010-02-09 | 2011-08-18 | Massachusetts Institute Of Technology | Dual-gate normally-off nitride transistors |
| KR20120124101A (ko) * | 2011-05-03 | 2012-11-13 | 삼성전자주식회사 | 고효율 질화계 이종접합 전계효과 트랜지스터 |
| US8653558B2 (en) * | 2011-10-14 | 2014-02-18 | Freescale Semiconductor, Inc. | Semiconductor device and method of making |
| US8975664B2 (en) * | 2012-06-27 | 2015-03-10 | Triquint Semiconductor, Inc. | Group III-nitride transistor using a regrown structure |
| US10680094B2 (en) * | 2018-08-01 | 2020-06-09 | Semiconductor Components Industries, Llc | Electronic device including a high electron mobility transistor including a gate electrode |
| US20220130988A1 (en) * | 2020-10-27 | 2022-04-28 | Texas Instruments Incorporated | Electronic device with enhancement mode gallium nitride transistor, and method of making same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60137071A (ja) | 1983-12-26 | 1985-07-20 | Sumitomo Electric Ind Ltd | シヨツトキゲ−ト電界効果トランジスタ |
| JPS6155971A (ja) * | 1984-08-27 | 1986-03-20 | Sumitomo Electric Ind Ltd | シヨツトキ−ゲ−ト電界効果トランジスタ |
| JPH03116738A (ja) | 1989-09-28 | 1991-05-17 | Fujitsu Ltd | 電界効果トランジスタ |
| JP3042019B2 (ja) | 1991-05-29 | 2000-05-15 | ソニー株式会社 | 電界効果トランジスタ |
| JPH0645362A (ja) | 1992-07-21 | 1994-02-18 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JPH1050727A (ja) | 1996-08-01 | 1998-02-20 | Fujitsu Ltd | 半導体装置 |
| US6342709B1 (en) * | 1997-12-10 | 2002-01-29 | The Kansai Electric Power Co., Inc. | Insulated gate semiconductor device |
| JP5130641B2 (ja) * | 2006-03-31 | 2013-01-30 | サンケン電気株式会社 | 複合半導体装置 |
| JP2002324813A (ja) | 2001-02-21 | 2002-11-08 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ構造電界効果トランジスタ |
| US7456443B2 (en) * | 2004-11-23 | 2008-11-25 | Cree, Inc. | Transistors having buried n-type and p-type regions beneath the source region |
-
2006
- 2006-11-15 JP JP2006309107A patent/JP2008124374A/ja active Pending
-
2007
- 2007-10-31 US US11/980,567 patent/US7629632B2/en active Active
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10446657B2 (en) | 2009-07-21 | 2019-10-15 | Rohm Co., Ltd. | Semiconductor device |
| JP2011100967A (ja) * | 2009-07-21 | 2011-05-19 | Rohm Co Ltd | 半導体装置 |
| US11978778B2 (en) | 2009-07-21 | 2024-05-07 | Rohm Co., Ltd. | Semiconductor device |
| US11355609B2 (en) | 2009-07-21 | 2022-06-07 | Rohm Co., Ltd. | Semiconductor device |
| US10797145B2 (en) | 2009-07-21 | 2020-10-06 | Rohm Co., Ltd. | Semiconductor device |
| US9224825B2 (en) | 2009-07-21 | 2015-12-29 | Rohm Co., Ltd. | Semiconductor device |
| US10475894B2 (en) | 2009-07-21 | 2019-11-12 | Rohm Co., Ltd. | Semiconductor device |
| US9601582B2 (en) | 2009-07-21 | 2017-03-21 | Rohm Co., Ltd. | Semiconductor device |
| US9911818B2 (en) | 2009-07-21 | 2018-03-06 | Rohm Co., Ltd. | Semiconductor device |
| JP2013502563A (ja) * | 2009-08-18 | 2013-01-24 | ウニヴェルズィテート・ウルム | 半導体装置及び半導体装置の製造方法 |
| JP2011129607A (ja) * | 2009-12-16 | 2011-06-30 | Furukawa Electric Co Ltd:The | ＧａＮ系ＭＯＳ型電界効果トランジスタ |
| JP2012231003A (ja) * | 2011-04-26 | 2012-11-22 | Advanced Power Device Research Association | 半導体装置 |
| CN103022118A (zh) * | 2011-09-21 | 2013-04-03 | 株式会社东芝 | 氮化物半导体装置 |
| JP2013069785A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 窒化物半導体装置 |
| US8581300B2 (en) | 2011-09-26 | 2013-11-12 | Fujitsu Limited | Compound semiconductor device and method of manufacturing the same |
| KR101311041B1 (ko) * | 2011-09-26 | 2013-09-24 | 후지쯔 가부시끼가이샤 | 화합물 반도체 장치 및 그 제조 방법 |
| US9252253B2 (en) | 2013-10-17 | 2016-02-02 | Samsung Electronics Co., Ltd. | High electron mobility transistor |
| US10290731B2 (en) | 2016-08-29 | 2019-05-14 | Kabushiki Kaisha Toshiba | Semiconductor device, power supply circuit, and computer |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080210988A1 (en) | 2008-09-04 |
| US7629632B2 (en) | 2009-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7629632B2 (en) | Insulated-gate field effect transistor | |
| US9865722B2 (en) | Avalanche energy handling capable III-nitride transistors | |
| JP4755961B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP4705412B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US9406792B2 (en) | Semiconductor device having GaN-based layer | |
| TWI400801B (zh) | 半導體元件 | |
| US7956383B2 (en) | Field effect transistor | |
| JP5065616B2 (ja) | 窒化物半導体素子 | |
| JP4712459B2 (ja) | トランジスタ及びその動作方法 | |
| US9754932B2 (en) | Semiconductor device | |
| EP2157612B1 (en) | Semiconductor device | |
| JP2005086171A (ja) | 半導体装置及びその製造方法 | |
| US10651303B2 (en) | High-electron-mobility transistor devices | |
| WO2014174550A1 (ja) | 窒化物半導体装置 | |
| US20150263155A1 (en) | Semiconductor device | |
| JP2007173426A (ja) | 半導体装置 | |
| JP2008118044A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2011142358A (ja) | 窒化物半導体装置 | |
| JP2011066464A (ja) | 電界効果トランジスタ | |
| JP2013239735A (ja) | 電界効果トランジスタ | |
| US20170110566A1 (en) | Semiconductor device | |
| US10811514B2 (en) | Electronic device including an enhancement-mode HEMT and a method of using the same | |
| US20220359669A1 (en) | Nitride semiconductor device and method of manufacturing the same | |
| JP2007335736A (ja) | 窒化物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090804 |