CN103022118A - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN103022118A
CN103022118A CN2012103203511A CN201210320351A CN103022118A CN 103022118 A CN103022118 A CN 103022118A CN 2012103203511 A CN2012103203511 A CN 2012103203511A CN 201210320351 A CN201210320351 A CN 201210320351A CN 103022118 A CN103022118 A CN 103022118A
Authority
CN
China
Prior art keywords
mentioned
layer
electrode
nitride semiconductor
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103203511A
Other languages
English (en)
Other versions
CN103022118B (zh
Inventor
吉冈启
齐藤泰伸
藤本英俊
大野哲也
斋藤涉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103022118A publication Critical patent/CN103022118A/zh
Application granted granted Critical
Publication of CN103022118B publication Critical patent/CN103022118B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

本发明的实施方式的氮化物半导体装置，具备基板（1）、第一氮化物半导体层（3）、第二氮化物半导体层（4）以及在第二氮化物半导体层上（4）设置的源电极（5）、漏电极（6）、第一栅电极（9）、肖特基电极（10）和第二栅电极（12）。在第二氮化物半导体层（4）与第一氮化物半导体层（3）之间的界面处，形成二维电子气。第一栅电极（9）是常截止型FET（20）的栅电极，设置在源电极（5）与漏电极（6）之间。肖特基电极（10）设置在第一栅电极（9）与漏电极（6）之间。第二栅电极（12）是常导通型FET（21）的栅电极，设置在肖特基电极（10）与漏电极（6）之间。

Description

氮化物半导体装置
本发明基于申请日为2011年9月21日、申请号为2011-206340号的在先日本专利申请，要求其优先权并引用其全部内容。
技术领域
本发明涉及内置有在反方向上并联连接的二极管的常截止（normally off）型的氮化物半导体装置。
背景技术
以由氮化物半导体构成的HFET（Heterostructure Field EffectTransistor：异质结场效应晶体管）为代表的氮化物半导体装置被用作在开关（switching）电源及倒相（inverter）电路等中使用的功率用半导体装置，与由硅构成的功率用半导体装置相比，可期待高耐压及低导通电阻。当负载中含有电感时，需要在氮化物半导体装置截止时持续流过在电感中流过的电流作为续流电流。因此，需要将氮化物半导体装置与续流二极管反向并联。为了实现开关电源及倒相电路的小型化，希望在氮化物半导体装置中内置反向并联的续流二极管。此外，虽然希望氮化物半导体装置是常截止型，但常截止型的氮化物半导体装置中，在流过工作电流的电子渡越层的栅电极正下方电阻变高。在具有反向并联的续流二极管的常截止型的氮化物半导体装置中，希望实现高耐压、低导通电阻、续流二极管的正向电压低。
发明内容
本发明的实施方式提供一种内置的续流二极管的正向电压低、高耐压、低导通电阻的常截止型的氮化物半导体装置。
本发明的实施方式的氮化物半导体装置，具备基板、第一Inx1Ga1- x1-y1Aly1N（0≤x1≤1，0≤y1≤1）层、第二Inx2Ga1-x2-y2Aly2N（0≤x2≤1，0≤y2≤1）层、层间绝缘膜、源电极、漏电极、第一栅电极、肖特基电极、第二栅电极和布线层。第一Inx1Ga1-x1-y1Aly1N层设置在基板之上。第二Inx2Ga1-x2-y2Aly2N层设置在第一Inx1Ga1-x1-y1Aly1N层的与基板相反一侧的表面上。在第二Inx2Ga1-x2-y2Aly2N层与第一Inx1Ga1-x1 －y1Aly1N层之间的界面处，形成二维电子气。第二Inx2Ga1-x2－y2Aly2N层的禁带宽度比第一Inx1Ga1-x1－y1Aly1N层的禁带宽度宽。层间绝缘膜设置在第二Inx2Ga1-x2－y2Aly2N层的与基板相反一侧的表面上。源电极贯通层间绝缘膜，设置为电连接于第二Inx2Ga1-x2－y2Aly2N层的与基板相反一侧的表面上，且与第二Inx2Ga1-x2－y2Aly2N层电连接。漏电极贯通层间绝缘膜，与源电极分开地设置，电连接于第二Inx2Ga1-x2-y2Aly2N层的与基板相反一侧的表面上，且与第二Inx2Ga1-x2－y2Aly2N层电连接。第一栅电极设置在层间绝缘膜与第一Inx1Ga1－x1-y1Aly1N层之间的、源电极与漏电极之间。肖特基电极贯通层间绝缘膜，设置在与基板相反一侧的第一栅电极与漏电极之间，经由肖特基结设置在第二Inx2Ga1-x2－y2Aly2N层上。第二栅电极设置在肖特基电极与漏电极之间的第二Inx2Ga1-x2-y2Aly2N层上。布线层设置在层间绝缘膜上、源电极上、肖特基电极上和第二栅电极上，将源电极、肖特基电极和第二栅电极电连接。当向第一栅电极施加比相对于源电极为正的第一电压低的电压时，第一Inx1Ga1-x1-y1Aly1N层的与第一栅电极对置的部分成为非导通。此外，当向第一栅电极施加比第一电压高的电压时，第一Inx1Ga1-x1-y1Aly1N层的与第一栅电极对置的部分成为导通。当向第二栅电极施加比相对于源电极为负的第二电压低的电压时，第一Inx1Ga1-x1-y1Aly1N层的与第二栅电极对置的部分成为非导通。此外，当向第二栅电极施加比第二电压高的电压时，第一Inx1Ga1 -x1-y1Aly1N层的与第二栅电极对置的部分成为导通。
根据本发明的实施方式，能够提供一种内置有正向电压低的续流二极管且高耐压、低导通电阻的常截止型的氮化物半导体装置。
附图说明
图1是第一实施方式的氮化物半导体装置的主要部分的示意剖视图。
图2是第一实施方式的氮化物半导体装置的等效电路图。
图3是表示第一实施方式的氮化物半导体装置的使用例的电路图。
图4是第二实施方式的氮化物半导体装置的主要部分的示意剖视图。
图5是第二实施方式的氮化物半导体装置的等效电路图。
图6是第三实施方式的氮化物半导体装置的主要部分的示意剖视图。
图7是第三实施方式的氮化物半导体装置的等效电路图。
具体实施方式
以下，参照附图来说明本发明的实施方式。在实施例的说明中使用的图是为了使说明容易的示意图，图中的各要素的形状、尺寸、大小关系等在实际实施时不一定限于图示的情况，在可得到本发明的效果的范围内能够适当变更。
（第一实施方式）
用图1及图2说明第一实施方式的氮化物半导体装置。图1是示意性地表示本实施方式的反向导通型HFET 100的主要部分的剖视图。图2是图1所示的HFET 100的等效电路图。如图1所示，本实施方式的HFET 100具有基板1、缓冲层2、GaN电子渡越层3、AlGaN电子供给层4、源电极5、漏电极6、第一栅极绝缘膜8、第一栅电极9、肖特基电极10、第二栅极绝缘膜11、第二栅电极12、层间绝缘膜13以及布线层14。
基板1例如能够采用SiC（氮化硅），也可以采用Al2O3（氧化铝）、Si（硅）或GaN（氮化镓）。缓冲层2设在基板之上，例如由AlxGa1- xN（0≤x≤1）形成。Al组成通过结晶生长条件等来适当选择。此外，AlxGa1-xN层也可以是将AlN和GaN交替层叠的超晶格结构。
GaN电子渡越层3设在缓冲层2的与基板1相反一侧的表面上。除了GaN以外，GaN电子渡越层3通常可以采用以Inx1Ga1-x1-y1Aly1N（0≤x1≤1，0≤y1≤1）表示的氮化物半导体（第一Inx1Ga1-x1-y1Aly1N层）。GaN电子渡越层3进行非掺杂结晶生长，厚度例如为2.0μm。
AlGaN电子供给层4设在GaN电子渡越层3的与基板相反一侧的表面。AlGaN电子供给层4是例如Al组成（Al的摩尔数相对于Al和Ga的摩尔数之和的比）为25％、膜厚为30nm、非掺杂结晶生长的层。AlGaN电子供给层4也可以不是非掺杂、而是掺杂n形杂质而结晶生长的层。AlGaN电子供给层4可以采用比GaN电子渡越层3（通常为第一Inx1Ga1-x1-y1Aly1N层）禁带宽度更宽的以Inx2Ga1-x2-y2Aly2N（0≤x2≤1，0≤y2≤1）表示的氮化物半导体（第二Inx2Ga1-x2-y2Aly2N层）。
在GaN电子渡越层3中的AlGaN电子供给层4与GaN电子渡越层3之间的界面处形成二维电子气。该二维电子气因为以下的理由而发生。由于AlGaN电子供给层4的晶格常数大于GaN电子渡越层3的晶格常数，因此在GaN电子渡越层3上设置的AlGaN电子供给层4具有压缩应变（圧縮歪み）。通过基于该压缩应变的压电效应，在AlGaN电子供给层4中产生电场。通过该电场，在GaN电子渡越层3中的AlGaN电子供给层4与GaN电子渡越层3之间的界面处积累电子，形成二维电子气。
该二维电子气在GaN电子供给层3中沿着AlGaN电子供给层4与GaN电子渡越层3之间的界面形成，如后所述地，作为HFET 100的电流流过的沟道层而发挥功能。
此外，该二维电子气还能够通过由AlGaN电子供给层4原本具有的极化（自发极化）引起的电场而形成。AlGaN电子供给层4越厚则压电效应及自发极化越增大，结果，二维电子气的电子浓度变高。即，沟道层的电阻变低，HFET 100的导通电阻降低。
源电极5设在AlGaN电子供给层4上，与AlGaN电子供给层4电连接。漏电极6设在AlGaN电子供给层4上并与源电极5分开，与AlGaN电子供给层4电连接。源电极5及漏电极6采用与氮化物半导体层欧姆接触的金属材料即可，例如采用Ti（钛）／Al（铝）等。源电极5及漏电极6可以分别与AlGaN电子供给层4直接欧姆接触，也可以在中间经由形成了欧姆接触的其它氮化物半导体层而与AlGaN层4电连接。
槽7形成为，在源电极5与漏电极6之间、且从AlGaN电子供给层4的与基板1相反一侧的表面到达GaN电子渡越层3中。槽7的侧壁由AlGaN电子供给层4形成，底面由GaN电子渡越层3形成。第一栅极绝缘膜8形成为覆盖槽7的侧壁及底面。槽7的深度例如为距AlGaN电子供给层4的表面50nm。第一栅极绝缘膜8例如由氧化硅膜（SiO2）形成，厚度为50nm。也可以代替氧化硅膜而采用氮化硅膜（SiN）、氮氧化硅膜（SiNO）或氧化铝。
第一栅电极9隔着第一栅极绝缘膜而设在槽7上。第一栅电极例如能够由掺杂有杂质的多晶硅形成。第一栅电极与未图示的栅极端子G电连接。源电极5与未图示的源极端子S连接。漏电极6与未图示的漏极端子D连接。
如上所述地，槽7以贯通AlGaN电子供给层4并到达GaN电子渡越层3中的方式形成。在该GaN电子渡越层3的形成有槽7的部分上没有形成AlGaN电子供给层4。因此，在第一栅电极9的对置的部分（正下），在GaN电子渡越层3中不形成二维电子气。
由于GaN电子渡越层3通过非掺杂的结晶生长而形成，因此是高电阻层。即，GaN电子渡越层3的第一栅电极9所对置的部分在从源电极5朝向漏电极6的方向（或其相反方向）上（在与基板1平行的方向上）丧失沟道层从而成为非导通状态。在未设有槽7的区域，形成在GaN电子供给层3中的二维电子气成为电流通过的沟道层，因此在与基板1平行的方向为低电阻，成为导通状态。
因此，如图2的本实施方式的HFET 100的等效电路所示，HFET 100在内部具备常截止型FET 20，该常截止型FET 20中，在栅极具有第一栅电极9及第一栅极绝缘膜8，在源极具有AlGaN电子供给层4的在源电极5侧与槽7相邻的部分，在漏极具有AlGaN电子供给层4的在漏电极6侧与槽7相邻的部分。
当向常截止型FET 20的第一栅电极9施加比相对于源电极5为正的电压的阈值（相对于源电极为正的第一电压）低的电压时，在GaN电子渡越层3的与槽7相邻的部分不存在二维电子气，因而成为截止状态。当向第一栅电极9施加相对于源电极5比上述阈值高的电压时，基于反型分布的二维电子气形成在GaN电子渡越层3中的隔着第一栅极绝缘膜8而与第一栅电极9相邻的部分。结果，常截止型FET 20成为导通状态，电流从常截止型FET 20的漏极朝向源极流过GaN电子渡越层3的与第一栅电极9对置的部分。
本实施方式中，上述常截止型FET 100的阈值是1V左右，受到第一栅极绝缘膜的材料、第一栅极绝缘膜的厚度以及电子渡越层3的第一Inx1Ga1－x1-y1Aly1N层的组成（本实施方式中为GaN）等的影响。利用这些参数来设计常截止型FET 20以实现希望的阈值。
设置层间绝缘膜13使其覆盖漏电极6与源电极5之间的AlGaN电子供给层4上方及第一栅电极。源电极5及漏电极6贯通层间绝缘膜13，电连接于AlGaN电子供给层4的与基板1相反一侧的表面上。层间绝缘膜13将第一栅电极9与其它电极绝缘。层间绝缘膜13例如可以采用氧化硅膜，但也可以采用氮化硅膜、氮氧化硅膜或氧化铝等其它绝缘体的膜。层间绝缘膜13具有到达AlGaN电子供给层4并使AlGaN电子供给层4露出的第一开口部。
肖特基电极10设在AlGaN电子供给层4上，在第一开口部内经由肖特基结而与AlGaN电子供给层4电连接。即，肖特基电极10贯通层间绝缘膜13（或穿过）而与AlGaN电子供给层4电连接。肖特基电极10与AlGaN电子供给层4形成肖特基结，但也可以与在AlGaN电子供给层4上进一步设置的氮化物半导体层形成肖特基结。
层间绝缘膜13具有到达第二栅极绝缘膜11的第二开口部，该第二栅极绝缘膜11与AlGaN电子供给层4的上部直接接触而设置。第二栅极绝缘膜11例如由氮化硅膜形成，但也可以与第一栅极绝缘膜8同样地采用氧化硅膜、氮氧化硅膜或氧化铝等其它绝缘体的膜。
第二栅电极12设于第二开口部，即，设于层间绝缘膜13中，隔着第二栅极绝缘膜11而与AlGaN电子供给层4相邻。第二栅电极12贯通层间绝缘膜13（或穿过）而与AlGaN电子供给层4连接。第二栅电极12是导电体即可。第二栅电极12可以是与第一栅电极9同样的掺杂的多晶硅，但也可以采用与源电极5及漏电极6相同的金属材料或其它金属材料。
本实施方式中，第二开口部贯通层间绝缘膜13到达第二栅极绝缘膜11，第二栅电极12设于该第二开口部。但也可以是，层间绝缘膜13具有槽而代替第二开口部，槽的底部隔着层间绝缘膜13的一部分而与第二栅极绝缘膜11相邻。也可以是，第二栅电极12设于该槽内，即设于层间绝缘膜13中，隔着层间绝缘膜13的上述一部分以及第二栅极绝缘膜11而与AlGaN电子供给层4相邻。该情况下，与图1的情况相比，第二栅电极12的后述的作为负电压的阈值向负侧增大层间绝缘膜13的上述一部分的量。
布线层14设于层间绝缘膜13上、源电极5上、肖特基电极10上和第二栅电极12上，将源电极5、肖特基电极10以及第二栅电极12电连接。布线层14是导电体即可，也可以采用与源电极相同的金属材料或其它金属材料。此外，如图1所示，布线层14也可以设计为，从源电极5上越过肖特基电极10上以及第二栅电极12上而向漏电极6延伸，具有从第二栅电极12向漏电极6突出的部分。该情况下，布线层14作为场板（field plate）而发挥功能，有利于耗尽层从第二栅电极12向漏电极6延伸。第二栅电极12与漏电极6之间的耐压提高。
若向肖特基电极10施加相对于漏电极6为正的电压，则从肖特基电极10向AlGaN电子供给层4流过电流。即，以肖特基电极为阳极、以AlGaN电子供给层4为阴极的肖特基势垒二极管（SBD；SchottkyBarrier Diode）22在HFET 100内形成。
SBD 22如图2所示，是与常截止型FET 20的源极－漏极反并联电连接的续流二极管22。SBD 22的肖特基电极10与常截止型FET 20的源极电连接，与HFET 100的源极端子S电连接。SBD的阴极与常截止型FET 20的漏极电连接。
在AlGaN电子供给层4的与第二栅电极12对置的部分，没有设置如第一栅电极那样的槽7，AlGaN电子供给层4的厚度为与其它部分相同的厚度。因此，在GaN电子渡越层3中的与第二栅电极对置的部分，与其它部分同样地存在二维电子气。即，GaN电子渡越层3的与第二栅电极12对置的部分，在从源电极5朝向漏电极6的方向（或其反方向）上（在与基板1平行的方向上），二维电子气作为沟道层而存在从而成为导通状态。
因此，如图2的本实施方式的HFET 100的等效电路所示，HFET 100在内部具有常导通（normally on）型FET 21，该常导通型FET 21在栅极具有第二栅电极12及第二栅极绝缘膜11，在源极具有AlGaN电子供给层4的比第二栅电极12靠源电极5侧的部分，在漏极具有AlGaN电子供给层4的比第二栅电极12靠漏电极6侧的部分。
常导通型FET 21中，若向第二栅电极12施加比作为负电压的阈值（相对于漏电极6为负的第二电压）低的电压，则在GaN电子渡越层3中的与第二栅电极对置的部分存在的二维电子气由于来自第二栅电极的电场而消失。结果，常导通型FET 21成为截止状态。
若向第二栅电极12施加相对于漏电极6比上述阈值高的电压，则当截止状态时在GaN电子渡越层3中的与第二栅电极对置的部分消失的二维电子气变为存在。结果，常导通型FET 21成为导通状态，电流从常导通型FET 21的漏极朝向源极，流过GaN电子渡越层3的与第二栅电极12对置的部分。
本实施方式中，上述常导通型FET 21的阈值是－8V左右，受到第二栅极绝缘膜11的材料、第二栅极绝缘膜11的厚度以及作为电子供给层4的第二Inx2Ga1-x2-y2Aly2N层的组成（本实施方式中是AlGaN）等的影响。利用这些参数来设计常截止型FET 20以实现希望的阈值。本实施方式中，作为一例，第二栅极绝缘膜是厚度为20nm的氮化硅膜，电子供给层是厚度为30nm、Al组分为25％的AlGaN。
常导通型FET 21与常截止型FET 20栅-阴放大（cascode）连接。即，常导通型FET 21的栅极与常截止型FET 20的源极电连接，与HFET100的源极端子S电连接。此外，常导通型FET 21的源极与常截止型FET 20的漏极电连接。常导通型FET 21的漏极与HFET 100的漏极端子D电连接。
接着，基于本实施方式的HFET 100的使用例来说明动作。图3所示的电路是将本实施方式的HFET与具有电感的负载连接而得到的开关电路的主要部分的一例。作为具有电感的负载，可以考虑马达等。
如图3所示，高压（high side）侧HFET 100H的源极端子S与低压侧（low side）HFET 100L的漏极端子D连接。高压侧HFET 100H及低压侧HFET 100L都是本实施方式的上述HFET 100。
直流电源的正极与高压侧HFET 100H的漏极端子D连接。直流电源的负极与低压侧HFET 100L的源极端子S连接。电感31的一端与高压侧HFET 100H的漏极端子D连接，另一端与高压侧HFET 100H的源极端子S连接。假设低压侧HFET 100L的源极端子S接地来进行说明（未图示）。以下，说明各状态下的动作。
（状态1）
首先，向低压侧HFET 100L的栅极端子G施加比常截止型FET 20L的阈值低的电压，常截止型FET 20L为截止状态。高压侧HFET 100H也同样地，向栅极端子G施加比常截止型FET 20H的阈值低的电压，常截止型FET 20H为截止状态。
高压侧HFET 100H的漏极端子D和源极端子S由于电感31而成为与直流电源30的电压相同的电位。即，高压HFET 100H中的常导通型FET 21H的栅极与漏极成为相同电位，常导通型FET 21H成为导通状态。
低压侧HFET 100L中的常导通型FET 21L中，漏极是与直流电源30的电压相同的电位，栅极经由低压侧HFET 100L的源极端子S成为接地电位。因此，常导通型FET 21L由于其栅极电位比其源极电位低直流电源30的电压的量，因此成为截止状态。结果，低压侧HFET 100L为截止状态。
（状态2）
接着，向低压侧HFET 100L的栅极端子G施加常截止型FET 20L的阈值以上的电压，使常截止型FET 20L为导通状态。由于常导通型FET 21L的栅极与源极成为相同电位，因此常导通型FET 21L从截止状态成为导通状态。因此，低压侧FET 100L成为导通状态，从其漏极端子D向源极端子S流过来自电感31的电流。结果，高压侧HFET 100H的源极端子S的电位向接地电位降低。在这中途，虽然高压侧HFET100L中的常导通型FET 21H的栅极电位降低而成为阈值以下，但常导通型FET 21H成为截止状态。
这时，高压侧HFET 100H的漏极端子D与源极端子S之间被施加直流电源30的电压。直流电源30的电压经由常导通型FET 21H施加到常截止型FET 20H。即，直流电源30的电压被常导通型FET 21H分担。
由图1的剖视图也可知，HFET 100的源极－漏极间的电压几乎由GaAs电子渡越层3的肖特基电极10与漏电极6之间的部分决定。即，HFET 100的源极－漏极间的电压几乎都施加到常导通型FET 21。因此，高压侧HFET 100H的源极端子S与漏极端子D间的耐压由常导通型FET 21H的耐压决定。低压侧HFET 100L也同样。
（状态3）
接着，向低压侧HFET 100L的栅极端子G施加常截止型FET 20L的阈值以下的电压，使常截止型FET 20L为截止状态。这样，相对于常导通型FET 21L的漏极和源极的电位，栅极的电位降低，当降低到阈值以下时，常导通型FET 21L成为截止状态。结果，低压侧FET 100L成为截止状态，直流电源30的电压被施加到其源极端子S和漏极端子D。
结果，高压侧HFET 100H的源极端子S上升为高于电源电压的电压，高出的量为用于维持在电感31中流过的电流的电动势的量。结果，高压侧HFET 100H中的常导通型FET 21H的栅极的电位变得比漏极的电位高，常导通型FET 21H成为导通状态。
当常导通型FET 21H成为导通状态时，高压侧HFET 100H中的SBD22H同时成为导通状态。SBD 22H作为续流二极管使流过电感31的电流续流。该状态是与上述（状态1）相同的状态。
通过向低压侧HFET 100L的栅极端子G反复施加阈值以上的电压，能够反复上述（状态2）和（状态3）。
根据以上内容，将本实施方式的HFET 100的动作特征总结如下。在向本实施方式的HFET 100的栅极端子G施加比常截止型FET 20的阈值低的电压的状态下，常截止型FET 20为截止状态，从而HFET 100为截止状态。即，本实施方式的HFET 100是常截止型的FET。
此外，在初期状态时，或在刚刚之前常截止型FET 20为导通状态时，常导通型FET 21的源极和栅极为相同电位，因此常导通型FET 21为导通状态。因此，常导通型FET 21的漏极和源极几乎为相同电位。在该状态下，若施加电压以使相对于HFET 100的源极端子S而言漏极端子D的电位变高，则栅极的电位比常导通型FET 21的漏极及源极降低施加电压的量。结果，由于当向漏极端子D施加的电压大于常导通型FET 21的阈值的绝对值时常导通型FET 21成为截止状态，因此在HFET100的源极端子S与漏极端子D之间施加的电压经由常导通型FET 21施加到常截止型FET 20及SBD 22。
结果，HFET 100的源极端子S与漏极端子D之间的电压几乎由常导通型FET 21分担。因此，常导通型FET 21的耐压被视为HFET 100的源极端子S与漏极端子D之间的耐压，从而不需要增大常截止型FET20及SBD 22的耐压。常截止型FET 20及SBD 22的耐压为几十伏就足够。
相对于此，希望常导通型FET 21的耐压高。第二栅电极12与漏电极6之间的间隔越长则常导通型FET 21的耐压越高，为了得到600V的耐压，优选该间隔为6μm左右。
当向HFET 100的栅极端子G施加比常截止型FET 20的阈值高的电压时，常截止型FET 20成为导通状态。常导通型FET 21的栅极成为与源极相同的电位，因此常导通型FET 21也成为导通状态。结果，HFET100成为导通状态。
此外，当HFET 100为上述截止状态时，当HFET 100的源极端子S的电位比漏极端子D的电位高并流过续流电流时，SBD 22成为导通状态。此外，常导通型FET 21也成为源极与栅极为相同电位而成为导通状态。因此，SBD 22作为续流二极管进行动作。
根据以上内容，本实施方式的HFET 100在作为具有栅极端子G、源极端子S和漏极端子D的FET进行动作的同时，内置的SBD 22作为续流二极管进行动作。如上述那样地，由于SBD 22的耐压可以较低，从而不需要提高肖特基势垒来增加耐压。即，能够使肖特基势垒较低地进行设计，从而能够使导通状态时的正向电压较低地进行设计。例如，肖特基电极能够选择功函数小的结构。由于SBD 22的正向电压降低，因此能够降低由SBD 22带来的功率损失。
此外，HFET 100为导通状态时，电流串联地流过常截止型FET 20和常导通型FET 21。两者的导通电阻之和成为HFET 100的导通电阻。常导通型FET 21的导通电阻足够低，而常截止型FET 20的导通电阻比常导通型FET 21高。这是因为，常截止型FET 20中，在AlGaN电子供给层4的与栅电极9对置的部分进行用于形成槽7等的加工，从而在栅电极9与GaN电子渡越层3之间产生缺陷。该欠陥使GaN电子渡越层3的与栅电极对置的部分的电阻变高，因此常截止型FET的导通电阻高。
通过在从源极向漏极的方向上缩短栅电极的长度，能够降低该导通电阻。但是，若缩短栅电极的长度，则尽管为截止状态，即使源极－漏极间的电压较低也会产生在GaN电子渡越层3的栅电极所对置的部分形成沟道层而成为导通状态这样的短沟道效应。因此，存在当常截止型FET的导通电阻降低时其耐压下降的问题。
如上所述，本实施方式的HFET 100，即使降低常截止型FET 20的耐压，HFET 100的耐压也不会下降。因此，本实施方式的HFET 100能够具有使源极－漏极方向的栅电极的长度缩短后的常截止型FET 20，从而能够在维持高耐压的同时具有低导通电阻。
例如，在常截止型FET 20的耐压为600V的情况下，栅电极的长度需要为1μm左右。根据本实施方式的HFET 100，能够使常截止型FET20的耐压为例如20V左右，因此能够使栅极长缩短为0.6μm左右。常截止型FET 20的导通电阻能够降低到耐压为600V的情况下的一半左右。
以上，根据本实施方式，提供一种内置正向电压低的续流二极管的、高耐压且低导通电阻的常截止型的氮化物半导体装置。
另外，在本实施方式中，在贯通AlGaN电子供给层4并到达GaN电子供给层3的槽7之上，隔着第一栅极绝缘膜设置常截止型FET 20的第一栅电极。但是，如下一实施方式所说明的那样，也可以采用以下结构，即，槽不到达GaN电子供给层3，在槽的底部停留在AlGaN电子供给层4的中途的槽上，隔着第一栅极绝缘膜设置第一栅电极。
或者，第一栅电极也可以隔着以InxGa1-x-yAlyN的形式表示的p型氮化物半导体层设置在AlGaN电子供给层4上。该情况下，耗尽层从p型氮化物半导体层与AlGaN电子供给层4之间的p－n结界面延伸，二维电子气消失，从而形成常截止型FET。
本实施方式的常截止型FET 20，只要是进行常截止动作的结构则不限于上述形态，能够应用于本实施方式。
（第二实施方式）
关于第二实施方式的氮化物半导体装置，利用图4及图5进行说明。图4是本实施方式的HFET 200的主要部分示意剖视图。图5是本实施方式的等效电路图。另外，对在第一实施方式中说明的结构相同的构成部分采用相同的参照符号或记号而省略说明。以与第一实施方式之间的不同点为主进行说明。
在本实施方式的HFET 200中，槽7A从AlGaN电子供给层4的与基板1相反一侧的表面形成到AlGaN电子供给层4中。即，槽7A的底部不到达GaN电子渡越层3而停留在AlGaN电子供给层4中。槽7A的侧壁及底部都在AlGaN电子供给层4中形成。第一栅电极9隔着第一栅极绝缘膜8设置在该槽7A上。
本实施方式的HFET 200与第一实施方式的HFET 100的不同点在于，在第一栅极绝缘膜8与GaN电子渡越层3之间设置AlGaN电子供给层4。AlGaN电子供给层4的在第一栅极绝缘膜8与GaN电子渡越层3之间所夹的部分（与槽7A的底部相邻的部分），与AlGaN电子供给层4的除此以外的部分相比，层叠方向的膜厚非常薄。结果，在GaN电子渡越层3的与第一栅电极9对置的部分，几乎不产生由压电效应及自发极化带来的二维电子气。
在本实施方式中，作为一例，AlGaN电子供给层4的Al组成为30％，厚度为15nm，第一栅极绝缘膜的厚度为20nm，槽7的距AlGaN电子供给层7的与基板1相反一侧的表面的深度为12nm。
与第一实施方式的HFET 100同样，如图5的等效电路所示，本实施方式的HFET 200在内部具有常截止型FET 20A，该常截止型FET 20A中，在栅极具有第一栅电极9及第一栅极绝缘膜8，在源极具有AlGaN电子供给层4的在源电极5侧与槽7A相邻的部分，在漏极具有AlGaN电子供给层4的在漏电极6侧与槽7A相邻的部分。
此外，本实施方式的HFET 200在以下之处与第一实施方式的HFET100不同。除此之外两者为相同结构。
本实施方式的HFET 200，代替第一实施方式的HFET 100的第二栅极绝缘膜而具有p型GaN层40。即，第二栅电极12隔着以p型Inx3Ga1 －x3-y3Aly3N（0≤x3≤1，0≤y3≤1）表示的氮化物半导体层（第三Inx3Ga1 －x3-y3Aly3N）层40形成在AlGaN电子供给层4上。p型Inx3Ga1－x3－y3Aly3N层例如为GaN层40。
在AlGaN电子供给层4的与第二栅电极12对置的部分，没有设置如第一栅电极那样的槽7A，AlGaN电子供给层4的厚度成为与其它部分相同的厚度。因此，在GaN电子渡越层3中的与第二栅电极12对置的部分，与其它部分同样地存在二维电子气。即，GaN电子渡越层3的与第二栅电极12对置的部分，在从源电极5向漏电极6的方向（或其反方向）上（在与基板1平行的方向上），二维电子气作为沟道层存在，因而成为导通状态。
因此，如图5的等效电路所示，HFET 200在内部具备常导通型FET21A，该常导通型FET 21A在栅极具有第二栅电极12及p型GaN层40，在源极具有AlGaN电子供给层4的比第二栅电极12靠源电极5侧的部分，在漏极具有AlGaN电子供给层4的比第二栅电极12靠漏电极6侧的部分。常导通型FET 21A是通过对p型GaN层40与AlGaN电子供给层4之间的p－n结施加反偏压而扩大耗尽层从而对源极－漏极间的电流进行控制的结型FET。
常导通型FET 21A中，当向第二栅电极12施加比作为负电压的阈值（相对于漏电极6为负的第二电压）低的电压时，在GaN电子渡越层3中的与第二栅电极12对置的部分存在的二维电子气由于从p型GaN与AlGaN电子供给层4之间的界面延伸的耗尽层而消失。结果，常导通型FET 21A成为截止状态。
当向第二栅电极12施加相对于漏电极6比上述阈值高的电压时，在GaN电子渡越层3中的与第二栅电极对置的部分，存在当截止状态时消失的二维电子气。结果，常导通型FET 21A成为导通状态，电流从常导通型FET 21A的漏极向源极流过GaN电子渡越层3的与第二栅电极12对置的部分。
在本实施方式中，上述常导通型FET 21A的阈值为－4V左右，受到p型第三Inx3Ga1-x3－y3Aly3N层40的组成（本实施方式中为GaN）、p型第三Inx3Ga1-x3-y3Aly3N层40的厚度、p型第三Inx3Ga1-x3－y3Aly3N层40的p型杂质浓度、电子供给层4的第二Inx2Ga1－x2-y2Aly2N层4的组成（本实施方式中为AlGaN）以及电子供给层4的第二Inx2Ga1－x2- y2Aly2N层4的厚度等的影响。利用这些参数设计常导通型FET 21A，以实现希望的阈值。
在本实施方式中，作为一例，第三Inx3Ga1-x3－y3Aly3N层40是GaN，其厚度以及p型杂质浓度分别是50nm以及1×1018／cm3。电子供给层4是厚度为30nm、Al组成为25％的AlGaN。此外，常导通型FET 21A的耐压与第一实施方式的常导通型FET 21同样，由第二栅电极12与漏电极6之间的距离决定。
本实施方式的HFET 200具有与第一实施方式的HFET 100大致相同的动作和特征。本实施方式的HFET 200的耐压与第一实施方式的HFET 100同样，由常导通型FET 21A的耐压决定，因此能够降低常截止型FET 20A及内置的SBD 22的耐压。因此，能够降低内置的SBD 22的正向电压，此外，能够降低常截止型FET 20A的电阻。提供一种内置正向电压低的续流二极管的、高耐压且低导通电阻的常截止型的氮化物半导体装置。
另外，本实施方式的HFET 200，由于第二栅电极12隔着p型GaN层40设置在AlGaN电子供给层4上，因此在第二栅电极12与GaN电子渡越层3之间具有由p型GaN层40和AlGaN电子供给层4构成的p－n二极管。该p－n二极管由于导通电压在3V以上，因此即使向HFET200的源极端子S施加大的正电压，也由于SBD 22的导通电压相对较低，从而该p－n二极管不会先于SBD 22成为导通状态。续流电流仅流过SBD 22。
此外，当向HFET 200的源极端子S与漏极端子D之间施加超过耐压的电压时，在第二栅电极12附近的p型GaN层40与AlGaN电子供给层4之间的p－n结附近产生雪崩击穿。因雪崩击穿而产生的空穴能够经由p型GaN层40从第二栅电极12向HFET 200的源极端子S排出。因此，与第一实施方式的HFET 100相比，本实施方式的HFET 200进一步具有雪崩耐量高的特征。
在本实施方式的HFET 200中，常截止型FET 20A的第一栅电极9隔着第一栅极绝缘膜8设置在槽7A上，该槽7A的底部未到达GaN电子供给层3而停留在AlGaAs电子供给层4的中途。但是，也可以与第一实施方式同样地，将常截止型FET 20A的第一栅电极9隔着第一栅极绝缘膜8设置在贯通AlGaN电子供给层4并到达GaN电子供给层3的槽7上。
或者，也可以与本实施方式的第二栅电极12同样地，将第一栅电极9隔着以InxGa1-x-yAlyN的形式表示的p型氮化物半导体层设置在AlGaN电子供给层4上。该情况下，耗尽层从p型氮化物半导体层与AlGaN电子供给层4之间的p－n结界面延伸，二维电子气消失，从而形成常截止型FET。
（第三实施方式）
关于第三实施方式的半导体装置，利用图6及图7进行说明。图6是本实施方式的HFET 300的主要部分示意剖视图。图7是本实施方式的等效电路图。另外，对与第二实施方式所说明的结构相同的构成部分采用相同的参照符号或记号而省略说明。以与第二实施方式之间的不同点为主进行说明。
在本实施方式的HFET 300中，与第二实施方式的HFET 200同样，槽7A从AlGaN电子供给层4的与基板1相反一侧的表面形成到AlGaN电子供给层4中。本实施方式的HFET 300与第一实施方式的HFET 200之间的不同点在于，第一栅电极9隔着p型氮化物半导体层41（p型氮化物半导体层）而不是第一栅极绝缘膜8地设置在该槽7A上。P型氮化物半导体层41以InxGa1-x-yAlyN（0≤x≤1，0≤y≤1）表示。本实施方式中，作为p型氮化物半导体层41的一例而采用GaN层41。
本实施方式的HFET 300与第二实施方式的HFET 200同样，在GaN电子渡越层3的与第一栅电极9对置的部分几乎不产生由压电效应及自发极化带来的二维电子气，因此具备具有第一栅电极9的常截止型FET20B。本实施方式的HFET 300与第二实施方式的HFET 200相比，代替第一栅极绝缘膜8而采用p型GaN层41，因此在正的电压侧具有高阈值。这是因为，由于p型GaN层41与AlGaN电子供给层4之间的p－n结中的耗尽层，GaN电子渡越层3的与第一栅电极9对置的部分的二维电子气容易消失。
与第二实施方式的HFET 200同样，如图7的等效电路所示，本实施方式的HFET 300在内部具有常截止型FET 20B，该常截止型FET 20B中，在栅极具有第一栅电极9及p型GaN层41，在源极具有AlGaN电子供给层4的在源电极5侧与槽7相邻的部分，在漏极具有AlGaN电子供给层4的在漏电极6侧与槽7相邻的部分。
此外，本实施方式的HFET 300在以下之处与第二实施方式的HFET200不同。除此以外两者为相同结构。
本实施方式的HFET 300不具备第二实施方式的HFET 200所具备的p型GaN层40。第二栅电极12A是肖特基电极，与AlGaN电子供给层4形成肖特基结。
或者，第二栅电极12A也可以与进一步在AlGaN电子供给层4上设置的氮化物半导体层形成肖特基结。即，第二栅电极经由肖特基结设置在AlGaN电子供给层4上。
这里，与具备肖特基电极10的SBD 22相比需要提高正向电压，因此第二栅电极12由功函数比肖特基电极10大的金属形成。
在本实施方式的HFET 300中，也与第二实施方式的HFET 200同样，在GaN电子渡越层3中的与第二栅电极12A对置的部分，与其它部分同样地存在二维电子气。即，GaN电子渡越层3的与第二栅电极12A对置的部分，在从源电极5向漏电极6的方向（或其反方向）上（在与基板1平行的方向上），二维电子气作为沟道层存在，因而成为导通状态。
因此，如图7的等效电路所示，HFET 300在内部具备常导通型FET21B，该常导通型FET 21B中，在栅极具有第二栅电极12A，在源极具有AlGaN电子供给层4的比第二栅电极12A靠源电极5侧的部分，在漏极具有AlGaN电子供给层4的比第二栅电极12A靠漏电极6侧的部分。常导通型FET 21B是通过向第二栅电极12A与AlGaN电子供给层4之间的肖特基结施加反偏压而扩大耗尽层从而对源极－漏极间的电流进行控制的MESFET（Metal Semiconductor Field Effect Transistor：金属半导体场效应晶体管）。
本实施方式的HFET 300具有与第二实施方式的HFET 200大致相同的动作和特征。本实施方式的HFET 300的耐压与第二实施方式的HFET 200同样由常导通型FET 21B的耐压决定，因此能够降低常截止型FET 20B及内置SBD 22的耐压。因此，能够降低内置SBD 22的正向电压，此外，能够降低常截止型FET 20B的电阻。提供一种内置正向电压低的续流二极管的、高耐压且低导通电阻的常截止型的氮化物半导体装置。
另外，根据本实施方式的HFET 300，由于第二栅电极经由肖特基结设置在AlGaN电子供给层4上，因此无法排除因雪崩击穿产生的空穴。因此，HFET 300与第二实施方式的HFET 200相比，雪崩耐量低。
在以上所示的各实施方式中，为了进一步降低HFET的导通电阻，在AlGaN电子供给层4与GaN电子渡越层3之间可以采用AlN等隔离（spacer）层。利用隔离层来抑制从AlGaN电子供给层4向GaN电子渡越层3的n型杂质的扩散，能够抑制GaN电子渡越层3中的二维电子气的迁移率的降低。
说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并不意欲限定发明的范围。这些新的实施方式能够以其它各种形态实施，在不脱离发明主旨的范围，能够进行各种省略、替换和变更。这些实施方式及其变形包含在发明的范围及主旨中，并包含在权利要求的范围所记载的发明及其等同范围内。

Claims (20)

1.一种氮化物半导体装置，其特征在于，具备：
基板；
设置在上述基板之上的第一Inx1Ga1-x1－y1Aly1N层，其中，0≤x1≤1，0≤y1≤1；
第二Inx2Ga1-x2-y2Aly2N层，设置在上述第一Inx1Ga1-x1-y1Aly1N层的与上述基板相反一侧的表面上，在与上述第一Inx1Ga1－x1－y1Aly1N层之间的界面处形成二维电子气，禁带宽度比上述第一Inx1Ga1-x1－y1Aly1N层宽，其中，0≤x2≤1，0≤y2≤1；
层间绝缘膜，设置在上述第二Inx2Ga1-x2-y2Aly2N层的与上述基板相反一侧的表面上；
源电极，贯通上述层间绝缘膜，设置于上述第二Inx2Ga1－x2-y2Aly2N层的与上述基板相反一侧的表面上，且与上述第二Inx2Ga1-x2-y2Aly2N层电连接；
漏电极，贯通上述层间绝缘膜，与上述源电极分开地设置于上述第二Inx2Ga1-x2-y2Aly2N层的与上述基板相反一侧的上述表面上，且与上述第二Inx2Ga1-x2－y2Aly2N层电连接；
第一栅电极，设置在上述层间绝缘膜与上述第一Inx1Ga1－x1－y1Aly1N层之间的、上述源电极与上述漏电极之间；
肖特基电极，贯通上述层间绝缘膜，设置在与上述基板相反一侧的上述第一栅电极与上述漏电极之间，经由肖特基结设置在上述第二Inx2Ga1-x2 -y2Aly2N层上；
第二栅电极，设置在上述肖特基电极与上述漏电极之间的上述第二Inx2Ga1-x2-y2Aly2N层上；以及
布线层，设置在上述层间绝缘膜上、上述源电极上、上述肖特基电极上以及上述第二栅电极上，将上述源电极、上述肖特基电极和上述第二栅电极电连接，
上述第一栅电极形成为，当对上述第一栅电极施加比相对于上述源电极为正的第一电压低的电压时，上述第一Inx1Ga1-x1-y1Aly1N层的与上述第一栅电极对置的部分成为非导通，当向上述第一栅电极施加比上述第一电压高的电压时，上述第一Inx1Ga1-x1-y1Aly1N层的与上述第一栅电极对置的上述部分成为导通，
上述第二栅电极形成为，当向上述第二栅电极施加比相对于上述漏电极为负的第二电压低的电压时，上述第一Inx1Ga1-x1-y1Aly1N层的与上述第二栅电极对置的部分成为非导通，当向上述第二栅电极施加比上述第二电压高的电压时，上述第一Inx1Ga1-x1-y1Aly1N层的与上述第二栅电极对置的上述部分成为导通。
2.如权利要求1所述的氮化物半导体装置，其特征在于，
上述第一栅电极隔着第一栅极绝缘膜设置在形成于上述第二Inx2Ga1-x2 -y2Aly2N层的槽上。
3.如权利要求2所述的氮化物半导体装置，其特征在于，
上述槽的侧壁及底面由上述第二Inx2Ga1-x2-y2Aly2N层形成。
4.如权利要求2所述的氮化物半导体装置，其特征在于，
上述槽的侧壁由上述第二Inx2Ga1-x2－y2Aly2N层形成，上述槽的底面由上述第一Inx1Ga1-x1-y1Aly1N层形成。
5.如权利要求1所述的氮化物半导体装置，其特征在于，
在上述第一栅电极与上述第二Inx2Ga1-x2-y2Aly2N层之间还设置有p型氮化物半导体层，上述第一栅电极、上述p型氮化物半导体层以及上述第二Inx2Ga1-x2-y2Aly2N层电连接。
6.如权利要求5所述的氮化物半导体装置，其特征在于，
上述p型氮化物半导体层形成在槽上，该槽形成在上述第二Inx2Ga1-x2 -y2Aly2N层中且底部未到达上述第一Inx1Ga1-x1-y1Aly1N层。
7.如权利要求1所述的氮化物半导体装置，其特征在于，
上述第二栅电极隔着第二栅极绝缘膜形成在上述第二Inx2Ga1-x2- y2Aly2N层上。
8.如权利要求7所述的氮化物半导体装置，其特征在于，
上述第一栅电极隔着第一栅极绝缘膜设置在形成于上述第二Inx2Ga1－x2 －y2Aly2N层的槽上，
上述槽的侧壁及底面由上述第二Inx2Ga1-x2－y2Aly2N层形成。
9.如权利要求7所述的氮化物半导体装置，其特征在于，
上述第一栅电极隔着第一栅极绝缘膜设置在形成于上述第二Inx2Ga1-x2 -y2Aly2N层的槽上，
上述槽的侧壁由上述第二Inx2Ga1-x2－y2Aly2N层形成，上述槽的底面由上述第一Inx1Ga1-x1-y1Aly1N层形成。
10.如权利要求7所述的氮化物半导体装置，其特征在于，
在上述第一栅电极与上述第二Inx2Ga1－x2-y2Aly2N层之间还设置有p型氮化物半导体层，上述第一栅电极、上述p型氮化物半导体层以及上述第二Inx2Ga1-x2－y2Aly2N层电连接，
上述p型氮化物半导体层形成在槽上，该槽形成在上述第二Inx2Ga1-x2 -y2Aly2N层中且底部未到达上述第一Inx1Ga1－x1－y1Aly1N层。
11.如权利要求1所述的氮化物半导体装置，其特征在于，
上述第二栅电极隔着p型第三Inx3Ga1-x3-y3Aly3N层形成在上述第二Inx2Ga1-x2-y2Aly2N层上，其中，0≤x3≤1，0≤y3≤1。
12.如权利要求11所述的氮化物半导体装置，其特征在于，
上述第一栅电极隔着第一栅极绝缘膜设置在形成于上述第二Inx2Ga1-x2 -y2Aly2N层的槽上，
上述槽的侧壁及底面由上述第二Inx2Ga1-x2-y2Aly2N层形成。
13.如权利要求11所述的氮化物半导体装置，其特征在于，
上述第一栅电极隔着第一栅极绝缘膜设置在形成于上述第二Inx2Ga1－x2 －y2Aly2N层的槽上，
上述槽的侧壁由上述第二Inx2Ga1-x2－y2Aly2N层形成，上述槽的底面由上述第一Inx1Ga1-x1-y1Aly1N层形成。
14.如权利要求11所述的氮化物半导体装置，其特征在于，
在上述第一栅电极与上述第二Inx2Ga1-x2-y2Aly2N层之间还设置有p型氮化物半导体层，上述第一栅电极、上述p型氮化物半导体层以及上述第二Inx2Ga1-x2－y2Aly2N层电连接。
15.如权利要求11所述的氮化物半导体装置，其特征在于，
上述p型氮化物半导体层形成在槽上，该槽形成在上述第二Inx2Ga1-x2 -y2Aly2N层中且底部未到达上述第一Inx1Ga1-x1－y1Aly1N层。
16.如权利要求1所述的氮化物半导体装置，其特征在于，
上述第二栅电极与上述第二Inx2Ga1－x2-y2Aly2N层形成肖特基结，上述第二栅电极由功函数比上述肖特基电极大的金属形成。
17.如权利要求16所述的氮化物半导体装置，其特征在于，
上述第一栅电极隔着第一栅极绝缘膜设置在形成于上述第二Inx2Ga1-x2 -y2Aly2N层的槽上，
上述槽的侧壁及底面由上述第二Inx2Ga1-x2-y2Aly2N层形成。
18.如权利要求16所述的氮化物半导体装置，其特征在于，
上述第一栅电极隔着第一栅极绝缘膜设置在形成于上述第二Inx2Ga1-x2 -y2Aly2N层的槽上，
上述槽的侧壁由上述第二Inx2Ga1-x2-y2Aly2N层形成，上述槽的底面由上述第一Inx1Ga1-x1-y1Aly1N层形成。
19.如权利要求16所述的氮化物半导体装置，其特征在于，
在上述第一栅电极与上述第二Inx2Ga1-x2－y2Aly2N层之间还设置有p型氮化物半导体层，上述第一栅电极、上述p型氮化物半导体层以及上述第二Inx2Ga1-x2－y2Aly2N层电连接。
20.如权利要求16所述的氮化物半导体装置，其特征在于，
上述p型氮化物半导体层形成在槽上，该槽形成在上述第二Inx2Ga1－x2 -y2Aly2N层中且底部未到达上述第一Inx1Ga1-x1－y1Aly1N层。
CN201210320351.1A 2011-09-21 2012-08-31 氮化物半导体装置 Expired - Fee Related CN103022118B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011206340A JP5591776B2 (ja) 2011-09-21 2011-09-21 窒化物半導体装置およびそれを用いた回路
JP206340/2011 2011-09-21

Publications (2)

Publication Number Publication Date
CN103022118A true CN103022118A (zh) 2013-04-03
CN103022118B CN103022118B (zh) 2015-08-05

Family

ID=47879829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210320351.1A Expired - Fee Related CN103022118B (zh) 2011-09-21 2012-08-31 氮化物半导体装置

Country Status (3)

Country Link
US (1) US9082691B2 (zh)
JP (1) JP5591776B2 (zh)
CN (1) CN103022118B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148573A (zh) * 2017-06-16 2019-01-04 株式会社东芝 半导体装置
CN111886683A (zh) * 2018-03-22 2020-11-03 松下电器产业株式会社 氮化物半导体装置
CN114823851A (zh) * 2022-04-15 2022-07-29 晶通半导体(深圳)有限公司 氮化镓反向导通晶体管

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
KR101395026B1 (ko) * 2012-10-16 2014-05-15 경북대학교 산학협력단 질화물 반도체 소자 및 그 소자의 제조 방법
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9755059B2 (en) * 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) * 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
JP6038745B2 (ja) * 2013-08-22 2016-12-07 株式会社東芝 ダイオード回路およびｄｃ−ｄｃコンバータ
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US9406673B2 (en) * 2013-12-23 2016-08-02 Infineon Technologies Austria Ag Semiconductor component with transistor
JP2016051759A (ja) * 2014-08-29 2016-04-11 サンケン電気株式会社 半導体装置
JP2016171259A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置およびその製造方法
JP2018081943A (ja) * 2015-03-25 2018-05-24 シャープ株式会社 窒化物半導体装置
US10276681B2 (en) 2016-02-29 2019-04-30 Infineon Technologies Austria Ag Double gate transistor device and method of operating
US10530360B2 (en) 2016-02-29 2020-01-07 Infineon Technologies Austria Ag Double gate transistor device and method of operating
DE102017210165A1 (de) * 2017-06-19 2018-12-20 Robert Bosch Gmbh Mehrfach-Transistor-Anordnung, Brückengleichrichter und Verfahren zur Herstellung einer Mehrfach-Transistor-Anordnung
US11855198B2 (en) * 2020-04-09 2023-12-26 Qualcomm Incorporated Multi-gate high electron mobility transistors (HEMTs) employing tuned recess depth gates for improved device linearity
KR102486167B1 (ko) * 2022-02-24 2023-01-09 (주) 트리노테크놀로지 하이브리드 채널 구조를 가지는 실리콘 카바이드 전력 반도체 장치 및 그 제작 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205892A1 (en) * 2004-03-22 2005-09-22 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20070241368A1 (en) * 2006-04-18 2007-10-18 University Of Massachusetts Field effect transistor with independently biased gates
CN101101927A (zh) * 2006-07-06 2008-01-09 夏普株式会社 半导体开关元件和半导体电路装置
JP2008124374A (ja) * 2006-11-15 2008-05-29 Sharp Corp 絶縁ゲート電界効果トランジスタ
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置
US20110012680A1 (en) * 2009-07-17 2011-01-20 Panasonic Corporation Semiconductor device, radio frequency circuit, and radio frequency power amplifier
US20110133205A1 (en) * 2009-12-08 2011-06-09 Sharp Kabushiki Kaisha Field-effect transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0712045B2 (ja) * 1988-03-02 1995-02-08 株式会社東海理化電機製作所 電流検出素子
JP5130641B2 (ja) * 2006-03-31 2013-01-30 サンケン電気株式会社 複合半導体装置
JP4417677B2 (ja) 2003-09-19 2010-02-17 株式会社東芝 電力用半導体装置
US7488992B2 (en) * 2003-12-04 2009-02-10 Lockheed Martin Corporation Electronic device comprising enhancement mode pHEMT devices, depletion mode pHEMT devices, and power pHEMT devices on a single substrate and method of creation
JP4637553B2 (ja) * 2004-11-22 2011-02-23 パナソニック株式会社 ショットキーバリアダイオード及びそれを用いた集積回路
US7626218B2 (en) * 2005-02-04 2009-12-01 Raytheon Company Monolithic integrated circuit having enhancement mode/depletion mode field effect transistors and RF/RF/microwave/milli-meter wave milli-meter wave field effect transistors
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
JP5358882B2 (ja) * 2007-02-09 2013-12-04 サンケン電気株式会社 整流素子を含む複合半導体装置
JP5192175B2 (ja) * 2007-05-01 2013-05-08 シャープ株式会社 ヘテロ接合電界効果トランジスタ
JP2010278333A (ja) * 2009-05-29 2010-12-09 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
JP5012930B2 (ja) * 2010-02-15 2012-08-29 株式会社デンソー ハイブリッドパワーデバイス
US8816395B2 (en) * 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
KR101927408B1 (ko) * 2012-07-20 2019-03-07 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050205892A1 (en) * 2004-03-22 2005-09-22 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20070241368A1 (en) * 2006-04-18 2007-10-18 University Of Massachusetts Field effect transistor with independently biased gates
CN101101927A (zh) * 2006-07-06 2008-01-09 夏普株式会社 半导体开关元件和半导体电路装置
JP2008124374A (ja) * 2006-11-15 2008-05-29 Sharp Corp 絶縁ゲート電界効果トランジスタ
CN101789445A (zh) * 2008-12-22 2010-07-28 三垦电气株式会社 半导体装置
US20110012680A1 (en) * 2009-07-17 2011-01-20 Panasonic Corporation Semiconductor device, radio frequency circuit, and radio frequency power amplifier
US20110133205A1 (en) * 2009-12-08 2011-06-09 Sharp Kabushiki Kaisha Field-effect transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109148573A (zh) * 2017-06-16 2019-01-04 株式会社东芝 半导体装置
CN111886683A (zh) * 2018-03-22 2020-11-03 松下电器产业株式会社 氮化物半导体装置
CN111886683B (zh) * 2018-03-22 2024-01-02 松下控股株式会社 氮化物半导体装置
CN114823851A (zh) * 2022-04-15 2022-07-29 晶通半导体(深圳)有限公司 氮化镓反向导通晶体管

Also Published As

Publication number Publication date
US9082691B2 (en) 2015-07-14
US20130069117A1 (en) 2013-03-21
JP5591776B2 (ja) 2014-09-17
CN103022118B (zh) 2015-08-05
JP2013069785A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
CN103022118B (zh) 氮化物半导体装置
US10714566B2 (en) Semiconductor device
US9461122B2 (en) Semiconductor device and manufacturing method for the same
CN104620366B (zh) 半导体装置
US9490324B2 (en) N-polar III-nitride transistors
CN104465742B (zh) 半导体装置
CN105405877B (zh) 具有埋置场板的高电子迁移率晶体管
JP5548909B2 (ja) 窒化物系半導体装置
CN104347698B (zh) 半导体装置
US20090206371A1 (en) Nitride semiconductor device and power conversion apparatus including the same
JP5653326B2 (ja) 窒化物半導体装置
CN104521000A (zh) 具有可调的高栅极-源极额定电压的iii族氮化物增强型晶体管
CN104821340A (zh) 半导体器件
CN110785836B (zh) 半导体装置
JP2016515307A (ja) エンハンスメントモードｉｉｉ族窒化物デバイス
US20170352753A1 (en) Field-effect transistor
JP2008288474A (ja) ヘテロ接合電界効果トランジスタ
CN104916682A (zh) 半导体装置
US9252253B2 (en) High electron mobility transistor
CN110010562A (zh) 半导体器件
JP2023038273A (ja) 半導体装置
JP2020047741A (ja) 半導体装置
JP6671043B2 (ja) 半導体装置
JP7176475B2 (ja) 半導体装置
WO2022264191A1 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150805

Termination date: 20170831

CF01 Termination of patent right due to non-payment of annual fee