CN109148573A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109148573A
CN109148573A CN201810172985.4A CN201810172985A CN109148573A CN 109148573 A CN109148573 A CN 109148573A CN 201810172985 A CN201810172985 A CN 201810172985A CN 109148573 A CN109148573 A CN 109148573A
Authority
CN
China
Prior art keywords
semiconductor layer
region
semiconductor
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810172985.4A
Other languages
English (en)
Inventor
小山将央
池田健太郎
高尾和人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN109148573A publication Critical patent/CN109148573A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Composite Materials (AREA)

Abstract

本发明提供半导体装置，具备：第1半导体层；第2半导体层；第3半导体层，漏极电极，源极电极，导通电极，处于第2半导体层的与有第3半导体层的一侧相反侧，具有贯通第2半导体层及所述第3半导体层的第2凸部分，其前端位于第1半导体层的内部；栅极电极，处于第2半导体层的与有第3半导体层的一侧相反侧，处于源极电极与导通电极间；第1绝缘层，处于栅极电极与第2半导体层间，第1半导体层包括：第1区域，为第1导电类型；第2区域，处于第1区域与漏极电极间且为第2导电类型；第3区域，处于导通电极的第2凸部与第1区域间且为第2导电类型；第4区域，处于第3半导体层与第1区域之间，处于源极电极与导通电极间且为第1导电类型。

Description

半导体装置
关联申请的引用
本申请以在2017年6月16日申请的日本专利申请第2017-118990号的优先权的权益为基础且谋求其权益，其内容整体通过引用而包含在这里。
技术领域
实施方式涉及半导体装置。
背景技术
对用于电力控制的开关电路、逆变器电路使用功率半导体元件。
功率半导体元件要求高耐压且高载流子移动度，但使用了硅(Si)的功率半导体元件的耐压和载流子移动度正在达到基于Si的物理特性的极限。
近年来，期待带隙比Si宽的、碳化硅和氮化物半导体作为功率半导体材料而被广泛使用。使用了碳化硅的纵向半导体元件具备高的耐压性，但载流子移动度比使用了Si的半导体元件差。另一方面，具有使用了氮化物半导体的异质结界面的横向半导体元件具备超过Si的高的载流子移动度，但存在难以形成为高耐压这样的问题。因而，期望兼具高耐压性和高载流子移动度这两方的功率半导体元件。
发明内容
实施方式想要解决的课题在于提供同时实现高耐压和高载流子移动度的半导体装置。
实施方式提供一种半导体装置，具备：
第1半导体层，是碳化硅；
第2半导体层，是氮化物半导体；
第3半导体层，与所述第2半导体层相接，处于所述第1半导体层与所述第2半导体层之间，且是氮化物半导体；
漏极电极，处于所述第1半导体层的与存在所述第3半导体层的一侧相反的一侧；
源极电极，处于所述第2半导体层的与存在所述第3半导体层的一侧相反的一侧，并且具有第1凸部，所述第1凸部贯通所述第2半导体层以及所述第3半导体层的各个半导体层，所述第1凸部的前端位于所述第1半导体层的内部；
导通电极，处于所述第2半导体层的与存在所述第3半导体层的一侧相反的一侧，并且具有第2凸部，所述第2凸部贯通所述第2半导体层以及所述第3半导体层的各个半导体层，所述第2凸部的前端位于所述第1半导体层的内部；
栅极电极，处于所述第2半导体层的与存在所述第3半导体层的一侧相反的一侧，并且处于所述源极电极与所述导通电极之间；以及
第1绝缘层，处于所述栅极电极与所述第2半导体层之间，
所述第1半导体层包括：
第1区域，是第1导电类型；
第2区域，处于所述第1区域与所述漏极电极之间，且是第1导电类型；
第3区域，处于所述导通电极的所述第2凸部与所述第1区域之间，且是第1导电类型；以及
第4区域，处于所述第3半导体层与所述第1区域之间，并且处于所述源极电极与所述导通电极之间，且是第2导电类型。
根据实施方式，能够提供同时实现高耐压和高载流子移动度的半导体装置。
附图说明
图1是第1实施方式的半导体装置的示意剖视图。
图2是第2实施方式的半导体装置的示意剖视图。
图3是第3实施方式的半导体装置的示意剖视图。
图4是第4实施方式的半导体装置的示意剖视图。
图5是第5实施方式的半导体装置的示意剖视图。
附图标记说明
1：第1半导体层；2：第2半导体层；3：第3半导体层；4：漏极电极；5：源极电极；6：导通电极；7：栅极电极；8：第1绝缘层；9：第2区域；10：第3区域；10a：第5区域；10b：第6区域；11：第4区域；12：缓冲层；13：第2绝缘层；14：第1区域；15：第7区域；100～105：半导体装置。
具体实施方式
以下，参照附图，说明本发明的实施方式。附加有相同的符号的部件表示相同的部件。此外，附图是示意性的或者概念性的附图，各部分的厚度与宽度的关系、部分之间的大小的比例系数等未必与现实的相同。另外，即使在表示相同的部分的情况下，也有时因附图不同而相互的尺寸、比例系数被表示成不同。
在本说明书中，为了表示构件等的位置关系，将附图的上方向记述为“上”，将附图的下方向记述为“下”。在本说明书中，“上”、“下”的概念未必是表示与重力的朝向之间的关系的用语。
在本说明书中，“GaN系列半导体”是指氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)以及具备它们的中间组成的半导体的总称。
(第1实施方式)
图1示出半导体装置100的示意剖视图。半导体装置100为由形成于碳化硅(SiC)上的GaN系列半导体构成的场效应晶体管(Field Effect Transistor：FET)。
半导体装置100是在SiC上形成有GaN系列半导体的纵向GaN系列FET。在SiC上的AlGaN/GaN异质界面，形成流过载流子的沟道。该沟道经由设置于半导体装置100的导通电极而与SiC导通。SiC为漂移层，载流子在AlGaN/GaN异质界面的沟道与SiC漂移层之间移动。半导体装置100利用SiC实现高的耐压、且利用SiC上的GaN系列半导体FET实现高的载流子移动度。半导体装置100具备第1半导体层1、第2半导体层2、第3半导体层3、漏极电极4、源极电极5、导通电极6、栅极电极7、第1绝缘层8、缓冲层12。第1半导体层1包括第1区域14、第2区域9、第3区域10、第4区域11。
第1半导体层1例如为碳化硅(SiC)。第1半导体层1的厚度例如为1μm以上且100μm以下。第1半导体层1具备第1区域14、第2区域9、第3区域10以及第4区域11。
第2半导体层2为氮化物半导体。第2半导体层2例如为氮化铝镓(AlxGa(1－x)N，0<x≤1)。以下，氮化铝镓记载为AlGaN。第2半导体层2的厚度例如为1nm以上且100nm以下。
第3半导体层3与第2半导体层2相接。第3半导体层3处于第1半导体层1与第2半导体层2之间。第3半导体层3例如为氮化镓(GaN)。第3半导体层3最好为有意地未掺杂杂质的i‐GaN。关于i‐GaN，例如杂质浓度为1017cm-3以下。第3半导体层3的厚度例如最好为100nm以上且10μm以下。
第2半导体层2为带隙比第3半导体层3宽的材料。
第1半导体层1为SiC，为与第3半导体层3的GaN不同的材料，所以在第1半导体层1与第3半导体层3之间设置缓冲层12。缓冲层12是缓和因形成于缓冲层12之上的氮化物半导体层的晶格常数与SiC的晶格常数的差异而产生的歪斜的层。缓冲层12的材料至少包含氮化铝(AlN)或氮化铝镓(AlGaN)。缓冲层12的厚度为1nm以上且1μm以下。为了使位错少的GaN在SiC上生长，优选的是缓冲层的厚度为10nm以上且100nm以下。
漏极电极4设置于第1半导体层1的与和第3半导体层3相接的一侧相反的一侧的第1半导体层1。漏极电极4例如为金属电极。金属电极例如包含从镍(Ni)、钛(Ti)以及铝(Al)中选择出的元素。
源极电极5设置于第2半导体层2的与和第3半导体层3相接的一侧相反的一侧的第2半导体层2。源极电极5具有凸部。源极电极5的凸部贯通第1半导体层1以及第2半导体层2，凸部的前端位于第3半导体层3的内部。源极电极5例如为金属电极。金属电极例如包含从镍(Ni)、钛(Ti)、铝(Al)以及金(Au)中选择出的元素。
导通电极6设置于第2半导体层2的与和第3半导体层3相接的一侧相反的一侧的第2半导体层2。导通电极6具有凸部。导通电极6的凸部贯通第2半导体层2、第3半导体层3以及缓冲层12。导通电极6的凸部的前端位于第1半导体层1的内部。导通电极6例如为金属电极。金属电极例如包含从镍(Ni)、钛(Ti)、铝(Al)以及金(Au)中选择出的元素。
第1栅极电极7在从源极电极5朝向导通电极6的方向上处于源极电极5与导通电极6之间。第1栅极电极7在层叠方向上设置于第2半导体层2的与和第3半导体层3相接的一侧相反的一侧。第1栅极电极7例如为金属电极。第1栅极电极7例如也可以为包含从镍(Ni)、钛(Ti)、铝(Al)以及金(Au)中选择出的元素的材料。另外，第1栅极电极7也可以为添加了杂质的多晶体的半导体材料、例如硅、碳化硅、氮化镓。第1栅极电极7例如也可以为TiN。源极电极5、导通电极6、第1栅极电极7设置于第2半导体层2的第1侧(第1面)。漏极电极4设置于第1半导体层1的第2侧(第2面)。
第1绝缘层8设置于第2半导体层2与第1栅极电极7之间。第1绝缘层8例如为氧化硅、氮化硅、氮氧化硅、氧化镓、氧化铝、氮氧化铝、氧化铪、氧化锆、氧化镁等。也可以为铪、锆、镁的氮化物、氮氧化物。
第1半导体层1的第1区域14具有第1导电类型。第1导电类型例如为低掺杂浓度的n型。第1区域14的导电类型的杂质浓度例如为1015cm-3以上且1017cm-3以下。
第2区域9设置于第1半导体层1与漏极电极4相接的界面附近的第1半导体层1。第2区域9具有第1导电类型。第1导电类型例如为高掺杂浓度的n型。第2区域9的杂质浓度为1018cm-3以上且1020cm-3以下。从第1半导体层朝向漏极电极4的方向上的第2区域9的厚度例如为10μm以上且1mm以下。
第3区域10设置于导通电极6的凸部的周围。第3区域10具有第1导电类型。第3区域10的第1导电类型例如为高掺杂浓度的n型。第3区域10的杂质浓度为1018cm-3以上且1020cm-3以下。从第1半导体层朝向漏极电极4的方向上的第3区域10的厚度例如为10nm以上且1μm以下。
第4区域11在从第1半导体层1朝向第3半导体层3的方向上设置于存在第3半导体层3的一侧的第1半导体层1。第4区域11在从源极电极5朝向导通电极6的方向上设置于源极电极5与导通电极6之间。第4区域11设置于源极电极5的凸部的周围。第4区域11具有第2导电类型。第4区域11的第2导电类型例如为p型。第4区域11的杂质浓度为1015cm-3以上且1020cm-3以下。第4区域11的厚度在从第1半导体层1朝向第3半导体层3的方向上例如为1μm以上且2μm以下。第4区域11的厚度比第3区域10厚。通过设置第4区域11，在第4区域11与第1区域14之间形成耗尽层。该耗尽层在从第4区域11朝向第1区域14的方向扩展，从而保持半导体装置100的耐压。第1半导体层1例如在存在第2半导体层2的一侧具有(0001)面(Si面)的晶体取向。该晶体取向既可以与(0001)面不垂直，也可以具有偏角。例如，具有4°的偏角。
在第2半导体层2与第3半导体层3的界面附近，在第3半导体层3形成2维电子气层。图1的长二点划线表示存在2维电子气层的位置。
另外，形成有向图1的虚线所示的箭头方向流过电子的沟道。电子向从源极电极5朝向导通电极6的方向流动。进而，电子从导通电极6经由第1半导体层1向朝向漏极电极4的方向流动。是SiC的第1半导体层1为高耐压，所以施加于半导体装置100的电压的大部分被施加到导通电极6与漏极电极4之间的第1半导体层1。
半导体装置100是常开的。为了阻止沟道的电子的流动地将半导体装置100设为截止状态，对栅极电极7施加负的电压。即，当将负的电压施加到栅极电极7时，出现第2半导体层2与第3半导体层3的界面的能带构造，2维电子气层发生耗尽。因此，能够阻止第3半导体层3的沟道的电子的流动。
在2维电子气层流过电子时的施加于栅极电极7的电压由构成栅极电极7的金属的功函数、第1绝缘层8的介电常数、第1绝缘层8的厚度、第3半导体层3所包含的施主、受主的浓度、以及第3半导体层3的表面电势来确定。
根据实施方式，能够提供同时实现高耐压和高载流子移动度的半导体装置。
如上那样，在本实施方式的半导体装置100中，在SiC基板上的AlGaN/GaN异质界面，在源极电极5与导通电极6之间形成沟道。电子从源极电极5流到导通电极6，进而电子经由是SiC的第1半导体层1而在导通电极6至漏极电极4之间流动。半导体装置100利用是SiC的第1半导体层1实现高的耐压、且利用第1半导体层1上的GaN系列半导体FET实现高的载流子移动度。以下，叙述半导体装置100的制作方法。
首先，实施是SiC的第2区域9的准备工序。接下来，实施外延生长层形成工序。在该工序中，通过外延生长在第2区域9的(0001)面形成作为第1区域14的SiC层。接下来，实施离子注入工序。在该工序中，p型杂质被注入到SiC层，形成第4区域11。被离子注入的p型杂质例如为铝(Al)、硼(B)。接下来，n型杂质被注入到SiC层，形成高掺杂浓度的第3区域10。被离子注入的n型杂质例如为磷(P)、氮(N)。接下来，实施杂质的活化退火工序。通过在高温下加热第1半导体层1，从而在杂质区域产生所期望的载流子。
接下来，在第1半导体层1上实施包括氮化铝(AlN)或氮化铝镓(AlGaN)的缓冲层12的形成工序。缓冲层12例如通过溅射而制作。接下来，在缓冲层12上实施是氮化物半导体的、第3半导体层3以及第2半导体层2的外延生长工序。接下来，实施绝缘层8的形成工序。接下来，实施栅极电极7的形成工序。接下来，实施使用于埋设源极电极5以及导通电极6的凹部形成于氮化物半导体层的工序。例如、通过反应性离子蚀刻而实施。接下来，实施源极电极5以及导通电极6的形成工序。进而，在层叠方向上，在第1半导体层1的与存在缓冲层12的一侧相反的一侧例如通过溅射制作漏极电极4。
(第2实施方式)
图2示出半导体装置101。
对与图1的半导体装置100同样的部分附加相同的符号，省略说明。
栅极电极7具有凸部。栅极电极7的凸部位于第2半导体层2的内部，凸部到达至第3半导体层3。
在栅极电极7的凸部与第3半导体层3之间不存在第2半导体层2、或者也可以虽然存在第2半导体层2但其厚度为不诱发2维电子气层的程度的厚度。因此，在处于栅极电极7的位置的第3半导体层3不存在2维电子气层。因而，在未对栅极电极7施加电压的状态下，在沟道中不流过电子。因此，半导体装置101是常关的。
在第2半导体层2与第3半导体层3的界面附近的第3半导体层3，除了有栅极电极7的位置之外都存在2维电子气层。图2的长二点划线表示存在2维电子气层的位置。
第3半导体层3为有意地未掺杂杂质的i‐GaN，所以第3半导体层3表示低杂质浓度的n型传导。在将正的电压施加到栅极电极7的情况下，栅极电极7侧的第3半导体层3成为诱发电子的积蓄状态。因此，在第2半导体层2与第3半导体层3的界面存在的2维电子气层与在积蓄状态下诱发的电子进行连结。因而，电子向图2的虚线所示的箭头方向流动。因而，半导体装置101作为FET进行动作。
栅极电极7的凸部嵌入于第2半导体层2，从而与图1的半导体装置100相比，在半导体装置101中，处于栅极电极7的位置的第3半导体层3所包含的2维电子气层的电子的浓度减少。因此，阈值电压向正的方向改变。因而，半导体装置101进行具有正的阈值电压的常关动作。因而，半导体装置101为实现了基于是SiC的第1半导体层1的高的耐压和基于第1半导体层1上的GaN系列半导体FET的高的载流子移动度的常关器件。
(第3实施方式)
图3示出半导体装置102。
对与图1的半导体装置100同样的部分附加相同的符号，省略说明。
半导体装置102在导通电极6的凸部与第3半导体层3之间、以及导通电极6的凸部与缓冲层12之间还具备第2绝缘层13。
第2绝缘层13例如为氧化硅、氮化硅、氮氧化硅、氧化镓、氧化铝、氮氧化铝、氧化铪、氧化锆、氧化镁等。也可以为铪、锆、镁的氮化物、氮氧化物。
通过将第2绝缘层13设置于导通电极6与第3半导体层3之间、导通电极6与缓冲层12之间，能够防止导通电极6在第3半导体层3的沟道部分以外处导通，进而防止导通电极6与缓冲层12导通。因而，导通电极6仅与第3半导体层3的沟道部分导通。
另外，有代替上述第2绝缘层13而对导通电极6的附近的、第3半导体层3和缓冲层12进行离子注入来制作绝缘性的区域的方法。用于离子注入的元素例如为氩(Ar)、氟(F)。通过离子注入到导通电极6的附近的第3半导体层3和缓冲层12，能够使导通电极6的附近的第3半导体层3与缓冲层12成为绝缘性。能够将被离子注入而成为绝缘性的、导通电极6的附近的第3半导体层3和缓冲层12用作第2绝缘层13。
由此，能够防止导通电极6在第3半导体层3的沟道部分以外处导通，进而防止导通电极6与缓冲层12导通。因而，能够防止经由导通电极6的载流子泄漏到缓冲层12、第3半导体层3的不是沟道的部分。因而，在半导体装置102中，来自导通电极6的载流子的泄漏被抑制，实现了基于是SiC的第1半导体层1的高的耐压和基于GaN系列半导体FET的高的载流子移动度。
此外，即使第2实施方式的半导体装置101使用第2绝缘层13，也能够防止导通电极6的载流子的泄漏。
(第4实施方式)
图4(a)示出半导体装置103，图4(b)示出图4(a)的用虚线包围的部分的放大图。
对与图1的半导体装置100同样的部分附加相同的符号，省略说明。
在从源极电极5朝向导通电极6的方向(横向)上，第1导电类型的第5区域10a与第2导电类型的第6区域10b交替地位于图4(b)的第3区域10。
在从源极电极5朝向导通电极6的方向上，第5区域10a的长度例如为10nm以上且1μm以下，第6区域10b的长度例如为10nm以上且1μm以下。
第5区域10a的第1导电类型例如为以高浓度掺杂的n型。第6区域10b的第2导电类型例如为p型。
低掺杂浓度的n型的第1区域14与p型的第6区域10b的界面为pn结。在未对栅极电极7施加电压的情况下，在第1区域14与第6区域10b的界面的pn结处存在耗尽层。因此，第1区域14与第6区域10b各自之间的耗尽层连接，在第3区域10的周围的第1区域14存在耗尽层。
在未对栅极电极7施加电压的情况下，在导通电极6的凸部的端部、也就是说第3区域10所包围的导通电极6的凸部容易产生电场集中。在此，在第3区域10的周围的第1区域14存在耗尽层，从而电场集中的负担被分散到耗尽层整体，所以防止第1半导体层1的结晶被损坏。因而，半导体装置103能够提高第1半导体层1的耐压，实现了是SiC的第1半导体层1的高的耐压和基于GaN系列半导体FET的高的载流子移动度。
此外，即使第2以及第3实施方式的半导体装置101、102使用本实施方式的第3区域10，也能够提高第1半导体层1的耐压。
(第5实施方式)
图5(a)示出半导体装置104，图5(b)示出半导体装置105。
对与图1的半导体装置100同样的部分附加相同的符号，省略说明。
图5(a)的半导体装置104具备在第1半导体层1相互分离的多个第4区域11。
第4区域11处于第1半导体层1的与存在第2区域9的一侧相反的一侧。第4区域11从源极电极5观察时处于与存在导通电极6的一侧相反的一侧。从源极电极5观察时与存在导通电极6的一侧相反的一侧的第1半导体层1成为半导体装置104的末端部。多个第4区域11将第1区域14夹持于其间而相互分离。第4区域11通过离子注入到第1半导体层1而形成。从第1半导体层1朝向漏极电极4的方向上的第4区域11的厚度例如为1μm以上且2μm以下。第4区域11为保护环(Guard Ring)层。在靠近源极电极5的位置处，多个第4区域11相互以窄的间隔存在。在远离源极电极5的位置处，多个第4区域11相互以宽的间隔存在。此外，本实施方式的多个第4区域11如前所述为第2导电类型、p型。第4区域11的杂质浓度为1015cm-3以上且1020cm-3以下。
多个第4区域11不仅位于第1半导体层1的存在第3半导体层3的一侧，还位于半导体装置104的末端部。因而，能够在第1半导体层1的与存在漏极电极4的一侧相反的一侧，使耗尽层向从导通电极6朝向源极电极5的方向扩展。因此，能够防止半导体装置104向末端部的电场集中。另外，防止源极电极的电流、沟道的电流泄漏到第1半导体层1及其它器件。
图5(b)的半导体装置105在第4区域11的旁边具备低杂质浓度的p型的第7区域15。
第7区域15处于第1半导体层1的存在漏极电极4的一侧相反的一侧。第7区域15从源极电极5观察时处于与存在导通电极6的一侧相反的一侧。在第1半导体层1，第7区域15处于第4区域11的旁边。第7区域15包含浓度比第4区域11低的第2导电类型的杂质。第2导电类型例如为p型。第7区域15为降低表面电场(RESURF：Reduced Surface Field)层。
第7区域15位于第4区域11的旁边，从而能够在第1区域14的与存在漏极电极4的一侧相反的一侧，使耗尽层向从导通电极6朝向源极电极5的方向扩展。因此，能够防止半导体装置105向末端部的电场集中。因此，能够提高第1半导体层1的耐压。
即使将第4区域11以及第7区域15设置于上述半导体装置100～103，也能够得到同样的效果。
说明了本发明的几个实施方式，但这些实施方式是作为例子而提示的，并不意图限定发明的范围。该实施方式能够以其它各种方式被实施，能够在不脱离发明的要旨的范围进行各种省略、置换、变更。该实施方式及其变形与包含于说明的范围、要旨同样地，包含于权利要求书所记载的发明及与其等同的范围。

Claims (18)

1.一种半导体装置，具备：
第1半导体层，是碳化硅；
第2半导体层，是氮化物半导体；
第3半导体层，与所述第2半导体层相接，处于所述第1半导体层与所述第2半导体层之间，且是氮化物半导体；
漏极电极，处于所述第1半导体层的与存在所述第3半导体层的一侧相反的一侧；
源极电极，处于所述第2半导体层的与存在所述第3半导体层的一侧相反的一侧，并且具有第1凸部，所述第1凸部贯通所述第2半导体层以及所述第3半导体层的各个半导体层，所述第1凸部的前端位于所述第1半导体层的内部；
导通电极，处于所述第2半导体层的与存在所述第3半导体层的一侧相反的一侧，并且具有第2凸部，所述第2凸部贯通所述第2半导体层以及所述第3半导体层的各个半导体层，所述第2凸部的前端位于所述第1半导体层的内部；
栅极电极，处于所述第2半导体层的与存在所述第3半导体层的一侧相反的一侧，并且处于所述源极电极与所述导通电极之间；以及
第1绝缘层，处于所述栅极电极与所述第2半导体层之间，
所述第1半导体层包括：
第1区域，是第1导电类型；
第2区域，处于所述第1区域与所述漏极电极之间，且是第1导电类型；
第3区域，处于所述导通电极的所述第2凸部与所述第1区域之间，且是第1导电类型；以及
第4区域，处于所述第3半导体层与所述第1区域之间，并且处于所述源极电极与所述导通电极之间，且是第2导电类型。
2.根据权利要求1所述的半导体装置，其中，
所述栅极电极还具有第3凸部，所述栅极电极的所述第3凸部位于所述第2半导体层的内部。
3.根据权利要求1所述的半导体装置，其中，
所述半导体装置还具备第2绝缘层，该第2绝缘层处于所述导通电极的所述第2凸部与所述第3半导体层之间。
4.根据权利要求1所述的半导体装置，其中，
所述第3区域还包括第5区域和第6区域，所述第5区域与所述第6区域交替地位于从所述源极电极朝向所述导通电极的方向。
5.根据权利要求1所述的半导体装置，其中，
在隔着所述源极电极而与存在所述导通电极的一侧相反的一侧的第1半导体层有多个所述第4区域，多个所述第4区域相互分离。
6.根据权利要求1所述的半导体装置，其中，
所述半导体装置还具备第7区域，该第7区域处于隔着所述源极电极而与存在所述导通电极的一侧相反的一侧的第1半导体层，并且与所述第4区域邻接。
7.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述第2半导体层是AlxGa(1－x)N，其中0<x≤1。
8.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述第3半导体层是GaN。
9.根据权利要求1至6中的任意一项所述的半导体装置，其中，
第2半导体层的带隙比第3半导体层宽。
10.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述第1区域是n型。
11.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述第2区域、所述第3区域是浓度比所述第1区域高的n型。
12.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述第4区域是p型。
13.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述第1区域的导电类型杂质浓度为1015cm-3以上且1017cm-3以下。
14.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述第2区域的导电类型杂质浓度为1018cm-3以上且1020cm-3以下。
15.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述第3区域的导电类型杂质浓度为1018cm-3以上且1020cm-3以下。
16.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述第4区域的导电类型杂质浓度为1015cm-3以上且1020cm-3以下。
17.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述导通电极包含从Ni、Ti、Al以及Au中选择出的元素。
18.根据权利要求1至6中的任意一项所述的半导体装置，其中，
所述栅极电极是TiN。
CN201810172985.4A 2017-06-16 2018-03-02 半导体装置 Pending CN109148573A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017118990A JP6905395B2 (ja) 2017-06-16 2017-06-16 半導体装置
JP2017-118990 2017-06-16

Publications (1)

Publication Number Publication Date
CN109148573A true CN109148573A (zh) 2019-01-04

Family

ID=64604931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810172985.4A Pending CN109148573A (zh) 2017-06-16 2018-03-02 半导体装置

Country Status (3)

Country Link
US (1) US10158012B1 (zh)
JP (1) JP6905395B2 (zh)
CN (1) CN109148573A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106163A (zh) * 2019-12-27 2020-05-05 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264462A1 (en) * 2009-04-21 2010-10-21 Infineon Technologies Austria Ag Semiconductor including lateral hemt
CN103003930A (zh) * 2010-07-14 2013-03-27 松下电器产业株式会社 场效应晶体管
CN103022118A (zh) * 2011-09-21 2013-04-03 株式会社东芝 氮化物半导体装置
JP2014183282A (ja) * 2013-03-21 2014-09-29 Fujitsu Ltd 半導体装置及びその製造方法
US20160064538A1 (en) * 2014-08-29 2016-03-03 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100773A (ja) 2000-09-25 2002-04-05 Toshiba Corp 半導体装置及びその製造方法
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP4777630B2 (ja) * 2004-09-21 2011-09-21 株式会社日立製作所 半導体装置
JP5098293B2 (ja) 2006-10-30 2012-12-12 富士電機株式会社 ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
JP5319084B2 (ja) 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP5487749B2 (ja) 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
WO2011024367A1 (ja) 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
JP4737471B2 (ja) * 2009-10-08 2011-08-03 住友電気工業株式会社 半導体装置およびその製造方法
US9312343B2 (en) * 2009-10-13 2016-04-12 Cree, Inc. Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials
JP2012094688A (ja) 2010-10-27 2012-05-17 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5758132B2 (ja) * 2011-01-26 2015-08-05 株式会社東芝 半導体素子
US20130146943A1 (en) * 2011-12-12 2013-06-13 John P. EDWARDS In situ grown gate dielectric and field plate dielectric
JP5433909B2 (ja) 2012-05-22 2014-03-05 株式会社パウデック ＧａＮ系半導体素子の製造方法
JP6193677B2 (ja) * 2013-08-28 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100264462A1 (en) * 2009-04-21 2010-10-21 Infineon Technologies Austria Ag Semiconductor including lateral hemt
CN103003930A (zh) * 2010-07-14 2013-03-27 松下电器产业株式会社 场效应晶体管
CN103022118A (zh) * 2011-09-21 2013-04-03 株式会社东芝 氮化物半导体装置
JP2014183282A (ja) * 2013-03-21 2014-09-29 Fujitsu Ltd 半導体装置及びその製造方法
US20160064538A1 (en) * 2014-08-29 2016-03-03 Renesas Electronics Corporation Semiconductor device and a method for manufacturing a semiconductor device

Also Published As

Publication number Publication date
US10158012B1 (en) 2018-12-18
JP6905395B2 (ja) 2021-07-21
JP2019004084A (ja) 2019-01-10
US20180366571A1 (en) 2018-12-20

Similar Documents

Publication Publication Date Title
US9466705B2 (en) Semiconductor device and method of manufacturing the same
JP5037594B2 (ja) 電界効果トランジスタ
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
KR101946009B1 (ko) 고전자이동도 트랜지스터 및 그 구동방법
US9577084B2 (en) Semiconductor device having a semiconductor layer stacked body
US20150171173A1 (en) Nitride semiconductor structure
US9029874B2 (en) Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP2011165777A (ja) 窒化ガリウム半導体装置及びその製造方法
US20170104064A1 (en) Nitride semiconductor device with asymmetric electrode tips
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
JP6067133B2 (ja) 炭化珪素半導体装置
EP3022772B1 (en) Enhanced gate dielectric for a field effect device with a trenched gate
JP5991000B2 (ja) 半導体装置およびその製造方法
CN109148573A (zh) 半导体装置
CN105140280B (zh) 一种具有常关沟道的高压多异质结器件
JP6553336B2 (ja) 半導体装置
JP2007088186A (ja) 半導体装置及びその製造方法
JP6781293B2 (ja) 半導体装置
JP6096523B2 (ja) 半導体装置とその製造方法
CN116092928B (zh) 一种高栅压摆幅的增强型GaN功率器件及其制备方法
JP2009231751A (ja) ＧａＮ系化合物半導体からなる双方向スイッチング素子
CN110224032B (zh) 具有结型栅AlGaN/GaN异质结的横向晶体管及其制作方法
KR101887535B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190104