JP2018081943A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2018081943A
JP2018081943A JP2015062597A JP2015062597A JP2018081943A JP 2018081943 A JP2018081943 A JP 2018081943A JP 2015062597 A JP2015062597 A JP 2015062597A JP 2015062597 A JP2015062597 A JP 2015062597A JP 2018081943 A JP2018081943 A JP 2018081943A
Authority
JP
Japan
Prior art keywords
gate electrode
nitride semiconductor
insulating film
electrode
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015062597A
Other languages
English (en)
Inventor
大佑 栗田
Daisuke Kurita
大佑 栗田
福見　公孝
Kimitaka Fukumi
公孝 福見
哲三 永久
Tetsuzo Nagahisa
哲三 永久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2015062597A priority Critical patent/JP2018081943A/ja
Priority to PCT/JP2015/078762 priority patent/WO2016151905A1/ja
Publication of JP2018081943A publication Critical patent/JP2018081943A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8236—Combination of enhancement and depletion transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高周波動作時にノーマリーオフ側のゲート電極にゲート信号を入力した際に、ノーマリーオン側のゲート電極の動作が不安定になることを抑制する。【解決手段】窒化物半導体装置は、ソース電極(５)およびドレイン電極(６)と、第１トランジスタ素子(１０１)の第１ゲート電極(７)と、第２トランジスタ素子(１０２)の第２ゲート電極(８)と、上記第２ゲート電極(８)と上記ドレイン電極(６)との間における上記窒化物半導体層(９)の表面に形成された下部絶縁膜(１０)とを備え、上記第１トランジスタ素子(１０１)と上記第２トランジスタ素子(１０２)とはカスコード接続されており、上記第１ゲート電極(７)と上記第２ゲート電極(８)との間の少なくとも一部を覆うと共に、上記下部絶縁膜(１０)よりも比誘電率が小さい上部絶縁膜(１４)が形成されている。【選択図】図１

Description

この発明は、ＨＦＥＴ(heterostructure field-effect transistor：ヘテロ構造電界効果トランジスタ)構造を有する窒化物半導体装置に関する。
現在、上記ＨＦＥＴ構造を有する窒化物半導体装置においては、実用レベルではノーマリーオン(ゲート電圧０Ｖでオン状態となる)動作を行うようになっているのが一般的である。しかしながら、ゲート電圧の制御が異常になった場合でも電流が流れず、安全に動作させることが可能なノーマリーオフ(ゲート電圧０Ｖでオフ状態となる)動作が強く望まれている。
ところが、上記ノーマリーオフ動作を実現できたとしてもゲート耐圧は数十Ｖと低い。そのために、パワーデバイス分野においては数百Ｖ以上のゲート耐圧が求められるのに対して、十分なゲート耐圧を実現するのが非常に困難である。
そこで、上記ノーマリーオン動作の窒化物半導体素子と、ノーマリーオフ動作のＭＯＳ(Metal-Oxide-Semiconductor：金属酸化膜半導体)素子との二つのチップを用い、樹脂パッケージ内で上記二つのチップをカスコード接続とする方法や、特許第５５４８９０９号(特許文献１),特開２００２‐０１６２４５号公報(特許文献２)および特開２０１３‐６９７８５号公報(特許文献３)に開示された半導体装置のように、高耐圧且つノーマリーオン動作のゲート部と低耐圧且つノーマリーオフ動作のゲート部とを用いて、窒化物半導体単体とその配線とでカスコード接続を構成することにより、ノーマリーオフ動作を実現する方法が提案されている。
例えば、上記特許文献１に開示された窒化物系半導体装置においては、ドレイン電極とゲート電極(ノーマリーオフ動作のゲート電極に相当)の間に設けられたＳＢＤ(Schottky Barrier Diode：ショットキーバリアダイオード)金属電極(キャリア輸送電極)(ノーマリーオン動作のゲート電極に相当)とソース電極とが接続されている。そして、上記ソース電極から上記ゲート電極下に位置するリセス部の下部領域に到るまでのゲート絶縁膜の下部領域には、上記ソース電極に接続されたｎ＋ＡｌＧａＮ層およびｎ＋ＧａＮ層(第１のｎ＋層)が形成される一方、上記リセス部の下部領域から上記ＳＢＤ金属電極の手前に到るまでの上記ゲート絶縁膜の下部領域には、上記ＳＢＤ金属電極に接続されていないｎ＋ＡｌＧａＮ層およびｎ＋ＧａＮ層(第２のｎ＋層)が形成されている。
このように、上記ゲート絶縁膜の下部領域にｎ＋領域が設けられていることによって、上記ゲート絶縁膜の側壁部分(上記リセス部の側壁部)がチャネル領域となっている。そのために、当該側壁部分を伝わって流れる抵抗成分を除去することができ、ＭＯＳ型デバイスのゲート絶縁膜の破壊を防止すると共に、信頼性を向上させることができる。
また、上記特許文献２に開示された半導体装置では、ＧａＮ層でなる動作層とＡｌＧａＮ層でなる電子供給層とのヘテロ接合面に、ＡｌＧａＮ層のＡl組成を変えることによって二次元電子ガス層の電子濃度が相対的に濃く調整された第１のヘテロ接合面と相対的に薄く調整された第２のヘテロ接合面との２つのヘテロ接合面が設けられている。
そして、上記電子濃度が相対的に薄く調整された第２のヘテロ接合面上には、ゲート電極が形成されている。さらに、電子濃度が相対的に濃く調整されて上記第２のヘテロ接合面の両側に位置する第１のヘテロ接合面上には、ソース電極およびドレイン電極が形成されている。
このように、上記ゲート電極下のチャネル濃度を下げてゲート‐ドレイン耐圧の向上を図り、上記ドレイン電極と上記ソース電極との間の距離を長く確保して高い耐圧を得ながら、オン抵抗の増大の抑制している。こうして、ノーマリーオフで動作すると共に、高い耐圧と低いオン抵抗とを備えた半導体装置を実現している。
また、上記特許文献３に開示された窒化物半導体装置では、基板上に形成されたＧａＮ電子走行層およびＡｌＧａＮ電子供給層で成る窒化物半導体層上に、ソース電極,第１のゲート電極,ショットキー電極,第２のゲート電極およびドレイン電極が形成されている。そして、上記第１のゲート電極は、ノーマリーオフ型ＦＥＴのゲート電極であり、上記ソース電極と上記ドレイン電極との間に設けられている。また、上記ショットキー電極は、上記第１のゲート電極と上記ドレイン電極との間に設けられている。また、上記第２のゲート電極は、ノーマリーオン型ＦＥＴのゲート電極であり、上記ショットキー電極と上記ドレイン電極との間に設けられている。
上記構造を取ることによって、上記ショットキー電極をアノードとし、上記ＡｌＧａＮ電子供給層をカソードとするショットキーバリアダイオードでなる還流ダイオードの順方向電圧を低くでき、高耐圧で低オン抵抗のノーマリーオフ型半導体装置を実現することができる。
特許第５５４８９０９号 特開２００２‐０１６２４５号公報 特開２０１３‐６９７８５号公報
しかしながら、上記従来の特許文献１〜特許文献３に開示された半導体装置には、以下のような問題がある。
すなわち、ノーマリーオン動作のゲート部とノーマリーオフ動作のゲート部とを用いたＨＦＥＴからなるカスコード接続においては、高周波動作をさせるためにノーマリーオフで動作するゲート電極にゲート信号を入力した際に、上記ノーマリーオフで動作するゲート電極と上記ノーマリーオンで動作するゲート電極との間の寄生容量Ｃが大きい(インピーダンス|Ｚ|が小さい)場合には、ノーマリーオン側のゲート電極がノーマリーオフ側の上記ゲート信号の影響を受けて、素子の動作が不安定(電流値の変動など)になってしまうという新たな問題が生ずる。
この問題は、ノーマリーオン動作の窒化物半導体素子とノーマリーオフ動作のＭＯＳの素子との二つのチップを用いて上記両チップ間でカスコード接続した場合には、上記両素子における各ゲート電極間の距離が十分離れているために、生ずることにはならない。
ところが、上記特許文献１〜特許文献３に開示された従来の半導体装置のごとく、同一の窒化物半導体上にノーマリーオフのトランジスタ素子とノーマリーオンのトランジスタ素子とを形成し、同一のチップ内でカスコード接続を行う場合には、ノーマリーオフで動作するゲート電極とノーマリーオンで動作するゲート電極が近接する。
上記ノーマリーオフで動作するゲート電極と上記ノーマリーオンで動作するゲート電極との間のインピーダンス|Ｚ|と寄生容量Ｃとの関係を、次式(１)に示す。また、上記寄生容量Ｃと上記両ゲート電極間の距離ｄとの関係を、次式(２)に示す。
｜Ｚ｜＝１/(ωＣ)＝１/(２πｆＣ) …(１)
Ｃ＝(εrε0Ｓ)/ｄ …(２)
ここで、Ｚ : インピーダンス
ω : 角周波数
ｆ : 周波数
Ｃ : 静電容量(寄生容量)
εr : 比誘電率
ε0 : 真空の誘電率
Ｓ : 面積
ｄ : 間隔(距離)
上記式(２)から分かるように、上記両ゲート電極間の距離ｄが小さい場合には上記両ゲート電極間の寄生容量Ｃが大きくなる。そうすると、上記式(１)から分かるように、ゲート電極との間のインピーダンス|Ｚ|が小さくなる。そのために、上記特許文献１〜特許文献３に開示された従来の半導体装置のごとく、同一の窒化物半導体上にノーマリーオフのトランジスタ素子とノーマリーオンのトランジスタ素子とを形成し、同一のチップ内でカスコード接続を行う場合のように、ノーマリーオフで動作するゲート電極とノーマリーオンで動作するゲート電極が近接する場合には、ノーマリーオン側のゲート電極がノーマリーオフ側の上記ゲート信号の影響を受けて、素子の動作が不安定(電流値の変動など)になってしまうのである。
しかしながら、上記特許文献１および上記特許文献２に開示された半導体装置においては、ノーマリーオフ側のゲート電極とノーマリーオン側のゲート電極との間には、特に素子の動作を安定化させる対策は、実施されていない。
また、上記特許文献３に開示された半導体装置においては、ノーマリーオフ側のゲート電極とノーマリーオン側のゲート電極間に存在する層間絶縁膜が、シリコン酸化膜,シリコン窒化膜,シリコン酸窒化膜,アルミナ等の絶縁体の膜でなるとの記述があるのみで、詳細な記述はない。さらに、比誘電率がシリコン窒化膜よりも高いアルミナでもよいとの記載があることから、上記寄生容量Ｃを小さくするという上記問題に対する具体的な対策とはなっていない。
そこで、この発明の課題は、同一の窒化物半導体にノーマリーオフの第１トランジスタ素子とノーマリーオンの第２トランジスタ素子とが形成されると共に、チップ内でカスコード接続が行われる窒化物半導体装置であって、高周波動作時にノーマリーオフ側のゲート電極にゲート信号を入力した際に、ノーマリーオン側のゲート電極の動作が不安定(電流値の変動など)になることを抑制できる窒化物半導体装置を提供することにある。
上記課題を解決するため、この発明の窒化物半導体装置は、
ヘテロ接合を含む窒化物半導体層と、
上記窒化物半導体層上に、または、上記窒化物半導体層内に下部が挿入されて形成されると共に、互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間における上記窒化物半導体層上に配置されると共に、ノーマリーオフで動作する第１トランジスタ素子の第１ゲート電極と、
上記第１ゲート電極と上記ドレイン電極との間における上記窒化物半導体層上に配置されると共に、ノーマリーオンで動作する第２トランジスタ素子の第２ゲート電極と、
上記第２ゲート電極と上記ドレイン電極との間における上記窒化物半導体層の表面に形成された下部絶縁膜と
を備え、
上記第１トランジスタ素子と上記第２トランジスタ素子とはカスコード接続されており、
上記第１ゲート電極と上記第２ゲート電極との間の少なくとも一部に、上記下部絶縁膜よりも比誘電率が小さい上部絶縁膜が形成されている
ことを特徴としている。
また、一実施の形態の窒化物半導体装置では、
上記下部絶縁膜は、上記ソース電極と上記第１ゲート電極との間、および、上記第１ゲート電極と上記第２ゲート電極との間における上記窒化物半導体層の表面にも形成されている。
また、一実施の形態の窒化物半導体装置では、
上記下部絶縁膜は、シリコン窒化膜である。
また、一実施の形態の窒化物半導体装置では、
上記第１ゲート電極と上記第２ゲート電極との間における上記窒化物半導体層上に形成されたゲート電極間絶縁膜を備え、
上記ゲート電極間絶縁膜は、シリコン酸化膜である。
また、この発明の窒化物半導体装置は、
ヘテロ接合を含む窒化物半導体層と、
上記窒化物半導体層上に、または、上記窒化物半導体層内に下部が挿入されて形成されると共に、互いに間隔をおいて配置されたソース電極およびドレイン電極と、
上記ソース電極と上記ドレイン電極との間における上記窒化物半導体層上に配置されると共に、ノーマリーオフで動作する第１トランジスタ素子の第１ゲート電極と、
上記第１ゲート電極と上記ドレイン電極との間における上記窒化物半導体層上に配置されると共に、ノーマリーオンで動作する第２トランジスタ素子の第２ゲート電極と、
上記第２ゲート電極と上記ドレイン電極との間における上記窒化物半導体層の表面に形成された下部絶縁膜と、
上記第１トランジスタ素子と上記第２トランジスタ素子とはカスコード接続されており、
上記第１ゲート電極と上記第２ゲート電極との間における上記窒化物半導体層上に形成されたゲート電極間絶縁膜と、
少なくとも上記第２ゲート電極上を覆うように形成された上部絶縁膜と
を備え、
上記下部絶縁膜は、シリコン窒化膜であり、
上記ゲート電極間絶縁膜は、シリコン酸化膜であり、
上記上部絶縁膜は、シリコン窒化膜である
ことを特徴としている。
以上より明らかなように、第１の発明の窒化物半導体装置は、同一窒化物半導体層上に形成された第１トランジスタ素子と第２トランジスタ素子とをカスコード接続すると共に、上記ノーマリーオン素子の第２ゲート電極とドレイン電極との間における窒化物半導体層の表面に下部絶縁膜を形成している。したがって、上記下部絶縁膜の比誘電率を６.５〜９.０(望ましくは７.５〜８.５)の範囲内に設定すれば、上記下部絶縁膜によって、電流コラプス現象を抑制することができる。
さらに、上記第１トランジスタ素子の第１ゲート電極と上記第２トランジスタの第２ゲート電極との間の少なくとも一部を、上記下部絶縁膜よりも比誘電率が小さい上部絶縁膜で覆っているので、両ゲート電極間の寄生容量Ｃを小さく(インピーダンス|Ｚ|を大きく)することができる。したがって、高周波動作時に、ノーマリーオンで動作する上記第２ゲート電極が、ノーマリーオフで動作する上記第１ゲート電極に入力されたゲート信号の影響を受けて、上記ノーマリーオン素子の動作が不安定になることを抑制することが可能になる。
また、第２の発明の窒化物半導体装置は、同一窒化物半導体層上に形成された第１トランジスタ素子と第２トランジスタ素子とをカスコード接続すると共に、上記第２トランジスタの第２ゲート電極とドレイン電極との間における窒化物半導体層の表面に、比誘電率の高いシリコン窒化膜でなる下部絶縁膜を形成している。したがって、上記下部絶縁膜の比誘電率を６.５〜９.０(望ましくは７.５〜８.５)の範囲内に設定することができ、上記下部絶縁膜によって、電流コラプス現象を抑制することができる。
さらに、上記第１トランジスタの第１ゲート電極と上記第２トランジスタの第２ゲート電極との間における上記窒化物半導体層上に、シリコン窒化膜よりも比誘電率が小さいシリコン酸化膜でなるゲート電極間絶縁膜を形成している。したがって、上記両ゲート電極間の寄生容量Ｃを小さく(インピーダンス|Ｚ|を大きく)することができる。そのために、高周波動作時に、ノーマリーオンで動作する上記第２ゲート電極が、ノーマリーオフで動作する上記第１ゲート電極に入力されたゲート信号の影響を受けて、ノーマリーオン素子の動作が不安定になることを抑制することが可能になる。
さらに、少なくとも上記第２ゲート電極上を覆うように、比誘電率の高いシリコン窒化膜でなる上部絶縁膜を形成している。したがって、上記第２ゲート電極の周辺の電界強度を低減することができ、耐圧を向上することができる。
この発明の窒化物半導体装置の第１実施の形態における断面模式図である。 第２実施の形態における断面模式図である。 この発明の上部絶縁膜の形成箇所の一例を説明するための模式断面図である。 この発明の上部絶縁膜の形成箇所の一例を説明するための模式断面図である。 この発明の上部絶縁膜の形成箇所の一例を説明するための模式断面図である。 この発明の上部絶縁膜の形成箇所の一例を説明するための模式断面図である。
以下、この発明を図示の実施の形態により詳細に説明する。
・第１実施の形態
図１は、本実施の形態の窒化物半導体装置におけるソース電極５,第１ゲート電極７,第２ゲート電極８およびドレイン電極６を通る断面模式図である。
上記窒化物半導体装置は、図１に示すように、上記第１トランジスタ素子としてのノーマリーオフ型トランジスタ１０１と、上記第２トランジスタ素子としてのノーマリーオン型トランジスタ型トランジスタ１０２とを備えている。この窒化物半導体装置では、Ｓi基板１上に、バッファ層２を介して、アンドープＧａＮ層３とアンドープＡｌＧａＮ層４とを順に形成している。アンドープＧａＮ層３とアンドープＡｌＧａＮ層４との界面に、２ＤＥＧ(two dimensional electron gas：２次元電子ガス)が発生する。ここで、アンドープＧａＮ層３とアンドープＡｌＧａＮ層４とは、窒化物半導体層９を構成し、上記窒化物半導体層の一例である。
また、本実施の形態においては、一例としてアンドープＡｌＧａＮ層４の膜厚を３０ｎｍとしている。しかしながら、アンドープＡｌＧａＮ層４の膜厚は、アンドープＧａＮ層３とアンドープＡｌＧａＮ層４との界面に上記２ＤＥＧが発生するように設定すればよく、数ｎｍ〜５０ｎｍの範囲で形成することが可能である。
尚、上記基板１は、Ｓi基板に限らず、サファイア基板やＳiＣ基板を用いてもよく、サファイア基板やＳiＣ基板上に窒化物半導体層を成長させてもよい。または、ＧａＮ基板にＡｌＧａＮ層を成長させる等のように、窒化物半導体からなる基板上に窒化物半導体層を成長させてもよい。
また、上記アンドープＧａＮ層３とアンドープＡｌＧａＮ層４との間に、層厚１ｎｍ程度のＡｌＮ層をヘテロ改善層として形成してもよい。また、ＡｌＧａＮ層４上にＧａＮキャップ層を形成してもよい。
上記アンドープＡｌＧａＮ層４を貫通してアンドープＧａＮ層３内に達する二つのリセスが、予め定められた間隔を開けて形成され、この二つのリセスにソース電極５とドレイン電極６とが形成されている。また、ソース電極５とドレイン電極６との間には、ノーマリーオフ型トランジスタ１０１の第１ゲート電極７を形成している。また、第１ゲート電極７とドレイン電極６との間には、ノーマリーオン型トランジスタ型トランジスタ１０２の第２ゲート電極８を形成している。より詳しくは、ノーマリーオフ型トランジスタ１０１は、ソース電極７および第１ゲート電極７の下側に設けられた窒化物半導体層９を有している。また、ノーマリーオン型トランジスタ１０２は、ドレイン電極６および第２ゲート電極８の下側に設けられた窒化物半導体層９を有する。そして、第１ゲート電極７と第２ゲート電極７の間の下側に設けられた窒化物半導体層９は、ノーマリーオフ型トランジスタ１０１とノーマリーオン型トランジスタ１０２の共有部となる。
尚、上記リセスを形成せずに、アンドープＡｌＧａＮ層４上にソース電極５とドレイン電極６を形成してもよい。その場合には、アンドープＡｌＧａＮ層４の厚さを例えば２０ｎｍとして、ソース電極５とドレイン電極６とをアニールすることによってオーミックコンタクトが可能になる。また、アンドープＡｌＧａＮ層４の厚さを例えば３０ｎｍとして、アンドープＡｌＧａＮ層４のオーミックコンタクト部分に予めＳiドープをしてｎ型化させることによって、ソース電極とドレイン電極とのオーミックコンタクトを可能にしてもよい。
上記ドレイン電極６と第２ゲート電極８との間における窒化物半導体層９の表面に接するように、上記下部絶縁膜のとしての第１絶縁膜１０aが形成されている。第１絶縁膜１０aは、電流コラプス抑制のために用いられ、シリコン窒化膜で形成している。ここで、電流コラプス現象とは、印加電圧の増加に伴って、オン抵抗が増加し、飽和電流が減少してしまう現象のことである。この電流コラプス現象は、ＧａＮ系パワーデバイスにおいて課題となっている。
尚、本実施の形態においては、一例として、上記第１絶縁膜１０aを膜厚５０ｎｍで形成したが、膜厚は５ｎｍ〜１００ｎｍの範囲内であれば差し支えない。また、第１絶縁膜１０aの比誘電率は７.５で形成したが、６.５〜９.０の範囲内であればよく、７.５〜８.５がより望ましい。上記比誘電率は、小さ過ぎると上記コラプス抑制効果が低減し、大き過ぎると窒化物半導体層９との界面でリークしてしまうからである。尚、本実施の形態においては、第１絶縁膜１０aとしてシリコン窒化膜を用いているが、シリコン酸窒化膜を用いてもよい。
上記電流コラプス現象は、ゲート電極とドレイン電極間で発生する電子のトラップが支配的と言われている。そのために、本実施の形態においては、ノーマリーオンで動作する第２ゲート電極８とドレイン電極６との間における窒化物半導体層９の表面に第１絶縁膜１０aを形成することによって、コラプス抑制効果を得ている。さらに、ソース電極５と第１ゲート電極７との間の窒化物半導体層９の表面に接するように上記下部絶縁膜としての第１絶縁膜１０bを形成し、第１ゲート電極７と第２ゲート電極８との間の窒化物半導体層９の表面に接するように上記下部絶縁膜としての第１絶縁膜１０cを形成している。こうすることによって、デバイス作製プロセス中に窒化物半導体層９の表面が剥き出しになることを抑制でき、窒化物半導体層９の表面が安定化し、素子の特性を安定化できるという利点が生ずる。以下、第１絶縁膜１０a,第１絶縁膜１０bおよび第１絶縁膜１０cを総称して、第１絶縁膜１０と言う。
尚、上記第１絶縁膜１０aは、必ずしも第２ゲート電極８とドレイン電極６との間の窒化物半導体層９の表面を隙間なく埋めている必要はない。プロセス時のサイドエッチ等によって、電極６,８の近傍で第１絶縁膜１０aが窒化物半導体層９の表面に接していなくとも、第２ゲート電極８とドレイン電極６との間の窒化物半導体層９の表面の大部分(例えば、８０％以上)が第１絶縁膜１０aと接していれば、コラプス抑制効果に大きな低減は見られない。
上記第１絶縁膜１０上には、耐圧確保のため、シリコン窒化膜からなる第２絶縁膜１１を形成している。ここで、第２絶縁膜１１となるシリコン窒化膜は、一例として１５０ｎｍの膜厚で形成しているが、膜厚は５０ｎｍ〜３００ｎｍであればよい。また、第２絶縁膜１１aと、第２絶縁膜１１bと、ゲート電極間絶縁膜としての第２絶縁膜１１cとを総称して、第２絶縁膜１１と言っている。
上記第２絶縁膜１１aは、第１絶縁膜１０aの表面に接するように形成されて、第２ゲート電極８とドレイン電極６との間における窒化物半導体層９上に位置する。
上記第２絶縁膜１１bは、第１絶縁膜１０b上に形成されて、ソース電極５と第１ゲート電極７との間における窒化物半導体層９上に位置する。
上記第２絶縁膜１１cは、第１絶縁膜１０c上に形成されて、第１ゲート電極７と第２ゲート電極８との間の窒化物半導体層９上に位置する。
上記第１ゲート電極７および第２ゲート電極８は、一例として、ＮiとＡuとがこの順序で積層されたＮi/Ａuを用いて形成している。しかしながら、この発明は、これに限定されるものではなく、トランジスタのゲートとして機能するものであれば如何様な材料でも構わない。例えば、Ｗ,Ｔi,Ｎi,Ａl,Ｐd,Ｐt,Ａu等の金属、ＷＮ,ＴiＮ等の窒化物、それらの合金、および、それらの積層構造を用いることができる。
また、上記ソース電極５およびドレイン電極６は、一例として、ＴiとＡlとがこの順序で積層されたＴi/Ａlを用いて形成している。しかしながら、この発明は、これに限定されるものではなく、電気伝導性があって、上記２ＤＥＧとオーミックコンタクトが可能であれば如何様な材料でも構わない。例えば、Ｔi,ＡlおよびＴiＮがこの順序で積層されたＴi/Ａl/ＴiＮを用いて形成してもよい。または、ＡlＳi,ＡlＣuおよびＡuを、上記Ａlの代わりに用いてもよいし、上記Ａlの上に積層させてもよい。また、Ｈf/Ａl上にＨf/Ａuを積層したＨf/Ａl/Ｈf/Ａuで形成してもよい
上記第１ゲート電極７の下部は、ノーマリーオフで動作させるために、アンドープＡｌＧａＮ層４の一部が窪んだリセス形状となっている。そして、第１ゲート電極７の底面に接して、絶縁のために第３絶縁膜１２を形成している。第３絶縁膜１２は、一例としてシリコン窒化膜で形成しているが、シリコン酸化膜等の他の絶縁膜で形成してもよい。
上記第２ゲート電極８の下部は、ノーマリーオンで動作させるために、第１ゲート電極７の場合とは異なり、アンドープＡｌＧａＮ層４にリセス形状が形成されてはいない。第２ゲート電極８の底面に接して、絶縁のためにシリコン窒化膜でなる第４絶縁膜１３を形成している。第４絶縁膜１３は、一例としてシリコン窒化膜で形成しているが、シリコン酸化膜や他の絶縁膜で形成してもよい。また、ショットキー接合のために、第４絶縁膜１３を形成しなくても差し支えない。
上記上部絶縁膜としての第５絶縁膜１４は、上記第１ゲート電極７の表面、第２ゲート電極８の表面、および、第１ゲート電極７と第２ゲート電極８との間を覆うように、シリコン酸化膜で形成している。ここで、第５絶縁膜１４となるシリコン酸化膜は、一例として３００ｎｍの膜厚で形成している。但し、この膜厚は、第１ゲート電極７と第２ゲート電極８との間をカバレージ良く覆っていればよいので、第１ゲート電極７および第２ゲート電極８の電極厚さと電極端部の形状とを鑑みて適宜設定すればよい。
また、上記第５絶縁膜１４の比誘電率は、一例として３.９で形成しているが、第１絶縁膜１０の比誘電率よりも小さい比誘電率であればよい。
このように、第１絶縁膜１０よりも比誘電率εrの小さい第５絶縁膜１４を第１ゲート電極７と第２ゲート電極８との間に形成することによって、上記式(１)および式(２)から解るように、ノーマリーオフで動作する第１ゲート電極７とノーマリーオンで動作する第２ゲート電極８との間の寄生容量Ｃを小さく(つまり、インピーダンス|Ｚ|を大きく)することが可能になる。
したがって、高周波動作時に、ノーマリーオンで動作する第２ゲート電極８がノーマリーオフで動作する第１ゲート電極７に入力されたゲート信号の影響を受けて、ノーマリーオン素子の動作が不安定(電流値の変動など)になることを抑制することが可能になる。
尚、上記第５絶縁膜１４は、一例としてシリコン酸化膜を用いて形成されているが、上述した理由により、比誘電率が第１絶縁膜１０よりも小さい絶縁膜であればよく、例えばＳiＯＦ,ＳiＯＣ等を用いることが可能である。
また、本実施の形態においては、上記第５絶縁膜１４を、第１ゲート電極７と第２ゲート電極８との間の全体を覆うように形成しているが、この発明では必ずしもその必要はない。要は、第１ゲート電極７と第２ゲート電極８との間の寄生容量Ｃを、所定の容量値まで低減できる程度の範囲で形成されていればよいのである。
その後、上述のようにして形成された窒化物半導体素子に対して、適宜に層間絶縁膜工程や配線工程(配線図は、図２に簡略化して示す)を行い、ソース電極５と第２ゲート電極８とを接続してカスコード接続を形成することによって、ノーマリーオンで動作し、高周波動作時にも動作が安定した窒化物半導体装置を１チップで構成可能となる。すなわち、チップコストの低減およびパッケージサイズの縮小も同時に実現できるのである。
以上のごとく、上記実施の形態によれば、Ｓi基板１上に、アンドープＧａＮ層３とアンドープＡｌＧａＮ層４とを順に形成してなる窒化物半導体層９が形成されている。そして、窒化物半導体層９上に、または、窒化物半導体層９内に少なくとも下部が挿入されて、互いに間隔をおいてソース電極５およびドレイン電極６が形成されている。さらに、ソース電極５とドレイン電極６との間における窒化物半導体層９上にノーマリーオフで動作する第１ゲート電極７が形成されている。また、第１ゲート電極７とドレイン電極６との間における窒化物半導体層９上に、ノーマリーオンで動作する第２ゲート電極８が形成されている。
そして、上記第２ゲート電極８と上記ドレイン電極６の間における窒化物半導体層９上に、電流コラプス現象抑制用の第１絶縁膜１０aが形成されている。また、第１ゲート電極７と第２ゲート電極８との間の少なくとも一部に、第１絶縁膜１０aよりも比誘電率が小さい第５絶縁膜１４を形成している。
そして、上記ソース電極５と第２ゲート電極８とを接続して、ノーマリーオフで動作するトランジスタとノーマリーオンで動作するトランジスタをカスコード接続している。
したがって、上記第２ゲート電極８とドレイン電極６の間における窒化物半導体層９上に形成された第１絶縁膜１０aによって、電流コラプス現象を抑制することができる。
さらに、上記第１ゲート電極７と第２ゲート電極８との間に第１絶縁膜１０aよりも比誘電率が小さい第５絶縁膜１４を形成することによって、両ゲート電極７,８間の寄生容量Ｃを小さく(インピーダンス|Ｚ|を大きく)することができる。その結果、高周波動作時に、ノーマリーオンで動作する第２ゲート電極８がノーマリーオフで動作する第１ゲート電極７に入力されたゲート信号の影響を受けて、ノーマリーオン素子の動作が不安定(電流値の変動など)になることを抑制することが可能になる。
すなわち、上記実施の形態によれば、上記電流コラプス現象を抑制すると共に、高周波動作時に、ノーマリーオフで動作する第１ゲート電極７に入力されたゲート信号の影響を受けて、ノーマリーオン素子の動作が不安定になるのを防止することができるのである。
・第２実施の形態
図２は、本実施の形態の窒化物半導体装置におけるソース電極５,第１ゲート電極７,第２ゲート電極８およびドレイン電極６を通る断面模式図である。
尚、本実施の形態における基本構成は、上記第１実施の形態の構成と同様である。そこで、本実施の形態においては、上記第１実施の形態に対応する部材には同じ番号を付して詳細な説明は省略する。以下、上記第１実施の形態とは異なる点について説明する。
上記第１実施の形態においては第２絶縁膜１１をシリコン窒化膜で形成しているが、本実施の形態においてはシリコン窒化膜よりも比誘電率が低いシリコン酸化膜で形成している。尚、第２絶縁膜１１の膜厚は１５０ｎｍとしているが、膜厚５０ｎｍ〜３００ｎｍであればよい。また、第２絶縁膜１１の比誘電率は３.９としているが、第１絶縁膜１０の比誘電率より小さければ差し支えない。
以上のように、上記第１絶縁膜１０よりも比誘電率εrの小さい絶縁膜を第１ゲート電極７と第２ゲート電極８との間に形成することによって、上記式(１)および上記式(２)から解るように、第１ゲート電極７と第２ゲート電極８との間の寄生容量Ｃを小さく(インピーダンス|Ｚ|を大きく)することが可能となり、高周波動作時に、ノーマリーオンで動作する第２ゲート電極８がノーマリーオフで動作する第１ゲート電極７に入力されたゲート信号の影響を受けて、素子の動作が不安定(電流値の変動など)になることを抑制することが可能になる。
尚、上記第２絶縁膜１１は、一例としてシリコン酸化膜を用いて形成されているが、上述した理由により、比誘電率が第１絶縁膜１０よりも小さい絶縁膜であればよく、例えばＳiＯＦ,ＳiＯＣ等を用いることが可能である。
第５絶縁膜１４は、上記第１ゲート電極７の表面、第２ゲート電極８の表面、および、第１ゲート電極７と第２ゲート電極８との間を覆うように、シリコン酸化膜で形成している。ここで、第５絶縁膜１４となるシリコン酸化膜は、一例として３００ｎｍの膜厚で形成している。但し、この膜厚は、第１ゲート電極７と第２ゲート電極８との間をカバレージ良く覆っていればよいので、第１ゲート電極７および第２ゲート電極８の電極厚さと電極端部の形状とを鑑みて適宜設定すればよい。
その後、上述のようにして形成された窒化物半導体素子に対して、適宜に層間絶縁膜工程や配線工程を行う。配線工程においては、図２に示すように、ソース電極５とソース端子１５とをソース配線１６で接続し、ソース配線１６と第２ゲート電極８とをカスコード配線１７で接続する。また、第１ゲート電極７と第１ゲート端子１８とをゲート配線１９で接続する。さらに、ドレイン電極６とドレイン端子２０とをドレイン配線２１で接続する。
こうして、上記ソース電極５と第２ゲート電極８とを接続してカスコード接続を形成することによって、ノーマリーオンで動作し、高周波動作時にも動作が安定した窒化物半導体装置を１チップで構成可能となる。すなわち、チップコストの低減およびパッケージサイズの縮小も同時に実現できるのである。
以上のごとく、本実施の形態においては、上記第５絶縁膜１４に加えて、第２絶縁膜１１においても比誘電率の小さな膜を形成するようにしている。したがって、第１ゲート電極７と第２ゲート電極８との間の寄生容量Ｃを上記第１実施の形態の場合よりもさらに小さく(インピーダンス|Ｚ|をさらに大きく)することが可能になる。
すなわち、本実施の形態によれば、高周波動作時に、ノーマリーオンで動作する第２ゲート電極８が、ノーマリーオフで動作する第１ゲート電極７に入力されたゲート信号の影響を受けて、ノーマリーオン素子の動作が不安定(電流値の変動など)になることを上記第１実施の形態の場合よりもさらに抑制することが可能になる。
・第３実施の形態
本実施の形態における基本構成は、上記第２実施の形態の構成と同様である。そこで、本実施の形態においては、上記第２実施の形態に対応する部材には同じ番号を付して詳細な説明は省略する。以下、図２に従って、上記第２実施の形態とは異なる点について説明する。
上記第２実施の形態においては第５絶縁膜１４をシリコン酸化膜で形成しているが、本実施の形態においてはシリコン酸化膜よりも比誘電率の高いシリコン窒化膜で形成している。そして、上記第２実施の形態においては３.９であった比誘電率を、本実施の形態においては第１絶縁膜１０と同じ７.５で形成している。しかしながら、第５絶縁膜１４の比誘電率は、７.５に限定されるものではない。６.５〜９.０の範囲内であればよく、７.５〜８.５が望ましい。その理由は、第５絶縁膜１４をシリコン窒化膜として第２ゲート電極８を比誘電率の高い膜で覆うことにより、第２ゲート電極８の周辺の電界強度を低減することができ、耐圧を向上することができる。その一方で、比誘電率が高くなり過ぎると膜中および膜界面でリークが生ずるためである。
尚、本実施の形態においては、上記第５絶縁膜１４を、シリコン窒化膜で形成しているが、シリコン酸窒化膜やアルミナ等で形成してもよい。
その後、上述のようにして形成された窒化物半導体素子に対して、適宜に層間絶縁膜工程や配線工程(配線図を、図２に簡略化して示す)を行い、ソース電極５と第２ゲート電極８とを接続してカスコード接続を形成することによって、ノーマリーオンで動作し、高周波動作時にも動作が安定した窒化物半導体装置を１チップで構成可能となる。すなわち、チップコストの低減およびパッケージサイズの縮小も同時に実現できるのである。
この発明は、上記ノーマリーオンで動作する窒化物半導体素子とノーマリーオフで動作する窒化物半導体素子とをカスコード接続してなる窒化物半導体装置において、両素子のゲート電極間の寄生容量を低下させることによって、高周波動作時の当該窒化物半導体装置の動作の安定性確保に関するものである。そのために、上記各実施の形態のように、第１ゲート電極７について、ノーマリーオフで動作させるために、第１ゲート電極７下部の窒化物半導体層９には上記リセスを形成し、このリセス内に第３絶縁膜１２を形成している。しかしながら、上述の構造は、飽くまでも一例であって、ノーマリーオフ動作することが可能な構造であれば如何様な構造であってもよい。
例えば、上記第３絶縁膜１２としてシリコン酸化膜を用いているが、シリコン窒化膜やアルミナ等の絶縁性を有する物質であれば差し支えない。
また、上記アンドープＡｌＧａＮ層４上にｐ型半導体を形成して、第１ゲート電極７下のポテンシャルを持ち上げることによって、ノーマリーオフ動作を実現する構造でも構わない。
また、ノーマリーオン構造部分の形成方法やその構造、各電極の材料や形成方法、窒化物半導体層の材料、膜構成、形成方法等において、何ら限定を加えるものではない。
以上を纏めると、この発明の窒化物半導体装置は、
ヘテロ接合を含む窒化物半導体層９と、
上記窒化物半導体層９上に、または、上記窒化物半導体層９内に下部が挿入されて形成されると共に、互いに間隔をおいて配置されたソース電極５およびドレイン電極６と、
上記ソース電極５と上記ドレイン電極６との間における上記窒化物半導体層９上に配置されると共に、ノーマリーオフで動作する第１トランジスタ素子１０１の第１ゲート電極７と、
上記第１ゲート電極７と上記ドレイン電極６の間における上記窒化物半導体層９上に配置されると共に、ノーマリーオンで動作する第２トランジスタ素子１０２の第２ゲート電極８と、
上記第２ゲート電極８と上記ドレイン電極６との間における上記窒化物半導体層９の表面に形成された下部絶縁膜１０と
を備え、
上記第１トランジスタ素子１０１と上記第２トランジスタ素子１０２とはカスコード接続されており、
上記第１ゲート電極７と上記第２ゲート電極８との間の少なくとも一部に、上記下部絶縁膜１０よりも比誘電率が小さい上部絶縁膜１４が形成されている
ことを特徴としている。
ここで、「上記第１ゲート電極７と上記第２ゲート電極８との間の少なくとも一部に、上記下部絶縁膜１０よりも比誘電率が小さい上部絶縁膜１４が形成されている」とは、上記第１ゲート電極７と上記第２ゲート電極８との間の一部、または、上記第１ゲート電極７と上記第２ゲート電極８との間の全部に、上部絶縁膜１４が形成されていることを意味する。例えば図３〜図６のいずれか一つの状態が、「上記第１ゲート電極７と上記第２ゲート電極８との間の少なくとも一部に、上記下部絶縁膜１０よりも比誘電率が小さい上部絶縁膜１４が形成されている」状態に相当する。
上記構成によれば、同一窒化物半導体層９上に形成された上記第１トランジスタ素子１０１と上記第２トランジスタ素子１０２とをカスコード接続すると共に、上記第２トランジスタ素子１０２の上記第２ゲート電極８と上記ドレイン電極６との間における上記窒化物半導体層９の表面に下部絶縁膜１０を形成している。したがって、上記下部絶縁膜１０の比誘電率を６.５〜９.０(望ましくは７.５〜８.５)の範囲内に設定すれば、上記下部絶縁膜１０によって、電流コラプス現象を抑制することができる。
さらに、上記第１ゲート電極７と上記第２ゲート電極８との間の少なくとも一部に、上記下部絶縁膜１０よりも比誘電率が小さい上部絶縁膜１４を形成しているので、両ゲート電極７,８間の寄生容量Ｃを小さく(インピーダンス|Ｚ|を大きく)することができる。したがって、高周波動作時に、ノーマリーオンで動作する上記第２ゲート電極８が、ノーマリーオフで動作する上記第１ゲート電極７に入力されたゲート信号の影響を受けて、上記ノーマリーオン素子１０２の動作が不安定(電流値の変動など)になることを抑制することが可能になる。
また、一実施の形態の窒化物半導体装置では、
上記下部絶縁膜１０は、上記ソース電極５と上記第１ゲート電極７との間、および、上記第１ゲート電極７と上記第２ゲート電極８との間における上記窒化物半導体層９の表面にも形成されている。
この実施の形態によれば、上記ソース電極５と上記第１ゲート電極７との間、および、上記第１ゲート電極７と上記第２ゲート電極８との間、における上記窒化物半導体層９の表面に形成された上記下部絶縁膜１０は、デバイス作製プロセス中に上記窒化物半導体層９の表面が露出するのを防止することができる。したがって、上記窒化物半導体層９の表面を安定化させ、素子の特性を安定化させることができる。
また、一実施の形態の窒化物半導体装置では、
上記下部絶縁膜１０は、シリコン窒化膜である。
この実施の形態によれば、上記下部絶縁膜１０を比誘電率が大きいシリコン窒化膜で形成している。したがって、上記下部絶縁膜１０の比誘電率を６.５〜９.０(望ましくは７.５〜８.５)の範囲内に容易に設定することができ、上記下部絶縁膜１０によって、電流コラプス現象を抑制することができる。
また、一実施の形態の窒化物半導体装置では、
上記第１ゲート電極７と上記第２ゲート電極８の間における上記窒化物半導体層９上に形成されたゲート電極間絶縁膜１１cを備え、
上記ゲート電極間絶縁膜１１cは、シリコン酸化膜である。
この実施の形態によれば、上記ゲート電極間絶縁膜１１cをシリコン窒化膜よりも比誘電率が低いシリコン酸化膜で形成している。したがって、上記上部絶縁膜１４に加えて比誘電率の小さい絶縁膜を上記第１ゲート電極７と上記第２ゲート電極８との間に追加形成することにより、両ゲート電極７,８間の寄生容量Ｃをさらに小さく(インピーダンス|Ｚ|をさらに大きく)することができる。したがって、高周波動作時に、ノーマリーオンで動作する上記第２ゲート電極８が、ノーマリーオフで動作する上記第１ゲート電極７に入力されたゲート信号の影響を受けて、ノーマリーオン素子１０２の動作が不安定(電流値の変動など)になることをより効果的に抑制することが可能になる。
なお、上記ゲート電極間絶縁膜１１cは、上記第１ゲート電極７と上記第２ゲート電極８の間における上記窒化物半導体層９の表面に接するように形成してもよいし、その表面上に他の層を介して形成してもよい。
また、この発明の窒化物半導体装置は、
ヘテロ接合を含む窒化物半導体層９と、
上記窒化物半導体層９上に、または、上記窒化物半導体層９内に下部が挿入されて形成されると共に、互いに間隔をおいて配置されたソース電極５およびドレイン電極６と、
上記ソース電極５と上記ドレイン電極６との間における上記窒化物半導体層９上に配置されると共に、ノーマリーオフで動作する第１トランジスタ素子１０１の第１ゲート電極７と、
上記第１ゲート電極７と上記ドレイン電極６の間における上記窒化物半導体層９上に配置されると共に、ノーマリーオンで動作するノーマリーオン素子１０２の第２ゲート電極８と、
上記第２ゲート電極８と上記ドレイン電極６との間における上記窒化物半導体層９の表面に形成された下部絶縁膜１０と、
上記第１トランジスタ素子１０１と上記ノーマリーオン素子１０２とはカスコード接続されており、
上記第１ゲート電極７と上記第２ゲート電極８との間における上記窒化物半導体層９上に形成されたゲート電極間絶縁膜１１cと、
少なくとも上記第２ゲート電極８上を覆うように形成された上部絶縁膜１４と
を備え、
上記下部絶縁膜１０は、シリコン窒化膜であり、
上記ゲート電極間絶縁膜１１cは、シリコン酸化膜であり、
上記上部絶縁膜１４は、シリコン窒化膜である
ことを特徴としている。
上記構成によれば、同一窒化物半導体層９上に形成された上記第１トランジスタ素子１０１と上記第２トランジスタ素子１０２とをカスコード接続すると共に、上記ノーマリーオン素子１０２の第２ゲート電極８と上記ドレイン電極６との間における上記窒化物半導体層９の表面に、比誘電率の高いシリコン窒化膜でなる上記下部絶縁膜１０を形成している。したがって、上記下部絶縁膜１０の比誘電率を６.５〜９.０(望ましくは７.５〜８.５)の範囲内に設定することができ、上記下部絶縁膜１０によって、電流コラプス現象を抑制することができる。
さらに、上記第１ゲート電極７と上記第２ゲート電極８との間における上記窒化物半導体層９上に、シリコン窒化膜よりも比誘電率の低いシリコン酸化膜でなる上記ゲート電極間絶縁膜１１cを形成している。したがって、上記両ゲート電極７,８間の寄生容量Ｃを小さく(インピーダンス|Ｚ|を大きく)することができる。そのために、高周波動作時に、ノーマリーオンで動作する上記第２ゲート電極８が、ノーマリーオフで動作する上記第１ゲート電極７に入力されたゲート信号の影響を受けて、ノーマリーオン素子１０２の動作が不安定(電流値の変動など)になることを抑制することが可能になる。
さらに、少なくとも上記第２ゲート電極８上を覆うように、比誘電率の高いシリコン窒化膜でなる上記上部絶縁膜１４を形成している。したがって、上記第２ゲート電極８の周辺の電界強度を低減することができ、耐圧を向上することができる。
なお、上記ゲート電極間絶縁膜１１cは、上記第１ゲート電極７と上記第２ゲート電極８の間における上記窒化物半導体層９の表面に接するように形成してもよいし、その表面上に他の層を介して形成してもよい。
１…Ｓi基板
２…バッファ層
３…アンドープＧａＮ層
４…アンドープＡｌＧａＮ層
５…ソース電極
６…ドレイン電極
７…第１ゲート電極
８…第２ゲート電極
９…窒化物半導体層
１０(１０a,１０b,１０c)…第１絶縁膜
１１(１１a,１１b,１１c)…第２絶縁膜
１２…第３絶縁膜
１３…第４絶縁膜
１４…第５絶縁膜
１５…ソース端子
１６…ソース配線
１７…カスコード配線
１８…第１ゲート端子
１９…ゲート配線
２０…ドレイン端子
２１…ドレイン配線
１０１…ノーマリーオフ型トランジスタ
１０２…ノーマリーオン型トランジスタ

Claims (5)

  1. ヘテロ接合を含む窒化物半導体層と、
    上記窒化物半導体層上に、または、上記窒化物半導体層内に下部が挿入されて形成されると共に、互いに間隔をおいて配置されたソース電極およびドレイン電極と、
    上記ソース電極と上記ドレイン電極との間における上記窒化物半導体層上に配置されると共に、ノーマリーオフで動作する第１トランジスタ素子の第１ゲート電極と、
    上記第１ゲート電極と上記ドレイン電極との間における上記窒化物半導体層上に配置されると共に、ノーマリーオンで動作する第２トランジスタ素子の第２ゲート電極と、
    上記第２ゲート電極と上記ドレイン電極との間における上記窒化物半導体層の表面に形成された下部絶縁膜と
    を備え、
    上記第１トランジスタ素子と上記第２トランジスタ素子とはカスコード接続されており、
    上記第１ゲート電極と上記第２ゲート電極との間の少なくとも一部に、上記下部絶縁膜よりも比誘電率が小さい上部絶縁膜が形成されている
    ことを特徴とする窒化物半導体装置。
  2. 請求項１に記載の窒化物半導体装置において、
    上記下部絶縁膜は、上記ソース電極と上記第１ゲート電極との間、および、上記第１ゲート電極と上記第２ゲート電極との間における上記窒化物半導体層の表面にも形成されている
    ことを特徴とする窒化物半導体装置。
  3. 請求項１または請求項２に記載の窒化物半導体装置において、
    上記下部絶縁膜は、シリコン窒化膜である
    ことを特徴とする窒化物半導体装置。
  4. 請求項１から請求項３までの何れか一つに記載の窒化物半導体装置において、
    上記第１ゲート電極と上記第２ゲート電極との間における上記窒化物半導体層上に形成されたゲート電極間絶縁膜を備え、
    上記ゲート電極間絶縁膜は、シリコン酸化膜である
    ことを特徴とする窒化物半導体装置。
  5. ヘテロ接合を含む窒化物半導体層と、
    上記窒化物半導体層上に、または、上記窒化物半導体層内に下部が挿入されて形成されると共に、互いに間隔をおいて配置されたソース電極およびドレイン電極と、
    上記ソース電極と上記ドレイン電極との間における上記窒化物半導体層上に配置されると共に、ノーマリーオフで動作する第１トランジスタ素子の第１ゲート電極と、
    上記第１ゲート電極と上記ドレイン電極との間における上記窒化物半導体層上に配置されると共に、ノーマリーオンで動作する第２トランジスタ素子の第２ゲート電極と、
    上記第２ゲート電極と上記ドレイン電極との間における上記窒化物半導体層の表面に形成された下部絶縁膜と、
    上記第１トランジスタ素子と上記第２トランジスタ素子とはカスコード接続されており、
    上記第１ゲート電極と上記第２ゲート電極との間における上記窒化物半導体層上に形成されたゲート電極間絶縁膜と、
    少なくとも上記第２ゲート電極上を覆うように形成された上部絶縁膜と
    を備え、
    上記下部絶縁膜は、シリコン窒化膜であり、
    上記ゲート電極間絶縁膜は、シリコン酸化膜であり、
    上記上部絶縁膜は、シリコン窒化膜である
    ことを特徴とする窒化物半導体装置。
JP2015062597A 2015-03-25 2015-03-25 窒化物半導体装置 Pending JP2018081943A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015062597A JP2018081943A (ja) 2015-03-25 2015-03-25 窒化物半導体装置
PCT/JP2015/078762 WO2016151905A1 (ja) 2015-03-25 2015-10-09 窒化物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015062597A JP2018081943A (ja) 2015-03-25 2015-03-25 窒化物半導体装置

Publications (1)

Publication Number Publication Date
JP2018081943A true JP2018081943A (ja) 2018-05-24

Family

ID=56978776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015062597A Pending JP2018081943A (ja) 2015-03-25 2015-03-25 窒化物半導体装置

Country Status (2)

Country Link
JP (1) JP2018081943A (ja)
WO (1) WO2016151905A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138048A (ko) * 2019-04-16 2021-11-18 가부시키가이샤 니혼 마이크로닉스 검사용 접속 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007007589A1 (ja) * 2005-07-08 2009-01-29 日本電気株式会社 電界効果トランジスタおよびその製造方法
JP5666157B2 (ja) * 2010-03-26 2015-02-12 パナソニック株式会社 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
JP2013062494A (ja) * 2011-08-24 2013-04-04 Sanken Electric Co Ltd 窒化物半導体装置
JP5591776B2 (ja) * 2011-09-21 2014-09-17 株式会社東芝 窒化物半導体装置およびそれを用いた回路
JP6025242B2 (ja) * 2012-03-30 2016-11-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138048A (ko) * 2019-04-16 2021-11-18 가부시키가이샤 니혼 마이크로닉스 검사용 접속 장치
KR102654216B1 (ko) 2019-04-16 2024-04-04 가부시키가이샤 니혼 마이크로닉스 검사용 접속 장치

Also Published As

Publication number Publication date
WO2016151905A1 (ja) 2016-09-29

Similar Documents

Publication Publication Date Title
US9082691B2 (en) Nitride semiconductor device
US9431391B2 (en) Gallium nitride hemt device with a mosfet in series coupled to diodes for protection of high-voltage
US9911843B2 (en) Semiconductor device
US9406792B2 (en) Semiconductor device having GaN-based layer
US20160351676A1 (en) Semiconductor device
US9754932B2 (en) Semiconductor device
JP6143598B2 (ja) 半導体装置
US20170352753A1 (en) Field-effect transistor
US20170345920A1 (en) Field-effect transistor
KR101636134B1 (ko) 반도체 장치
JP2007180143A (ja) 窒化物半導体素子
US9178059B2 (en) Semiconductor device
TW201421648A (zh) 半導體裝置
WO2019003746A1 (ja) 半導体装置
KR102100928B1 (ko) 고전자 이동도 트랜지스터
US20130026485A1 (en) Power semiconductor device
TWI626742B (zh) 半導體裝置
JP2015220430A (ja) 電界効果トランジスタ
WO2012144100A1 (ja) 窒化物系半導体装置
TW201909279A (zh) 氮化物半導體元件
CN106373996B (zh) 半导体装置
JP6552925B2 (ja) 半導体装置
WO2016151905A1 (ja) 窒化物半導体装置
US20160079403A1 (en) Field effect transistor
JP6261291B2 (ja) ＧａＮ系電界効果トランジスタおよび窒化物半導体装置