JP6552925B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6552925B2
JP6552925B2 JP2015175058A JP2015175058A JP6552925B2 JP 6552925 B2 JP6552925 B2 JP 6552925B2 JP 2015175058 A JP2015175058 A JP 2015175058A JP 2015175058 A JP2015175058 A JP 2015175058A JP 6552925 B2 JP6552925 B2 JP 6552925B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
electrode
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015175058A
Other languages
English (en)
Other versions
JP2017050511A (ja
Inventor
泰伸 斉藤
泰伸 斉藤
敏行 仲
敏行 仲
啓 吉岡
啓 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2015175058A priority Critical patent/JP6552925B2/ja
Priority to US15/062,208 priority patent/US9698141B2/en
Priority to TW105107390A priority patent/TW201711188A/zh
Publication of JP2017050511A publication Critical patent/JP2017050511A/ja
Application granted granted Critical
Publication of JP6552925B2 publication Critical patent/JP6552925B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/021—Manufacture or treatment of breakdown diodes
    • H10D8/022—Manufacture or treatment of breakdown diodes of Zener diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/041—Manufacture or treatment of multilayer diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/20—Breakdown diodes, e.g. avalanche diodes
    • H10D8/25—Zener diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本実施形態は、半導体装置に関する。
半導体装置の構造の一例として、窒化物半導体層を備える構造が知られている。この窒化物半導体層として、ＡｌＧａＮ（窒化アルミニウムガリウム）層およびＧａＮ（窒化ガリウム）層等が知られている。このような窒化物半導体層を備える半導体装置は、スイッチング電源およびインバータ回路などに用いられるスイッチング素子として有望視されている。
スイッチング素子がスイッチング電源およびインバータ回路などに用いられると、オフ状態のスイッチング素子に高電圧が印加され、スイッチング素子がアバランシェ降伏により破壊する場合がある。そのため、スイッチング素子には、ある程度のアバランシェ耐量が求められる。
しかし、窒化物半導体層を備える半導体装置に、高電圧に耐え得るアバランシェ耐量を求めると、素子耐圧の過大なマージンや素子面積の増大といった不都合な事態を招くおそれがある。
特開２０１３−３８４０９号公報
本発明の実施形態は、アバランシェ降伏が起こりにくい半導体装置を提供することである。
実施形態によれば、半導体装置は、第１の窒化物半導体層と、第２の窒化物半導体層と、第３の窒化物半導体層と、第４の窒化物半導体層と、ソース電極と、ドレイン電極と、ゲート電極と、を備える。前記第１の窒化物半導体層は、第１の領域を有する。前記第２の窒化物半導体層は、前記第１の窒化物半導体層の上に設けられ、炭素とケイ素とを含む。前記第３の窒化物半導体層は、前記第２の窒化物半導体層の上に設けられ、第２の領域を有する。前記第４の窒化物半導体層は、前記第３の窒化物半導体層の上に設けられ、前記第３の窒化物半導体層よりもバンドギャップが大きい。前記ソース電極は、前記第４の窒化物半導体層の上に設けられ、前記第１の領域に電気的に接続されている。前記ドレイン電極は、前記第４の窒化物半導体層の上に設けられ、前記第２の領域に電気的に接続されている。前記ゲート電極は、前記第４の窒化物半導体層の上に設けられ、前記ソース電極と前記ドレイン電極との間に挟まれている。
第１の実施形態に係る半導体装置の概略的な構造を示す断面図である。 第１の実施形態に係る半導体装置の等価回路図である。 図２に示すツェナーダイオードの電気的な特性を示すグラフである。 （ａ）は、窒化物半導体層の形成工程を示す断面図であり、（ｂ）は、電極の形成工程を示す断面図である。 （ａ）は、第２の貫通電極の形成工程を示す断面図であり、（ｂ）は、第２の貫通電極とドレイン電極の接続工程を示す断面図である。 （ａ）は、第１の貫通電極の形成工程を示す断面図であり、（ｂ）は、裏面電極の形成工程を示す断面図である。 第２の実施形態に係る半導体装置の概略的な構造を示す断面図である。 （ａ）は、電気絶縁領域の形成工程を示す断面図であり、（ｂ）は、第２の貫通電極の形成工程を示す断面図であり、（ｃ）は、第２の貫通電極とドレイン電極の接続工程を示す断面図である。 （ａ）は、第１の貫通電極の形成工程を示す断面図であり、（ｂ）は、裏面電極の形成工程を示す断面図である。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１は、本実施形態に係る半導体装置の概略的な構造を示す断面図である。図１に示すように、本実施形態に係る半導体装置１は、導電性基板１１と、バッファ層１２と、第１の窒化物半導体層１３と、第２の窒化物半導体層１４と、第３の窒化物半導体層１５と、第４の窒化物半導体層１６と、第１の貫通電極１７と、第２の貫通電極１８と、を備える。
導電性基板１１は、シリコン基板またはＳｉＣ（炭化ケイ素）基板等で構成されている。導電性基板１１の裏面には裏面電極１９が設けられている。裏面電極１９は、配線２０を介してソース電極２１に電気的に接続されている。導電性基板１１の上には、バッファ層１２が設けられている。
バッファ層１２には、炭素がドーピングされている。これにより、バッファ層１２の電気抵抗は、導電性基板１１の電気抵抗よりも大きい。バッファ層１２の上には、第１の窒化物半導体層１３が設けられている。
第１の窒化物半導体層１３は、アンドープの窒化ガリウム層であるｉ−ＧａＮ層で構成されている。第１の窒化物半導体層１３は、第１の貫通電極１７との接触面である第１の領域１３ａを有する。第１の窒化物半導体層１３の上には、第２の窒化物半導体層１４が設けられている。
第２の窒化物半導体層１４は、炭素とシリコンとがドーピングされたＧａＮ層で構成されている。第２の窒化物半導体層１４の上には、第３の窒化物半導体層１５が設けられている。
第３の窒化物半導体層１５は、アンドープの窒化ガリウム層であるｉ−ＧａＮ層で構成されている。第３の窒化物半導体層１５は、第２の貫通電極１８との接触面である第２の領域１５ａを有する。本実施形態では、第２の領域１５ａは、第１の窒化物半導体層１３の第１の領域１３ａと対向している。第３の窒化物半導体層１５の上には、第４の窒化物半導体層１６が設けられている。
第４の窒化物半導体層１６は、第３の窒化物半導体層１５よりもバンドギャップが大きいアンドープのＡｌＧａＮ層で構成されている。第４の窒化物半導体層１６の上には、ソース電極２１と、ドレイン電極２２と、ゲート電極２３とが設けられている。なお、ゲート電極２３の構造には、本実施形態のようなショットキーゲート構造の他に、ＭＩＳ（Metal Insulator Semiconductor）ゲート構造、ジャンクションゲート構造も適用できる。
本実施形態では、第３の窒化物半導体層１５は、ＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）の組成式で表されるアンドープの窒化物半導体層であってもよい。また、第４の窒化物半導体層１６は、ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）の組成式で表されるアンドープもしくはｎ型の窒化物半導体層であってもよい。
第１の貫通電極１７は、導電性基板１１とバッファ層１２とを貫通することによって、第１の領域１３ａを裏面電極１９と電気的に接続している。裏面電極１９は、配線２０を介してソース電極２１に電気的に接続されている。つまり、第１の貫通電極１７によって、第１の領域１３ａがソース電極２１に電気的に接続される。
第２の貫通電極１８は、ドレイン電極２２と第２の領域１５ａとの間で第４の窒化物半導体層１６を貫通している。これにより、第２の領域１５ａがドレイン電極２２に電気的に接続される。
図２は、本実施形態に係る半導体装置１の等価回路図である。図２に示すように、本実施形態に係る半導体装置１は、電界効果トランジスタ１ａと、この電界効果トランジスタ１ａに並列に接続されたツェナーダイオード１ｂと、を備える。以下、図１に戻って、電界効果トランジスタ１ａとツェナーダイオード１ｂについて説明する。
まず、電界効果トランジスタ１ａについて説明する。本実施形態では、ｉ−ＧａＮ層で構成された第３の窒化物半導体層１５と、ＡｌＧａＮ層で構成された第４の窒化物半導体層１６によって、ヘテロ構造が形成されている。このヘテロ構造により、第３の窒化物半導体層１５側には２次元電子ガス２４が発生する。２次元電子ガス２４は、ドレイン電極２２とソース電極２１との間に電流経路を形成する。この電流経路を流れる電流は、ドレイン電極２２とソース電極２１との間に挟まれたゲート電極２３の電圧を調整することにより制御される。これにより、電界効果トランジスタ１ａが実現する。
次に、ツェナーダイオード１ｂについて説明する。本実施形態では、第２の窒化物半導体層１４に炭素とシリコンとがドーピングされているので、この第２の窒化物半導体層１４は、Ｐ型の半導体層に相当する。また、第１の窒化物半導体層１３と第３の窒化物半導体層１５は、ｉ−ＧａＮ層で構成されているので、これらはＮ型の半導体層に相当する。そのため、ソース電極２１に電気的に接続された第１の領域１３ａと、ドレイン電極２２に電気的に接続された第２の領域１５ａとの間にＮＰＮ接合が形成される。このＮＰＮ接合によって、ツェナーダイオード１ｂが実現する。
図３は、ツェナーダイオード１ｂの電気的な特性を示すグラフである。図３において、横軸はアノードとカソード間の電圧である。縦軸は、アノードとカソード間を流れる電流である。
図３に示すように、ツェナーダイオード１ｂでは、アノードとカソード間に逆方向に印加された電圧がブレークダウン電圧に達すると、電流が急激に流れ始める。このとき、炭素の濃度を増加させるか、またはシリコンの濃度を減少させると、図３に示す点線のように、ブレークダウン電圧は上昇する。反対に、炭素の濃度を減少させるか、またはシリコンの濃度を増加させると、ブレークダウン電圧は下降する。つまり、２つの不純物（炭素およびシリコン）のドーピング濃度を調整することで、ブレークダウン電圧を制御することができる。
以下、図４〜図６を参照して、本実施形態に係る半導体装置１の製造工程について説明する。
まず、図４（ａ）に示すように、導電性基板１１上に、バッファ層１２と、第１の窒化物半導体層１３と、第２の窒化物半導体層１４と、第３の窒化物半導体層１５と、第４の窒化物半導体層１６と、が順次形成される。本実施形態では、各層は、エピタキシャル成長にて形成される。
上記各層が形成された後、図４（ｂ）に示すように、第４の窒化物半導体層１６の上に、ソース電極２１と、ドレイン電極２２と、ゲート電極２３とが形成される。本実施形態では、ゲート電極２３は、ソース電極２１とドレイン電極２２との間に形成される。
上記各電極が形成された後、図５（ａ）に示すように、第２の貫通電極１８が形成される。本実施形態では、エッチングにて第４の窒化物半導体層１６を貫通する穴部が形成され、この穴部に導電部材が埋め込まれる。これにより、第２の貫通電極１８が完成する。
第２の貫通電極１８が形成された後、図５（ｂ）に示すように、第２の貫通電極１８とドレイン電極２２とが電気的に接続される。本実施形態では、ドレイン電極２２は、図４（ｂ）に示す工程で形成された部分と、図５（ｂ）に示す工程により第２の貫通電極１８の直上に形成された部分とを含む。つまり、本実施形態では、第２の貫通電極１８が、ドレイン電極２２の直下に形成されている。
第２の貫通電極１８とドレイン電極２２とが電気的に接続された後、図６（ａ）に示すように、第１の貫通電極１７が、第２の貫通電極１８と対向するように形成される。本実施形態では、エッチングにて導電性基板１１とバッファ層１２とを貫通する穴部が形成され、この穴部に導電部材が埋め込まれる。これにより、第１の貫通電極１７が完成する。
第１の貫通電極１７が形成された後、図６（ｂ）に示すように、導電性基板１１の裏面に裏面電極１９が形成される。最後に、図１に戻って、配線２０によって裏面電極１９とソース電極２１とが接続されることによって、本実施形態に係る半導体装置１が完成する。
以上説明した本実施形態に係る半導体装置１によれば、第１の窒化物半導体層１３の第１の領域１３ａと、第３の窒化物半導体層１５の第２の領域１５ａと、第１の領域１３ａと第２の領域１５ａとの間に挟まれた第２の窒化物半導体層１４の一部と、によって、ツェナーダイオード１ｂが形成されている。換言すると、ツェナーダイオード１ｂが、電界効果トランジスタ１ａを構成する各窒化物半導体層の内部に作り込まれている。
そして、第２の窒化物半導体層１４に炭素とシリコンとがドーピングされているので、ツェナーダイオード１ｂのブレークダウン電圧を制御できるようになる。このブレークダウン電圧が、電界効果トランジスタ１ａでアバランシェ降伏が発生する電圧よりも低くなるように設定されると、電界効果トランジスタ１ａのアバランシェ降伏が発生する前に、ツェナーダイオード１ｂのブレークダウンが発生する。その結果、電界効果トランジスタ１ａに印加される電圧がクランプされるので、アバランシェ降伏が起こりにくくなる。
なお、電界効果トランジスタ１ａ側にも、ドレイン電極２２と裏面電極１９との間に高電圧が印加される場合がある。しかし、電界効果トランジスタ１ａ側には、高抵抗なバッファ層１２が存在するので、電界効果トランジスタ１ａの耐圧は十分に確保されている。
また、本実施形態では、第１の窒化物半導体層１３の第１の領域１３ａと、第３の窒化物半導体層１５の第２の領域１５ａとが互いに対向している。これにより、第１の領域１３ａと第２の領域１５ａとの間に安定した電界が形成されるので、ツェナーダイオード１ｂのブレークダウン電圧が安定する。よって、電界効果トランジスタ１ａに印加される電圧がより確実にクランプされるので、アバランシェ降伏がより一層起こりにくくなる。
さらに、本実施形態では、第２の貫通電極１８がドレイン電極２２の直下に形成されている。そのため、ドレイン電極２２と第２の領域１５ａとを電気的に接続する電極を形成するスペースを新たに設ける必要がない。つまり、素子面積を大きくすることなくドレイン電極２２と第２の領域１５ａとを電気的に接続することが可能となる。
（第２の実施形態）
第２の実施形態について、第１の実施形態と異なる点を中心に説明する。図７は、第２の実施形態に係る半導体装置の概略的な構造を示す断面図である。以下、上述した第１の実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図７に示すように、本実施形態に係る半導体装置２は、電気絶縁領域２５を備える点で第１の実施形態に係る半導体装置１と異なる。電気絶縁領域２５は、第１の領域１３ａと、第２の領域１５ａと、第１の領域１３ａと第２の領域１５ａとの間に挟まれた第２の窒化物半導体層１４の一部と、を囲んでいる。換言すると、電気絶縁領域２５は、ツェナーダイオード１ｂを囲んでいる。これにより、ツェナーダイオード１ｂが電界効果トランジスタ１ａから電気的に絶縁される。
以下、図８、９を参照して、本実施形態に係る半導体装置２の製造工程について説明する。本実施形態に係る半導体装置２の製造工程のうち、窒化物半導体層の形成工程（図４（ａ）参照）と、電極の形成工程（図４（ｂ）参照）とは、第１の実施形態と同様である。そのため、これらの工程の説明は省略し、以下、残りの工程について説明する。
第４の窒化物半導体層１６の上に、ソース電極２１と、ドレイン電極２２と、ゲート電極２３とが形成された後、図８（ａ）に示すように、電気絶縁領域２５が形成される。本実施形態では、第４の窒化物半導体層１６側からツェナーダイオード１ｂの周囲にイオンが注入される。イオン注入された箇所は結晶破壊する。この結晶破壊によって電気絶縁領域２５が完成する。
ただし、電気絶縁領域２５の形成方法は、上記の内容に限定されない。以下に、電気絶縁領域２５の他の形成方法について説明する。まず、第４の窒化物半導体層１６から第１の窒化物半導体層１３に達する溝部をエッチングにて形成する。次に、この溝部に絶縁物を埋め込む。このような方法によっても、電気絶縁領域２５を形成することは可能である。
電気絶縁領域２５が形成された後、図８（ｂ）に示すように、第２の貫通電極１８が形成される。本実施形態では、第２の貫通電極１８は、電気絶縁領域２５の内部に形成される。
第２の貫通電極１８が形成された後、図８（ｃ）に示すように、第２の貫通電極１８とドレイン電極２２とが電気的に接続される。本実施形態においても、第１の実施形態と同様に、ドレイン電極２２は、図４（ｂ）に示す工程で形成された部分と、図８（ｃ）に示す工程により第２の貫通電極１８の直上に形成された部分とを含む。つまり、本実施形態においても、第２の貫通電極１８は、ドレイン電極２２の直下に形成されている。
第２の貫通電極１８とドレイン電極２２とが電気的に接続された後、図９（ａ）に示すように、第１の貫通電極１７が、第２の貫通電極１８と対向するように形成される。
第１の貫通電極１７が形成された後、図９（ｂ）に示すように、導電性基板１１の裏面に裏面電極１９が形成される。最後に、図７に戻って、配線２０によって裏面電極１９とソース電極２１とが接続されることによって、本実施形態に係る半導体装置２が完成する。
以上説明した本実施形態に係る半導体装置１によれば、第１の実施形態と同様に、ツェナーダイオード１ｂが、電界効果トランジスタ１ａを構成する各窒化物半導体層の内部に作り込まれている。そして、第２の窒化物半導体層１４に炭素とシリコンとがドーピングされているので、ツェナーダイオード１ｂのブレークダウン電圧を制御できるようになる。これにより、電界効果トランジスタ１ａがアバランシェ降伏する前に、ツェナーダイオード１ｂをブレークダウンさせることが可能となる。その結果、電界効果トランジスタ１ａに印加される電圧がクランプされるので、アバランシェ降伏が起こりにくくなる。
特に、本実施形態では、電気絶縁領域２５によって、ツェナーダイオード１ｂが、電界効果トランジスタ１ａから電気的に絶縁される。これにより、ツェナーダイオード１ｂの動作は、電界効果トランジスタ１ａの動作の影響を受けにくくなる。これにより、ツェナーダイオード１ｂのブレークダウン電圧が安定するので、電界効果トランジスタ１ａに印加される電圧がより確実にクランプされる。よって、アバランシェ降伏がより一層起こりにくくなる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１，２ 半導体装置、１１ 導電性基板、１２ バッファ層、１３ 第１の窒化物半導体層、１４ 第２の窒化物半導体層、１５ 第３の窒化物半導体層、１６ 第４の窒化物半導体層、１７ 第１の貫通電極、１８ 第２の貫通電極、２１ ソース電極、２２ ドレイン電極、２３ ゲート電極、２５ 電気絶縁領域

Claims (7)

  1. 第１の領域を有する第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に設けられ、炭素とケイ素とを含む第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上に設けられ、第２の領域を有する第３の窒化物半導体層と、
    前記第３の窒化物半導体層の上に設けられ、前記第３の窒化物半導体層よりもバンドギャップが大きい第４の窒化物半導体層と、
    前記第４の窒化物半導体層の上に設けられ、前記第１の領域に電気的に接続されたソース電極と、
    前記第４の窒化物半導体層の上に設けられ、前記第２の領域に電気的に接続されたドレイン電極と、
    前記第４の窒化物半導体層の上に設けられ、前記ソース電極と前記ドレイン電極との間に挟まれたゲート電極と、
    を備える半導体装置。
  2. 前記第１の窒化物半導体層および前記第３の窒化物半導体層が、窒化ガリウム層で構成され、かつ、前記第２の窒化物半導体層が、前記炭素と前記ケイ素とが含まれた窒化ガリウム層で構成されている、請求項１に記載の半導体装置。
  3. 前記第１の領域と、前記第２の領域と、前記第１の領域と前記第２の領域との間における前記第２の窒化物半導体層の一部と、を囲む電気絶縁領域をさらに備える、請求項１または２に記載の半導体装置。
  4. 前記第１の領域と前記第２の領域が、互いに対向している、請求項１から３のいずれかに記載の半導体装置。
  5. 導電性基板と、
    前記導電性基板と前記第１の窒化物半導体層との間に設けられ、前記導電性基板よりも電気抵抗が大きいバッファ層と、
    をさらに備える、請求項１から４のいずれかに記載の半導体装置。
  6. 前記導電性基板と前記バッファ層とを貫通し、前記第１の領域と前記ソース電極とを電気的に接続する第１の貫通電極と、
    前記第４の窒化物半導体層を貫通し、前記第２の領域と前記ドレイン電極とを電気的に接続する第２の貫通電極と、
    をさらに備える、請求項５に記載の半導体装置。
  7. 前記第２の貫通電極が、前記ドレイン電極の直下に設けられている、請求項６に記載の半導体装置。
JP2015175058A 2015-09-04 2015-09-04 半導体装置 Active JP6552925B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015175058A JP6552925B2 (ja) 2015-09-04 2015-09-04 半導体装置
US15/062,208 US9698141B2 (en) 2015-09-04 2016-03-07 Semiconductor device
TW105107390A TW201711188A (zh) 2015-09-04 2016-03-10 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015175058A JP6552925B2 (ja) 2015-09-04 2015-09-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2017050511A JP2017050511A (ja) 2017-03-09
JP6552925B2 true JP6552925B2 (ja) 2019-07-31

Family

ID=58190527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015175058A Active JP6552925B2 (ja) 2015-09-04 2015-09-04 半導体装置

Country Status (3)

Country Link
US (1) US9698141B2 (ja)
JP (1) JP6552925B2 (ja)
TW (1) TW201711188A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111312712A (zh) * 2020-02-25 2020-06-19 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
JP2022025995A (ja) 2020-07-30 2022-02-10 株式会社東芝 半導体装置
CN112466927B (zh) * 2020-11-26 2021-11-02 东南大学 一种以雪崩抗冲击的异质结半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP5052807B2 (ja) * 2006-03-29 2012-10-17 古河電気工業株式会社 半導体装置及び電力変換装置
JP2009164158A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2009177029A (ja) * 2008-01-25 2009-08-06 Sumitomo Electric Ind Ltd 半導体膜を製造する方法
JP5524462B2 (ja) * 2008-08-06 2014-06-18 シャープ株式会社 半導体装置
US20100207164A1 (en) * 2008-08-22 2010-08-19 Daisuke Shibata Field effect transistor
US9087812B2 (en) 2011-07-15 2015-07-21 International Rectifier Corporation Composite semiconductor device with integrated diode
JP5659182B2 (ja) 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
WO2013190997A1 (ja) * 2012-06-20 2013-12-27 独立行政法人産業技術総合研究所 半導体装置
US9484418B2 (en) 2012-11-19 2016-11-01 Delta Electronics, Inc. Semiconductor device
JP5787417B2 (ja) * 2013-05-14 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板
JP6251071B2 (ja) 2014-02-05 2017-12-20 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2017050511A (ja) 2017-03-09
US20170069623A1 (en) 2017-03-09
TW201711188A (zh) 2017-03-16
US9698141B2 (en) 2017-07-04

Similar Documents

Publication Publication Date Title
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
JP5494474B2 (ja) 半導体装置及びその製造方法
KR101636134B1 (ko) 반도체 장치
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
JP6834546B2 (ja) 半導体装置及びその製造方法
US10236339B2 (en) Semiconductor device
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
JP2011165777A (ja) 窒化ガリウム半導体装置及びその製造方法
JP2011071307A (ja) 電界効果トランジスタ及びその製造方法
JP2019161001A (ja) 半導体装置
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP6552925B2 (ja) 半導体装置
JP2016134564A (ja) 半導体装置
JP5424128B2 (ja) 保護素子およびそれを備えた半導体装置
JP2010278137A (ja) 半導体装置
JP2013232578A (ja) ショットキーバリアダイオード
JP2010263087A (ja) トランジスタ
JP2012054324A (ja) 窒化物系半導体装置
US10777674B2 (en) Semiconductor device
JP2016134563A (ja) 半導体装置
JP5914097B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP5701721B2 (ja) 半導体装置
WO2019003363A1 (ja) 半導体装置及びその製造方法
WO2016151905A1 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180713

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180717

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190703

R150 Certificate of patent or registration of utility model

Ref document number: 6552925

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150