JP5997234B2 - 半導体装置、電界効果トランジスタおよび電子装置 - Google Patents

半導体装置、電界効果トランジスタおよび電子装置 Download PDF

Info

Publication number
JP5997234B2
JP5997234B2 JP2014228155A JP2014228155A JP5997234B2 JP 5997234 B2 JP5997234 B2 JP 5997234B2 JP 2014228155 A JP2014228155 A JP 2014228155A JP 2014228155 A JP2014228155 A JP 2014228155A JP 5997234 B2 JP5997234 B2 JP 5997234B2
Authority
JP
Japan
Prior art keywords
type
layer
semiconductor layer
semiconductor device
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014228155A
Other languages
English (en)
Other versions
JP2015065453A (ja
Inventor
岡本　康宏
康宏 岡本
一樹 大田
一樹 大田
井上　隆
隆 井上
宮本　広信
広信 宮本
中山　達峰
達峰 中山
安藤　裕二
裕二 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014228155A priority Critical patent/JP5997234B2/ja
Publication of JP2015065453A publication Critical patent/JP2015065453A/ja
Application granted granted Critical
Publication of JP5997234B2 publication Critical patent/JP5997234B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Description

本発明は、半導体装置、電界効果トランジスタおよび電子装置に関する。
半導体装置の中でも、電界効果トランジスタ（ＦＥＴ）は、各種電子装置等に広く用いられている。
図１１Ａに、電界効果トランジスタの構造の一例を示す。同図は、非特許文献１に記載されている縦型ＧａＮ電界効果トランジスタ（以下、縦型ＧａＮ ＦＥＴと表記する）の半導体構造を模式的に示した断面図である。図示の通り、この縦型ＧａＮ ＦＥＴは、サファイア基板１１０の上面にｉ型ＧａＮ層１０１'が積層され、さらにその上面に、高濃度ｎ型ＧａＮ層１０７が積層されている。高濃度ｎ型ＧａＮ層１０７の上面の一部には、ｎ型ＧａＮ層１０２、ｐ型ＧａＮ層１０３、およびｎ型ＧａＮ層１０４が、前記順序で積層されている。高濃度ｎ型ＧａＮ層１０７の上面の他の部分の一部には、ドレイン電極１１３がオーミック接合されている。ｎ型ＧａＮ層１０４の上面には、ソース電極１１１がオーミック接合されている。高濃度ｎ型ＧａＮ層１０７上面、ｎ型ＧａＮ層１０２側面、ｐ型ＧａＮ層１０３側面、ｎ型ＧａＮ層１０４上面および側面において、ソース電極１１１およびドレイン電極１１３の接合部位以外には、ゲート絶縁膜１２１が積層されている。ｎ型ＧａＮ層１０２の上部、ｐ型ＧａＮ層１０３、およびｎ型ＧａＮ層１０４は、それらの一部が除去されて開口埋め込み部が形成されている。ゲート電極１１２は、ゲート絶縁膜１２１を介して、前記開口埋め込み部を埋め込むように形成され、ｎ型ＧａＮ層１０２、ｐ型ＧａＮ層１０３、およびｎ型ＧａＮ層１０４に接合している。この縦型ＧａＮ ＦＥＴは、ゲート電極１１２に印加する電圧を変えることで、ｐ型ＧａＮ層１０３とゲート絶縁膜１２１との界面に蓄積される電子濃度を調節可能である。これにより、ソース電極１１１とドレイン電極１１３との間を流れる電流を制御し、縦型ＦＥＴ動作を行うことができる。
また、電界効果トランジスタについては、非特許文献１以外にも多数の文献が知られている。特に、窒化物半導体を用いた電界効果トランジスタについては、素子特性向上等の観点から、種々の研究がなされている。例えば、特許文献１によれば、「窒化物化合物半導体を用いた電界効果トランジスタにおいて、チップ面積が小さく高耐圧動作が可能とする。」と記載されている（同文献要約書の「課題」の項）。特許文献２によれば、「電流をＳｉＣ基板および各窒化物半導体層に通過させて動作させる電子デバイス（パワーエレクトロニクス用素子）において、低抵抗なバッファ層を実現する」と記載されている（同文献要約書の「課題」の項）。特許文献３によれば、「素子の抵抗が小さく、動作電圧の高い窒化物半導体を提供する。」と記載されている（同文献要約書の「課題」の項）。特許文献４によれば、「半導体層の積層により生ずる分極を低減し、キャリアが円滑に移動できるメサ部を有し、電気抵抗の低い半導体素子を提供する」と記載されている（同文献要約書の「課題」の項）。
特開２００７−１４２２４３号公報 特開２００７−１３４５１７号公報 特開２００７−５９７１９号公報 特開２００６−３２４２７９号公報
Ｈ． Ｏｔａｋｅ ｅｔ ａｌ． Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌ．４６， Ｎｏ．２５， ２００７， ｐｐ． Ｌ５９９−Ｌ６０１
本発明者らは、電界効果トランジスタ等の半導体装置におけるパンチスルー現象を抑制することに着目し、鋭意検討を重ねた。パンチスルー現象とは、ゲート電極を有する半導体装置において、ゲート電極で制御できない基板電流が大量に流れてしまう現象をいう。以下、これについて、理論式を用いて説明する。
図１１Ｂは、縦型ＧａＮ ＦＥＴの構造の一例であり、図１２は、図１１Ｂに示す縦型ＧａＮ ＦＥＴのバンドエネルギー分布の模式図である。図１１Ｂに示す通り、この縦型ＧａＮ ＦＥＴは、高濃度ｎ型ＧａＮ基板１０１の上面に、ｎ型ＧａＮ層１０２、ｐ型ＧａＮ層１０３、およびｎ型ＧａＮ層１０４が、前記順序で積層されている。高濃度ｎ型ＧａＮ基板１０１の下面には、ドレイン電極１１３がオーミック接合されている。ｎ型ＧａＮ層１０４の上面には、ソース電極１１１がオーミック接合されている。ｎ型ＧａＮ層１０２側面、ｐ型ＧａＮ層１０３側面、ｎ型ＧａＮ層１０４上面および側面において、ソース電極１１１の接合部位以外には、ゲート絶縁膜１２１が積層されている。ｎ型ＧａＮ層１０２の上部、ｐ型ＧａＮ層１０３、およびｎ型ＧａＮ層１０４は、それらの一部が除去されている。前記除去部分には、ｎ型ＧａＮ層１０２の上面、ｐ型ＧａＮ層１０３の側面、およびｎ型ＧａＮ層１０４の側面を覆うようにゲート絶縁膜１２１が形成されている。ゲート電極１１２は、ゲート絶縁膜１２１を介して、ｎ型ＧａＮ層１０２、ｐ型ＧａＮ層１０３、およびｎ型ＧａＮ層１０４に接合している。この縦型ＧａＮ ＦＥＴは、ゲート電極１１２に印加する電圧を変えることで、ｐ型ＧａＮ層１０３とゲート絶縁膜１２１との界面に蓄積される電子濃度を調節可能である。これにより、ソース電極１１１とドレイン電極１１３との間を流れる電流を制御し、縦型ＦＥＴ動作を行うことができる。
図１２に示すＡ−Ｂ間の線は、図１１Ｂに示すＡ−Ｂ間の線すなわちソース電極とドレイン電極の間の半導体層のバンドエネルギー分布に相当する。図１２は、前記半導体層のうち、ｎ型ＧａＮ層１０２からｎ型ＧａＮ層１０４までのバンドエネルギー分布を表す。また、図１２に示すＶｄｓ（Ｖ）は、ドレイン電圧を示す。以下において、ｐ型ＧａＮ層１０３の厚さをＬｃｈ（ｃｍ）、不純物濃度をＮａ（ｃｍ−３）と表す。また、ｎ型ＧａＮ層１０２の厚さをＬｄｒ（ｃｍ）、不純物濃度をＮｄ１（ｃｍ−３）と表す。また、これらの半導体層のｐｎ接合面からの空乏層の広がり（空乏層幅）を、それぞれｘｐ１（ｃｍ）、ｘｎ１（ｃｍ）と表す。また、ｐ型ＧａＮ層１０３とｎ型ＧａＮ層１０４のｐｎ接合面からの空乏層幅を、それぞれｘｐ２（ｃｍ）、ｘｎ２（ｃｍ）と表し、ｎ型ＧａＮ層１０４の不純物濃度をＮｄ２（ｃｍ−３）と表す。これら空乏層幅と不純物濃度との間には、下記数式（１）および（１Ｂ）の関係が成り立つ。
ｘｐ１×Ｎａ＝ｘｎ１×Ｎｄ１・・・（１）
ｘｐ２×Ｎａ＝ｘｎ２×Ｎｄ２・・・（１Ｂ）
図１１Ｂに示す縦型ＧａＮ ＦＥＴの耐圧ＶＢ（Ｖ）は、ｎ型ＧａＮ層１０２の厚さにより設計することができる。すなわち、ＧａＮの破壊電界をＥｃｒｉｔ（Ｖ／ｃｍ）とすると、ｎ型ＧａＮ層１０２が完全に空乏化する条件において、以下の数式（２）が成り立つ。下記数式（２）において、各符号の意味は、Ｖｂｉ：内蔵電位（Ｖ）、ｋ：ボルツマン定数、Ｔ：温度（Ｋ）、ｑ：素電荷（Ｃ）、εｓ：半導体層の誘電率（Ｆ／ｃｍ）である。
Figure 0005997234
また、図１１Ｂに示す縦型ＧａＮ ＦＥＴのオン抵抗ＲＯＮ（Ω）は、近似的に、以下の数式（３）で表すことができる。下記数式（３）において、ｑ：素電荷（Ｃ）、ｎ：キャリア濃度（ｃｍ−３）、μｃｈ：チャネル移動度（ｃｍ２／Ｖ・ｓ）、μｎ：ｎ型ＧａＮ中の移動度（ｃｍ２／Ｖ・ｓ）である。
Figure 0005997234
ｎ型ＧａＮ層１０２が完全に空乏化する電圧条件において、電界強度の最大値がＥｃｒｉｔ（Ｖ／ｃｍ）に達するとした場合に、上述した数式（２）、数式（３）の関係式で算出した耐圧ＶＢ（Ｖ）と、オン抵抗ＲＯＮＡ（ｍΩ・ｃｍ２）との関係を示したのが図１３である。図１３において横軸は、耐圧ＶＢ（Ｖ）を示し、縦軸は、オン抵抗ＲＯＮＡ（ｍΩ・ｃｍ２）を示す。図１３に示すように、耐圧ＶＢ＝１０００（Ｖ）以上の領域では、Ｌｄｒを小さくすることで耐圧ＶＢ（Ｖ）が下がると同時にオン抵抗ＲＯＮＡ（ｍΩ・ｃｍ２）も下がっており、ＧａＮ理論限界に近い相関が認められる。一方、耐圧ＶＢ＝１０００（Ｖ）以下の領域では、Ｌｄｒ（ｃｍ）を小さくすることで耐圧ＶＢ（Ｖ）は下がるが、Ｌｃｈ（ｃｍ）を固定しているため、ｐ型ＧａＮ層１０３の抵抗が支配的となり、オン抵抗ＲＯＮＡ（ｍΩ・ｃｍ２）は一定の値となる。
このＶＢ＝１０００（Ｖ）以下の領域でのオン抵抗ＲＯＮＡ（ｍΩ・ｃｍ２）を低減するためには、Ｌｃｈ（ｃｍ）を小さくすることが有効的である。しかし、ｐ型ＧａＮ層１０３中の空乏層がｐ型ＧａＮ層１０３全域に到達すると、パンチスルー現象により空間電荷制限電流が流れ、オフ動作を維持できなくなるため、Ｌｃｈの短縮には限度がある。
パンチスルー抑制の条件については、以下の通りである。まず、ｐｎ接合における空乏層の伸びについては、フィジクス・オブ・セミコンダクター・デバイス（Ｓ． Ｍ． Ｓｚｅ， "Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ，" Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， ２ｎｄ ｅｄｉｔｉｏｎ， １９８１）の２．３節に記載されている。図１１ＢのＦＥＴにおいて、ｐ型ＧａＮ層１０３とｎ型ＧａＮ層１０２のＰｏｉｓｓｏｎ方程式は、下記数式（４）から（７）で表される。
Figure 0005997234
Figure 0005997234
Figure 0005997234
Figure 0005997234
前記数式（４）〜（７）において、ｘは、ＦＥＴの基板平面に垂直方向（縦方向）に軸を取った場合の座標（ｃｍ）を示す。ただし、ｐ型ＧａＮ層１０３とｎ型ＧａＮ層１０２のｐｎ接合界面をｘ＝０、ｐ型層側をｘ＜０、ｎ型層側をｘ＞０とする。また、Ｅ（ｘ）は、座標ｘにおける電界であり、Ｅｎ（ｘ）は、ｘがｎ型ＧａＮ層１０２内に存在する場合の電界を表し、Ｅｐ（ｘ）は、ｘがｐ型ＧａＮ層１０３内に存在する場合の電界を表す。電界の最大値Ｅｍａｘはｘ＝０における電界で与えられ、下記数式（８）の通りとなる。
Figure 0005997234
数式（６）および（７）を積分し、Ｖｐ（−ｘｐ）＝０、Ｖｎ（ｘｎ１） ＝−（Ｖｂｉ＋Ｖｄｓ）とすると、下記数式（９）および（１０）が成り立つ。
Figure 0005997234
Figure 0005997234
前記数式（９）および（１０）において、ＶｂｉおよびＶｄｓの意味は、Ｖｂｉ：内蔵電位（Ｖ）、Ｖｄｓ：ＦＥＴのドレイン電圧（Ｖ）である。Ｖｐ（０）＝Ｖｎ（０）であるので、数式（９）および（１０）と数式（８）より、ｐ型ＧａＮ層１０３とｎ型ＧａＮ層１０２界面付近のｐ型層中の空乏層幅｜ｘｐ１｜は、下記数式（１１）で表される。
Figure 0005997234
同様に、ｐ型ＧａＮ層１０３とｎ型ＧａＮ層１０４のｐｎ接合面からの空乏層幅｜ｘｐ２｜は、下記数式（１２）で表される。
Figure 0005997234
以上より、ドレイン電圧Ｖｄｓ印加時にパンチスルーが発生しない条件は、下記数式（１３）で表される。
Figure 0005997234
すなわち、図１１Ｂに示す半導体構造でデバイスのオン抵抗ＲＯＮを低減する場合には、ＶＢ＝１０００（Ｖ）以下の低耐圧領域では、パンチスルー現象の発生により、ｐ型ＧａＮ層１０３の薄層化によるオン抵抗低減に限界がある。このようなことから、パンチスルー現象の発生を抑制することが可能な半導体装置の開発が必要である。
そこで、本発明は、パンチスルー現象の発生を抑制することが可能な半導体装置の提供を目的とする。
前記目的を達成するために、本発明の半導体装置は、
基板と、第１のｎ型半導体層と、ｐ型半導体層と、第２のｎ型半導体層と、ドレイン電極と、ソース電極と、ゲート電極と、ゲート絶縁膜とを含み、
前記基板上に、前記第１のｎ型半導体層、前記ｐ型半導体層、および前記第２のｎ型半導体層が、前記順序で積層され、
前記ドレイン電極は、前記第１のｎ型半導体層とオーミック接合され、
前記ソース電極は、前記第２のｎ型半導体層とオーミック接合され、
前記ｐ型半導体層および前記第２のｎ型半導体層の一部に、前記第２のｎ型半導体層上面から前記第１のｎ型半導体層上部まで達する開口埋め込み部または切欠き部が形成され、
前記ゲート絶縁膜が、前記開口埋め込み部または切欠き部を覆うように形成され、
前記ゲート電極は、前記ゲート絶縁膜を介して前記開口埋め込み部または切欠き部を埋め込むように配置されることにより、前記ゲート絶縁膜を介して前記開口埋め込み部内面または前記切欠き部表面における前記第１のｎ型半導体層上面、前記ｐ型半導体層側面および前記第２のｎ型半導体層側面と接合され、
前記ｐ型半導体層は、前記ドレイン電極、前記ソース電極、および前記ゲート電極のいずれにも電圧を印加しない状態で、前記第１のｎ型半導体層側に正の分極電荷を有することを特徴とする。
また、本発明の電子装置は、本発明の半導体装置を含むことを特徴とする。
本発明によれば、パンチスルー現象の発生を抑制することが可能な半導体装置を提供することができる。
本発明の一実施形態における半導体装置の構造を示す断面図である。 図１の半導体装置のバンドエネルギー分布を例示する図である。 Ｉｎ組成比ｘと電荷密度ｎｐの関係を例示するグラフである。 半導体装置のｐ型層中のホール濃度分布を例示するグラフである。 図１の半導体装置の変形例を示す断面図である。 図１の半導体装置の別の変形例を示す断面図である。 図１の半導体装置のさらに別の変形例を示す断面図である。 図１の半導体装置のさらに別の変形例を示す断面図である。 本発明の別の実施形態における半導体装置の構造を示す断面図である。 図９の半導体装置のバンドエネルギー分布を例示する図である。 本発明と関連する半導体装置の構造を例示する断面図である。 本発明と関連する半導体装置の構造を例示する断面図である。 本発明と関連する半導体装置のバンドエネルギー分布を例示する図である。 縦型ＧａＮ ＦＥＴの耐圧ＶＢと、オン抵抗ＲＯＮＡとの関係を理論計算による予測を例示する図である。
以下、本発明の半導体装置について、具体的な実施形態に基づき、さらに詳しく説明する。ただし、以下の実施形態は例示であって、本発明は、これらの説明により限定されない。例えば、本発明において、前記および下記の各数式は、あくまで理論式であり、実際の本発明の半導体装置において起こる現象は、各数式と完全に一致しない場合がある。また、半導体装置の構造を示す図は、説明の便宜のための例示的な模式図であるため、各部の寸法比、細部の構造等は、実際の半導体装置とは異なる場合がある。本発明において、数値限定により発明を特定する場合は、厳密にその数値でも良いし、約その数値でも良い。
実施形態１
＜半導体装置の構造＞
図１の断面図に、本発明の半導体装置の一実施形態の構造を示す。本実施形態の半導体装置は、縦型ＧａＮ ＦＥＴである。同図は、本実施形態における前記縦型ＧａＮ ＦＥＴの半導体構造を模式的に示したものである。
図示の通り、本実施形態の縦型ＧａＮ ＦＥＴは、Ｓｉなどから形成されたｎ型基板１と、ｎ型ＧａＮ層（ｎ型ＧａＮドリフト層）２と、ｐ型ＩｎＧａＮ層（ｐ型ＩｎＧａＮチャネル層）３と、ｎ型ＧａＮ層４（ｎ型ＩｎＧａＮキャップ層）と、ドレイン電極１３と、ソース電極１１と、ゲート電極１２とを含む。ｎ型ＧａＮ層２は、本発明の半導体装置における前記「第１のｎ型半導体層」に相当する。ｐ型ＩｎＧａＮ層３は、本発明の半導体装置における前記「ｐ型半導体層」に相当する。ｎ型ＧａＮ層４は、本発明の半導体装置における前記「第２のｎ型半導体層」に相当する。また、本実施形態の縦型ＧａＮ ＦＥＴは、さらに、ゲート絶縁膜２１を含む。
ｎ型基板１の上面には、Ｇａ面成長したｎ型ＧａＮ層２（第１のｎ型半導体層）、ｐ型ＩｎＧａＮ層３（ｐ型半導体層）、ｎ型ＧａＮ層４（第２のｎ型半導体層）が、前記順序で積層されている。ｎ型ＧａＮ層２の上面はｐ型ＩｎＧａＮ層３の下面と接している。ｐ型ＩｎＧａＮ層３の上面はｎ型ＧａＮ層４の下面と接している。ドレイン電極１３は、ｎ型基板１の下面に形成され、ｎ型ＧａＮ層２（第１のｎ型半導体層）とオーミック接合されている。ソース電極１１は、ｎ型ＧａＮ層４（第２のｎ型半導体層）の上面に形成され、ｎ型ＧａＮ層４とオーミック接合されている。ｎ型ＧａＮ層２の上部の一部と、ｐ型ＩｎＧａＮ層３およびｎ型ＧａＮ層４の一部は除去されている。ゲート絶縁膜２１は、前記除去部分を覆うように形成されている。ゲート電極１２は、前記除去部分を埋め込むように配置され、ゲート絶縁膜２１を介して前記除去部分の表面におけるｎ型ＧａＮ層２（第１のｎ型半導体層）上面、ｐ型ＩｎＧａＮ層３（ｐ型半導体層）側面、およびｎ型ＧａＮ層４（第２のｎ型半導体層）側面と接合されている。ｐ型ＩｎＧａＮ層３（ｐ型半導体層）は、ドレイン電極１３、ソース電極１１、およびゲート電極１２のいずれにも電圧を印加しない状態で、ｎ型ＧａＮ層２（第１のｎ型半導体層）側に正の分極電荷を有する。なお、図１において、符号Ａ−Ｂ間の矢印は、ソース電極１１上方からドレイン電極１３下方に向かって、基板１平面に垂直な方向を表す。また、これ以外の矢印は、電流の方向を模式的に例示する矢印である。
また、本実施形態の縦型ＧａＮ ＦＥＴでは、図１に示す構造が左右に複数連続している。すなわち、同図では、縦型ＧａＮ ＦＥＴ上部の中央にソース電極１１があり、左右にゲート電極１２があるように図示しているが、左右のゲート絶縁膜２１およびゲート電極１２は、それぞれ連結して一つのゲート絶縁膜およびゲート電極を形成する。すなわち、ｎ型ＧａＮ層２の上部の一部と、ｐ型ＩｎＧａＮ層３およびｎ型ＧａＮ層４の一部が除去されて開口埋め込み部を形成し、ゲート絶縁膜２１は、前記開口埋め込み部を覆うように形成されている。ゲート電極１２は、ゲート絶縁膜２１を介して前記開口埋め込み部を埋め込むように配置されることにより、ゲート絶縁膜２１を介して前記開口埋め込み部内面におけるｎ型ＧａＮ層２（第１のｎ型半導体層）上面、ｐ型ＩｎＧａＮ層３（ｐ型半導体層）側面、およびｎ型ＧａＮ層４（第２のｎ型半導体層）側面と接合されている。すなわち、本実施形態では、ゲート電極１２とソース電極１１とは、縦型ＧａＮ ＦＥＴの上部に平面的に交互に配置されている。
なお、本発明において「接合」とは、直接接触した状態でも良いし、他の構成要素を介してつなぎ合わされた状態でもよい。電極が半導体層と接合している状態とは、例えば、図１で説明したように、ソース電極１１がｎ型ＧａＮ層４と直接接触した状態、ドレイン電極１３がｎ型基板１を介してｎ型ＧａＮ層２とつなぎ合わされた状態、ゲート電極１２が絶縁膜２１を介してｎ型ＧａＮ層２、ｐ型ＩｎＧａＮ層３およびｎ型ＧａＮ層４とつなぎ合わされた状態等がある。
また、本発明において、「上に（upper side）」は、特に断らない限り、上面に直接接触している状態（on）に限定されず、間に他の構成要素等が存在し、直接接触していない状態（above）も含む。同様に、「下に（lower s11ide）」は、特に断らない限り、下面に直接接触している状態（on）でも良いし、間に他の構成要素等が存在し、直接接触していない状態（below）でも良い。また、「上面に（on the upper surface）」は、上面に直接接触している状態を指す。同様に、「下面に（on the lower surface）」は、下面に直接接触している状態を指す。「片面側に（at the one side）」は、特に断らない限り、片面側に直接接触している状態でも良いし、間に他の構成要素等が存在し、直接接触していない状態でも良い。「両面側に（at the both side）」も、同様とする。「片面に（on the one side）」は、片面に直接接触している状態を指す。「両面に（on the both side）」も、同様とする。
また、本発明において、「組成」とは、半導体層等を構成する元素の原子数の量的関係をいう。「組成比」とは、前記半導体層等を構成する特定の元素の原子数と、他の元素の原子数との相対的な割合をいう。例えば、ＡｌｘＧａ１−ｘＮの組成で表される半導体層において、ｘの数値を「Ａｌ組成比」という。また、本発明において、一つの半導体層と他の半導体層との組成を比較する場合、導電性を発現させるための不純物（ドーパント）は、半導体層を構成する元素として考慮しないものとする。例えば、ｐ型ＧａＮ層とｎ型ＧａＮ層とは、不純物（ドーパント）が異なるが、組成は同一であるものとする。また、例えば、ｎ型ＧａＮ層と、不純物濃度がさらに高いｎ＋ＧａＮ層とがあった場合、それらの組成は同一であるものとする。
また、半導体は、結晶状態である場合とアモルファス（非結晶）状態である場合とがある。本発明の半導体装置において、前記第１のｎ型半導体層、前記ｐ型半導体層、前記第２のｎ型半導体層等を構成する各半導体は、特に制限されないが、結晶状態であることが好ましい。また、前記結晶状態は、単結晶状態でも多結晶状態でも良いが、単結晶状態であることがより好ましい。
＜半導体装置の製造方法＞
図１に示す本実施形態の半導体装置である縦型ＧａＮ ＦＥＴの製造方法について説明する。
まず、導電性Ｓｉで形成されたｎ型基板１上に、例えば、分子線エピタキシ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ： ＭＢＥ）成長法により、前記各半導体層を形成する。具体的には、ｎ型基板１側から順に、ｎ型ＧａＮドリフト層２（膜厚１μｍ、ドーピング濃度１×１０１７ｃｍ−３）、ｐ型Ｉｎ０．２Ｇａ０．８Ｎチャネル層３（膜厚０．１μｍ、ドーピング濃度５×１０１７ｃｍ−３）、およびｎ型ＧａＮキャップ層４（膜厚０．１μｍ、ドーピング濃度５×１０１７ｃｍ−３）を、前記順序で積層させる。
次に、ｎ型ＧａＮ層４の上面、および、ｎ型基板１の下面に、例えば、Ｔｉ／Ａｌなどの金属を蒸着し、ソース電極１１およびドレイン電極１３を形成する。ソース電極１１およびドレイン電極１３は、形成後、６５０℃でアニールを行うことでオーム性接触（オーミック接合）をとる。
さらに、前記層２、３、および４から形成されたエピタキシャル層構造の一部を、ｎ型ＧａＮドリフト層２が露出するまでエッチングにより除去する。この除去部分の表面に、例えば、Ａｌ２Ｏ３をゲート絶縁膜２１として形成した後に、例えば、Ｎｉ／Ａｕなどの金属を蒸着し、ゲート電極１２を形成する。以上のようにして、図１に示す縦型ＧａＮ ＦＥＴを製造することができる。
なお、以上の説明は例示であって、図１の縦型ＧａＮ ＦＥＴは、これ以外の製造方法により製造しても良い。本発明の半導体装置の製造方法は特に限定されず、例えば一般的な半導体装置の製造方法等を参考にして任意の製造方法を適用できる。
＜作用、効果、変形例等＞
以下、図１に示す本実施形態の半導体装置の作用、効果、変形例等について、例示的に説明する。
まず、図１に示す本実施形態の縦型ＧａＮ ＦＥＴのバンドエネルギー分布について説明する。図２は、本実施形態の縦型ＧａＮ ＦＥＴのバンドエネルギー分布を例示する模式図である。図２に示すＡ−Ｂ間の線は、図１に示すＡ−Ｂ間の線すなわちソース電極とドレイン電極の間の半導体層のバンドエネルギー分布に相当する。図２は、前記半導体層のうち、ｎ型ＧａＮ層２からｎ型ＧａＮ層４までのバンドエネルギー分布を表す。また、図２に示すＶｄｓは、図１の縦型ＧａＮ ＦＥＴのドレイン電圧（Ｖ）を示し、Ｖｂｉは、図１の縦型ＧａＮ ＦＥＴの内蔵電位（Ｖ）を示す。本実施形態の縦型ＧａＮ ＦＥＴは、ｎ型ＧａＮ層２の上にｐ型ＩｎＧａＮ層３を形成したことにより、ドレイン電極１３、ソース電極１１、およびゲート電極１２のいずれにも電圧を印加しない状態で、ｐ型ＩｎＧａＮ層３の下側界面に正（＋）、上側界面に負（−）の分極電荷が発生する。これにより、図２に示した通り、ｐ型ＩｎＧａＮ層３中の下側（ｎ型ＧａＮ層２側）の空乏層の伸び（広がり）を抑制し、パンチスルー耐性を高めることが出来る。
以下、前記分極電荷密度の設計について説明する。まず、アンバシャー（Ｏ． Ａｍｂａｃｈｅｒ）らによる文献ジャーナル・オブ・フィジクス（Ｊｏｕｒｎａｌ ｏｆ Ｐｈｙｓｉｃｓ） 第１４巻第３３９９頁、２００２年（Ｏ． Ａｍｂａｃｈｅｒ， ｅｔ ａｌ．， "Ｐｙｒｏｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ａｌ（Ｉｎ）ＧａＮ／ＧａＮ ｈｅｔｅｒｏ− ａｎｄ ｑｕａｎｔｕｍ ｗｅｌｌ ｓｔｒｕｃｔｕｒｅｓ，" Ｊｏｕｒｎａｌ ｏｆ Ｐｈｙｓｉｃｓ： Ｃｏｎｄｅｎｓｅｄ Ｍａｔｔｅｒ， Ｖｏｌ． １４， ｐｐ． ３３９９−３４３４ （２００２）．）によれば、ＩｎｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１）およびＧａＮの自発分極Ｐｓｐ（Ｃ・ｍ−２）およびＧａＮ上のＩｎｙＧａ１−ｙＮに発生するピエゾ分極Ｐｐｚ（Ｃ・ｍ−２）は、下記数式（１４）から（１６）で表される。Ｐｓｐ（ＧａＮ）は、ＧａＮ層の自発分極Ｐｓｐであり、Ｐｓｐ（ＩｎｙＧａ１−ｙＮ）は、ＩｎｙＧａ１−ｙＮ層の自発分極Ｐｓｐである。
Ｐｓｐ（ＧａＮ）＝−０．０３１・・・・（１４）
Ｐｓｐ（ＩｎｙＧａ１−ｙＮ）＝−０．０４２ｙ−０．０３４（１−ｙ）＋０．０３７ｙ（１−ｙ）・・・・・・・・・・・・・（１５）
Ｐｐｚ（ＩｎｙＧａ１−ｙＮ／ＧａＮ）＝０．１４８ｙ−０．０４２４ｙ（１−ｙ）・・・・・・・・・・・・・・（１６）
また、この構造において自発分極を起源とする界面電荷Ｐｓｐ（ＩｎｙＧａ１−ｙＮ／ＧａＮ）（Ｃ・ｍ−２）は、数式（１４）および（１５）より、下記数式（１７）の通り導出できる。
Ｐｓｐ（ＩｎｙＧａ１−ｙＮ／ＧａＮ）＝Ｐｓｐ（ＩｎｙＧａ１−ｙＮ）−Ｐｓｐ（ＧａＮ）＝−０．００３＋０．０２９ｙ−０．０３７ｙ２・・・・（１７）
すなわち、ｐ型ＩｎＧａＮ層３の下側界面に発生する分極電荷σ（Ｃ・ｍ−２）は、数式（１６）と（１７）より、下記数式（１８）の通り導出できる。
σ（Ｉｎ１−ｙＧａｙＮ／ＧａＮ）＝Ｐｐｚ（ＩｎｙＧａ１−ｙＮ／ＧａＮ）＋Ｐｓｐ（ＩｎｙＧａ１−ｙＮ／ＧａＮ）＝−０．００３＋０．１３４６ｙ＋０．００５４ｙ２・・・・（１８）
なお、前記数式（１８）で表されるＩｎ組成比ｙと電荷密度ｎｐの関係を図３のグラフに示した。すなわち、図３は、本発明の半導体装置におけるピエゾ分極および自発分極による電荷密度設計を例示するグラフである。
前記数式（１８）より、ｐ型ＩｎＧａＮ層３の下側界面に正の分極電荷を発生させるためにはｙ＞０．０２２とすれば良い。また、前記数式（１８）によれば、ｐ型ＩｎＧａＮ層３の上側界面には、前記数式（１８）と同じ密度で極性が反対の分極電荷が発生する。ただし、前記数式（１８）は、前述の通り理論式である。したがって、本発明の半導体装置における実際の現象は、前記数式（１８）と完全に一致するとは限らない。本発明の半導体装置において、前記ドレイン電極、前記ソース電極、および前記ゲート電極のいずれにも電圧を印加しない状態で、前記ｐ型半導体層における前記第１のｎ型半導体層側に実際に正の分極電荷を有するのであれば、ｙ＞０．０２２でなくてもよい。
本発明の半導体装置において、前記ｐ型半導体層の厚みは特に制限されないが、オン抵抗低減の観点からは薄い方が好ましく、パンチスルー現象の発生を抑制する観点からは、一定以上の厚みであることが好ましい。本発明の半導体装置は、前述の通り、前記ｐ型半導体層が、前記ドレイン電極、前記ソース電極、および前記ゲート電極のいずれにも電圧を印加しない状態で、前記第１のｎ型半導体層側に正の分極電荷を有する。これにより、前記ｐ型半導体層の厚みが薄くてもパンチスルー現象の発生を抑制できるため、オン抵抗低減とパンチスルー現象発生の抑制を両立することが可能である。
例えば、図１に示した本実施形態の縦型ＧａＮ ＦＥＴは、ｐ型ＩｎＧａＮ層３に発生する分極電荷でバンドエネルギーが持ち上がり、ドレイン電圧の印加による空乏層の広がりを抑えることができる。このため、例えば、パンチスルー現象の発生を抑制した状態でｐ型ＩｎＧａＮ層３の薄層化を実現することができる。これにより、本実施形態の縦型ＧａＮ ＦＥＴは、例えば、ｐ型ＩｎＧａＮ層３を、本発明と関連する図１１Ａまたは図１１Ｂに示す半導体装置よりも薄くすることができ、オン抵抗低減を実現することができる。また、本実施形態の縦型ＧａＮ ＦＥＴは、ｐ型層にＩｎを添加したｐ型ＩｎＧａＮ層３を用いているため、ｐ型ドーパント（不純物）の高濃度化が可能となり、パンチスルー現象の発生を抑制した状態でｐ型ＩｎＧａＮ層３を薄層化し、オン抵抗低減を実現することができる。
また、本発明の半導体装置において、前記ｐ型半導体層の厚みは、パンチスルー現象発生抑制の観点からは、下記数式（Ａ）を満たすことが好ましい。なお、下記数式（Ａ）は、前記数式（１３）と同じである。
Figure 0005997234
 前記数式（Ａ）において、各記号の意味は下記の通りである。

Ｎｄ１：前記第１のｎ型半導体層の不純物濃度（ｃｍ−３）
Ｎｄ２：前記第２のｎ型半導体層の不純物濃度（ｃｍ−３）
Ｎａ ：前記ｐ型半導体層の不純物濃度（ｃｍ−３）
Ｌｃｈ：前記ｐ型半導体層の厚み（ｃｍ）
ｑ：素電荷（電気素量）（Ｃ）
εｓ：前記半導体層の誘電率（Ｆ／ｃｍ）
Ｖｂｉ：内蔵電位（Ｖ）
ＶＢ：前記半導体装置の耐圧（Ｖ）
図４に、本実施形態の半導体装置（図１）と、参考例として製造した他の半導体装置の、ホール濃度の分布を併せて示す。前記参考例としては、図１１Ｂの構造を有する半導体装置を、前記と同様の製造方法で製造して用いた。この参考例の半導体装置の半導体構造は、図１１Ｂにおいてｎ型基板１０１側から順に、ｎ型ＧａＮドリフト層１０２（膜厚１μｍ、ドーピング濃度１×１０１７ｃｍ−３）、ｐ型ＧａＮチャネル層１０３（膜厚０．１μｍ、ドーピング濃度５×１０１７ｃｍ−３）、ｎ型ＧａＮキャップ層１０４（膜厚０．１μｍ、ドーピング濃度５×１０１７ｃｍ−３）とした。図４に示すとおり、参考例の半導体装置では、前記ｐ型半導体層（ｐ型ＧａＮチャネル層１０３）中のホール濃度は、ドーピング濃度（５×１０１７ｃｍ−３）を下回っているため、中性領域が失われ（すなわちｐ層全域が空乏化し）パンチスルーが発生する状況になっている。これに対し、本実施形態の半導体装置では、空乏化しない領域が残っており、パンチスルーが抑制されている。
本発明において、前記第１のｎ型半導体層、前記ｐ型半導体層および前記第２のｎ型半導体層は、特に制限されないが、III−Ｖ族窒化物半導体から形成されていることが好ましい。前記III−Ｖ族窒化物半導体は、例えば、ＧａＡｓＮ等、窒素以外のＶ族元素を含む混晶でも良いが、窒素以外のＶ族元素を含まないIII族窒化物半導体が好ましい。前記III族窒化物半導体としては、例えば、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮが挙げられる。また、前記III−Ｖ族窒化物半導体は、Ｇａ面成長したIII−Ｖ族窒化物半導体がより好ましい。
本発明の半導体装置において、前記ｐ型半導体層は、前記ドレイン電極、前記ソース電極、および前記ゲート電極のいずれにも電圧を印加しない状態で、前記第１のｎ型半導体層側に正の分極電荷を有するための構成は、特に制限されない。前記正の分極電荷を有するためには、前記ｐ型層と前記第１のｎ型半導体層との組成が異なることが好ましい。例えば、前記ｐ型半導体層と、前記第１のｎ型半導体層とで、結晶格子の原子間距離が異なることにより、前記ｐ型半導体層の結晶構造に歪みを生じさせ、前記正の分極電荷を発生させることができる。なお、このように、半導体に加えられた外部の応力またはひずみによって前記半導体に分極電荷が発生する現象を、「ピエゾ効果」「ピエゾ分極」あるいは「圧電分極」という。本発明の半導体装置において、前記第１のｎ型半導体層がＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ≦１）で表される組成を有し、前記ｐ型半導体層がＩｎｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１）で表される組成を有することがより好ましい。前記第１のｎ型半導体層および前記ｐ型半導体層がこれらの組成であると、より、前記ピエゾ効果（ピエゾ分極）が得られやすい。前記第１のｎ型半導体層において、Ａｌ組成比ｘは、好ましくは０〜０．５、より好ましくは０．０５〜０．４、特に好ましくは０．１〜０．３である。なお、図１の縦型ＧａＮ ＦＥＴは、前記第１のｎ型半導体層がＧａＮ（ｎ型ＧａＮ層２）で形成されている例、すなわちｘ＝０の例である。また、この場合において、前記ＩｎｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１）の組成で表されるｐ型半導体層のＩｎ組成比ｙは、前述の理由により、０．０２２より大きいことが好ましい。
なお、本発明の半導体装置においては、前記ｐ型半導体層が、前記ドレイン電極、前記ソース電極、および前記ゲート電極のいずれにも電圧を印加しない状態で、前記第１のｎ型半導体層側に正の分極電荷を有するのであれば、前記ｐ型半導体層と前記第１のｎ型半導体層の組成が同じでもよい。また、本発明の半導体装置は、前記ｐ型半導体層がＩｎを含むことが好ましい。例えば、前記ｐ型半導体層がＧａＮから形成され、Ｉｎを含まない場合、ｐ型ドーパント（不純物）濃度は、１×１０１７ｃｍ−３を超えることは難しい。これに対し、前記ｐ型半導体層がＩｎを含んでいれば、前述のように、前記ｐ型半導体層中のｐ型ドーパント（不純物）を高濃度にドーピングしやすい。前記ｐ型半導体層中のｐ型ドーパント（不純物）が高濃度であれば、前記数式（Ａ）（前記数式（１３））から分かる通り、前記ｐ型半導体層の厚みがより小さくても、パンチスルー現象を抑制しやすい。これにより、パンチスルー現象の抑制とオン抵抗の低減との両立が、いっそう達成しやすくなる。前記ｐ型半導体層の不純物濃度Ｎａ（ｃｍ−３）は、例えば１×１０１６〜１×１０２１ｃｍ−３、好ましくは１×１０１７〜１×１０２０ｃｍ−３、特に好ましくは１×１０１８〜１×１０１９ｃｍ−３である。ただし、前記数式（Ａ）（前記数式（１３））から分かる通り、Ｎａの好適範囲は、前記第１のｎ型半導体層の不純物濃度Ｎｄ１（ｃｍ−３）および前記第２のｎ型半導体層の不純物濃度Ｎｄ２（ｃｍ−３）等の他の条件にも影響される。Ｎａの値は、例えば、前記数式（Ａ）（前記数式（１３））を参考にして適宜設定すれば良い。また、例えば、前述の図４で説明したように、本実施形態の半導体装置は、参考例の半導体装置とＮａは同じであるが、本発明による前記正の分極電荷の効果により、パンチスルー現象を抑制している。
本発明の半導体装置は、前記ｐ型半導体層が、前記ドレイン電極、前記ソース電極、および前記ゲート電極のいずれにも電圧を印加しない状態で、前記第２のｎ型半導体層側に負の分極電荷を有することが好ましい。これにより、例えば、図２に示したように、前記ｐ型半導体層の上側（前記第２の半導体層側）の空乏層の伸び（広がり）をも抑制することが可能である。この観点から、前記正の分極電荷に関する記述と同様の理由により、前記ｐ型半導体層の組成と前記第２のｎ型半導体層の組成とが異なることが好ましい。より具体的には、例えば、前記ｐ型半導体層がＩｎｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１）で表される組成を有し、前記ｎ型半導体層がＡｌｚＧａ１−ｚＮ（但し、ｚは、０≦ｚ≦１）で表される組成を有することがより好ましい。前記第２のｎ型半導体層において、Ａｌの組成比ｚは、好ましくは０〜０．５、より好ましくは０．０５〜０．４、特に好ましくは０．１〜０．３である。ただし、本発明においては、前記ｐ型半導体層の組成と前記第２のｎ型半導体層の組成とが同じであっても良い。
なお、本発明の半導体装置の前記ｐ型半導体層が前記第１のｎ型半導体層側に分極電荷を有する場合、前記第１のｎ半導体層側とは、特に制限されないが、前記ｐ型半導体層が前記第１の半導体層と接する界面付近を言う。
また、図１に示した半導体装置は、さらに、あらゆる変形が可能である。例えば、本実施形態では、図１に示す構造が左右に連続している形態を示したが、図１の構造単体でも半導体装置（ＦＥＴ）として機能しうる。すなわち、図１の半導体装置（ＦＥＴ）は、前記開口埋め込み部に代えて、切欠き部を有し、前記ゲート絶縁膜が前記切欠き部表面を覆うように形成され、前記ゲート電極は、前記ゲート絶縁膜を介して前記切欠き部を埋め込むように配置されていても良い。後述する図５、６、７、８および９においても同様である。さらに、これに限定されず、本発明の半導体装置において、前記ドレイン電極、前記ソース電極、および前記ゲート電極は、それぞれ１個でも複数でも良い。前記ドレイン電極、前記ソース電極、および前記ゲート電極が、最低限、それぞれ１個ずつあれば、半導体装置として機能し得る。ただし、本発明の半導体装置は、前記ソース電極および前記ゲート電極の少なくとも一方を複数有し、前記ソース電極および前記ゲート電極が交互に配置されていることが好ましい。
さらに、オーム性電極（前記ソース電極および前記ドレイン電極）の接合形態等も、図１の形態に限定されず、種々の変形が可能である。例えば、前記第２の半導体層の形成に代えて、前記ｐ型半導体層の上部の一部または全部にイオン注入等でｎ型導電領域を形成し、これを前記第２のｎ型半導体層としても良い。図５に、その一例を示す。図５の半導体装置（縦型ＧａＮ ＦＥＴ）では、ｐ型ＩｎＧａＮ層３の上部の左右両脇に、例えばイオン注入により、ｎ型導電領域５が形成されている。ｐ型ＩｎＧａＮ層３の上部の中央部は、ｎ型導電領域５が形成されていない。図５の半導体装置は、第２の半導体層４を有しない。ソース電極１１は、ｐ型ＩｎＧａＮ層３およびｎ型導電領域５の上面に直接接触し、ｐ型ＩｎＧａＮ層３およびｎ型導電領域５とオーミック接合されている。これら以外の点は、図５の半導体装置は、図１の半導体装置と同様である。
また、前記ソース電極は、例えば、図６に示すような接合形態でもよい。図６の半導体装置は、ソース電極１１の下方に位置するｎ型ＧａＮ層４の一部が除去されて開口埋め込み部が形成されている。ソース電極１１は、前記開口埋め込み部を埋め込むように形成され、ｎ型ＧａＮ層４（前記第２の半導体層）およびｐ型ＩｎＧａＮ層３（前記ｐ型半導体層）の両方に直接接触し、ｎ型ＧａＮ層４およびｐ型ＩｎＧａＮ層３とオーミック接合されている。これら以外の点は、図６の半導体装置は、図１の半導体装置と同様である。なお、図５および６の半導体装置は、前記ｐ型半導体層上（上面）の一部に前記第２のｎ型半導体層が積層された構造を有する。
ドレイン電極１３は、図１では、ｎ型基板１の裏面に形成したが、例えば図７に示すように、ビアホールなどでｎ型ＧａＮ層２と接続するようにドレイン電極１３を形成することも可能である。図７の半導体装置の構造をより具体的に説明すると、以下の通りである。すなわち、まず、同図の半導体装置は、ｎ型基板１の一部が除去されてビアホール（開口埋め込み部）が形成されている。ドレイン電極１３は、ｎ型基板１の下面と接触し、かつ前記ビアホール（開口埋め込み部）を埋め込んでｎ型ＧａＮ層２（前記第１の半導体層）と直接接触するように形成されている。これにより、ドレイン電極１３は、ｎ型ＧａＮ層２とオーミック接合している。これら以外の点は、図７の半導体装置は、図１の半導体装置と同様である。なお、図７の構造が左右に連続して半導体装置を形成する場合、前記ビアホールは、必ずしも図７に示す構造毎に形成する必要はない。前記ビアホールは、最低限、半導体装置毎に１つ形成すれば、相応の効果が得られるが、複数形成しても良く、図７に示す構造毎に形成しても良い。
また、前記ドレイン電極は、前記基板を介して前記第１のｎ型半導体層と接合させる以外の接合形態でも良い。例えば、図８のように、ｎ型ＧａＮ層２の下部にドレインコンタクト用の高濃度ｎ型ＧａＮ層７を設け、表面側から露出させた高濃度ｎ型ＧａＮ層７の上面にドレイン電極１３を形成しても良い。すなわち、同図の半導体装置は、基板１の上面に高濃度ｎ型ＧａＮ層７が形成されている。高濃度ｎ型ＧａＮ層７の上面にはｎ型ＧａＮ層２（前記第１のｎ型半導体層）が形成され、さらに、ｐ型ＩｎＧａＮ層３（前記ｐ型半導体層）、ｎ型ＧａＮ層４（前記第２のｎ型半導体層）等、図１と同様の構造が形成されている。この構造は、１つでも良いし、左右に連続していても良い。同図の半導体装置の左右の末端では、高濃度ｎ型ＧａＮ層７の上面に前記構造が形成されていない。ドレイン電極１３は、基板１の下面に代えて、半導体装置の左右末端に１つずつ、それぞれ高濃度ｎ型ＧａＮ層７の上面に形成されている。
本発明の半導体装置は、例えば、図１、図５および図６に示したようなソース電極の接合形態と、図７および図８に示したドレイン電極の接合形態を任意に組合せて用いても良いし、その他の構造でも良い。本発明の半導体装置の構造は、例えば、図１１Ａに示した半導体装置の構造等を参考に、これに準じた構造としても良い。
本発明の半導体装置において、前記基板、前記各半導体層等の形成材料も、前述の形成材料に限定されない。例えば、前記基板は、ｎ型Ｓｉ基板に限定されず、高濃度ｎ型ＧａＮ基板等でも良いし、ｎ型基板に限定されず、ｐ型基板でも良い。また、前記基板を介さずに前記ドレイン電極と前記第１のｎ型半導体層とを接合させる場合は、前記基板が導電性である必要はなく、高抵抗あるいは絶縁性の基板を用いても良い。具体的には、例えば図８に示した形態が挙げられる。
また、本実施形態の縦型ＧａＮ ＦＥＴにおいては、図１および図２に示したように、ｐ型ＩｎＧａＮ層３は、ｎ型ＧａＮ層２側に正、ｎ型ＧａＮ層４側に負の分極電荷をそれぞれ発生させた。しかしながら、ｐ型ＩｎＧａＮ層３においてｎ型ＧａＮ層２側に正の分極電荷を発生させることが可能であれば、ｎ型ＧａＮ層２、ｐ型ＩｎＧａＮ層３およびｎ型ＧａＮ層４の組成は、特に限定されず、任意の組成を適用可能である。例えば、前述のように、ｎ型ＧａＮ層２がＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ≦１）で表される組成を有し、ｐ型ＩｎＧａＮ層３がＩｎｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１）で表される組成を有し、ｎ型ＧａＮ層４がＡｌｚＧａ１−ｚＮ（但し、ｚは、０≦ｚ≦１）で表される組成を有するように前記各層を形成しても良い。
なお、本発明の半導体装置は、特に制限されないが、電界効果トランジスタ（ＦＥＴ）であることが好ましい。前記各図を用いて説明した半導体装置は、全て、電界効果トランジスタ（ＦＥＴ）として使用可能である。
実施形態２
次に、本発明の別の実施形態について説明する。
＜半導体装置の構造＞
図９の断面図に、本実施形態の半導体装置の構造を模式的に示す。この半導体装置は、図１の半導体装置と同じく縦型ＧａＮ ＦＥＴである。図９に示すとおり、この半導体装置は、さらに、半導体から形成された組成変調層６を含む。組成変調層６は、ｎ型ＧａＮ層２（前記第１のｎ型半導体層）上面とｐ型ＩｎＧａｎ層３（前記ｐ型半導体層）下面とに接して第１のｎ型ＧａＮ層２とｐ型ＧａＮ層３との間に配置されている。この半導体装置は、ｎ型ＧａＮ層２と組成変調層６との界面、前記組成変調層、およびｐ型ＩｎＧａＮ層３と前記組成変調層との界面を形成する半導体の組成が、基板１平面と垂直な方向に、前記半導体の組成が連続的または段階的に変化する。組成変調層６下面付近は、ｎ型ＧａＮ層２と組成がほぼ等しく、組成変調層６上面付近は、ｐ型ＩｎＧａＮ層３と組成がほぼ等しい。また、図９における組成変調層６は、ｎ型半導体から形成されたｎ型組成変調層である。これら以外は、図９の半導体装置の構造は、図１の半導体装置と同様である。
＜半導体装置の製造方法＞
本実施形態の半導体装置の製造方法は、例えば以下の通りである。まず、導電性Ｓｉから形成されたｎ型基板１上に、例えば、分子線エピタキシ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ： ＭＢＥ）成長法により各半導体層を形成する。具体的には、ｎ型基板１側から順に、ｎ型ＧａＮドリフト層２（膜厚１μｍ、ドーピング濃度１×１０１７ｃｍ−３）、ｎ型組成変調層６（膜厚５０ｎｍ、ドーピング濃度１×１０１７ｃｍ−３）、ｐ型Ｉｎ０．２Ｇａ０．８Ｎチャネル層３（膜厚０．１μｍ、ドーピング濃度５×１０１７ｃｍ−３）、およびｎ型ＧａＮキャップ層４（膜厚０．１μｍ、ドーピング濃度５×１０１７ｃｍ−３）を、前記順序で積層させる。
次に、ｎ型ＧａＮ層４の上面、および、ｎ型基板１の下面に、例えば、Ｔｉ／Ａｌなどの金属を蒸着し、ソース電極１１およびドレイン電極１３をそれぞれ形成する。ソース電極１１およびドレイン電極１３は、形成後に、６５０℃でアニールを行うことでオーム性接触（オーミック接合）をとる。
さらに、前記層２、３、４および６から形成されたエピタキシャル層構造の一部を、ｎ型ＧａＮドリフト層２が露出するまでエッチングにより除去する。この除去部分の表面に、例えば、Ａｌ２Ｏ３をゲート絶縁膜２１として形成した後に、例えば、Ｎｉ／Ａｕなどの金属を蒸着し、ゲート電極１２を形成する。以上のようにして、図９に示す縦型ＧａＮ ＦＥＴを製造することができる。
なお、以上の説明は例示であって、図９の縦型ＧａＮ ＦＥＴは、これ以外の製造方法により製造しても良い。前述のとおり、本発明の半導体装置の製造方法は特に限定されない。
＜作用、効果、変形例等＞
以下、図９に示す本実施形態の半導体装置の作用、効果、変形例等について、例示的に説明する。
図９に示す本実施形態の半導体装置（縦型ＧａＮ ＦＥＴ）では、実施形態１と同様に、ｐ型ＩｎＧａＮ層３に発生する分極電荷により、パンチスルー現象の抑制効果を得ることができる。さらに、本実施形態では、ｎ型組成変調層６により、ｎ型ＧａＮ層２とｐ型ＩｎＧａＮ層３との間にノッチ（バンドエネルギーが、層界面で急激に変化する現象）を発生させないようにすることが可能となる。
図１０は、本実施形態の縦型ＧａＮ ＦＥＴのバンドエネルギー分布を例示する模式図である。図１０に示すＡ−Ｂ間の線は、図９に示すＡ−Ｂ間の線すなわちソース電極とドレイン電極の間の半導体層のバンドエネルギー分布に相当する。図１０は、前記半導体層のうち、ｎ型ＧａＮ層２からｎ型ＧａＮ層４までのバンドエネルギー分布を表す。図９の半導体装置では、前記ドレイン電極、前記ソース電極、および前記ゲート電極のいずれにも電圧を印加しない状態で、ｐ型ＩｎＧａＮ層３と組成変調層６との積層体が、ｎ型ＧａＮ層２側に正の分極電荷を有する。ｎ型組成変調層６およびｐ型ＩｎＧａＮ層３内部に発生する正の分極電荷の総和は、前記各理論式に基づけば、実施形態１の構造を有する半導体装置のｐ型ＩｎＧａＮ層３内部に発生する正の分極電荷と等しい。したがって、本実施形態においても、実施形態１と同様に、前記正の分極電荷によるパンチスルー現象の抑制効果を得ることができる。さらに、本実施形態の縦型ＧａＮ ＦＥＴは、図１０に示すとおり、ｎ型組成変調層６の挿入により、ｐ型ＩｎＧａＮ層３とｎ型ＧａＮ層２との間のノッチが無いため、実施形態１よりも低抵抗を実現することができる。
本発明の半導体装置は、例えば図９に示したように、
さらに、半導体から形成された組成変調層を含み、
前記第１のｎ型半導体層と前記ｐ型半導体層とが異なる組成を有し、
前記組成変調層は、前記第１のｎ型半導体層上面と前記ｐ型半導体層下面とに接して前記第１のｎ型半導体層と前記ｐ型半導体層との間に配置され、
前記第１のｎ型半導体層と前記組成変調層との界面、前記組成変調層、および前記ｐ型半導体層と前記組成変調層との界面を形成する半導体の組成が、前記基板平面と垂直な方向に連続的または段階的に変化し、
前記ｐ型半導体層に代えて、前記ｐ型半導体層と前記組成変調層との積層体が、前記ドレイン電極、前記ソース電極、および前記ゲート電極のいずれにも電圧を印加しない状態で、前記第１のｎ型半導体層側に正の分極電荷を有することが好ましい。これにより、例えば図１０で説明したように、前記第１のｎ型半導体層と前記ｐ型半導体層との間のノッチを解消または低減でき、さらに低抵抗を実現することが可能である。
また、図９の組成変調層はｎ型であるが、本発明では、前記組成変調層はｎ型に限定されず、ｐ型変調層でも良いし、ｎ型組成変調層とｐ型組成変調層の両方から形成されていても良い。前記組成変調層がｐ型組成変調層の場合、および、ｎ型組成変調層とｐ型組成変調層の両方から形成されている場合も、同様に前記ノッチの解消または低減効果が得られる。前記変調層がｎ型組成変調層とｐ型組成変調層の両方から形成されている場合は、前記ｎ型組成変調層が前記第１のｎ型半導体層側に配置され、かつ、前記ｐ型組成変調層が前記ｐ型半導体層側に配置されていることが好ましい。すなわち、前記ｎ型組成変調層が前記第１のｎ型半導体層上面と接しており、かつ、前記ｐ型組成変調層が前記第ｐ型半導体層上面と接していることが好ましい。以上の通り、本発明では、前記組成変調層は、ｎ型組成変調層およびｐ型組成変調層の一方または両方から形成され、前記ｎ型組成変調層の下面は前記第１のｎ型半導体層上面と接しており、前記ｐ型組成変調層の上面は前記ｐ型半導体層下面と接していることが好ましい。
なお、前記ｐ型半導体層と前記組成変調層との積層体が前記第１のｎ型半導体層側に分極電荷を有する場合、前記第１のｎ半導体層側とは、特に制限されないが、前記ｐ型半導体層と前記組成変調層との積層体が前記第１の半導体層上面と接する近辺を言う。前記近辺とは、前記組成変調層のみを含み前記ｐ型半導体層を含まなくても良いし、前記ｐ型半導体層を含んでいても良い。
また、本発明では、前記と同様の観点から、前記ｐ型半導体層上面と前記第２のｎ型半導体層下面との間に、前記組成変調層と同様の他の組成変調層を配置しても良い。前記他の組成変調層は、ｎ型組成変調層およびｐ型組成変調層の一方または両方から形成され、前記ｎ型組成変調層の上面は前記第２のｎ型半導体層下面と接しており、前記ｐ型組成変調層の下面は前記ｐ型半導体層上面と接していることが好ましい。前記他の組成変調層は、単独で用いても良いし、前記第１のｎ型半導体層上面と前記ｐ型半導体層下面との間に配置された前記組成変調層と併用しても良い。
また、図９に示した本実施形態の半導体装置（縦型ＧａＮ ＦＥＴ）は、例えば、実施形態１で述べた種々の変形に準じて、あらゆる変形が可能である。例えば、図５に準じて、ｐ型ＩｎＧａＮ層３の一部にイオン注入などでｎ型導電性を形成し、ｎ型領域とｐ型領域との両方に接触するようにソース電極１１を形成しても良い。また、例えば、図７に準じて、ｎ型基板１の一部にビアホールなどを形成し、ｎ型ＩｎＧａＮ層５と接続するようにドレイン電極１３を形成しても良い。
以上、説明した通り、本発明によれば、パンチスルー現象の発生を抑制することが可能な半導体装置を提供することができる。本発明の半導体装置は、パンチスルー現象の抑制により、例えば、低耐圧領域でも低いオン抵抗を得ることが可能である。本発明の半導体装置は、特に制限されないが、電界効果トランジスタ（ＦＥＴ）であることが好ましく、縦型ＧａＮ ＦＥＴであることが特に好ましい。本発明の半導体装置の用途は特に制限されず、例えば、一般的な電界効果トランジスタ（ＦＥＴ）等と同様の用途に用いても良い。本発明の半導体装置は、例えば、各種家電製品、通信機器等の電子装置に広く用いることができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は、上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
この出願は、２００９年９月２２日に出願された日本出願特願２００９−２１８２９５を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１ ｎ型基板
２ ｎ型ＧａＮ層（ｎ型ＧａＮドリフト層）
３ ｐ型ＩｎＧａＮ層（ｐ型ＩｎＧａＮチャネル層）
４ ｎ型ＧａＮ層（ｎ型ＧａＮキャップ層）
５ ｎ型電導領域
６ ｎ型組成変調層
７ 高濃度ｎ型ＧａＮ層
１１ ソース電極
１２ ゲート電極
１３ ドレイン電極
２１ ゲート絶縁膜
１０１ 高濃度ｎ型ＧａＮ基板
１０１' ｉ型ＧａＮ層
１０２ ｎ型ＧａＮ層
１０３ ｐ型ＧａＮ層（ｐ型ＧａＮチャネル層）
１０４ ｎ型ＧａＮ層（ｎ型ＧａＮキャップ層）
１０７ 高濃度ｎ型ＧａＮ層
１１０ サファイア基板
１１１ ソース電極
１１２ ゲート電極
１１３ ドレイン電極
１２１ ゲート絶縁膜

Claims (10)

  1. ドレイン領域として用いられる第１ｎ型半導体層と、
    前記第１ｎ型半導体層上に積層され、チャネル領域として用いられるｐ型半導体層と、
    前記ｐ型半導体層上に積層され、ソース領域として用いられる第２ｎ型半導体層と、
    前記第２ｎ型半導体層上面から前記ｐ型半導体層を介して前記第１ｎ型半導体層上部まで貫通する開口部と、
    前記開口部内の表面に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成され、前記開口部を埋め込むように形成されたゲート電極と、
    前記第１ｎ型半導体層がＡｌｘＧａ１−ｘＮ（但し、ｘは、０≦ｘ≦１）で表される組成を有し、
    前記ｐ型半導体層がＩｎｙＧａ１−ｙＮ（但し、ｙは、０＜ｙ≦１）で表される組成を有し、
    前記第２ｎ型半導体層がＡｌｚＧａ１−ｚＮ（但し、ｚは、０≦ｚ≦１）で表される組成を有し、
    前記ゲート電極が金属であり、
    前記ｐ型半導体層のＩｎ組成比ｙが０．０２２より大きい半導体装置。
  2. ソース電極が前記第２ｎ型半導体層上に形成され、
    オーミック接合されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ソース電極と前記ゲート電極の間に、前記ゲート絶縁膜の一部が配置されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記第１ｎ型半導体層の下にｎ型基板が形成され、
    前記ｎ型基板の下にドレイン電極を形成され、
    オーミック接合されていることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記ｐ型半導体層は、前記第２ｎ型半導体層側に負の分極電荷を有する請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記第１ｎ型半導体層と前記ｐ型半導体層とが異なる組成を有する請求項１〜５のいずれか一項に記載の半導体装置。
  7. 前記第１ｎ型半導体層、前記ｐ型半導体層および前記第２ｎ型半導体層が、III−Ｖ族窒化物半導体から形成されている請求項１〜６のいずれか一項に記載の半導体装置。
  8. 前記ゲート電極は、ＮｉおよびＡｕの金属で形成されていることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
  9. 電界効果トランジスタである請求項１〜８のいずれか一項に記載の半導体装置。
  10. 請求項１〜９のいずれか一項に記載の半導体装置を含む電子装置。
JP2014228155A 2009-09-22 2014-11-10 半導体装置、電界効果トランジスタおよび電子装置 Expired - Fee Related JP5997234B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014228155A JP5997234B2 (ja) 2009-09-22 2014-11-10 半導体装置、電界効果トランジスタおよび電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009218295 2009-09-22
JP2009218295 2009-09-22
JP2014228155A JP5997234B2 (ja) 2009-09-22 2014-11-10 半導体装置、電界効果トランジスタおよび電子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011532927A Division JP5647986B2 (ja) 2009-09-22 2010-06-16 半導体装置、電界効果トランジスタおよび電子装置

Publications (2)

Publication Number Publication Date
JP2015065453A JP2015065453A (ja) 2015-04-09
JP5997234B2 true JP5997234B2 (ja) 2016-09-28

Family

ID=43795685

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011532927A Expired - Fee Related JP5647986B2 (ja) 2009-09-22 2010-06-16 半導体装置、電界効果トランジスタおよび電子装置
JP2014228155A Expired - Fee Related JP5997234B2 (ja) 2009-09-22 2014-11-10 半導体装置、電界効果トランジスタおよび電子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011532927A Expired - Fee Related JP5647986B2 (ja) 2009-09-22 2010-06-16 半導体装置、電界効果トランジスタおよび電子装置

Country Status (3)

Country Link
US (1) US8659055B2 (ja)
JP (2) JP5647986B2 (ja)
WO (1) WO2011036921A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8981434B2 (en) * 2009-08-31 2015-03-17 Renesas Electronics Corporation Semiconductor device and field effect transistor
US9123533B2 (en) 2012-08-10 2015-09-01 Avogy, Inc. Method and system for in-situ etch and regrowth in gallium nitride based devices
JP2015173151A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体装置
US9761709B2 (en) * 2014-08-28 2017-09-12 Hrl Laboratories, Llc III-nitride transistor with enhanced doping in base layer
US20160380045A1 (en) * 2015-06-25 2016-12-29 Tivra Corporation Crystalline semiconductor growth on amorphous and poly-crystalline substrates
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
CN110379846A (zh) * 2019-07-29 2019-10-25 上海科技大学 一种氮化镓增强型垂直型晶体管组件及其制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850997B2 (ja) * 2000-05-02 2012-01-11 古河電気工業株式会社 ＧａＮ系トランジスタ
JP4190754B2 (ja) * 2001-11-27 2008-12-03 古河電気工業株式会社 電界効果トランジスタの製造方法
JPWO2004061971A1 (ja) * 2003-01-06 2006-05-18 日本電信電話株式会社 ｐ型窒化物半導体構造及びバイポーラトランジスタ
JP4645034B2 (ja) * 2003-02-06 2011-03-09 株式会社豊田中央研究所 Ｉｉｉ族窒化物半導体を有する半導体素子
JP4904716B2 (ja) * 2005-05-09 2012-03-28 住友電気工業株式会社 縦型トランジスタ
JP2006324279A (ja) 2005-05-17 2006-11-30 Rohm Co Ltd 半導体素子
JP2007059719A (ja) 2005-08-25 2007-03-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体
JP2007134517A (ja) 2005-11-10 2007-05-31 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体構造
JP2007142243A (ja) 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ及びその製造方法
JP2008053449A (ja) * 2006-08-24 2008-03-06 Rohm Co Ltd 半導体装置およびその製造方法
JP2008205414A (ja) * 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
WO2009119479A1 (ja) * 2008-03-24 2009-10-01 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2015065453A (ja) 2015-04-09
WO2011036921A1 (ja) 2011-03-31
JPWO2011036921A1 (ja) 2013-02-14
JP5647986B2 (ja) 2015-01-07
US8659055B2 (en) 2014-02-25
US20120228674A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
JP5997234B2 (ja) 半導体装置、電界効果トランジスタおよび電子装置
JP6371986B2 (ja) 窒化物半導体構造物
JP5494474B2 (ja) 半導体装置及びその製造方法
JP5793120B2 (ja) 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
JP5468768B2 (ja) 電界効果トランジスタ及びその製造方法
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
US20140110759A1 (en) Semiconductor device
JP4705481B2 (ja) 窒化物半導体装置
US20130240951A1 (en) Gallium nitride superjunction devices
JP5578873B2 (ja) 窒化ガリウム半導体装置及びその製造方法
JP2015115605A (ja) デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ
US20100102357A1 (en) Nitride semiconductor device
JP2013038409A (ja) 集積されたダイオードを備える複合半導体装置
US9076850B2 (en) High electron mobility transistor
JP2016134564A (ja) 半導体装置
JP2011142358A (ja) 窒化物半導体装置
JP5721782B2 (ja) 半導体装置
JP2015056413A (ja) 窒化物半導体装置
JP6096523B2 (ja) 半導体装置とその製造方法
JP5697046B2 (ja) 高移動度電界効果トランジスタ
KR102005451B1 (ko) 고전자 이동도 트랜지스터
US9059327B2 (en) Nitride semiconductor Schottky diode and method for manufacturing same
JP6185508B2 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160825

R150 Certificate of patent or registration of utility model

Ref document number: 5997234

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees