JP2007134517A - 窒化物半導体構造 - Google Patents

窒化物半導体構造 Download PDF

Info

Publication number
JP2007134517A
JP2007134517A JP2005326521A JP2005326521A JP2007134517A JP 2007134517 A JP2007134517 A JP 2007134517A JP 2005326521 A JP2005326521 A JP 2005326521A JP 2005326521 A JP2005326521 A JP 2005326521A JP 2007134517 A JP2007134517 A JP 2007134517A
Authority
JP
Japan
Prior art keywords
type
buffer layer
layer
sic substrate
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005326521A
Other languages
English (en)
Inventor
Atsushi Nishikawa
敦 西川
Toshiki Makimoto
俊樹 牧本
Kazuhide Kumakura
一英 熊倉
Tetsuya Akasaka
哲也 赤坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005326521A priority Critical patent/JP2007134517A/ja
Publication of JP2007134517A publication Critical patent/JP2007134517A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電流をSiC基板および各窒化物半導体層に通過させて動作させる電子デバイス(パワーエレクトロニクス用素子)において、低抵抗なバッファ層を実現すること。
【解決手段】素子のバッファ層として、SiC基板(11)上にn型AlGaNバッファ層(12)を形成する。このバッファ層(12)は、SiC基板(11)との界面でのAl組成が2%以上10%以下で、当該界面から当該界面と対向する他方の表面(または、他層(13)との界面)に向かってそのAl組成が漸次減少するとともに、膜厚が150nm以上480nm以下、n型不純物のドーピング濃度が1×1019cm−3以上である。この構造により、表面が平坦でかつ低抵抗のバッファ層が得られ、SiC基板上の電子デバイスの低抵抗化が実現できる。
【選択図】図1

Description

本発明は、熱伝導率の高いSiC基板上に作製した窒化物半導体を用いたパワーエレクトロニクス用のpnダイオード、ショットキーダイオード、バイポーラトランジスタ、電界効果トランジスタなどの電子デバイスにおいて、特に素子抵抗を低減するための窒化物半導体構造に関する。
近年、電流を基板および各窒化物半導体層に通過させて動作させる各種の電子デバイスの開発が活発になっている。GaNやAlGaNなどの窒化物半導体はワイドバンドギャップを有するため、電子デバイスとして低損失かつ高い電圧で動作することが期待でき、パワーエレクトロニクス用の半導体材料として有望視されている。
現在、窒化物半導体の大きな課題の一つは、大口径の窒化物半導体基板が存在しないことである。そこで、従来の窒化物半導体ダイオードの研究では、主にサファイア基板あるいはSiC基板が用いられていた。サファイア基板は半絶縁性基板であるが、SiC基板は半絶縁性基板と導電性基板の両者が存在する。特に導電性基板の利用は、電流を素子基板表面側から導電性基板の裏面へと伝導させる縦型伝導構造を作製することができ、製造プロセスの簡素化、素子面積の低減など電子デバイス作製の観点から強く求められていた。これまで、導電性基板は、レーザーダイオード(LD)などの発光素子に主に利用されている。
n型導電性SiC基板上に作製したLD構造の一例を図6に示す(非特許文献1)。この従来例では、図6に示すように、n型導電性SiC基板61の表面上にn型AlGaN層62、p型GaN層66などを形成している。縦型導電構造を採用するために必須である導電性バッファ層として、ここではAl組成8%かつ膜厚500nmの導電性AlGaN層62が用いられている。図6に示す電子デバイスは発光素子であるから、バッファ層62は同時に屈折率差により光を閉じ込めるクラッド層の役割を果たしており、また、活性層における結晶品質を十分高くするために膜厚を500nm以上の厚膜とする必要がある。LD構造に関する他の報告例(非特許文献2)においてもAl組成9%、膜厚500nmと同様の導電性AlGaN層を用いた構造が見られる(図示しない)。
これに対して、パワーエレクトロニクス用の導電性バッファ層62に求められるのは素子抵抗の低減である。Al組成の増加および膜厚の増加は抵抗を高くする要因となるので、そのAl組成および膜厚は、ともにSiC基板61上への結晶の初期核形成を阻害しない程度にできるだけ低減する必要がある。しかし、LD用の導電性バッファ層62では、クラッド層の役割等の上記の理由からAl組成、膜厚ともに低減することができない。
SiC基板上への初期核形成において、導電性AlGaNバッファ層中にどの程度、Al組成が必要かという点について報告した例がある(図7、非特許文献3)。この従来例では、図7に示すように、n型導電性SiC基板71の表面上に、n型AlGaNバッファ層72、n型GaN層73を形成している。n型AlGaNバッファ層72を成長中、基板71の表面の反射率の変化からAl組成6%かつ膜厚200nm以上で表面が平坦化することを示した、と報告されている。しかし、n型AlGaNバッファ層72中のSi不純物ドーピング濃度は、1018cm−3台であり、SiC基板71とn型AlGaNバッファ層72の間のバンド不連続の影響を小さくして、SiC基板71とn型AlGaNバッファ層72の間にオーミック型接合を形成するために必要な不純物ドーピング濃度としては十分でない。さらにAlGaNバッファ層ではAl組成を変化させていない。
一方、導電性AlGaNバッファ層と素子抵抗の関係について報告した例がある(図8、非特許文献4)。この従来例では、図8に示すように、n型導電性SiC基板81の表面上にn型AlGaNバッファ層82、n型GaN層83を形成している。n型AlGaNバッファ層82とn型GaN層83のバンド不連続による抵抗の増加を抑えるため、n型AlGaNバッファ層82のAl組成をSiC基板81の界面からn型GaN層83へ向かって減少させており、SiC基板81の界面でのAl組成を12%から25%まで変化させている。ここでは、基板と成長層界面から生じる貫通転位を通じて電流が流れるため、貫通転位が最も多いAl組成25%のときに最も素子抵抗が低くなると報告している。このように、非特許文献4では、Al組成が高く、さらにAl組成を増加させて低抵抗化を実現している。また、非特許文献4で得られた構造では貫通転位が多く、その上で電子デバイスを作製した場合にはデバイス特性の劣化をまねくことになる。さらにn型AlGaNバッファ層82中のSi不純物ドーピング濃度は、1017〜1018cm−3台であり、SiC基板81とn型AlGaNバッファ層82の間にオーミック型接合を形成するために必要な不純物ドーピング濃度としては十分でない。
T.Akasaka, S.Ando, T.Nishida, H.Saito, and N.Kobayashi, Appl. Phys. Lett. Vol. 79, No. 10, pp. 1261-1263 (2001) A.Kuramata, K.Domen, R.Soejima, K.Horino, S.Kubota,and T.Tanahashi, Jpn. J. Appl. Phys. Vol. 36, No.9A/B, pp.L1130-L1132,(1997) H.Lahreche, P.Vannegues, M. Vaille, B. Beaumont, M.Laugt, P.Lorenzini, and P.Gibart, Semicond, Sci. Technpl. Vol.14, pp.L33-L36,(1999) B.Moran, M.Hansen, M.D.Craven, J.S. Speck, and S.P.DenBaars, J.Cryst, Growth Vol.221,pp.301-304,(2000)
上記のように、導電性SiC基板上に縦型伝導構造を作製するには、導電性AlGaNバッファ層が必須であるが、パワーエレクトロニクス用途ではさらに低抵抗、低損失を考慮して、そのAl組成および膜厚を設計する必要がある。導電性AlGaNバッファ層において、Al組成を0とすると(GaNの場合)、SiC基板上に核形成を行うことができなくなるため、電子デバイス作製に必要な平坦な窒化物半導体層を形成することができない。一方、導電性AlGaNバッファ層のAl組成を大きくすると、移動度が減少するとともにSi不純物が活性化しにくくなり、またSiC基板とAlGaN層のバンド不連続量が大きくなるため抵抗が高くなる。このようにSiC基板界面では適切なAl組成を含むAlGaN層が必要である。
さらに、その上に引き続き形成する窒化物半導体層とのバンド不連続による抵抗の増加を抑えるために、AlGaN層のAl組成をSiC基板界面から窒化物半導体層に向けて減少させていく必要もある。
以上のことから、SiC基板上に平坦で抵抗の低い導電性AlGaNバッファ層を形成するためには、導電性AlGaN層に含まれるAl原子の面密度が重要なファクターである。このことは、本発明で初めて明らかにしたものであり、これまで報告例は全くない。Al組成および膜厚は互いに独立したものではなく、導電性AlGaNバッファ層に含まれるAl原子の面密度として考慮する必要があるが、これらと素子抵抗の関係について言及した報告例はいままでにない。
本発明は、上述の点に鑑みてなされたもので、その目的は、窒化物半導体ダイオードなどのパワーエレクトロニクス用の電子デバイスにおいて、SiC基板上に形成した導電性AlGaNバッファ層が高抵抗であった点を、界面でのバンド不連続による抵抗の増加を抑えて解決し、表面が平坦でかつ素子抵抗を低減した窒化物半導体構造を提供することにある。
上記目的を達成するため、本発明は、電流をSiC基板および該SiC基板上に複数層形成された窒化物半導体層に通過させて動作させる電子デバイスにおいて、前記電子デバイスのバッファ層としてn型導電性SiC基板の表面上に形成されたn型導電性AlGaNバッファ層を有し、前記バッファ層のAl組成が前記n型導電性SiC基板の界面で2%以上10%以下であって、該界面から他層との界面へ向かって漸次減少しているととともに、前記バッファ層の膜厚が150nm以上480nm以下、前記バッファ層のn型不純物ドーピング濃度が1×1019cm−3以上であることを特徴とする。
さらに、本発明は、前記n型導電性AlGaNバッファ層におけるAl原子の面密度が2×1016cm−2から7×1016cm−2までの範囲内であることを特徴とすることができる。
また、前記n型導電性AlGaNバッファ層に含まれるn型不純物がSi原子であることを特徴とすることができる。
上記のように、本発明は、導電性AlGaNバッファ層のAl組成および膜厚を低減し、さらにAlGaNバッファ層に含まれるAl原子の面密度を最適化するとともに、Si不純物ドーピング濃度を1×1019cm−3以上と高くし、SiC基板界面において2%以上10%以下であるAlGaN層のAl組成を他層との界面へ向けて減少させて素子抵抗の低減を実現している点が、前述の従来の技術とは異なる。
SiC基板上にGaNを直接成長すると、GaNは島状結晶となり結晶性が低下する。そこで、初期核形成時にAl原子を添加することにより、Ga原子の基板への付着を促進させ、平坦かつ良質な窒化物半導体層を形成することが可能となる。しかしながら、AlNは絶縁体であるため、AlGaNバッファ層中のAl組成および膜厚の増加により、ダイオードなどの電子デバイスの素子抵抗が増加する。また、AlNはGaNよりもバンドギャップが大きいため、SiC基板および他層の窒化物半導体層との界面におけるバンド不連続による抵抗がAl添加により大きくなり、素子抵抗が高くなる。そこで、本発明では、導電性AlGaNバッファ層のAl組成および膜厚を低減し、かつSi不純物ドーピング濃度を1×1019cm−3以上と高くし、Al組成をSiC基板界面から他層(窒化物半導体層)との界面へ向けて減少させることで、良質な窒化物半導体層をSiC基板上に形成し、素子の低抵抗化を実現できるように図っている。
上記のように、本発明では、導電性SiC基板の表面上に導電性のAlGaNバッファ層を成長し、[Al原子の体積濃度]×[膜厚]で定義されるAl原子の面密度が2×1016cm−2以上7×1016cm−2以下となるようにAl組成および膜厚を設計し、Siを1×1019cm−3以上と高濃度にドーピングし、SiC基板界面において2%以上10%以下であるAlGaNバッファ層のAl組成を窒化物半導体層に向けて減少させている。この結果、本発明によれば、窒化物半導体層表面の平坦性を維持したまま、AlGaNバッファ層の抵抗をダイオードの素子抵抗に影響を与えない値まで低減することができる。このように、本発明によれば、素子の直列抵抗が低減されることにより、バッファ層上に形成されたp−n接合ダイオードおよびショットキーダイオードのオン抵抗が低減されるという効果を奏する。
以下、図面を参照して、本発明の最良の実施の形態を詳細に説明する。
(第1の実施形態)
本発明の第1の実施形態で作製した電子デバイスの窒化物半導体構造を図1に示す。まず、図1を参照して、本発明の第1の実施形態における電子デバイスの作製工程を説明する。
本実施形態では、有機金属気相成長(MOVPE)法により、n型導電性SiC基板11の表面上にn型AlGaNバッファ層12、n型GaN層13を順次成長した。後述のオーミック電極を形成しやすくするために、評価の便宜上n型AlGaNバッファ層12上にn型GaN層13を成長している。n型GaN層13の膜厚は900nmである。
ここで、高濃度Si不純物ドーピング層と低濃度Si不純物ドーピング層を意図的に区別するために、高濃度のSi不純物層には「n」の記号を、低濃度の不純物層には「n」の記号を用いることにする。
型AlGaNバッファ層12のAl組成および膜厚と素子抵抗の関係を調べるため、SiC基板11の界面でのAl組成を2%以上10%以下、膜厚を150nm以上480nm以下の範囲で変化させた(後述の図2を参照)。GaNの密度は6.095g/cmであるから、Ga原子の体積濃度は4.4×1022cm−3であり、2%および10%のAlGaNに含まれるAl原子の体積濃度はそれぞれ8.8×1020cm−3および4.4×1021cm−3に対応する。後述するAl原子の面密度の算出にはこの値を用いた。n型不純物にはSi、および後述のp型不純物にはMgを用いた。n型AlGaNバッファ層12、n型GaN層13のSi不純物ドーピング濃度は、それぞれ、2×1019cm−3、2×1018cm−3である。また、n型AlGaNバッファ層12では、SiC基板11の界面から表面側(他層13との界面)に向かってAl組成を漸次減少させている。そして、n型GaN層13との界面ではAl組成を0(0%)としている。
電子ビーム蒸着により、n型GaN層13上にはAl/Auのオーミック電極14、および、導電性n型SiC基板11の裏面にはTi/Auのオーミック電極15を形成した。n型GaN層13上に形成したAl/Auのオーミック電極14の大きさは100μm×100μmである。
図2は、図1の導電性AlGaN層12における[Al原子の体積濃度]×[膜厚]で定義されたAl原子の面密度と、電流−電圧特性(I−V特性)により測定された素子の直列抵抗との関係を示す。Al原子の面密度が4.2×1016cm−2のとき、素子の抵抗は1.08mΩ/cmともっとも低くなる。Al原子の面密度が低いときには、Al原子によるSiC基板11上への核形成が不十分であるために良質な窒化物半導体層が形成されていない。従って、Si不純物濃度が2×1019cm−3と高いにも関わらず、抵抗が高くなっているものと考えられる。一方、Al原子の面密度が高くなりすぎると、AlGaN層12自体の抵抗が高くなる。従って、図2から、Al原子の面密度には最適値が存在することが明らかになった。基板抵抗(0.78mΩ/cm)と電極の接触抵抗(0.10mΩ/cm)を考慮すると、図2に示すように、Al原子の面密度が2×1016cm−2以上7×1016cm−2以下の領域では、AlGaNバッファ層12自体の抵抗は、SiC基板11の抵抗よりも小さく、素子の直列抵抗への影響が小さい。
(第2の実施形態)
本発明の第2の実施形態で作製した電子デバイスの窒化物半導体構造を図3に示す。まず、図3を参照して、本発明の第2の実施形態における電子デバイスの作製工程を説明する。
本実施形態では、上述の第1の実施形態と同様に、MOVPE法を用いて、導電性n型SiC基板11の表面上に、n型AlGaNバッファ層12(膜厚380nm)、n型GaN層13(膜厚900nm)、n型GaN層35(膜厚450nm)、p型InGaN層36(膜厚140nm)を順次成長した。
型AlGaNバッファ層12、n型GaN層13、n型GaN層35のSi不純物ドーピング濃度は、それぞれ、2×1019cm−3、2×1018cm−3、1×1017cm−3である。p型InGaN層36のMg不純物ドーピング濃度は4×1019cm−3である。n型AlGaNバッファ層12のAl組成は、SiC基板11の界面から表面側に向かって5%から0%まで漸次減少させており、p型InGaN層36のIn組成は10%である。n型AlGaNバッファ層11の膜厚が380nmであるから、このときAl原子の面密度は4.2×1016cm−3である。図3に示すメサ構造の作製にはECRエッチング法を用いた。
また、電子ビーム蒸着により、p型InGaN層36上にはPd/Auのオーミック電極34、および導電性n型SiC基板11の裏面にはTi/Auのオーミック電極15を形成した。p型InGaN層36上に形成したPd/Auのオーミック電極34の大きさは100μm×100μmである。
順方向I−V(電流−電圧)特性において、100mAでの微分抵抗をオン抵抗と定義すると、この構造におけるオン抵抗は1.1mΩcmとなり、p−n接合ダイオードにおいて、非常に低いオン抵抗が実現した。また、逆方向I−V特性における降伏電圧は88Vと高く、絶縁破壊電圧は2.0MV/cmとなって、これはGaNにおける理論値と同等であることから、良質なGaN層がSiC基板11上に成長していると考えられる。
このように、p−n接合ダイオードにおいて、Al原子の面密度を最適化し、SiC基板11との界面でのバンド不連続による抵抗の増加を抑えたAlGaNバッファ層12を挿入することにより、オン抵抗が非常に低く、かつ良質なGaNをSiC基板12上に成長することができる。
(第3の実施形態)
本発明の第3の実施形態で作製した電子デバイスの窒化物半導体構造を図7に示す。まず、図7を参照して、本発明の第3の実施形態における電子デバイスの作製工程を説明する。
本実施形態では、上述の第2の実施形態と同様に、MOVPE法を用いて、導電性n型SiC基板11の表面上に、n型AlGaNバッファ層12(膜厚270nm)、n型AlGaN層42(膜厚900nm)、n型AlGaN層45(膜厚450nm)、p型InGaN層36(膜厚140nm)を順次成長した。また、電子ビーム蒸着により、p型InGaN層36上にはPd/Auのオーミック電極34、および、導電性n型SiC基板11の裏面にはTi/Auのオーミック電極15を形成した。
図4の素子の作製方法、およびオーミック電極15,34は上述の第2の実施形態と同一である。n型AlGaNバッファ層12、n型AlGaN層42、n型AlGaN層45のSi不純物ドーピング濃度は、それぞれ、2×1019cm−3、2×1018cm−3、1×1017cm−3であり、p型InGaN層36のMg不純物ドーピング濃度は4×1019cm−3である。n型AlGaNバッファ層12のAl組成は、SiC基板11の界面から表面側に向かって5%から2%へと漸次減少させており、n型AlGaN層42およびn型AlGaN層45のAl組成はそれぞれ2%である。p型InGaN層36のIn組成は10%である。n型AlGaNバッファ層12の膜厚が270nmであるから、このときAl原子の面密度は4.2×1016cm−3である。
この構造におけるオン抵抗は、1.4mΩcmであるので、上述の第2の実施形態で示したn型GaN層35を用いたp−n接合ダイオードのオン抵抗(1.1mΩcm)に比べて若干高くなる。これは、第2の実施形態と比べて、n型AlGaNバッファ層12のAl組成が増加したために、抵抗が高くなるためである。しかし、逆方向I−V特性における降伏電圧は、Al組成の増加によりバンドギャップが大きくなるため、110Vと高くなる。
(第4の実施形態)
本発明の第4の実施形態で作製した電子デバイスの窒化物半導体構造を図8に示す。まず、図8を参照して、本発明の第4の実施形態における電子デバイスの作製工程を説明する。
本実施形態では、上述の第2の実施形態と同様に、MOVPE法を用いて、導電性n型SiC基板11の表面上にn型AlGaNバッファ層12(膜厚190nm)、n型GaN層13(膜厚900nm)、n型GaN層35(膜厚450nm)を順次成長した。n型AlGaNバッファ層12、n型GaN層13、n型GaN層35のSi不純物ドーピング濃度は、それぞれ、2×1019cm−3、2×1018cm−3、1×1017cm−3である。n型AlGaNバッファ層12のAl組成は、SiC基板11の界面から表面側に向かって10%から0%まで減少させている。n型AlGaNバッファ層12の膜厚は190nmであるので、Al原子の面密度は4.2×1016cm−3である。
この第4の実施形態が上述の第2の実施形態と異なる点は、本実施形態では図3に示したp型InGaN層36(膜厚140nm)を成長しない点である。この後、電子ビーム蒸着により、n型GaN層35上にはPd/Auのショットキー電極54、および、導電性n型SiC基板11の裏面にはTi/Auのオーミック電極15を形成した。図5に示すメサ構造の作製にはECRエッチング法を用いた。
このように作製した構造において、Pd/Au電極(34、54)は、図3に示すようなp型InGaN層(36)に対してはオーミック電極となり、図4に示すようなn型GaN層(35)に対してはショットキー電極となることに注意が必要である。
この構造におけるオン抵抗は1.00mΩcmであり、ショットキーダイオードにおいても非常に低い値を実現した。p−n接合ダイオードの結果のみでは、伝導度変調効果によりオン抵抗が低くなった可能性も考えられるが、ショットキーダイオードにおいても非常に低いオン抵抗が得られたことから、本発明による良質なGaN層およびバッファ層抵抗の低減対策が、素子抵抗を低減することに効果的であることを示している。
このように、本発明によれば、ショットキーダイオードにおいても、Al組成および膜厚を最適化し、かつ界面でのバンド不連続による抵抗の増加を抑えたAlGaNバッファ層を挿入することにより、オン抵抗が非常に低く、かつ良質なGaNをSiC基板上に成長することができる。
(他の実施の形態)
上記では、本発明の好適な実施形態を例示して説明したが、本発明の実施形態は上記例示に限定されるものではなく、特許請求の範囲に記載の範囲内であれば、その構成部材等の置換、変更、追加、個数の増減、形状の設計変更等の各種変形は、全て本発明の実施形態に含まれる。
本発明の第1の実施形態で作製した電子デバイスのn型SiC基板/n型AlGaNバッファ層/n型GaN構造を示す断面図である。 本発明の第1の実施形態で作製した電子デバイスのn型SiC基板/n型AlGaNバッファ層/n型GaN構造の直列抵抗とAl原子の面密度の関係を示す特性図である。 本発明の第2の実施形態で作製した電子デバイスのn型SiC基板/n型AlGaNバッファ層/n型GaN/n型GaN/p型InGaN構造を示す断面図である。 本発明の第3の実施形態で作製した電子デバイスのn型SiC基板/n型AlGaNバッファ層/n型AlGaN/n型AlGaN/p型InGaN構造を示す断面図である。 本発明の第4の実施形態で作製した電子デバイスのn型SiC基板/n型AlGaNバッファ層/n型GaN/n型GaN構造を示す断面図である。 n型導電性SiC基板上に作製したレーザーダイオードの従来の構造の一例を示す断面図である。 従来の構造であるn型SiC基板/n型AlGaN/n型GaN構造を示す断面図である。 従来の構造であるn型SiC基板/n型AlGaN/n型GaN構造を示す断面図である。
符号の説明
11 n型SiC基板
12 n型AlGaNバッファ層
13 n型GaN層
14 Al/Auオーミック電極
15 Ti/Au オーミック電極
34 Pd/Auオーミック電極
35 n型GaN層
36 p型InGaN層
42 n型AlGaN層
45 n型AlGaN層
54 Pd/Au ショットキー電極

Claims (7)

  1. 電流をSiC基板および該SiC基板上に複数層形成された窒化物半導体層に通過させて動作させる電子デバイスにおいて、
    前記電子デバイスのバッファ層としてn型導電性SiC基板の表面上に形成されたn型導電性AlGaNバッファ層を有し、
    前記バッファ層のAl組成が前記n型導電性SiC基板の界面で2%以上10%以下であって、該界面から他層との界面へ向かって漸次減少しているととともに、
    前記バッファ層の膜厚が150nm以上480nm以下、
    前記バッファ層のn型不純物ドーピング濃度が1×1019cm−3以上である
    ことを特徴とする窒化物半導体構造。
  2. 前記n型導電性AlGaNバッファ層におけるAl原子の面密度が2×1016cm−2から7×1016cm−2までの範囲内であることを特徴とする請求項1に記載の窒化物半導体構造。
  3. 前記n型導電性AlGaNバッファ層に含まれるn型不純物がSi原子であることを特徴とする請求項1または2に記載の窒化物半導体構造。
  4. 前記n型導電性AlGaNバッファ層の上にn型GaN層と、Al/Auのオーミック電極が順次形成されており、前記導電性n型SiC基板の裏面にTi/Auのオーミック電極が形成されていることを特徴とする請求項3に記載の窒化物半導体構造。
  5. 前記n型導電性AlGaNバッファ層の上に高濃度不純物を含むn型GaN層、低濃度不純物を含むn型GaN層、p型InGaN層、およびPd/Auのオーミック電極が順次形成されており、前記導電性n型SiC基板の裏面にTi/Auのオーミック電極が形成されていることを特徴とする請求項3に記載の窒化物半導体構造。
  6. 前記n型導電性AlGaNバッファ層の上に高濃度不純物を含むn型AlGaN層、低濃度不純物を含むn型AlGaN層、p型InGaN層、およびPd/Auのオーミック電極が順次形成されており、前記導電性n型SiC基板の裏面にTi/Auのオーミック電極が形成されていることを特徴とする請求項3に記載の窒化物半導体構造。
  7. 前記n型導電性AlGaNバッファ層の上に高濃度不純物を含むn型GaN層、低濃度不純物を含むn型GaN層、およびPd/Auのショットキー電極が順次形成されており、前記導電性n型SiC基板の裏面にTi/Auのオーミック電極が形成されていることを特徴とする請求項3に記載の窒化物半導体構造。
JP2005326521A 2005-11-10 2005-11-10 窒化物半導体構造 Pending JP2007134517A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005326521A JP2007134517A (ja) 2005-11-10 2005-11-10 窒化物半導体構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005326521A JP2007134517A (ja) 2005-11-10 2005-11-10 窒化物半導体構造

Publications (1)

Publication Number Publication Date
JP2007134517A true JP2007134517A (ja) 2007-05-31

Family

ID=38155925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005326521A Pending JP2007134517A (ja) 2005-11-10 2005-11-10 窒化物半導体構造

Country Status (1)

Country Link
JP (1) JP2007134517A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010073871A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法
US8426895B2 (en) 2008-03-24 2013-04-23 Nec Corporation Semiconductor device and manufacturing method of the same
US8659055B2 (en) 2009-09-22 2014-02-25 Renesas Electronics Corporation Semiconductor device, field-effect transistor, and electronic device
JP2019201033A (ja) * 2018-05-14 2019-11-21 株式会社東芝 半導体装置
CN111863936A (zh) * 2020-06-03 2020-10-30 深圳大学 一种氮化镓基结势垒肖特基二极管及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426895B2 (en) 2008-03-24 2013-04-23 Nec Corporation Semiconductor device and manufacturing method of the same
WO2010073871A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法
JP5374520B2 (ja) * 2008-12-26 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法
US8772785B2 (en) 2008-12-26 2014-07-08 Renesas Electronics Corporation Semiconductor device, schottky barrier diode, electronic apparatus, and method of producing semiconductor device
US8659055B2 (en) 2009-09-22 2014-02-25 Renesas Electronics Corporation Semiconductor device, field-effect transistor, and electronic device
JP2019201033A (ja) * 2018-05-14 2019-11-21 株式会社東芝 半導体装置
CN111863936A (zh) * 2020-06-03 2020-10-30 深圳大学 一种氮化镓基结势垒肖特基二极管及其制备方法
CN111863936B (zh) * 2020-06-03 2023-08-25 深圳市爱迪芯半导体有限公司 一种氮化镓基结势垒肖特基二极管及其制备方法

Similar Documents

Publication Publication Date Title
KR100813756B1 (ko) 발광 소자용 반도체 기판 및 반도체 발광 장치
JP5050574B2 (ja) Iii族窒化物系半導体発光素子
JP6473017B2 (ja) 化合物半導体基板
US7576351B2 (en) Nitride semiconductor light generating device
KR102011761B1 (ko) 이중 금속의 부분 리세스된 전극을 갖는 GaN계 쇼트키 다이오드
EP2367204A2 (en) Semiconductor element
KR102011762B1 (ko) 부분 리세스된 양극을 갖는 GaN계 쇼트키 다이오드
JP2010067709A (ja) 半導体発光素子及びウェーハ
US8816399B2 (en) Semiconductor device
US7948009B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
JP2006278570A (ja) ショットキーダイオード、電界効果トランジスタおよびその製造方法
KR20160141756A (ko) 반도체 기판 및 반도체 소자
Pandey et al. An AlGaN tunnel junction light emitting diode operating at 255 nm
JP2007059719A (ja) 窒化物半導体
JP2007214515A (ja) 窒化物半導体構造
EP2555248A1 (en) Schottky barrier diode and method for manufacturing the same
JP4178410B2 (ja) 半導体発光素子
JP4984557B2 (ja) 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP2007134517A (ja) 窒化物半導体構造
JP2005302861A (ja) Iii−v族窒化物半導体を用いた半導体装置
US20120248577A1 (en) Controlled Doping in III-V Materials
JP2010222174A (ja) 窒化物半導体構造
KR101910563B1 (ko) 전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법
JP2008198691A (ja) 窒化物半導体装置
US7646024B2 (en) Structure and method for reducing forward voltage across a silicon carbide-group III nitride interface